JP5146627B2 - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
JP5146627B2
JP5146627B2 JP2012534487A JP2012534487A JP5146627B2 JP 5146627 B2 JP5146627 B2 JP 5146627B2 JP 2012534487 A JP2012534487 A JP 2012534487A JP 2012534487 A JP2012534487 A JP 2012534487A JP 5146627 B2 JP5146627 B2 JP 5146627B2
Authority
JP
Japan
Prior art keywords
conductor
resin
metal
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012534487A
Other languages
English (en)
Other versions
JPWO2012111711A1 (ja
Inventor
俊介 千阪
博史 杣田
公介 中野
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012534487A priority Critical patent/JP5146627B2/ja
Application granted granted Critical
Publication of JP5146627B2 publication Critical patent/JP5146627B2/ja
Publication of JPWO2012111711A1 publication Critical patent/JPWO2012111711A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、樹脂シートからなるとその表面に形成された導体配線層とを有する樹脂層を複数枚積層することにより製造される多層配線基板に関する。
近年、樹脂を含む樹脂シートの表面に導体配線層を形成した複数の樹脂層を積層した、いわゆる樹脂多層配線基板が、回路基板や半導体素子を搭載したパッケージ等に適用されている。また、配線の多層化に伴い、異なる層間の導体配線層をビアホール導体により電気的に接続することも行われている。このビアホール導体は、一般に、樹脂シートの所定の箇所にビアホール(貫通孔)を開けた後に、該ビアホールの内壁にめっきを施す方法により形成されていた。
しかし、かかる方法は、化学的なめっき処理に用いる薬品が高価であったり、処理時間が長いといった問題があった。また、多層化した配線基板を作製する場合にビアホール導体を任意の層間に形成することが難しく、導体配線層の密度をあまり向上できないという問題点があった。
このような事情から、最近では、金属粉末と有機成分とを混合した低粘度の導電性ペーストをビアホール内に充填し、固化することにより、ビアホール導体を形成する方法が用いられている。ビアホール導体の形成に用いられる導電性ペーストとしては、CuまたはAgとSn、Biなどを主成分とする金属成分(非鉛はんだ)および有機成分(フラックス成分)からなる導電性ペーストや、AgやCuと有機成分とからなる接触型導電性ペーストなどが知られている。
例えば、特許文献1(特開2002−290052号公報)には、Cu、SnおよびBiを所定の割合で含有する導電性金属成分と、有機成分とからなる導電性ペーストを、スクリーン印刷等によりビアホール内に充填し、多層配線基板のビアホール導体を形成する方法が開示されている。
しかしながら、AgやCuとSnとの反応におけるSnの拡散速度が遅いため、Snが完全に合金化するのには時間を要する。このため、短時間の熱処理では、未反応のSn(低融点金属)がビアホール導体中に残存してしまい、ビアホール導体の耐熱性が低下してしまうという問題がある。
従来から、チップをダイボンドするタイプの半導体装置や、フリップチップ接続などの半導体装置の製造方法として、半導体装置の内部で高融点のはんだを用いた接続を行った後、さらに、該半導体装置自体を低融点のはんだを用いて基板に接続する温度階層接続の方法が知られている。この方法では、半導体装置内部のはんだの融点より低い温度で、半導体装置自体をはんだ付けすることにより、半導体装置内部のはんだを溶融させることなく、半導体装置を基板に接続することができる。
かかる温度階層接続の方法に用いられる高融点のはんだとして、特許文献2(特開2002−254194号公報)には、低融点金属であるSnまたはInのボールと、Cu、Al、Au、Agなどの高融点金属のボールとを含むはんだペーストが開示されている。この特許文献2のはんだペーストは、図4(a)に示すように、低融点金属ボール91および高融点金属ボール92とフラックス成分とを含んでおり、熱処理されることにより、低融点金属ボールに由来する低融点金属と高融点金属ボールに由来する高融点金属とが反応して高融点の金属間化合物を生成する。熱処理後のはんだは、図4(b)に示すように、複数個の高融点金属ボール92が、金属間化合物93を介して連結された状態となり、この耐熱性の高い連結体により導体配線層が接続・連結されることになる。
しかし、Cuなどの高融点金属とSnなどの低融点金属との組み合わせでは、それらの反応における低融点金属の拡散速度が遅いため、低融点金属が全て合金化するためには時間を要し、短時間の熱処理ではSnなどの低融点金属が残留してしまう。すなわち、このような従来の導電性ペースト(はんだペースト)を用いてビアホール導体を形成した場合、Snが残留してしまうことにより、十分な耐熱性を有するビアホール導体を得ることはできない。
なお、従来の導電性ペーストを用いた場合でも、高温かつ長時間の熱処理を行えば、ビアホール導体中にSnが残留しないようにすることは可能であるが、そのような処理を行うと樹脂シートを構成する樹脂が流れ出してしまう可能性があり、また、生産性が低下するため実用上望ましくない。
特開2002−290052号公報 特開2002−254194号公報
本発明は、上記課題に鑑み、従来よりも耐熱性に優れたビアホール導体を有する多層配線基板、および、その製造方法を提供することを目的とする。
本発明は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなり、内部に導体配線層およびビアホール導体を有する多層配線基板であって、
前記ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、多層配線基板である。
前記樹脂は熱可塑性樹脂を含むことが好ましい。また、前記金属成分中の前記第2金属の比率が30重量%以上であることが好ましい。また、前記Cu−Ni合金中のNiの比率が10〜15重量%であり、前記Cu−Mn合金中のMnの比率が10〜15重量%であることが好ましい。
上記多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有することが好ましい。
上記多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
外部電極を有する電子部品を内部に備えることが好ましい。
上記多層配線基板は、前記外部電極の表面はSnを含むことが好ましい。
上記多層配線基板は、前記導体配線層とは電気的に接続されない保護用ビアホール導体を前記樹脂シートの内部にさらに有し、前記保護用ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含むことが好ましい。
上記多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
前記導体配線層と、前記多層配線基板に搭載される電子部品の電極とを接続するための複数の接続端子を、前記多層配線基板の少なくとも一方の表面に有することが好ましい。
上記多層配線基板は、前記接続端子は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含むことが好ましい。
上記多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
さらに、前記多層配線基板内のキャビティを有し、該キャビティに埋め込まれた電子部品を備えた多層配線基板であって、
前記導体配線層の一部は、前記電子部品から発生する熱を外部に放出するための放熱パターンとして機能するものであり、
前記ビアホール導体の一部は、前記電子部品と前記放熱パターンとして機能する導体配線層とを接続する、サーマルビアとして機能するものであることが好ましい。
前記導体配線層の前記ビアホール導体と接触する面の少なくとも一部が粗化されていることが好ましい。
上記多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
前記樹脂シート内の前記ビアホール導体の少なくとも一部は、隣接する前記樹脂シート内の前記ビアホール導体と、ビア受け導体パターンを介さずに直接接続されていることが好ましい。
上記多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなる多層集合基板を、切断することによって得られるものであって、
前記多層集合基板には、前記導体配線層と電気的に接続されたビアホール導体が前記多層集合基板を切断する際に同時に切断されるような位置に設けられており、
前記ビアホール導体が前記多層集合基板を切断する際に同時に切断されることによって形成された外部電極を、前記多層配線基板の切断面に有することが好ましい。
前記導体配線層は、前記樹脂層の状態で前記樹脂シートに接する側の面が粗化されていることが好ましい。
上記多層配線基板は、前記ビアホール導体が、コンフォーマルレーザ加工法によって前記樹脂シートの内部に形成されていることが好ましい。
また、本発明は、上記の多層配線基板の製造方法であって、
樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層の所定の位置にビアホールを形成し、該ビアホールに導電性ペーストを充填するステップと、
前記導電性ペーストが充填された前記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、前記導電性ペースト由来のビアホール導体を形成して前記導体配線層を相互に電気的に接続するステップとを含み、
前記導電性ペーストは、Snを70重量%以上含有する金属からなる第1金属粉末、および、前記第1金属より融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属粉末からなる金属成分と、フラックス成分とからなる、多層配線基板の製造方法にも関する。
本発明によれば、従来よりも耐熱性に優れたビアホール導体を有する多層配線基板、および、その製造方法を提供することができる。これにより、電気導電性および接続信頼性に優れた多層配線基板が提供される。
また、本発明の多層配線基板の製造方法によれば、上記組成の導電性ペーストを使用することで、プレスによる樹脂層同士の接着と同時に、短時間(例えば、数秒〜数分)で、ビアホール内部の導電性ペースト中に含まれる低融点成分(例えば、融点が232℃であるSn)の全量を、高融点成分(融点が1000℃程度であるCu−Ni合金またはCu−Mn合金)と反応させ高融点の金属間化合物に変化させることができ、電極を構成する金属(例えば、Cu)との拡散接合を行うこともできる。このため、ビアホール導体は、実質的に融点の高い金属間化合物(例えば、融点が300℃以上であるCu2NiSn、Cu2MnSn、Ni-Sn金属間化合物、Mn-Sn金属間化合物、Sn−Cu金属間化合物など)、および、上記高融点成分(Cu−Ni合金など)のいずれかから構成され、耐熱性に優れたものとなる。
本発明の多層配線基板の製造方法の一例において、ビアホール導体を形成する際の金属成分の挙動を模式的に示す図である。図1(a)は、加熱前の状態を示す図である。図1(b)は、加熱が開始され、第1金属が溶融した状態を示す図である。図1(c)は、さらに加熱が継続され、第1金属の実質的にすべてが、第2金属との金属間化合物を形成した状態を示す図である。 本発明の多層配線基板の製造方法の一実施形態を説明するための断面図である。 本発明の多層配線基板の製造方法の一実施形態を説明するための別の断面図である。 従来のはんだペーストを用いてはんだ付けを行う場合の、はんだの挙動を示す図であり、図4(a)は加熱前の状態を示す図、図4(b)ははんだ付け工程終了後の状態を示す模式図である。 図5(a)〜(i)は、実施形態2−1の多層配線基板の製造方法を説明するための模式図である。 図6(h)、(i)は、実施形態2−2の多層配線基板を説明するための模式図である。 図7(h)、(i)は、実施形態2−3の多層配線基板を説明するための模式図である。 図8(h)、(i)は、実施形態2−3の多層配線基板の別の例を説明するための模式図である。 実施形態3の多層配線基板を説明するための模式図である。 従来の多層配線基板を説明するための模式図である。 実施形態4の多層配線基板を説明するための模式図である。 図11の部分拡大図である。 図13(a)〜(g)は、実施形態5の多層配線基板の製造方法を説明するための模式図である。 図14(a)〜(e)は、実施形態6の多層配線基板の製造方法を説明するための第1の模式図である。 実施形態6の多層配線基板の製造方法を説明するための第2の模式図である。 実施形態6で得られる多層配線基板を示す断面模式図である。 従来の多層配線基板を示す断面模式図である。 図18(a)〜(g)は、実施形態7の多層配線基板の製造方法を説明するための模式図である。 図19(a)〜(c)は、コンフォーマルレーザ加工法を説明するための模式図である。 図20(a)は、試験例1−2の試料B1〜B6の多層配線基板の構造を示す上面図である。図20(b)は、試料B1〜B6の多層配線基板の構造を示す断面図である。 図21(a)は、試験例1−2の比較試料B1〜B6の多層配線基板の構造を示す上面図である。図21(b)は、比較試料B1〜B6の多層配線基板の構造を示す断面図である。 試験例1−2の多層配線基板の評価方法を説明するための図である。
<多層配線基板>
本発明の多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなり、内部に導体配線層およびビアホール導体を有し、
ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む。以下に、多層配線基板の各構成について詳細に説明する。
[樹脂シート]
本発明において、樹脂シートは、電気絶縁性を有する材料からなる板状またはフィルム状の樹脂シートからなるものであれば特に限定されない。樹脂としては、熱可塑性樹脂を含むものであることが好ましい。熱可塑性樹脂としては、例えば、ポリイミド、液晶ポリマー(LCP)、ポリエーテルケトン樹脂(PEEK)、ポリフェニレンスルフィド樹脂(PPS)が挙げられる。ただし、熱可塑性樹脂を含む樹脂シートに限定されず、例えば、接着剤を予めコーティングした熱硬化性樹脂(ポリイミド:PI)シートなどを用いることもできる。
[導体配線層]
導体配線層としては、種々公知の配線基板に用いられる導体配線層を使用することができる。導体配線層の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。また、導体配線層は導体箔からなることが好ましい。
[ビアホール導体]
本発明の多層配線基板におけるビアホール導体は、SnまたはSnを70重量%以上含有する合金である第1金属と、該第1金属よりも高い融点を有する第2金属(Cu−Ni合金またはCu−Mn合金)との反応により生成する300℃以上の融点を有する金属間化合物を含んでいる。
第1金属は、SnまたはSnを70重量%以上含有する合金からなる。すなわち、第1金属は、Sn単体からなる金属、または、Snを70重量%以上含有する合金である。Snを70重量%以上含有する合金としては、70重量%以上のSnと、Cu、Ni、Ag、Au、Sb、Zn、Bi、In、Ge、Al、Co、Mn、Fe、Cr、Mg、Mn、Pd、Si、Sr、TeおよびPからなる群より選ばれる少なくとも1種とを含む合金などが挙げられる。これにより、所望の金属間化合物(Cu2NiSn、Cu2MnSn、Ni-Sn金属間化合物、Mn-Sn金属間化合物、Sn−Cu金属間化合物など)を生成するために必要な、第2金属(Cu−Ni合金、Cu−Mn合金)との反応成分であるSnの量を十分に供給することができる。第1金属におけるSnの含有量が70重量%未満である場合、Snの量が不足して所望の量の金属間化合物が生成されず、耐熱性に優れたビアホール導体が得られなくなる。なお、第1金属が合金である場合、Snを85重量%以上含有していると、さらに上記の効果を確実に得ることができ好ましい。
第2金属は、第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる。Cu−Ni合金としてはCu−10Niなどが挙げられ、Cu−Mn合金としてはCu−10Mnなどが挙げられる。なお、本明細書において、たとえば「Cu−10Ni」の数字10は当該成分(この場合はNi)の重量%の値を示しており、他の記載についても同様である。
ここで、Cu−Ni合金中のNiの比率は10〜15重量%であることが好ましい。また、上記Cu−Mn合金中のMnの比率は10〜15重量%であることが好ましい。これにより、所望の金属間化合物を生成するのに必要十分なNiまたはMnを供給することができる。Cu−Ni合金中のNiの比率およびCu−Mn合金中のMnの比率が10重量%未満である場合、第1金属中のSnが全て金属間化合物とならずに残留しやすくなる。また、Cu−Ni合金中のNiの比率およびCu−Mn合金中のMnの比率が15重量%を超える場合も、第1金属中のSnが全て金属間化合物とならずに残留しやすくなる。
また、第1金属と第2金属との反応によって得られる金属間化合物は、Cu2NiSnまたはCu2MnSnを含んでいることが好ましい。融点が300℃以上であるこれらの金属間化合物で形成されたビアホール導体を含む多層配線基板は、耐熱性に優れたものとなる。
なお、上記第2金属は、第2金属の表面に最初に生成する上記金属間化合物と上記第2金属との格子定数の差が、上記第2金属の格子定数に対して50%以上となるような金属(合金を含む)であるCu−Ni合金またはCu−Mn合金である。
ここで、「第2金属の表面に最初に生成する金属間化合物」とは、加熱処理を開始してから最初に第2金属の表面に生成する金属間化合物であり、通常は、第1金属および第2金属を構成する金属からなる3元系合金(例えば、Cu2NiSn、Cu2MnSn)であり、好ましくは、Cu、NiおよびSnからなる合金、または、Cu、MnおよびSnからなる合金である。
「第2金属の表面に最初に生成する金属間化合物と第2金属との格子定数の差」とは、第2金属の表面に最初に生成する金属間化合物の格子定数(結晶軸の長さ)から第2金属成分の格子定数(結晶軸の長さ)を差し引いた値の絶対値である。すなわち、この格子定数の差は、第2金属との界面に新たに生成する金属間化合物の格子定数が、第2金属の格子定数に対してどれだけ差があるかを示すものであり、いずれの格子定数が大きいかを問わないものである。通常は、金属間化合物の格子定数の方が第2金属成分の格子定数よりも大きい。
このように第2金属の表面に最初に生成する金属間化合物の格子定数と第2金属の格子定数との差を一定以上とすることで、第1金属と第2金属との金属間化合物を生成する反応を高速化することが可能となり、比較的低温で短時間の熱処理により、金属間化合物を生成させることができるため、ビアホール導体中の低融点の第1金属が高融点の金属間化合物に短時間で変化し、耐熱性に優れたビアホール導体が形成される。本発明者らにより、第2金属の表面に最初に形成される金属間化合物と上記第2金属との格子定数の差が、上記第2金属の格子定数に対して50%未満となるような、第1金属と第2金属を使用しても、このような効果を得ることができない。また、かかるビアホール導体は、強度および外部応力の吸収性に優れたものとなる。
<多層配線基板の製造方法>
本発明の多層配線基板の製造方法の一例について説明する。以下で説明する多層配線基板の製造方法は、少なくとも、
(1)熱可塑性樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層の所定の位置にビアホールを形成し、該ビアホールに導電性ペーストを充填するステップと、
(2)上記導電性ペーストが充填された上記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、上記導電性ペースト由来のビアホール導体を形成して上記導体配線層を相互に電気的に接続するステップとを含んでいる。
[樹脂シート]
樹脂シートとしては、上記の樹脂を含む絶縁性の樹脂シートが用いられる。樹脂シートは樹脂を含んでいるため、熱処理により樹脂が流れる恐れがある。したがって、後述のプレス時などの熱処理は比較的低温であることが望ましい。特に、樹脂として熱可塑性樹脂を含む場合は、熱処理により樹脂が流れ易いため、比較的低温で熱処理する製造方法を用いることが望ましい。
[導体配線層の形成]
まず、上記の樹脂シートの少なくとも一方の表面に導体配線層を形成する。導体配線層を形成する方法としては、種々公知の方法を用いることができるが、例えば、樹脂シートの表面に導体箔を接着した後、または接着剤を用いないで樹脂シートの表面に導体箔を直接に重ね合わした後、これをエッチングして配線回路を形成する方法や、配線回路の形状に形成された導体箔を樹脂シートに転写する方法、樹脂シートの表面に金属めっき法によって回路を形成する方法が挙げられる。
導体配線層の形成に用いる導体箔の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。導体箔の厚さは回路形成可能であれば特に制限されず、3〜40μm程度の範囲で適宜調整することができる。
また、導体箔は、熱可塑性樹脂シートとの接着性を高めるために片面に粗化処理が施されていてもよく、粗化された面の表面粗さ(Rz)は、例えば1〜15μmである。粗化処理を施し、接着剤を用いないで樹脂シートの表面に導体箔を直接に重ね合わした方が、後述する一括圧着のときに樹脂シート間の接着を阻害しないので有利である。また、導体箔が樹脂シートに噛み込むことにより、導体箔と樹脂シートとの接合性を高めることができる。
次に、フォトリソグラフィー法などの公知の回路形成法を用い、樹脂シートの一方の表面に、接続用パッドや回路配線層などの導体配線層を形成する。
ビアホールが円錐台の形状である場合、その底面または上面を形成する円の直径は、通常、導体配線層が形成された面側がその反対面側より小さい。
[ビアホールの形成]
次に、導体配線層が形成された樹脂層のビアホール導体が形成される所定の位置に、ビアホールを形成する。ビアホールの形成は、例えば、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔するなどの方法により行われる。その後、必要に応じて、汎用の薬液処理などにより、レーザ加工により生じたビアホール内に残留するスミア(樹脂の残渣)を除去する。
[導電性ペーストの充填]
このようにして形成された開口部(ビアホール)に、スクリーン印刷法、真空充填法などにより、導電性ペーストを充填する。導電性ペースト(ビアペースト)としては、上記第1金属および第2金属からなる金属成分と、フラックス成分とを混練してなるペーストを用いることができる。導電性ペーストの各成分について、以下に詳述する。
(金属成分)
金属成分としては、上記の第1金属および第2金属と同様のものが用いられる。導電性ペースト中における金属成分とは、具体的には、例えば、ペースト中に分散された状態で存在する第1金属からなる粉末(第1金属粉末)および第2金属からなる粉末(第2金属粉末)である。
第1金属粉末および第2金属粉末の算術平均粒径は、3〜10μmであることが好ましい。小さすぎると製造コストが高くなる。また金属粉黛の酸化が進み反応を阻害し易い問題がある。大きすぎるとビアホールに充填できなくなる問題が起きる。また、第1金属と第2金属との接続性や反応性を考慮すると、第1金属粉末および第2金属粉末中の酸素濃度は2000ppm以下であることが好ましく、特に10〜1000ppmが好ましい。
また、導電性ペースト中の金属成分に占める第2金属の割合を30重量%以上とすること(すなわち、第1金属の割合を70重量%未満とすること)が好ましい。これにより、製造後のビアホール導体における、Snの残留割合がより低減され、第1金属と第2金属との反応生成物である金属間化合物の割合が増すため、ビアホール導体の導電性、耐熱性、強度および外部応力の吸収性をより高めることができる。
また、上記第1金属粉末および第2金属粉末として、比表面積が0.05m2・g-1以上のものを用いることにより、第1金属粉末と第2金属粉末との接触確率が高くなり、第1金属と第2金属との間で、さらに金属間化合物を形成しやすくなるため、一般的なリフロープロファイルで高融点化を完了させることが可能になる。
また、第1金属粉末のうち少なくとも一部を、第2金属粉末の周りにコートすることにより、第1金属と第2金属の間で、さらに金属間化合物を形成しやすくすることが可能になり、本願発明をより実効あらしめることができる。
また、第2金属として、Cu−Mn合金またはCu−Ni合金を用いることにより、さらには、Mnの割合が10〜15重量%であるCu−Mn合金、または、Niの割合が10〜15重量%であるCu−Ni合金を用いることにより、より低温、短時間で第1金属との間で金属間化合物を形成しやすくすることが可能になり、その後のリフロー工程でも溶融しないようにすることが可能になる。
なお、第2金属には、第1金属との反応を阻害しない程度で、例えば、1重量%以下の割合で不純物が含まれていてもよい。不純物としては、Zn、Ge、Ti、Sn、Al、Be、Sb、In、Ga、Si、Ag、Mg、La、P、Pr、Th、Zr、B、Pd、Pt、Ni、Auなどが挙げられる。
なお、導電性ペースト中に占める上記金属成分の比率は、85〜95重量%であることが好ましい。金属成分が95重量%を超えると、充填性に優れた低粘度の導電性ペーストを得ることが困難になる。一方、金属成分が85重量%未満であると(フラックス成分が15重量%を超えると)、製造後のビアホール導体中にフラックス成分が残存し、ビアホール導体の導電性や熱伝導性に問題が生じる傾向がある。
(フラックス成分)
フラックス成分としては、導電性ペーストの材料に用いられる種々公知のフラックス成分を用いることができ、樹脂を含む。樹脂以外の成分としては、例えば、ビヒクル、溶剤、チキソ剤、活性剤などが挙げられる。
上記樹脂は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、シリコン樹脂またはその変性樹脂、および、アクリル樹脂からなる群より選ばれる少なくとも1種の熱硬化性樹脂、または、ポリアミド樹脂、ポリスチレン樹脂、ポリメタクリル樹脂、ポリカーボネート樹脂およびセルロース系樹脂からなる群から選ばれる少なくとも1種の熱可塑性樹脂を含むものであることが好ましい。
上記ビヒクルとしては、例えば、ロジンおよびそれを変性した変性ロジンの誘導体などからなるロジン系樹脂、合成樹脂、または、これらの混合体などが挙げられる。上記ロジンおよびそれを変性した変性ロジンなどの誘導体からなるロジン系樹脂としては、例えば、ガムロジン、トールロジン、ウッドロジン、重合ロジン、水素添加ロジン、ホルミル化ロジン、ロジンエステル、ロジン変性マレイン酸樹脂、ロジン変性フェノール樹脂、ロジン変性アルキド樹脂、その他各種ロジン誘導体などが挙げられる。上記ロジンおよびそれを変性した変性ロジンなどの誘導体からなる合成樹脂としては、例えば、ポリエステル樹脂、ポリアミド樹脂、フェノキシ樹脂、テルペン樹脂などが挙げられる。
上記溶剤としては、アルコール、ケトン、エステル、エーテル、芳香族系、炭化水素類などが知られており、具体的な例としては、ベンジルアルコール、エタノール、イソプロピルアルコール、ブタノール、ジエチレングリコール、エチレングリコール、グリセリン、エチルセロソルブ、ブチルセロソルブ、酢酸エチル、酢酸ブチル、安息香酸ブチル、アジピン酸ジエチル、ドデカン、テトラデセン、α−ターピネオール、テルピネオール、2−メチル2,4−ペンタンジオール、2−エチルヘキサンジオール、トルエン、キシレン、プロピレングリコールモノフェニルエーテル、ジエチレングリコールモノヘキシルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル、ジイソブチルアジペート、へキシレングリコール、シクロヘキサンジメタノール、2−ターピニルオキシエタノール、2−ジヒドロターピニルオキシエタノール、それらを混合したものなどが挙げられる。好ましくは、テルピネオール、エチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノブチルエーテルである。
また、上記チキソ剤の具体的な例としては、硬化ヒマシ油、カルナバワックス、アミド類、ヒドロキシ脂肪酸類、ジベンジリデンソルビトール、ビス(p−メチルベンジリデン)ソルビトール類、蜜蝋、ステアリン酸アミド、ヒドロキシステアリン酸エチレンビスアミドなどが挙げられる。また、これらに必要に応じてカプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、ベヘニン酸のような脂肪酸、1,2−ヒドロキシステアリン酸のようなヒドロキシ脂肪酸、酸化防止剤、界面活性剤、アミン類などを添加したものもチキソ剤として用いることができる。
上記活性剤としては、例えば、アミンのハロゲン化水素酸塩、有機ハロゲン化合物、有機酸、有機アミン、多価アルコールなどが挙げられる。
上記アミンのハロゲン化水素酸塩としては、例えば、ジフェニルグアニジン臭化水素酸塩、ジフェニルグアニジン塩酸塩、シクロヘキシルアミン臭化水素酸塩、エチルアミン塩酸塩、エチルアミン臭化水素酸塩、ジエチルアニリン臭化水素酸塩、ジエチルアニリン塩酸塩、トリエタノールアミン臭化水素酸塩、モノエタノールアミン臭化水素酸塩などが挙げられる。
上記有機ハロゲン化合物としては、例えば、塩化パラフィン、テトラブロモエタン、ジブロモプロパノール、2,3−ジブロモ−1,4−ブタンジオール、2,3−ジブロモ−2−ブテン−1,4−ジオール、トリス(2,3−ジブロモプロピル)イソシアヌレートなどが挙げられる。
上記有機酸としては、例えば、マロン酸、フマル酸、グリコール酸、クエン酸、リンゴ酸、コハク酸、フェニルコハク酸、マレイン酸、サルチル酸、アントラニル酸、グルタル酸、スベリン酸、アジピン酸、セバシン酸、ステアリン酸、アビエチン酸、安息香酸、トリメリット酸、ピロメリット酸、ドデカン酸などが挙げられる。
上記有機アミンとしては、例えば、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、トリブチルアミン、アニリン、ジエチルアニリンなどが挙げられる。
上記多価アルコールとしては、例えば、エリスリトール、ピロガロール、リビトールなどが挙げられる。
[ビア充填済み樹脂層の積層および一括圧着]
このようにして形成したビアペースト充填済みの樹脂層を、複数枚積み重ね、熱処理することで一括圧着する。熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、300℃以下であることが好ましい。300℃を超えると、樹脂シートを構成する樹脂が液晶ポリマー(LCP)を含む場合は、樹脂が流れ出してしまうおそれがあるからである。圧力が0Paのとき樹脂(LCP)の流動する温度は、樹脂の分子量によるが、約315℃で流動を開始する。
このようにして圧着時に熱処理することで、樹脂層同士の接着と同時に、ビアペースト中のフラックス成分は分解、揮発し、第1金属中のSnと第2金属(Cu−Ni、Cu−Mnなど)が反応して金属間化合物を生成し、また、導体配線層とビアホール導体とが接する部分において、導体配線層を形成する金属とビアホール導体に含まれる第1金属とが反応して合金層を形成する。
好適な熱処理の例としては、積層された樹脂層にほとんど圧力を加えない状態で約150〜230℃(例えば、200℃)の熱処理によりフラックス成分のうち溶剤を揮発させ、その後に、積層された複数枚の樹脂層の両側から約1〜10MPa(例えば、4MPa)の圧力を加え、約280〜300℃(例えば、290℃)まで昇温するといった、2段階工程による熱処理が挙げられる。通常は、約280〜300℃まで昇温することにより、樹脂シートを構成する樹脂が軟化し樹脂シート同士が接着され、同時にビアペースト中の溶剤以外のフラックス成分が分解、揮発して、第1金属中のSnと第2金属が反応して金属間化合物を生成し、ビアホール導体が形成される。導電性ペーストに含まれる実質的にすべてのフラックス成分が揮発するので、ビアホール導体内には有機成分が実質的に存在しない。
この熱処理により、上記導電性ペーストが充填された上記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、上記導電性ペースト由来のビアホール導体を形成して導体配線層を相互に電気的に接続することができる。また、多層配線基板の内部に電子部品が内蔵される場合は、導体配線層と内蔵される電子部品の外部電極等とを電気的に接続することができる。
(ビアホール導体が形成される際の金属成分の挙動)
図1は、本発明の多層配線基板の製造方法の一例において、ビアホール導体が形成される際の金属成分の挙動を模式的に示す図である。
まず、図1(a)に、多層配線基板を構成する樹脂シート1の表面に一対の導体配線層(配線)21,22が設けられた樹脂層を示す。樹脂層は、樹脂シート1の導体配線層(配線)21が形成された面とは反対面から穿孔し第1金属401および第2金属402を含む導電性ペーストが充填されてビアホール10が形成されている。導体配線層(配線)22が形成された別の樹脂層(図示せず)の導体配線層22の形成された面に樹脂シート1の導体配線層21が形成された面とは反対の面を対向させて積層する。この状態で一対の配線21,22間に位置することとなるビアホール10内には、第1金属401および第2金属402を含む導電性ペーストが充填されている。
次に、この状態で複数の樹脂層を加熱し、ビアホール10内に充填された導電性ペーストの温度が第1金属401の融点以上に達すると、図1(b)に示すように、第1金属401が溶融する。
その後、さらに加熱を続けると、第1金属401が第2金属402と反応することにより、金属間化合物403(図1(c))が生成する。そして、本発明に用いられる導電性ペーストでは、第1金属401と第2金属402との界面に生成する金属間化合物403と、第2金属402間の格子定数差が大きいため、溶融した第1金属中で金属間化合物が剥離、分散しながら反応を繰り返し、金属間化合物の生成が飛躍的に進行し、短時間のうちに第1金属401(図1(a),(b))の含有量を十分に低減させることができる。また、第1金属401と第2金属402との組成比を最適化することにより、図1(c)に示すように、第1金属401を実質的にすべて金属間化合物403とすることができる。その結果、耐熱性に優れたビアホール導体を形成することが可能となる。
また、かかるビアホール導体(サーマルビアとして用いられるものを含む)は、導電性、放熱特性にも優れたものである。このように、金属間化合物の生成が飛躍的に進行することにより、樹脂シートを構成する樹脂が流れ出さないような比較的低温で、短時間の加熱処理により、耐熱性、接合信頼性に優れた外部電極を形成することができる。
<実施形態1>
本実施形態の多層配線基板は、導体配線層を相互に電気的に接続するためのビアホール導体を樹脂層の内部に有する。
本発明の多層配線基板の製造方法の一実施形態について、図2および図3を用いて説明する。
まず、図2を参照して、樹脂シートに、裏面(表面1b)側から導体配線層21に達するビアホール10を形成する。ビアホール10は、炭酸ガスレーザなどを用いたレーザ加工により、インナービア(ビアホール導体)を形成する各位置に形成する。樹脂シートに対する穿孔後、樹脂残渣であるスミアを除去する。
次に、スクリーン印刷法などを用いて、ビアホール10に上記第1金属と第2金属との反応により300℃以上の融点を有する金属間化合物を生成する導電性ペーストを充填することにより、ビアホール導体41を形成する。
図3を参照して、次に、複数枚の樹脂層1(樹脂層1A,1B,1C,1D)を積層するための支持台700を準備する。
支持台700は、載置部701を有する。載置部701には、複数枚の樹脂層1を載置するための表面701aが形成されている。
次に、支持台700の表面701a上に、樹脂層1D、樹脂層1C、樹脂層1Bおよび樹脂層1Aを挙げた順に積層する。
この際、隣り合う樹脂層1間で導体配線層21が形成された表面1a同士が向かい合わせとならないように、複数枚の樹脂層1を積層する。本実施の形態では、支持台700の表面701aと樹脂層1Dの表面1aとが向かい合わせとなり、絶縁性基板1Dの表面1bと樹脂層1Cの表面1aとが向かい合わせとなり、絶縁性基板1Cの表面1bと樹脂層1Bの表面1bとが向かい合わせとなり、樹脂層1Bの表面1aと樹脂層1Aの表面1bとが向かい合わせとなるように、複数枚の樹脂層1を積層する。
なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、上記に説明する数や組み合わせに限られず、適宜変更される。
次に、積層された複数枚の樹脂層1を加熱しつつ、その積層方向に加圧する。この際、支持台700上に積層した状態を維持したまま、複数枚の樹脂層1に対して加熱、加圧を施す。
より具体的には、積層された樹脂層1の両側にプレス板76およびプレス板77を配置する。樹脂層1Aに隣り合う位置にプレス板76を配置し、樹脂層1Dおよび支持台700の載置部701に隣り合う位置にプレス板77を配置する。プレス板76およびプレス板77の少なくともいずれか一方は、樹脂層1の積層方向に移動可能に設けられている。プレス板76,77には、加熱手段としてのオイル流路78が形成されている。オイル流路78は、複数枚の樹脂層1の積層方向に直交する平面内で蛇行しながら延びており、オイルが流通される。プレス板76,77には、加熱手段としてヒータが設けられてもよい。
本実施形態では、プレス板76と樹脂層1Aとの間にスペーサ71を介挿する。スペーサ71は、熱伝導性に優れた金属から形成されている。
本工程においては、プレス板76およびプレス板77による加熱、加圧によって、積層方向における複数枚の樹脂層1の高さが縮小する。
オイル流路78に高温のオイルを流通させつつ、プレス板76とプレス板77との間を近接させることによって、複数枚の樹脂層1を熱圧着によって一体化する。このとき、樹脂層1Aおよび樹脂層1Dを形成する樹脂が、それぞれ、樹脂層1Bおよび樹脂層1Cに形成された導体配線層21を覆うように流動し、導体配線層21が樹脂に内包された形態が得られる。
オイル流路78に低温のオイルを流通させることによって、熱圧着された複数枚の樹脂層1を冷却する。冷却後、熱圧着された複数枚の樹脂層1を支持台700から取り外す。
熱圧着時、樹脂層1を形成する樹脂は、軟化して、樹脂層1の平面視における中心から周縁に向けて流動する。このような樹脂流動に伴って、複数枚の樹脂層1間の相対的な位置関係および樹脂層1内の導体配線層21間の相対的な位置関係が変化するおそれがある。これに対して、樹脂の軟化する温度より低い温度で、融点が300℃以上である金属間化合物を主体とするビアホール導体3が形成されているので、樹脂層1を形成する樹脂が軟化したとしても、樹脂層を構成する樹脂の流れ出しを防止できる。その結果、複数枚の樹脂層1間の相対的な位置関係および樹脂層1内の導体配線層21間の相対的な位置関係を固定することができる。
なお、本実施形態では、複数枚の樹脂層1を支持台700上に積層した状態を維持したまま熱圧着工程を実施したが、複数枚の樹脂層1を支持台700から取り外した後に熱圧着工程を実施してもよい。この場合、たとえば、積層された複数枚の樹脂層1の端辺同士を熱溶着などによって仮固定した後、複数枚の樹脂層1を支持台700から取り外せばよい。
<実施形態2−1>
本実施形態の多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂層の内部に有し、外部電極を有する電子部品を内部に備える。
そして、上記金属間化合物を含むビアホール導体は、電極に使用される銅などより硬く、屈曲性がないため、内蔵される電子部品に曲げ応力が働くことを防止できる。
また、SnとCu−Niとの反応により金属間化合物が生成する際、SnとCu−Niの拡散速度は、SnとAgやSnとCuといった金属系より10倍以上早いため、通常、得られるビアホール導体は、内部に微小な気孔(ボイド)を有する構造体となる。このため、外部からの衝撃・荷重等に対して、気孔がクッションとなり、内蔵される電子部品への衝撃・荷重を低減してくれる。こうして、薄型であっても外部応力などに対する信頼性の高い、電子部品内蔵の多層配線基板を作製することができる。
電子部品としては、例えば、ICなどの能動部品や、コンデンサ、抵抗、インダクタなどのチップ型の受動部品が挙げられる。電子部品は、外部電極を有している。外部電極は、Snからなる表面を有することが好ましく、Snからなる表面を有する外部電極としては、例えば、表面にSnめっきが施されたNi、Ag等の金属電極が挙げられる。
外部電極がSnからなる表面を有する場合、Snが多量に供給されるため、従来の導電性ペーストを用いた場合は、ビアホール導体の融点が下がり、リフロー時に溶融して導体配線層とショートすることや接続信頼性に欠ける問題があった。これに対して、本発明では、上記第1金属と第2金属との反応により300℃以上の融点を有する金属間化合物を生成する導電性ペーストを用いて、電子部品の外部電極と導体配線層を接続するためのビアホール導体を形成するため、高融点のビアホール導体が形成され、リフロー時の溶融が防止される。
本実施形態の多層配線基板について、図5を用いて説明する。まず、図5(a)に示すように導体箔2が形成された樹脂シートに、裏面側(導体箔2とは反対の側)から導体配線層21に達するビアホール10を形成する(図5(b))。ビアホール10は、炭酸ガスレーザなどを用いたレーザ加工により、インナービア(ビアホール導体)を形成する各位置に形成する。樹脂シートに対する穿孔後、樹脂残渣であるスミアを除去する。
次に、図5(c)に示すように導体箔2上にマスク4を形成し、フォトリソグラフィー法などにより不要な導体箔2を除去した後、マスク4を除去した。これにより、所望のパターンを有する導体配線層21が形成される(図5(d))。
次に、スクリーン印刷法などを用いて、ビアホール10に導電性ペースト40を充填する(図5(e))。さらに、電子部品5を配置するためのキャビティ11を形成する(図5(f))。
このように作製した複数の樹脂層を積層する過程において、電子部品5を適当な位置に配置することで(図5(g))、最終的に電子部品5がキャビティ11内に配置された状態となる(図5(h))。ここで、各樹脂層を積層する際、隣り合う樹脂層1間で導体配線層21が形成された面同士が向かい合わせとならないようにする。また、電子部品5は、Snからなる表面を有する外部電極51を有しており、後の加熱圧着工程によりビアホール導体を介して導体配線層21の一部と電気的に接続されるような位置に配置される。なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、上記に説明する数や組み合わせに限られず、適宜変更される。
次に、積層された複数枚の樹脂層1を加熱しつつ、その積層方向に加圧する。具体的には、例えば、積層された樹脂層1の両側に加熱手段を有するプレス板を配置し、プレス板同士の間を近接させることによって、複数枚の樹脂層1を熱圧着によって一体化する。このとき、樹脂層1を形成する樹脂が、キャビティ11に流動し、電子部品5が樹脂に内包された形態が得られる(図5(i))。
この工程では、同時に、導電性ペースト40中の第1金属と第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含むビアホール導体41が形成される。これにより、導体配線層21同士の間が相互に電気的に接続される。また、電子部品5はSnからなる表面を有する外部電極51を有しており、記導体配線層21と上記電子部品5の外部電極51との間も電気的に接続される。
さらに、熱圧着された複数枚の樹脂層1を冷却することで、電子部品を内部に備えた多層配線基板が得られる。
<実施形態2−2>
本実施形態の多層配線基板について、図6を用いて説明する。なお、図5(a)〜(g)に示す工程については、実施形態2−1と同様であるため、説明は省略する。
複数の樹脂層を積層し、電子部品5を適当な位置に配置することで、最終的に電子部品5がキャビティ11内に配置された状態となる(図6(h))。本実施形態では、導体配線層21と接続されない保護用ビアホール導体411が形成されるような位置に設けられたビアホール101に導電性ペースト401が充填されている。導電性ペースト401は、ビアホール導体40と同じ材質からなる。
ここで、各樹脂層を積層する際、隣り合う樹脂層1間で導体配線層21が形成された面同士が向かい合わせとならないようにする。また、電子部品5は、Snからなる表面を有する外部電極51を有しており、後の加熱圧着工程によりビアホール導体を介して導体配線層21の一部と電気的に接続されるような位置に配置される。なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、上記に説明する数や組み合わせに限られず、適宜変更される。
次に、実施形態1と同様に、複数枚の樹脂層1を熱圧着によって一体化することで、電子部品5が樹脂に内包された形態が得られる(図6(i))。
この工程では、同時に、導電性ペースト40、401中の第1金属と第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含むビアホール導体41、411が形成される。これにより、導体配線層21同士の間が相互に電気的に接続され、また、記導体配線層21と上記電子部品5の外部電極51との間も電気的に接続される。さらに、導体配線層21と接続されない保護用ビアホール導体411も形成され、このビアホール導体によって多層配線基板の強度が高められ、外部応力から電子部品5を保護することができる。
さらに、熱圧着された複数枚の樹脂層1を冷却することで、電子部品を内部に備えた多層配線基板が得られる。
<実施形態2−3>
本実施形態の多層配線基板について、図7を用いて説明する。本実施形態は、保護用ビアホール導体412の主面の面積が、他の多層配線基板等の接続用のビアホール導体41よりも大きく、内蔵される電子部品5の主面の面積と同程度である点のみが、実施形態2−2と異なっている。なお、図5(a)〜(g)に示す工程については、実施形態2−1と同様であるため、説明は省略する。
本実施形態では、図7(h)に示すような位置に設けられたビアホール102に、ビアホール導体40と同じ材質からなる導電性ペースト402が充填されている)。
この導電性ペースト402を加熱することで形成されたビアホール導体412(図7(i))によって、多層配線基板の強度が高められ、外部応力から電子部品5を保護することができる。
なお、導体配線層21や外部電極51とは電気的に接続されない保護用ビアホール導体412は、電子部品5と多層配線基板の表面との間に上記電子部品とは直接接触しない状態で備えることが好ましい。本実施形態では、保護用ビアホール導体412と電子部品5との間に樹脂層1が介在するような組み合わせで、樹脂層が積層されている(図7(i))。
ただし、保護用ビアホール導体は、必ずしも電子部品5との間に樹脂層1が介在している必要はなく、電子部品5の周囲に絶縁処理が施されている場合や、電子部品5が短絡等を生じるおそれがないものである場合は、電子部品5と隣接する樹脂層1のビアホール103に充填された導電性ペースト403(図8(h))を熱処理することにより形成された保護用ビアホール導体413(図8(i))であってもよい。
上記実施形態2−1〜実施形態2−3においては、第1金属と第2金属との反応生成物である金属間化合物により、ビアホール導体の強度および外部応力の吸収性も高められるため、電子部品が内蔵された薄型の多層配線基板において、電子部品を外部応力等による物理的破壊から保護することができる。
<実施形態3>
本実施形態の多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
前記導体配線層と、前記多層配線基板に搭載される電子部品の電極とを接続するための複数の接続端子を、前記多層配線基板の少なくとも一方の表面に有する。
本実施形態の多層配線基板を図9を用いて説明する。本実施形態の多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層2とを有する樹脂層を複数枚積層してなり、上記導体配線層2を相互に電気的に接続するためのビアホール導体41を上記樹脂シートの内部に有する多層配線基板である。さらに、導体配線層2と、多層配線基板に搭載される電子部品5の電極52とを接続するための複数の接続端子44を、上記多層配線基板の少なくとも一方の表面に有している。
ビアホール導体41および接続端子44は、上記第1金属と第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含むことを特徴としている。
接続端子44の表面には、(金属)めっき45を有していることが好ましい。接続端子44は、低抵抗でめっき性が良好であるため、めっき45を有している場合において、多層配線基板の接続端子44と該多層配線基板に搭載される電子部品5の電極52との接続信頼性を十分に高めることができる。
なお、ビアホール導体等の多層配線基板を構成する材料等については上記と同様である。
本実施形態においては、低抵抗でめっき性が良好である接続端子を有する多層配線基板を提供することができる。これは、金属間化合物を含む接続端子は低抵抗でめっき性に優れたものとなるからである。これにより、多層配線基板の接続端子と該多層配線基板に搭載される電子部品の電極との接続信頼性を十分に高めることができる。
また、本実施形態においては、表面実装用の電極間を従来より狭くしても、短絡等を生じにくいため、実装用電極を細密に配置することができ、多層配線基板を小型化、高密度化することができる。これは、本実施形態では、比較的低温で短時間の熱処理により、ビアホール導体および接続端子中の低融点の第1金属が高融点の金属間化合物に短時間で変化し、耐熱性に優れたビアホール導体および接続端子が形成されるからである。また、接続端子としてランドなどを別途用意する場合と比べて面積の小さい接続端子を得ることができるからである。
なお、従来技術として、特開2003−249765号公報には、図10に示すように、上下面の少なくとも一方の面に金属箔からなる配線導体1002が配設された絶縁フィルム1001を複数積層して成るとともに、この絶縁フィルム1001を挟んで上下に位置する配線導体102間を絶縁フィルム1001に形成された貫通導体1003を介して電気的に接続することにより形成されている多層配線基板1004が開示されている(同公報の段落[0037])。
そして、多層配線基板1004の上下の表面に位置する絶縁フィルム1001の一方には、凹部1005が形成され、この凹部1005の底面から突出した状態で接続導体(接続端子)1009が配設されている。この突出した接続導体1009に電子部品1008の電極を直接接続することが可能であるため、その結果、印刷法等による半田バンプの形成が不要となり、印刷時にペーストが滲んで接続端子1009のピッチ間隔が狭くなったり、半田リフロー後に接続端子1009間の半田がブリッジしてしまうことはなく、絶縁信頼性に優れた多層配線基板1004とすることができる(同公報の段落[0051])。
上記構成の多層配線基板1004の上面に形成した接続導体1009に、半導体素子等の電子部品1008の電極を接触させて電気的に接続するとともに、電子部品1008と多層配線基板1004間を熱硬化性樹脂等から成るアンダーフィル材1010を充填・硬化して電子部品1008を固定し、さらに、多層配線基板1004の下面に形成した配線導体1002の一部から成る接続パッドに半田等の導体バンプ1011を形成することにより、配線密度が高く絶縁性に優れた混成集積回路を得ることができる(同公報の段落[0059])。
また、同公報には、接続導体1009の凹部1005の底面から露出した表面に、公知の電解または無電解ニッケルめっき、および電解または無電解金めっき等を行い、金属めっき層を被着させることにより、多層配線基板1004に搭載される電子部品1008の電極と接続導体1009との接続信頼性が高められることが記載されている(同公報の段落[0056]、[0057])。
しかしながら、従来の導電性ペーストには熱処理後に残存しやすい樹脂(例えば、アクリル樹脂、エポキシ樹脂)が含まれるため、かかる従来の導電性ペーストを用いて形成した接続端子の表面には、めっきが析出しにくく、多層配線基板の接続端子と該多層配線基板に搭載される電子部品の電極との接続信頼性を十分に高めることができないという問題があった。
<実施形態4>
本実施形態の多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂層の内部に有し、
さらに、前記多層配線基板内のキャビティを有し、該キャビティに埋め込まれた電子部品を備えた多層配線基板であって、
前記導体配線層の一部は、前記電子部品から発生する熱を外部に放出するための放熱パターンとして機能するものであり、
前記ビアホール導体の一部は、前記電子部品と前記放熱パターンとして機能する導体配線層とを接続する、サーマルビアとして機能するものである。
本実施形態の多層配線基板を図11を用いて説明する。本実施形態の多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層21とを有する樹脂層1を複数枚積層してなり、上記導体配線層21を相互に電気的に接続するためのビアホール導体41を上記樹脂シートの内部に有する多層配線基板である。
さらに、多層配線基板の内部には電子部品5が内蔵されており、電子部品5から発生する熱を外部に放熱するための放熱パターン22と電子部品5とを接続するためのビアホール導体(サーマルビア)42が設けられている。
ビアホール導体41、ビアホール導体(サーマルビア)42は、上記第1金属と第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含むことを特徴としている。
本実施形態においては、導体配線層21、導体配線層(放熱パターン)22のビアホール導体41,42と接触する面は、粗化されていることが好ましい。粗化方法としては、当該分野における種々公知の方法を用いることができるが、例えば、表面をエッチングする方法やこぶ状粒子をめっきによって形成させる方法、機械的に粗化する方法が挙げられる。このような粗化処理が施されている場合、導体配線層21とビアホール導体41、導体配線層(放熱パターン)22とビアホール導体(サーマルビア)42の接合界面の面積を拡大することができるため、両者の間での導電性、放熱特性に優れた多層配線基板を得ることができる。
図12にビアホール10の部分拡大図を示す。ビアホール10は、通常、図12に示すように、テーパー状の側面を有する形状である。これは、後述するように導体配線層が形成された側とは反対側から炭酸ガスレーザ光を照射して穿孔するためである。このため、一方の導体配線層2aとビアホール導体41とが接触する部分は、他方の導体配線層2bと接触する部分よりも小さくなっている。この場合、少なくとも、ビアホール導体41と接触する部分が小さい導体配線層2aの接触面は、粗化されていることが好ましい。接触部分が小さい箇所の方が、導電性が阻害され、放熱特性も阻害されやすいため、この部分を粗面化する方が導電性、放熱特性を高めるために有効だからである。
図12に示す例では、他方の導体配線層2bのビアホール導体41との接触面は、粗化されていない平坦面である。上記の導電性ペーストを用いた場合、導体配線層2a,2bとビアホール導体41とが接触する部分が粗化面と平坦面のいずれであっても接触抵抗の低い接合が得られる。これに対し、従来のSn−Ag合金からなる導電性ペースト等は、ビアホール導体と導体配線層の平坦面との接合性は良好なものの、ビアホール導体と導体配線層の粗化面との接合性が熱プレスの圧力に依存するという問題がある。
本実施形態の多層配線基板は、導電性(低抵抗性)、あるいは、放熱特性に優れたビアホール導体を有するものである。特に、導体配線層または放熱パターン層とビアホール導体との接合面が粗化されている場合であっても、ビアホール導体として上記の導電性ペーストを用いることにより、導体配線層または放熱パターン層とビアホール導体との接合界面で一様に金属間化合物が生成され、接合界面の面積が拡大するため、導電性(低抵抗性)、あるいは、放熱特性に優れたビアホール導体を有する多層配線基板を得ることができる。
<実施形態5>
本実施形態の多層配線基板は、導体配線層を相互に電気的に接続するためのビアホール導体を樹脂シートの内部に有しており、前記樹脂シート内の前記ビアホール導体の少なくとも一部は、隣接する前記樹脂シート内の前記ビアホール導体と、ビア受け導体パターンを介さずに直接接続されている。
本実施形態の多層配線基板の製造方法の一例について、図13を用いて以下に説明する。
まず、図13(a)に示すように、樹脂シート、および、樹脂シートの一方の表面に導体箔2を形成する。
樹脂シートとしては、上記の樹脂を含む樹脂シートが用いられる。樹脂シートは、熱処理により樹脂が流れる恐れがあるため、後述のプレス時などの熱処理は比較的低温であることが望ましい。特に、樹脂として熱可塑性樹脂を含む場合は、熱処理により樹脂が流れ易いため、比較的低温で熱処理する製造方法を用いることが望ましい。
導体箔の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。導体箔の厚さは回路形成可能であれば特に制限されず、3〜40μm程度の範囲で適宜調整することができる。
また、導体箔は、樹脂シートとの接着性を高めるために片面に粗化処理が施されていてもよい。この場合、粗化された面の表面粗さ(Rz)は、例えば1〜15μmである。この場合、導体箔が樹脂シートに噛み込むことにより、導体箔と樹脂シートとの接合性を高めることができる。
[導体配線層の形成]
次に、図13(b)に示すように導体箔2上にマスク4を形成し、フォトリソグラフィー法などにより不要な導体箔2を除去した後、マスク4を除去する。これにより、所望のパターンを有する導体配線層21が形成される(図13(c))。
導体配線層を形成する方法は、これに限定されず、種々公知の方法を用いることができるが、例えば、樹脂シートの表面に導体箔を接着した後、または接着剤を用いないで樹脂シートの表面に導体箔を直接に重ね合わせた後(ラミネート)、これをエッチングして配線回路を形成する方法や、配線回路の形状に形成された導体箔を樹脂シートに転写する方法、樹脂シートの表面に金属めっき法によって回路を形成する方法が挙げられる。
[ビアホールの形成]
次に、図13(d)に示すように導体配線層21が形成された樹脂層1の所定の位置に、ビアホール10を形成する。ビアホール10の形成は、例えば、導体配線層21が形成された面とは反対側から炭酸ガスレーザを照射して穿孔するなどの方法により行われる。その後、必要に応じて、過マンガン酸等を用いた汎用の薬液処理などにより、レーザ加工により生じたビアホール内に残留するスミア(樹脂の残渣)を除去する。
[導電性ペーストの充填]
次に、図13(d)に示す導体配線層21が形成された樹脂層1の上下を反対にし、ビアホール10に、スクリーン印刷法、真空充填法などにより、導電性ペースト40を充填する(図13(e1))。
これとは別に、ビアホール10のみが形成された(導体配線層が形成されていない)樹脂シートを用意しておき、この樹脂シートを支持台5に載置した状態でビアホール10に導電性ペースト40を充填する(図13(e2))。なお、導体配線層が形成されていないビアホールに導電性ペーストを充填する方法は、これに限定されず、この他にも、ビアホールの一方の側に剥離可能なフィルムを貼付けた状態で導電性ペーストを充填する方法などを用いることができる。また、図示していないが、一部のビアホールは一方の側に導体配線層が設けられており、一部のビアホールは両側共に導体配線層が設けられていない樹脂シートについても、図13(f)の積層状態に必要なものを準備し、同様に導電性ペーストの充填を行った。導電性ペーストとしては、上記の第1金属と第2金属との反応により300℃以上の融点を有する金属間化合物を生成するものを用いる。
[樹脂層(樹脂シート)の積層および一括圧着]
次に、このようにして作製された導電性ペースト充填済みの複数の樹脂層1を図13(f)に示すように積層する。ここで、導体配線層(表面電極)21と導体配線層(内部配線層)22との間では、隣り合う樹脂層1のビアホール10は連通したスルーホールとなっており、隣り合う樹脂層1に充填された導電性ペースト40は直接接触している。なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、このような数や組み合わせに限られず、適宜変更される。
次に、積層された複数枚の樹脂層1を加熱しつつ、その積層方向に加圧する。ここで、加圧するのは樹脂シート同士を接合するためであり、導電ペースト同士は加圧しなくても接合できる。したがって、従来の多層基板と比較して、強く加圧する必要がなくなる。
熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、300℃以下であることが好ましい。300℃を超えると、樹脂シートを構成する樹脂がLCPを含む場合は、樹脂が流れ出してしまうおそれがあるからである。圧力が0Paのとき樹脂(LCP)の流動する温度は、樹脂の分子量によるが、約315℃で流動を開始する。
このようにして圧着時に熱処理することで、樹脂シート同士の接着と同時に、ビアペースト中のフラックス成分は分解、揮発し、第1金属中のSnと第2金属(Cu−Ni、Cu−Mnなど)が反応して金属間化合物を生成し、また、導体配線層とビアホール導体とが接する部分において、導体配線層を形成する金属とビアホール導体に含まれる第1金属とが反応して合金層を形成する。
好適な熱処理の例としては、積層された樹脂層1にほとんど圧力を加えない状態で約200〜250℃(例えば、200℃)の熱処理によりフラックス成分のうち溶剤を揮発させ、その後に、積層された複数枚の樹脂層1の両側から約1〜10MPa(例えば、4MPa)の圧力を加え、約280〜300℃(例えば、290℃)まで昇温するといった、2段階工程による熱処理が挙げられる。通常は、約280〜300℃まで昇温することにより、樹脂シートを構成する樹脂が軟化し樹脂シート同士が接着され、同時にビアペースト中の溶剤以外のフラックス成分が分解、揮発して、第1金属中のSnと第2金属が反応して金属間化合物を生成し、ビアホール導体が形成される。導電性ペーストに含まれる実質的にすべてのフラックス成分が揮発するので、ビアホール導体内には有機成分が存在しない。
この熱処理により、導電性ペースト40中の第1金属と第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含むビアホール導体41が形成される。これにより、導体配線層同士(表面電極21と内部配線層22、または、内部配線層22同士)の間が相互に電気的に接続される(図13(g))。
さらに、熱圧着された複数枚の樹脂層1を冷却することで、本発明の多層配線基板が得られる。
本実施形態においては、特定の組成を有する導電性ペーストを用いて、ビア受け導体パターンを有しないビアホール導体により導体配線層間を接続することで、接続信頼性および高周波特性に優れた多層配線基板を提供することができる。
すなわち、従来においては、ビアホール導体同士を接続する際には、ビアホール導体同士の接続性を高めるためにビア受け導体パターンを設ける必要があった。このため、ビアホール導体の接続部にはビア受け導体パターンの突起部が形成される。このような多層配線基板は、高周波の回路として使用される場合、電流は表皮効果により導体の表面を流れるため、突起部の部分で高周波特性の悪化が生じるという問題があった。本発明に用いる導電性ペーストでは、圧力をかけなくても接続性が良好であるためビア受けパターンを必要としない。したがって接続信頼性および高周波特性に優れた多層配線基板を提供することができる。
<実施形態6>
(多層配線基板)
本実施形態の多層配線基板は、多層集合基板を切断することによって得られる多層配線基板である。多層集合基板は、上記樹脂シート、および、樹脂シートの少なくとも一方の表面に形成された導体配線層を有する樹脂層が複数枚積層されてなるものである。多層集合基板は、切断することにより個々の多層配線基板に分割される。
そして、多層集合基板には、少なくとも多層集合基板を切断する際に同時に切断されるような位置に、上記のビアホール導体が形成されており、このビアホール導体を切断することにより、多層チップ部品の外部電極が形成される。外部電極は、このようなビアホール導体に接続された導体配線層と電気的に接続されている。
多層集合基板を切断することにより得られた多層配線基板は、電子部品もしくは機能モジュール部品として配線基板などに実装されて使用される。電子部品としては、例えば、フィルタ、コンデンサ、抵抗、インダクタなどの受動部品が挙げられる。なお、多層配線基板の表面または内部にICチップなどを内蔵して能動部品として用いることもできる。
(多層配線基板の製造方法)
本実施形態の多層配線基板の製造方法の一例について、以下に図14(a)〜(e)、図15および図16を用いて説明する。ここで説明する多層配線基板の製造方法において、樹脂層に形成されるビアホールは、少なくとも、前記ビアホール内に形成されたビアホール導体が前記多層集合基板を切断する際に同時に切断されるような位置に形成されている。
(1) 多層集合基板を得るステップ
まず、図14(a)に示すように、樹脂シート、および、樹脂シートの一方の表面に導体箔2を形成する。
樹脂シートとしては、上記の樹脂を含む樹脂シートが用いられる。樹脂シートは、熱処理により樹脂が流れる恐れがあるため、後述のプレス時などの熱処理は比較的低温であることが望ましい。特に、樹脂として熱可塑性樹脂を含む場合は、熱処理により樹脂が流れ易いため、比較的低温で熱処理する製造方法を用いることが望ましい。
導体箔の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。導体箔の厚さは回路形成可能であれば特に制限されず、3〜40μm程度の範囲で適宜調整することができる。また、導体箔は、樹脂シートとの接着性を高めるために片面に粗化処理が施されていることが好ましく、粗化された面の表面粗さ(Rz)は、例えば1〜15μmである。この場合、導体箔が樹脂シートを噛み込むことにより、導体箔と樹脂シートとの接合性を高めることができる。なお、この場合、導体配線層の導電性ペーストとの接合面も粗化されることになるが、第1金属と第2金属との反応により300℃以上の融点を有する金属間化合物を生成する導電性ペーストを用いることにより、導体配線層と導電性ペーストとの接合界面で一様に金属間化合物が生成され、接合界面の面積が拡大するため、導電性(低抵抗性)に優れたビアホール導体が形成される。
[導体配線層の形成]
次に、図14(b)に示すように導体箔2上にマスク3を形成し、フォトリソグラフィー法などにより不要な導体箔2を除去した後、マスク3を除去する。これにより、所望のパターンを有する導体配線層21が形成される(図14(c))。導体配線層21は、後に樹脂層1を積層して形成する多層集合基板の切断線を跨っている。
導体配線層を形成する方法は、これに限定されず、種々公知の方法を用いることができるが、例えば、樹脂シートの表面に導体箔を接着した後、または接着剤を用いないで樹脂シートの表面に導体箔を直接に重ね合わせた後(ラミネート)、これをエッチングして配線回路を形成する方法や、配線回路の形状に形成された導体箔を樹脂シートに転写する方法、樹脂シートの表面に金属めっき法によって回路を形成する方法が挙げられる。
[ビアホールの形成]
次に、図14(d)に示すように導体配線層21が形成された樹脂層1の所定の位置に、ビアホール10を形成する。ビアホール10の形成は、例えば、導体配線層21が形成された面とは反対側から炭酸ガスレーザを照射して穿孔する方法や、パンチなどで機械的に穿孔する方法などにより行われる。その後、必要に応じて、過マンガン酸等を用いた汎用の薬液処理などにより、レーザ加工により生じたビアホール10内に残留するスミア(樹脂の残渣)を除去する。ビアホール10は、後に樹脂層1を積層して形成する多層集合基板を切断する際に同時に切断される位置に設けられている。
[導電性ペーストの充填]
次に、図14(d)に示す導体配線層21が形成された樹脂シート1の上下を反対にし、ビアホール10に、スクリーン印刷法、真空充填法などにより、導電性ペースト40を充填する(図14(e))。導電性ペーストとしては、上記のものを用いる。
[樹脂層の積層および一括圧着(多層集合基板の作製)]
次に、このようにして作製された導電性ペースト充填済みの複数の樹脂層1を、図15に示す多層集合基板が得られるように積層する。なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、このような数や組み合わせに限られず、適宜変更される。
次に、積層された複数枚の樹脂層1を加熱しつつ、その積層方向に加圧する。
熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、300℃以下であることが好ましい。300℃を超えると、樹脂シートを構成する樹脂がLCPを含む場合は、樹脂が流れ出してしまうおそれがあるからである。圧力が0Paのとき樹脂(LCP)の流動する温度は、樹脂の分子量によるが、約315℃で流動を開始する。
このようにして圧着時に熱処理することで、樹脂シート同士の接着と同時に、ビアペースト中のフラックス成分は分解、揮発し、第1金属中のSnと第2金属(Cu−Ni、Cu−Mnなど)が反応して金属間化合物を生成し、また、導体配線層とビアホール導体とが接する部分において、導体配線層を形成する金属とビアホール導体に含まれる第1金属とが反応して合金層を形成する。
好適な熱処理の例としては、積層された樹脂層にほとんど圧力を加えない状態で約200〜250℃(例えば、200℃)の熱処理によりフラックス成分のうち溶剤を揮発させ、その後に、積層された複数枚の樹脂層の両側から約1〜10MPa(例えば、4MPa)の圧力を加え、約280〜300℃(例えば、290℃)まで昇温するといった、2段階工程による熱処理が挙げられる。通常は、約280〜300℃まで昇温することにより、樹脂シートを構成する樹脂が軟化し樹脂シート同士が接着され、同時にビアペースト中の溶剤以外のフラックス成分が分解、揮発して、第1金属中のSnと第2金属が反応して金属間化合物を生成し、ビアホール導体が形成される。導電性ペーストに含まれる実質的にすべてのフラックス成分が揮発するので、ビアホール導体内には有機成分が存在しない。
この熱処理により、導電性ペースト40中の第1金属と第2金属との反応により生成する300℃以上の融点を有する金属間化合物を含むビアホール導体41が形成される。これにより、導体配線層同士21,21の間が相互に電気的に接続され、多層集合基板が得られる(図15)。
(2) 多層配線基板を得るステップ
上述のようにして得られた多層集合基板は、多層配線基板となるブロックが複数形成されたものであり、その各々のブロックを分割するように、図15に矢印で示す切断部位において、ダイシング、カット歯による押切りなどの種々公知の方法により切断される。これにより、多層集合基板は、本実施形態の多層配線基板に分割される(図16)。それと同時にビアホール導体41が切断されて、多層配線基板の表面に露出することで、外部電極43が形成される。
なお、図16に示す多層配線基板のように、導体配線層2間の接続がビアホール導体41が切断されてなる外部電極43で行われている場合は、図17に示す多層チップ部品のように、導体配線層2間の接続が通常のビアホール導体41で行われている場合と比べて、配線可能領域が広くなるため、多層配線基板を小型化する上で有利である。
本実施形態においては、特定の導電性ペーストを使用することにより、比較的低温の加熱処理で耐熱性、接合信頼性に優れた外部電極を形成することができるため、樹脂を含む樹脂層を複数枚積層してなる多層集合基板を切断することによって得られる多層配線基板であっても、低コストで製造することができ、耐熱性に優れた多層配線基板を提供することができる。本実施形態においては、ビアホール導体が多層配線基板の外部に形成されるため、リフロー時におけるビアホール導体の耐熱性は特に重要である。
<実施形態7>
本実施形態では、多層配線基板の製造方法の一例として、コンフォーマルレーザ加工法(コンフォーマルビア加工法)を用いて、前記樹脂シートの内部に上記ビアホール導体を形成する方法について、以下に図18および図19を用いて説明する。
まず、図18(a)に示すように、樹脂シート、および、樹脂シートの両面に導体箔2を形成する。次に、図18(b)に示すように、回路レジスト3を形成する。そして、回路レジスト3をマスクとして、種々公知の方法により導体箔2をエッチングすることにより、所望の回路パターンが形成された導体配線層21を両面に有する配線基板が作製される(図18(c))。
樹脂シートとしては、上記の樹脂を含む樹脂シートが用いられる。樹脂シートは、熱処理により樹脂が流れる恐れがあるため、後述のプレス時などの熱処理は比較的低温であることが望ましい。特に、樹脂として熱可塑性樹脂を含む場合は、熱処理により樹脂が流れ易いため、比較的低温で熱処理する製造方法を用いることが望ましい。
導体配線層を形成する方法としては、種々公知の方法を用いることができるが、例えば、樹脂シートの表面に導体箔を接着した後、または、接着剤を用いないで樹脂シートの表面に導体箔を直接に重ね合わせた(ラミネートした)後、これをエッチングして導体配線層を形成する方法や、導体配線層の形状に形成された導体箔を樹脂シートに転写する方法、樹脂シートの表面に金属めっき法によって回路を形成する方法が挙げられる。
導体配線層の形成に用いる導体箔の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。導体箔の厚さは回路形成可能であれば特に制限されず、3〜40μm程度の範囲で適宜調整することができる。また、導体箔は、樹脂シートとの接着性を高めるために片面に粗化処理が施されていてもよく、粗化された面の表面粗さ(Rz)は、例えば1〜15μmである。この場合、導体箔が樹脂シートに噛み込むことにより、導体箔と樹脂シートとの接合性を高めることができる。
(1) 有底ビアホールを形成するステップ
次に、両面の導体配線層を電気的に接続したい所定の位置に、有底ビアホール41を形成する(図18(d))。有底ビアホール41の形成は、炭酸ガスレーザなどを用いたコンフォーマルレーザ加工法により行われる。コンフォーマルレーザ加工法(コンフォーマルビア加工法)とは、フォトファブリケーション手法によるエッチング手法にて導体配線層(導体箔)を選択除去し、その導体配線層をレーザマスクとして利用して有底ビアホールを形成する手法である。
例えば、図19(a)のように、一方の面の導体配線層21aに、両面の導体配線層21aと導体配線層とを導通したい位置にエッチング法などにより孔を設けておく。この孔に、導体配線層21a側から図19(c)の照射範囲211にレーザを照射することで、孔の部分の樹脂シートは除去され、導体配線層21bがレーザの反射板となるため、図19(b)に示すような有底ビアホール4が形成される。
その後、必要に応じて、酸素プラズマ処理や汎用の薬液処理などにより、レーザ加工により生じたビアホール内に残留するスミア(樹脂の残渣)を除去する。
(2) 導電性ペーストを充填するステップ
このようにして形成された有底ビアホール4に、スクリーン印刷法、真空充填法などの種々公知の方法により、導電性ペースト50を充填する(図18(e))。導電性ペースト50としては、上記第1金属と第2金属との反応により300℃以上の融点を有する金属間化合物を生成するものを用いることができる。
(3) ビアホール導体を形成するステップ
このようにして形成した導電性ペースト充填済みの配線基板に対して、熱処理を行うことでビアホール導体51を形成し、両面の導体配線層21が電気的に接続される(図18(f))。
熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、300℃以下であることが好ましい。300℃を超えると、樹脂シートを構成する樹脂がLCPを含む場合は、樹脂が流れ出してしまうおそれがあるからである。圧力が0Paのとき樹脂(LCP)の流動する温度は、樹脂の分子量によるが、約315℃で流動を開始する。
この熱処理の工程では、ビアペースト中のフラックス成分は分解、揮発し、第1金属中のSnと第2金属(Cu−Ni、Cu−Mnなど)が反応して金属間化合物を生成し、また、導体配線層と導電性ペーストとが接する部分において、導体配線層を形成する金属と導電性ペーストに含まれる第1金属中のSnとが反応して合金層を形成する。
さらに、本実施形態では、導体配線層21の露出した表面には、種々公知の方法により、はんだレジスト(カバー層)6が設けられている(図18(g))。なお、他の部品との接続に用いられる部分の導体配線層21の表面には、はんだレジスト6は設けられない。
本実施形態においては、コンフォーマルレーザ加工法によって形成されたビアホールに特定の組成を有する導電性ペーストを充填して、導体配線層間を接続するビアホール導体を形成することにより、低コストで導電性や耐熱性に優れた多層配線基板を提供することができる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
本実施例は、上記実施形態1に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。
次に、フォトリソグラフィー法を用いて、樹脂シートの一方の表面に形成された導体箔をエッチングし、導体配線層を形成した。
次に、導体配線層が形成された樹脂層の所定の位置(ビア形成部)に、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔し、開口部(ビアホール)を形成した。その後、ビアホール内に残留するレーザ加工により生じたスミア(樹脂の残渣)を、過マンガン酸溶液で溶解除去した。
このようにして形成されたビアホール内に、スクリーン印刷法により、導電性ペーストを充填した。導電性ペーストとしては、平均粒径5μmのSn粉末と、平均粒径5μmのCu−10Ni合金粉末(Cu/Niの重量比は90/10)とを、60重量%対40重量%の比率で配合した金属成分に対し、ロジン(ビヒクル)およびテルピネオール(溶剤)からなるフラックス成分を、金属成分対フラックス成分の比率が90重量%対10重量%となるように配合し、それらを混練することで調製されたペーストを用いた。
このようにして作製したビア充填済みの樹脂層を複数枚積み重ね、約280℃の温度に加熱し、4MPaの圧力で30分間加圧することで一括で圧着した。このようにして圧着することで、樹脂シート同士の接着と同時に、ビア(導電性ペースト)中の溶剤およびフラックス成分は分解、揮発し、金属成分であるSn(第1金属)とCu−10Ni(第2金属)が反応し金属間化合物を生成する。また、導体配線層とビアホール導体とが接する部分において、導体配線層を構成する金属Cuとビア中の金属成分であるSnとの合金層を形成する。このようにして、本発明の多層配線基板を得た。なお多層配線基板の表面に実装用電極パターンを設けるために、少なくとも最外層の一枚の樹脂層の導体配線層の樹脂シートに対する向きを反転させて、導体配線層を外側にすることが好ましい。
なお、本実施例では設けていないが、導体配線層の表面には、表面実装用電極が露出し、残りの導体配線が覆われるように、開口を設けたはんだレジストを形成してもよい。また、表面実装用電極には、めっきを行ってもよい。
第1金属であるSnと第2金属であるCu−10Niとが反応すると、金属間化合物として最初にCu2NiSnが生成する。ここで、第2金属(Cu−10Ni)の格子定数Aは0.357nm、金属間化合物(Cu2NiSn)の格子定数Bは0.597nmであるから、上記第2金属の格子定数に対する金属間化合物と第2金属との格子定数の差の比率[(B−A)/A×100]は67%となる。なお、格子定数はa軸を基に評価している。
また、Cu−Ni合金の格子定数は、Niの含有量が10重量%から15重量%の範囲では、Cuの格子定数とほぼ同じである。
なお、金属間化合物としては、第2金属の表面に最初に生成するCu2NiSnばかりでなく、高融点のNi-Sn金属間化合物や高融点のCu−Sn金属間化合物も生成される。Cu−Ni粉末の表面に最初に生成される金属間化合物Cu2NiSnと第2金属(Cu−10Ni)の格子定数の差が大きいので金属間化合物Cu2NiSnがその上に形成されたNi-Sn金属間化合物やCu−Sn金属間化合物とともに剥離する。すなわち、生成した金属間化合物層と、ベース金属である第2金属間の格子定数差が大きいと,溶融した第1金属中で金属間化合物が剥離、分散しながら反応を繰り返すため金属間化合物化が飛躍的に進行することにより、融点の低い第1金属が実質的にすべて高融点の金属間化合物に変化すると考えられる。
(実施例2)
本実施例は、上記実施形態2−1〜実施形態2−3に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
次に、フォトリソグラフィー法を用いて、樹脂シートの一方の表面に形成された導体箔をエッチングし、導体配線層を形成した。
次に、導体配線層が形成された樹脂層の所定の位置(ビア形成部)に、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔し、開口部(ビアホール)を形成した。その後、ビアホール内に残留するレーザ加工により生じたスミア(樹脂の残渣)を、過マンガン酸溶液で溶解除去した。
このようにして形成されたビアホール内に、スクリーン印刷法により、導電性ペーストを充填した。導電性ペーストとしては、平均粒径5μmのSn粉末と、平均粒径5μmのCu−10Ni合金粉末(Cu/Niの重量比は90/10)とを、40重量%対60重量%の比率で配合した金属成分に対し、ロジン(ビヒクル)およびテルピネオール(溶剤)からなるフラックス成分を、金属成分対フラックス成分の比率が90重量%対10重量%となるように配合し、それらを混練することで調製されたペーストを用いた。
このようにして作製したビア充填済みの樹脂層を複数枚用意した。少なくとも一枚の樹脂層には、搭載(内蔵)される電子部品(IC、コンデンサおよびインダクタ)と同程度の寸法のキャビティを樹脂層を打ち抜いて形成した。キャビティが形成された樹脂層は、電子部品の厚みに相当する枚数を用意した。これらの複数枚の樹脂層を、積み重ね、形成したキャビティに電子部品を実装機を用いて埋設し、所定の枚数の樹脂層を積層し、約280℃の温度に加熱しつつ4MPaの圧力で30分間加圧することで一括で圧着した。
このようにして圧着することで、樹脂シート同士の接着と同時に、ビア(導電性ペースト)中のフラックス成分は分解、揮発し、金属成分であるSn(第1金属)とCu−10Ni(第2金属)が反応し金属間化合物を生成する。また、導体配線層とビアホール導体とが接する部分において、導体配線層を構成する金属Cuとビア中の金属成分であるSnとの合金層を形成する。このようにして、導電性ペースト由来のビアホール導体を形成して導体配線層を相互に電気的に接続し、かつ、電子部品の外部電極と導電性ペースト由来のビアホール導体とが電気的に接続され、本発明の多層配線基板が得られる。なお、多層配線基板の表面に実装用電極パターンを設けるために、少なくとも最外層の一枚の樹脂層の導体配線層の樹脂シートに対する向きを反転させて、導体配線層を外側にすることが好ましい。
なお、本実施例では設けていないが、導体配線層の表面には、はんだレジストを形成してもよい。また、はんだレジストには、表面実装用電極を露出させるための開口を形成してもよい。また、表面実装用電極にめっきを行ってもよい。
(実施例3)
本実施例は、上記実施形態3に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに熱圧着することで接着した。
次に、フォトリソグラフィー法を用いて、樹脂シートの一方の表面に形成された導体箔をエッチングし、導体配線層を形成した。
次に、導体配線層が形成された樹脂層の所定の位置(ビア形成部)に、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔し、開口部(ビアホール)を形成した。その際、多層配線基板の少なくとも一方の表面側に配置される樹脂層の(導体配線層と、多層配線基板に搭載される電子部品の電極とを接続するための)接続端子を形成するためのビアホールは、導体配線層が形成された面側で導体配線と接しないように設けておく。その後、ビアホール内に残留するレーザ加工により生じたスミア(樹脂の残渣)を、過マンガン酸溶液で溶解除去した。
このようにして形成されたビアホール内に、スクリーン印刷法により、導電性ペーストを充填した。導電性ペーストとしては、平均粒径5μmのSn粉末と、平均粒径5μmのCu−10Ni合金粉末(Cu/Niの重量比は90/10)とを、60重量%対40重量%の比率で配合した金属成分に対し、ロジン(ビヒクル)およびテルピネオール(溶剤)からなるフラックス成分を、金属成分対フラックス成分の比率が90重量%対10重量%となるように配合し、それらを混練することで調製されたペーストを用いた。
このようにして作製したビア充填済みの樹脂層を複数枚積み重ね、表面に接続端子が配置されるように、所定の枚数の樹脂層を積層し、約280℃の温度に加熱し、4MPaの圧力で30分間加圧することで一括で圧着した。
このようにして圧着することで、樹脂シート同士の接着と同時に、ビア(導電性ペースト)中のフラックス成分は分解、揮発し、金属成分であるSn(第1金属)とCu−10Ni(第2金属)が金属間化合物を生成し、また、導体配線層を構成する金属との合金層を形成する。このようにして、導電性ペースト由来のビアホール導体を形成して導体配線層を相互に電気的に接続し、かつ、導体配線層と搭載される電子部品の電極とを接続するための導電性ペースト由来の接続端子が形成される。次に、導電性ペースト由来の接続端子にNi、Au、Sn等のめっきを行う。このようにして、本発明の多層配線基板が得られる。
このようにして作成された多層配線基板の接続端子の上に電子部品を載置した後、リフローを行い、所定の小型電子部品を作製した。
(実施例4)
本実施例は、上記実施形態4に相当する。まず、片面に導体箔を有するLCP製の熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
次に、フォトリソグラフィー法を用いて、樹脂シートの一方の表面に形成された導体箔をエッチングし、導体配線層を形成した。
次に、導体配線層が形成された樹脂層の所定の位置(ビア形成部)に、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔し、開口部(ビアホール)を形成した。その際、(放熱パターンとしての導体配線層と、多層配線基板に搭載される電子部品とを接続するための)サーマルビアを形成するためのビアホールも設けておく。その後、ビアホール内に残留するレーザ加工により生じたスミア(樹脂の残渣)を、過マンガン酸溶液で溶解除去した。
このようにして形成されたビアホール内に、スクリーン印刷法により、導電性ペーストを充填した。導電性ペーストとしては、算術平均粒径5μmのSn粉末と、算術平均粒径5μmのCu−10Ni合金粉末(Cu/Niの重量比は90/10)とを、60重量%対40重量%の比率で配合した金属成分に対し、ロジン(ビヒクル)およびテルピネオール(溶剤)からなるフラックス成分を、金属成分対フラックス成分の比率が90重量%対10重量%となるように配合し、それらを混練することで調製されたペーストを用いた。
このようにして作製したビア充填済みの樹脂層を複数枚用意した。少なくとも一枚の樹脂層には、搭載(内蔵)される電子部品(IC、コンデンサおよびインダクタ)と同程度の寸法のキャビティを樹脂層を打ち抜いて形成した。キャビティが形成された樹脂層は、電子部品の厚みに相当する枚数を用意した。これらの複数枚の樹脂層を、積み重ね、形成したキャビティに電子部品を実装機を用いて埋設し、所定の枚数の樹脂層を積層し、約280℃の温度に加熱しつつ4MPaの圧力で30分間加圧することで一括で圧着した。
このようにして圧着することで、樹脂シートを構成する樹脂の接着と同時に、ビア(導電性ペースト)中のフラックス成分は分解、揮発し、金属成分であるSn(第1金属)とCu−10Ni(第2金属)とが反応して金属間化合物を生成し、また、導体配線層を構成する金属との合金層を形成する。このようにして、導電性ペースト由来のビアホール導体を形成して導体配線層を相互に電気的に接続し、かつ、電子部品の端子電極23と導電性ペースト由来のビアホール導体42とが電気的に接続し、かつ、放熱パターン層として機能する導体配線層と電子部品とを接続するための導電性ペースト由来のビアホール導体(サーマルビア)が形成され、本発明の多層配線基板が得られる。なお、多層配線基板の表面に実装用電極パターンや放熱パターン層を設けるために、少なくとも最外層の一枚の樹脂層の導体配線層の樹脂シートに対する向きを反転させて、導体配線層を外側にすることが好ましい。
なお、本実施例では設けていないが、導体配線層の表面には、はんだレジストを形成してもよい。また、はんだレジストには、表面実装用電極を露出させるための開口を形成してもよい。また、表面実装用電極にめっきを行ってもよい。
(実施例5)
本実施例は、上記実施形態5に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの樹脂シートを用意した。導体箔としては、厚さが12μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
次に、フォトリソグラフィー法を用いて、樹脂シートの一方の表面に形成された導体箔をエッチングし、導体配線層(表面電極および内部配線層)を形成した。その際、ビア受け導体パターンは形成しなかった。なお、「ビア受け導体パターン」とは、導体配線層(内部配線層および表面電極)以外の導体から構成される部材であり、ビアホール導体同士の接続にのみ用いられるものである。
次に、導体配線層が形成された樹脂層の所定の位置(ビア形成部)に、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔し、開口部(ビアホール)を形成した。その後、ビアホール内に残留するレーザ加工により生じたスミア(樹脂の残渣)を、過マンガン酸溶液で溶解除去した。
このようにして形成されたビアホール内に、スクリーン印刷法により、導電性ペーストを充填した。なお、充填は樹脂シートを支持台に載置した状態で行ったため、両面共に導体配線層が設けられていないビアホールにも導電性ペーストを充填することができる。
導電性ペーストとしては、平均粒径5μmのSn粉末と、平均粒径5μmのCu−10Ni合金粉末(Cu/Niの重量比は90/10)とを、60重量%対40重量%の比率で配合した金属成分に対し、ロジン(ビヒクル)およびテルピネオール(溶剤)からなるフラックス成分を、金属成分対フラックス成分の比率が90重量%対10重量%となるように配合し、それらを混練することで調製されたペーストを用いた。
このようにして作製したビア充填済みの樹脂層を複数枚用意した。所定の枚数のビア充填済みの樹脂層を積層し、約280℃の温度に加熱しつつ4MPaの圧力で30分間加圧することで一括で圧着した。
このようにして圧着することで、樹脂シート同士の接着と同時に、ビア(導電性ペースト)中のフラックス成分は分解、揮発し、金属成分であるSn(第1金属)とCu−10Ni(第2金属)が反応し金属間化合物を生成する。また、導体配線層とビアホール導体とが接する部分において、導体配線層を構成する金属Cuとビア中の金属成分であるSnとの合金層を形成する。このようにして、導電性ペースト由来のビアホール導体を形成して導体配線層が相互に電気的に接続され、本発明の多層配線基板が得られる。
(実施例6)
本実施例は、上記実施形態6に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの樹脂シートを用意した。導体箔としては、厚さが12μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
次に、フォトリソグラフィー法を用いて、樹脂シートの一方の表面に形成された導体箔をエッチングし、導体配線層を形成した。導体配線層は、樹脂シートを積層して形成する多層集合基板を切断する際の切断面をまたがっている。
次に、導体配線層が形成された樹脂層の所定の位置(ビア形成部)に、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔し、開口部(ビアホール)を形成した。なお、ビアホールを形成する位置は、多層集合基板を多層配線基板に切断する際の切断面にまたがるように設計した。これにより、多層配線基板内の配線の引き回しエリアを広くすることができる。その後、ビアホール内に残留するレーザ加工により生じたスミア(樹脂の残渣)を、過マンガン酸溶液で溶解除去した。ビアホールは、樹脂層を積層して形成する多層集合基板を切断する際に同時に切断される位置に設けられている。
このようにして形成されたビアホール内に、スクリーン印刷法により、導電性ペーストを充填した。
導電性ペーストとしては、平均粒径5μmのSn粉末と、平均粒径5μmのCu−10Ni合金粉末(Cu/Niの重量比は90/10)とを、60重量%対40重量%の比率で配合した金属成分に対し、ロジン(ビヒクル)およびテルピネオール(溶剤)からなるフラックス成分を、金属成分対フラックス成分の比率が90重量%対10重量%となるように配合し、それらを混練することで調製されたペーストを用いた。
このようにして作製したビア充填済みの樹脂層を複数枚用意した。所定の枚数のビア充填済みの樹脂層を積層し、約280℃の温度に加熱しつつ4MPaの圧力で30分間加圧することで一括で圧着した。
このようにして圧着することで、樹脂シート同士の接着と同時に、ビア(導電性ペースト)中のフラックス成分は分解、揮発し、金属成分であるSn(第1金属)とCu−10Ni(第2金属)が反応し金属間化合物を生成する。また、導体配線層とビアホール導体とが接する部分において、導体配線層を構成する金属Cuとビア中の金属成分であるSnとの合金層を形成する。このようにして、導電性ペースト由来のビアホール導体を形成して導体配線層が相互に電気的に接続された多層集合基板が得られる。
さらに、得られた多層集合基板をカット歯による押切りにより切断することで、本発明の多層配線基板に分割した。この多層配線基板の側面には、上記ビアホール導体が切断されてなる外部電極が形成された。外部電極の表面には、Ni/Auめっき、Ni/Pd/Auめっきなどの金属めっきを施してもよい。めっき膜を形成した外部電極は、切断したままの外部電極よりはんだ付けの信頼性を向上することができる。
なお、第1金属であるSnと第2金属であるCu−10Niとが反応すると、金属間化合物としてCu2NiSnが生成する。ここで、第2金属(Cu−10Ni)の格子定数Aは0.357nm、金属間化合物(Cu2NiSn)の格子定数Bは0.597nmであるから、上記第2金属の格子定数に対する金属間化合物と第2金属との格子定数の差の比率[(B−A)/A×100]は67%となる。なお、格子定数はa軸を基に評価している。
また、Cu−Ni合金の格子定数は、Niの含有量が10重量%から15重量%の範囲では、Cuの格子定数とほぼ同じである。
なお、金属間化合物はCu2NiSnばかりでなく、高融点のNi-Sn金属間化合物や高融点のCu−Sn金属間化合物も生成される。Cu−Ni粉末の表面に最初に生成される金属間化合物Cu2NiSnと第2金属(Cu−10Ni)の格子定数の差が大きいので金属間化合物Cu2NiSnがその上に形成されたNi-Sn金属間化合物やCu−Sn金属間化合物とともに剥離する。すなわち、生成した金属間化合物層と、ベース金属である第2金属間の格子定数差が大きいと,溶融した第1金属中で金属間化合物が剥離、分散しながら反応を繰り返すため金属間化合物化が飛躍的に進行することにより、融点の低い第1金属が実質的にすべて高融点の金属間化合物に変化すると考えられる。
(試験例1−1)
厚さ12μmの銅箔を備えた厚さ25μmのLCPからなる樹脂シートに直径100μmの円柱状のビアホールを設け、導電性ペーストを充填した後に、実施例1の一括圧着と同様の条件で加熱処理を行い、ビアホール導体を形成した。導電性ペーストとしては、表1に示すように第1金属および第2金属の配合比率(重量%)と平均粒径のみを変化させた以外は、実施例1で用いたもの同様の導電性ペーストを使用し、試料A1〜A8とした。試料A1〜A8について、以下の特性を評価した。
[導電性]
厚さ12μmの銅箔を備えた厚さ25μmの樹脂シートに設けられた、直径100μmの円柱状のビアホール導体の抵抗を測定した。表1において、抵抗値が10mΩ以下である場合を「可」、10mΩを超える場合を「不可」と評価した。
[リフロー耐性]
温度260℃、N2雰囲気下における30秒間の再加熱(リフロー)を行い、ビアホール導体の再溶融の有無を観察し、リフロー後のビアホール導体の導電性について評価した。表1において、再溶融によるビアホール導体の変形がなく、かつ、導電性が良好である場合(抵抗変化率が20%以内である場合)を「可」、そうでない場合を「不可」と評価した。
[ヒートショック耐性(H/S)]
−55℃/+125℃で1000サイクルのヒートショック耐久試験を行い、耐久試験前後のビアホール導体の抵抗の変動率を測定した。表1では、変動率が20%以下である場合を「可」、20%を超える場合を「不可」と評価した。
Figure 0005146627
表1の試料A1〜Aに示される結果から、金属成分中の第2金属の比率が20重量%以上であると、ビアホール導体の特性(導電性、リフロー耐性、ヒートショック耐性)が良好であることがわかる。また、試料A5〜A8のように第1金属および第2金属の配合比率(重量%)、平均粒径を変化させた場合や、試料A8のように第1金属と第2金属の配合比率(重量%)、平均粒径が異なる場合にも、優れた特性を有するビアホール導体が形成されていることが分かる。
このように試料A1〜A8におけるビアホール導体が優れた特性(導電性、リフロー耐性、ヒートショック耐性)を備えているのは、第2金属としてCu−Ni系合金を使用しているため、第2金属の表面で最初に形成される金属間化合物がCu2NiSnであり、金属間化合物と第2金属間の格子定数差が50%以上であることによるものと考えられる。すなわち、生成した金属間化合物層と、ベース金属である第2金属間の格子定数差が大きいと,溶融した第1金属中で金属間化合物が剥離、分散しながら反応を繰り返すため金属間化合物化が飛躍的に進行することにより、融点の低いSnなどの第1金属が実質的にすべて高融点の金属間化合物に変化することによるものと考えられる。
(試験例1−2)
第1金属の成分および第2金属の成分を表2に示すように変化させた以外は、上記試料A1と同様にしてビアホール導体を形成し、試料B1〜B5および比較試料B1、B2とした。試料B1〜B5および比較試料B1、B2について、試験例1−1と同様の特性を評価した。結果を表2に示す。試料B1〜B5が導電性、リフロー耐性、ヒートショック耐性がいずれも可であったのに対して、比較試料1,2は、リフロー耐性およびヒートショック耐性について不可となった。比較試料1は、第2成分がCu単体からなるものであったため、金属間化合物がCu3Snであり、金属間化合物と第2金属間の格子定数差が20%程度と小さい。これにより金属間化合物化が効率よく進行しないため、高い耐熱性が得られないものと考えられる。また、比較試料2は、リフロー耐性およびヒートショック耐性について不可となった。これは第1金属がSnを70重量%以上含んだ金属(合金)ではないため、最初に界面に生成する金属間化合物(層)がCu3Snとなることから、比較試料1と同様に金属間化合物化が効率よく進行しないため、高い耐熱性が得られないものと考えられる。
Figure 0005146627
(試験例2)
試料A1の導電性ペーストを用いて積層された樹脂層を一括して圧着する際の加熱温度を、280℃、300℃、315℃とした以外は、試料A1と同様にして、多層配線基板を作製した。315℃では、樹脂の流れ出しが発生したが、280℃、300℃では樹脂の流れ出しが発生しなかった。本試験例においては、樹脂の軟化する温度より低い温度で、融点が300℃以上である金属間化合物を主体とするビアホール導体3が形成されているので、樹脂層1を形成する樹脂の軟化温度に達したとしても、樹脂層を構成する樹脂の流れ出しを防止できたと考えられる。
比較例として、Sn/Ag/Bi/Cuと樹脂成分からなる低温接合型の導電性ペーストを用いて積層された樹脂層を一括して圧着する際の加熱温度を、280℃、300℃、315℃とした以外は、実施例1と同様にして、多層配線基板を作製した。このとき、樹脂の流れ出しに関しては、280℃では樹脂の流れ出しが発生しなかったが、300℃および315℃では、樹脂の流れ出しが発生した。これは、形成されたビアホール導体が、融点が300℃以上である金属間化合物を主体とせず、低融点であるSnやBi、およびその合金(Sn−Bi)を含むので、樹脂の軟化温度ではビアホール導体が液相化しており、樹脂の流動を抑えられなかったためであると考えられる。
また、比較例の多層配線基板におけるビアホール導体の特性は、導電性は可となったものの、リフロー耐性とヒートショック耐性(H/S)が不可となった。これは、実質的にすべてのフラックス成分が揮発し、形成されたビアホール導体内には有機分が存在しない実施形態のビアホール導体と、ビアホール導体内にエポキシ樹脂成分が存在する比較例のビアホール導体との物性の違いに起因していると考えられる。
(試験例3)
本発明を用いれば、多層配線基板を小型化、高密度化しても接続信頼性を得られることができることを図20〜図22を用いて説明する。なお、図20(b)は図20(a)の12b−12b面での断面図であり、図21(b)は図21(a)の12b−12b面での断面図である。
実施例3と同様にして、導体配線層を備えたLCPからなる樹脂層を作製し、ランド電極(導体配線層)を設けずに金属めっき45を施したビアホール導体41からなる接続端子(内部端子)を有する図20の構造の多層配線基板(試料C1〜C6)を作製した。なお、試料C1〜C6のビア径およびビアピッチは、表3に示すように変化させている。
また、比較として、接続端子(内部端子)がランド電極46を有するビアホール導体41で構成される以外は、実施例3と同様にして、表3に示すようにランド径、ビア径およびビアピッチを変化させた図21の構造の多層配線基板(比較試料C1〜C6)を作製した。試料C1〜C6および比較試料C1〜C6に、各試料(多層配線基板)と同じ端子径(ビア径)と端子ピッチを有する半田ボール付きIC(デイジーチェーンIC)をはんだ(Sn−3Ag−0.5Cu)を用いて実装し、図22に示す評価方法を用いて以下の特性を評価した。
すなわち、隣合う端子86をペアにして入力信号を折り返すデイジーチェーンICチップ85と、チップ85の端子86と多層配線基板内部端子84と多層配線基板外部端子83が接続された多層配線基板82とで構成された多層配線基板モジュールと、隣接する多層配線基板外部端子83をペア配線するプリント基板81とを用い、二つの外部端子以外がデイジーチェーンで接続される構成にし、二つの外部端子の一つと他方との間で以下の特性を評価した。結果を表3に示す。
[接合信頼性]
温度260℃、N2雰囲気下における30秒間のリフロー試験を3回行った後、−55℃/+125℃で5000サイクルの温度サイクル試験を行い、試験前後の各チェーン(ビアホール導体12個)の抵抗を測定した。表3では、オープン(導通不良)がなく、かつ抵抗変化率が20%以下である場合を「可」、オープンもしくは抵抗変化率が20%を超える場合を「不可」と評価した。
Figure 0005146627
表3に示される結果から、本発明を用いれば、比較例に比べて、多層配線基板を小型化、高密度化し、ビアピッチを125μmまで狭くしても十分な接合信頼性を得られることができることがわかる。すなわち、本発明に用いられるビアホール導体からなる接続端子は再リフローなどの熱によっても溶融しにくいことから、ランドなどを別途設けることなく、多層配線基板の表面に搭載されるICなどと接続するための接続端子を構成できる。したがって、狭ピッチ化による多層配線基板の小型化、高密度化に寄与する。
(試験例4)
銅箔の粗化された面の表面粗さ(Rz)を2〜3μmとし、ビア直径およびビア高さを表4に示すように変化させた以外は、上記試料1と同様にして、試料D1〜D4を作製した。比較として、銅箔の表面粗さ(Rz)を0.2μm以下とした以外は、試料D1と同様にして、比較試料D1を作製した。試料D1〜D4および比較試料D1について、抵抗値を測定した。結果を表4に示す。
Figure 0005146627
表4から、試料D4の抵抗値に対して、同じビアホール導体であっても、表面粗さ(Rz)が小さい平坦な表面を有する銅箔を用いた場合は、抵抗値が20%(1mΩ程度)増加することが分かる。
このことから、ビアホール導体として本発明の導電性ペーストを用いた場合は、導体配線層のビアホール導体との接合面が粗化されている方が、導体配線層とビアホール導体との接合界面での導電性が高められる(抵抗が減少する)ことが分かる。なお、従来の導電性ペーストを用いた場合は、導体配線層のビアホール導体との接合面が粗化されていることで、十分な接合が行われず、逆に接合部での抵抗が高くなる傾向にある。
(試験例5)
樹脂層同士を熱圧着によって一体化することに代えて、圧力をかけずに熱処理を行うことにより樹脂層同士を一体化した以外は、試験例1と同様にしてビアホール導体を有する樹脂層を作製し、試料E1とした。比較として、従来のSn/Ag/Bi/Cuと樹脂成分からなる低温接合型の導電性ペーストを用いて、同様に熱処理の際に圧力をかけずに、ビアホール導体を有する樹脂層を作製し、比較試料E1とした。試料E1および比較試料E1について、試験例1と同様の特性を評価した。結果を表5に示す。
Figure 0005146627
表5に示される結果から、従来の導電性ペーストでは、圧力をかけずに熱処理を行った場合、導電性やH/Sが十分なビアホール導体を得ることができないのに対して、本発明で用いた導電性ペーストは、圧力をかけずに熱処理を行っても、導電性やH/Sが良好なビアホール導体を得ることができることが分かる。熱処理の際に圧力をかけなくても、接続信頼性に優れた多層配線基板を得られることが分かる。なお、本試験例は単層の樹脂層におけるビアホール導体の特性を調べた試験であるが、導電性ペーストに圧力を印加せずにビアホール導体を形成しているため、本発明の多層配線基板に用いた場合にも同様の特性を有するものと考えられる。なお、上記で圧力をかけなかったというのは、プレス圧力を0にし、プレス板の自重による圧力(0.2MPa)としたことを意味する。
本発明の多層配線基板では、圧力をかけない場合には、多層配線基板を構成している樹脂シートの変形や、樹脂シートを隔てて相対している導体配線層同士の位置ずれ、また、積層方向に隣接しているビアホール導体同士の位置ずれをそれぞれ小さくすることができる。そのため、多層配線基板内の寄生インインピーダンス成分の変動を低減でき、高周波特性のばらつきの小さい多層配線基板やモジュールを提供することができる。本発明に用いる導電性ペーストは、圧力をかけずに熱処理することによって多層配線基板を製造する際に好適に用いられる。また、熱処理時に圧力をかけないことによってビア受けパターンなどを必ずしも設ける必要がない。したがって、良好な高周波特性を有する多層配線基板を得ることができる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,1A,1B,1C,1D 樹脂層、1a,1b 表面、10,101,102,103 ビアホール、104 有底ビアホール、11 キャビティ、2 導体箔、21 導体配線層(表面電極)、21a,21b 導体配線層、211 照射範囲、22 導体配線層(内部配線層)、22a 突起部、3 マスク、40,401,402,403 導電性ペースト、401 第1金属、402 第2金属、403 金属間化合物、41,411,412,413 ビアホール導体、42 ビアホール導体(サーマルビア)、43 外部電極、44 接続端子、45 (金属)めっき、46 ランド電極、5 電子部品、51 外部電極、52 電極、6 はんだレジスト、700 支持台、701 載置部、701a 表面、71 スペーサ、76,77 プレス板、78 オイル流路、81 プリント基板、82 多層配線基板、83 多層配線基板外部端子、84 多層配線基板内部端子、85 デイジーチェーンICチップ、86 端子、91 低融点金属ボール、92 高融点金属ボール、93 金属間化合物、1001 絶縁フィルム、1002 配線導体、1003 貫通導体、1004 多層配線基板、1005 凹部、1008 電子部品、1009 接続端子、1010 アンダーフィル剤、1011 導体バンプ。

Claims (17)

  1. 樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなり、内部に導体配線層およびビアホール導体を有する多層配線基板であって、
    前記ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、多層配線基板。
  2. 前記樹脂は熱可塑性樹脂を含む、請求項1に記載の多層配線基板。
  3. 前記金属成分中の前記第2金属の比率が30重量%以上である、請求項1または2に記載の多層配線基板。
  4. 前記Cu−Ni合金中のNiの比率が10〜15重量%であり、前記Cu−Mn合金中のMnの比率が10〜15重量%である、請求項1に記載の多層配線基板。
  5. 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有する、請求項1〜4のいずれかに記載の多層配線基板。
  6. 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
    外部電極を有する電子部品を内部に備える、請求項1〜4のいずれかに記載の多層配線基板。
  7. 前記外部電極の表面はSnを含む、請求項6に記載の多層配線基板。
  8. 前記導体配線層とは電気的に接続されない保護用ビアホール導体を前記樹脂シートの内部にさらに有し、
    前記保護用ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、請求項1〜7のいずれかに記載の多層配線基板。
  9. 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
    前記導体配線層と、前記多層配線基板に搭載される電子部品の電極とを接続するための複数の接続端子を、前記多層配線基板の少なくとも一方の表面に有する、請求項1〜4のいずれかに記載の多層配線基板。
  10. 前記接続端子は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、請求項9に記載の多層配線基板。
  11. 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
    さらに、前記多層配線基板内にキャビティを有し、該キャビティに埋め込まれた電子部品を備えた多層配線基板であって、
    前記導体配線層の一部は、前記電子部品から発生する熱を外部に放出するための放熱パターンとして機能するものであり、
    前記ビアホール導体の一部は、前記電子部品と前記放熱パターンとして機能する導体配線層とを接続する、サーマルビアとして機能するものである、請求項1〜4のいずれかに記載の多層配線基板。
  12. 前記導体配線層の前記ビアホール導体と接触する面の少なくとも一部が粗化されている、請求項1〜4のいずれかに記載の多層配線基板。
  13. 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
    前記樹脂シート内の前記ビアホール導体の少なくとも一部は、隣接する前記樹脂シート内の前記ビアホール導体と、ビア受け導体パターンを介さずに直接接続されている、請求項1〜4のいずれかに記載の多層配線基板。
  14. 前記多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなる多層集合基板を、切断することによって得られるものであって、
    前記多層集合基板には、前記導体配線層と電気的に接続されたビアホール導体が前記多層集合基板を切断する際に同時に切断されるような位置に設けられており、
    前記ビアホール導体が前記多層集合基板を切断する際に同時に切断されることによって形成された外部電極を、前記多層配線基板の切断面に有する、請求項1〜4のいずれかに記載の多層配線基板。
  15. 前記導体配線層は、前記樹脂層の状態で前記樹脂シートに接する側の面が粗化されている、請求項14に記載の多層配線基板。
  16. 前記ビアホール導体が、コンフォーマルレーザ加工法によって前記樹脂シートの内部に形成されている、請求項1〜4のいずれかに記載の多層配線基板。
  17. 請求項1〜4のいずれかに記載の多層配線基板の製造方法であって、
    樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層の所定の位置にビアホールを形成し、該ビアホールに導電性ペーストを充填するステップと、
    前記導電性ペーストが充填された前記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、前記導電性ペースト由来のビアホール導体を形成して前記導体配線層を相互に電気的に接続するステップとを含み、
    前記導電性ペーストは、SnまたはSnを70重量%以上含有する合金からなる第1金属粉末、および、前記第1金属より融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属粉末からなる金属成分と、フラックス成分とを含む、多層配線基板の製造方法。
JP2012534487A 2011-02-15 2012-02-15 多層配線基板およびその製造方法 Active JP5146627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012534487A JP5146627B2 (ja) 2011-02-15 2012-02-15 多層配線基板およびその製造方法

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP2011029754 2011-02-15
JP2011029754 2011-02-15
JP2011033490 2011-02-18
JP2011033490 2011-02-18
JP2011037305 2011-02-23
JP2011037305 2011-02-23
JP2011043972 2011-03-01
JP2011043972 2011-03-01
JP2011045114 2011-03-02
JP2011045528 2011-03-02
JP2011045409 2011-03-02
JP2011045409 2011-03-02
JP2011045114 2011-03-02
JP2011045528 2011-03-02
JP2012534487A JP5146627B2 (ja) 2011-02-15 2012-02-15 多層配線基板およびその製造方法
PCT/JP2012/053542 WO2012111711A1 (ja) 2011-02-15 2012-02-15 多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP5146627B2 true JP5146627B2 (ja) 2013-02-20
JPWO2012111711A1 JPWO2012111711A1 (ja) 2014-07-07

Family

ID=46672624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012534487A Active JP5146627B2 (ja) 2011-02-15 2012-02-15 多層配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US9204541B2 (ja)
JP (1) JP5146627B2 (ja)
CN (1) CN103404239B (ja)
WO (1) WO2012111711A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229041B1 (ko) * 2014-06-13 2021-03-16 미쓰비시 마테리알 가부시키가이샤 패키지 봉지 방법 및 봉지용 페이스트

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
WO2013142335A1 (en) * 2012-03-20 2013-09-26 Fry's Metals, Inc. Solder preforms and solder alloy assembly methods
US9699897B2 (en) * 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
JPWO2014069107A1 (ja) 2012-10-31 2016-09-08 株式会社村田製作所 部品内蔵基板および通信端末装置
JP5962939B2 (ja) * 2013-04-09 2016-08-03 千住金属工業株式会社 ソルダペースト
WO2015105089A1 (ja) * 2014-01-07 2015-07-16 株式会社村田製作所 補修方法および補修材
JP5880802B1 (ja) * 2014-02-26 2016-03-09 株式会社村田製作所 多層基板の製造方法、及び多層基板
WO2015170539A1 (ja) * 2014-05-08 2015-11-12 株式会社村田製作所 樹脂多層基板およびその製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN106660177B (zh) * 2014-09-09 2020-02-21 株式会社村田制作所 金属组合物、接合材料
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
DE102015104641A1 (de) 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6396964B2 (ja) * 2015-09-29 2018-09-26 三ツ星ベルト株式会社 導電性ペースト並びに電子基板及びその製造方法
CN208159009U (zh) 2015-11-10 2018-11-27 株式会社村田制作所 树脂多层基板
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
JP6042577B1 (ja) * 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート
US10811182B2 (en) 2016-10-28 2020-10-20 Samsung Electro-Mechanics Co., Ltd. Inductor and method of manufacturing the same
CN108022733A (zh) * 2016-10-28 2018-05-11 三星电机株式会社 共模滤波器及其制造方法
CN108885918B (zh) 2016-12-27 2020-05-01 三之星机带株式会社 导电性糊以及电子基板及其制造方法
WO2019003729A1 (ja) * 2017-06-26 2019-01-03 株式会社村田製作所 多層配線基板、及び、多層配線基板の製造方法
CN109788593A (zh) * 2017-11-13 2019-05-21 特电株式会社 感应发热辊装置
JP7213525B2 (ja) * 2017-11-13 2023-01-27 トクデン株式会社 誘導発熱ローラ装置
JP7261438B2 (ja) * 2017-11-13 2023-04-20 トクデン株式会社 誘導発熱ローラ装置
JP6410164B1 (ja) * 2018-02-28 2018-10-24 千住金属工業株式会社 フラックス及びソルダペースト
CN110783727A (zh) 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
US20220148914A1 (en) * 2019-03-06 2022-05-12 Showa Denko Materials Co., Ltd. Method for manufacturing electronic component device
JP7238548B2 (ja) * 2019-03-29 2023-03-14 Tdk株式会社 多層基板用絶縁シート、多層基板および多層基板の製造方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
CN110831354A (zh) * 2019-11-15 2020-02-21 莆田市涵江区依吨多层电路有限公司 一种基于盲钻和元器件内压的多层板生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003260587A (ja) * 2002-03-08 2003-09-16 Hitachi Ltd はんだ
WO2007125861A1 (ja) * 2006-04-26 2007-11-08 Senju Metal Industry Co., Ltd. ソルダペースト
JP2010103559A (ja) * 2010-01-25 2010-05-06 Kyocera Corp 電気素子内蔵配線基板の製法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139424A (ja) 1994-11-10 1996-05-31 Ibiden Co Ltd プリント配線板及びその製造方法
JP2000323806A (ja) 1999-05-13 2000-11-24 Matsushita Electric Ind Co Ltd バンプ付セラミック回路基板及びその製造方法
JP3831173B2 (ja) 2000-03-21 2006-10-11 株式会社東芝 半導体モジュール
JP3414388B2 (ja) 2000-06-12 2003-06-09 株式会社日立製作所 電子機器
JP2002290052A (ja) 2001-03-23 2002-10-04 Kyocera Corp 多層配線基板
JP2002319763A (ja) 2001-04-24 2002-10-31 Matsushita Electric Ind Co Ltd 多層配線基板、およびその製造方法
US20050029666A1 (en) 2001-08-31 2005-02-10 Yasutoshi Kurihara Semiconductor device structural body and electronic device
JP4540273B2 (ja) 2001-09-25 2010-09-08 京セラ株式会社 導電性ペーストおよびそれを用いた配線基板の製造方法
JP3872360B2 (ja) 2002-02-25 2007-01-24 京セラ株式会社 多層配線基板
CN1326155C (zh) 2002-05-31 2007-07-11 大自达电线股份有限公司 导电糊、使用其的多层基板及其制造方法
JP3933094B2 (ja) * 2003-05-27 2007-06-20 セイコーエプソン株式会社 電子部品の実装方法
JP2005045187A (ja) 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2006049434A (ja) 2004-08-02 2006-02-16 Hitachi Metals Ltd 接着シート及びその接着シートの製造方法並びにその接着シートを用いたプリント基板
JP2006121147A (ja) 2004-10-19 2006-05-11 Alps Electric Co Ltd 携帯電話機用高周波モジュール
JP4639174B2 (ja) 2006-09-12 2011-02-23 日本特殊陶業株式会社 ウェハ電気検査装置用の多層セラミック基板及びその製造方法
JP5851079B2 (ja) 2008-08-21 2016-02-03 大日本印刷株式会社 部品内蔵配線板
WO2011027659A1 (ja) * 2009-09-03 2011-03-10 株式会社村田製作所 ソルダペースト、それを用いた接合方法、および接合構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003260587A (ja) * 2002-03-08 2003-09-16 Hitachi Ltd はんだ
WO2007125861A1 (ja) * 2006-04-26 2007-11-08 Senju Metal Industry Co., Ltd. ソルダペースト
JP2010103559A (ja) * 2010-01-25 2010-05-06 Kyocera Corp 電気素子内蔵配線基板の製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229041B1 (ko) * 2014-06-13 2021-03-16 미쓰비시 마테리알 가부시키가이샤 패키지 봉지 방법 및 봉지용 페이스트

Also Published As

Publication number Publication date
US9204541B2 (en) 2015-12-01
JPWO2012111711A1 (ja) 2014-07-07
CN103404239B (zh) 2015-11-25
WO2012111711A1 (ja) 2012-08-23
CN103404239A (zh) 2013-11-20
US20130299219A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
JP5146627B2 (ja) 多層配線基板およびその製造方法
CN212463677U (zh) 多层布线基板以及电子设备
JP2012164965A (ja) 配線基板及びその製造方法
JP2010074151A (ja) 部品内蔵配線板
JP2012182379A (ja) 多層チップ部品およびその製造方法
JP6687081B2 (ja) 樹脂多層基板
US10980112B2 (en) Multilayer wiring board
JP2012182390A (ja) リジッドフレキシブル基板およびその製造方法
JP5648533B2 (ja) 電子部品実装基板およびその製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2013247339A (ja) 電子部品モジュールの製造方法
JP2012182298A (ja) 電子部品実装基板およびその製造方法
JP5311162B1 (ja) 部品実装基板の製造方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2023234023A1 (ja) 積層基板
JP2012256804A (ja) 部品内蔵配線板
JP5828203B2 (ja) プリント配線板、プリント配線板の製造方法
JP2012156161A (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP5895981B2 (ja) 電子モジュール
JP5076912B2 (ja) 端子シートの製造方法
JP5818296B2 (ja) 電子モジュール、電子モジュールの製造方法
JP2014146842A (ja) 部品内蔵配線板の製造方法
JP2011228422A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Ref document number: 5146627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3