JP5146627B2 - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5146627B2 JP5146627B2 JP2012534487A JP2012534487A JP5146627B2 JP 5146627 B2 JP5146627 B2 JP 5146627B2 JP 2012534487 A JP2012534487 A JP 2012534487A JP 2012534487 A JP2012534487 A JP 2012534487A JP 5146627 B2 JP5146627 B2 JP 5146627B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resin
- metal
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
前記ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、多層配線基板である。
外部電極を有する電子部品を内部に備えることが好ましい。
上記多層配線基板は、前記導体配線層とは電気的に接続されない保護用ビアホール導体を前記樹脂シートの内部にさらに有し、前記保護用ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含むことが好ましい。
前記導体配線層と、前記多層配線基板に搭載される電子部品の電極とを接続するための複数の接続端子を、前記多層配線基板の少なくとも一方の表面に有することが好ましい。
さらに、前記多層配線基板内のキャビティを有し、該キャビティに埋め込まれた電子部品を備えた多層配線基板であって、
前記導体配線層の一部は、前記電子部品から発生する熱を外部に放出するための放熱パターンとして機能するものであり、
前記ビアホール導体の一部は、前記電子部品と前記放熱パターンとして機能する導体配線層とを接続する、サーマルビアとして機能するものであることが好ましい。
前記樹脂シート内の前記ビアホール導体の少なくとも一部は、隣接する前記樹脂シート内の前記ビアホール導体と、ビア受け導体パターンを介さずに直接接続されていることが好ましい。
前記多層集合基板には、前記導体配線層と電気的に接続されたビアホール導体が前記多層集合基板を切断する際に同時に切断されるような位置に設けられており、
前記ビアホール導体が前記多層集合基板を切断する際に同時に切断されることによって形成された外部電極を、前記多層配線基板の切断面に有することが好ましい。
樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層の所定の位置にビアホールを形成し、該ビアホールに導電性ペーストを充填するステップと、
前記導電性ペーストが充填された前記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、前記導電性ペースト由来のビアホール導体を形成して前記導体配線層を相互に電気的に接続するステップとを含み、
前記導電性ペーストは、Snを70重量%以上含有する金属からなる第1金属粉末、および、前記第1金属より融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属粉末からなる金属成分と、フラックス成分とからなる、多層配線基板の製造方法にも関する。
本発明の多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなり、内部に導体配線層およびビアホール導体を有し、
ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む。以下に、多層配線基板の各構成について詳細に説明する。
本発明において、樹脂シートは、電気絶縁性を有する材料からなる板状またはフィルム状の樹脂シートからなるものであれば特に限定されない。樹脂としては、熱可塑性樹脂を含むものであることが好ましい。熱可塑性樹脂としては、例えば、ポリイミド、液晶ポリマー(LCP)、ポリエーテルケトン樹脂(PEEK)、ポリフェニレンスルフィド樹脂(PPS)が挙げられる。ただし、熱可塑性樹脂を含む樹脂シートに限定されず、例えば、接着剤を予めコーティングした熱硬化性樹脂(ポリイミド:PI)シートなどを用いることもできる。
導体配線層としては、種々公知の配線基板に用いられる導体配線層を使用することができる。導体配線層の材料としては、例えば、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などを用いることができ、好ましくは銅である。また、導体配線層は導体箔からなることが好ましい。
本発明の多層配線基板におけるビアホール導体は、SnまたはSnを70重量%以上含有する合金である第1金属と、該第1金属よりも高い融点を有する第2金属(Cu−Ni合金またはCu−Mn合金)との反応により生成する300℃以上の融点を有する金属間化合物を含んでいる。
本発明の多層配線基板の製造方法の一例について説明する。以下で説明する多層配線基板の製造方法は、少なくとも、
(1)熱可塑性樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層の所定の位置にビアホールを形成し、該ビアホールに導電性ペーストを充填するステップと、
(2)上記導電性ペーストが充填された上記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、上記導電性ペースト由来のビアホール導体を形成して上記導体配線層を相互に電気的に接続するステップとを含んでいる。
樹脂シートとしては、上記の樹脂を含む絶縁性の樹脂シートが用いられる。樹脂シートは樹脂を含んでいるため、熱処理により樹脂が流れる恐れがある。したがって、後述のプレス時などの熱処理は比較的低温であることが望ましい。特に、樹脂として熱可塑性樹脂を含む場合は、熱処理により樹脂が流れ易いため、比較的低温で熱処理する製造方法を用いることが望ましい。
まず、上記の樹脂シートの少なくとも一方の表面に導体配線層を形成する。導体配線層を形成する方法としては、種々公知の方法を用いることができるが、例えば、樹脂シートの表面に導体箔を接着した後、または接着剤を用いないで樹脂シートの表面に導体箔を直接に重ね合わした後、これをエッチングして配線回路を形成する方法や、配線回路の形状に形成された導体箔を樹脂シートに転写する方法、樹脂シートの表面に金属めっき法によって回路を形成する方法が挙げられる。
次に、導体配線層が形成された樹脂層のビアホール導体が形成される所定の位置に、ビアホールを形成する。ビアホールの形成は、例えば、導体配線層が形成された面とは反対側から炭酸ガスレーザを照射して穿孔するなどの方法により行われる。その後、必要に応じて、汎用の薬液処理などにより、レーザ加工により生じたビアホール内に残留するスミア(樹脂の残渣)を除去する。
このようにして形成された開口部(ビアホール)に、スクリーン印刷法、真空充填法などにより、導電性ペーストを充填する。導電性ペースト(ビアペースト)としては、上記第1金属および第2金属からなる金属成分と、フラックス成分とを混練してなるペーストを用いることができる。導電性ペーストの各成分について、以下に詳述する。
金属成分としては、上記の第1金属および第2金属と同様のものが用いられる。導電性ペースト中における金属成分とは、具体的には、例えば、ペースト中に分散された状態で存在する第1金属からなる粉末(第1金属粉末)および第2金属からなる粉末(第2金属粉末)である。
フラックス成分としては、導電性ペーストの材料に用いられる種々公知のフラックス成分を用いることができ、樹脂を含む。樹脂以外の成分としては、例えば、ビヒクル、溶剤、チキソ剤、活性剤などが挙げられる。
このようにして形成したビアペースト充填済みの樹脂層を、複数枚積み重ね、熱処理することで一括圧着する。熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、300℃以下であることが好ましい。300℃を超えると、樹脂シートを構成する樹脂が液晶ポリマー(LCP)を含む場合は、樹脂が流れ出してしまうおそれがあるからである。圧力が0Paのとき樹脂(LCP)の流動する温度は、樹脂の分子量によるが、約315℃で流動を開始する。
図1は、本発明の多層配線基板の製造方法の一例において、ビアホール導体が形成される際の金属成分の挙動を模式的に示す図である。
本実施形態の多層配線基板は、導体配線層を相互に電気的に接続するためのビアホール導体を樹脂層の内部に有する。
本実施形態の多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂層の内部に有し、外部電極を有する電子部品を内部に備える。
本実施形態の多層配線基板について、図6を用いて説明する。なお、図5(a)〜(g)に示す工程については、実施形態2−1と同様であるため、説明は省略する。
本実施形態の多層配線基板について、図7を用いて説明する。本実施形態は、保護用ビアホール導体412の主面の面積が、他の多層配線基板等の接続用のビアホール導体41よりも大きく、内蔵される電子部品5の主面の面積と同程度である点のみが、実施形態2−2と異なっている。なお、図5(a)〜(g)に示す工程については、実施形態2−1と同様であるため、説明は省略する。
本実施形態の多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
前記導体配線層と、前記多層配線基板に搭載される電子部品の電極とを接続するための複数の接続端子を、前記多層配線基板の少なくとも一方の表面に有する。
本実施形態の多層配線基板は、前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂層の内部に有し、
さらに、前記多層配線基板内のキャビティを有し、該キャビティに埋め込まれた電子部品を備えた多層配線基板であって、
前記導体配線層の一部は、前記電子部品から発生する熱を外部に放出するための放熱パターンとして機能するものであり、
前記ビアホール導体の一部は、前記電子部品と前記放熱パターンとして機能する導体配線層とを接続する、サーマルビアとして機能するものである。
本実施形態の多層配線基板は、導体配線層を相互に電気的に接続するためのビアホール導体を樹脂シートの内部に有しており、前記樹脂シート内の前記ビアホール導体の少なくとも一部は、隣接する前記樹脂シート内の前記ビアホール導体と、ビア受け導体パターンを介さずに直接接続されている。
次に、図13(b)に示すように導体箔2上にマスク4を形成し、フォトリソグラフィー法などにより不要な導体箔2を除去した後、マスク4を除去する。これにより、所望のパターンを有する導体配線層21が形成される(図13(c))。
次に、図13(d)に示すように導体配線層21が形成された樹脂層1の所定の位置に、ビアホール10を形成する。ビアホール10の形成は、例えば、導体配線層21が形成された面とは反対側から炭酸ガスレーザを照射して穿孔するなどの方法により行われる。その後、必要に応じて、過マンガン酸等を用いた汎用の薬液処理などにより、レーザ加工により生じたビアホール内に残留するスミア(樹脂の残渣)を除去する。
次に、図13(d)に示す導体配線層21が形成された樹脂層1の上下を反対にし、ビアホール10に、スクリーン印刷法、真空充填法などにより、導電性ペースト40を充填する(図13(e1))。
次に、このようにして作製された導電性ペースト充填済みの複数の樹脂層1を図13(f)に示すように積層する。ここで、導体配線層(表面電極)21と導体配線層(内部配線層)22との間では、隣り合う樹脂層1のビアホール10は連通したスルーホールとなっており、隣り合う樹脂層1に充填された導電性ペースト40は直接接触している。なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、このような数や組み合わせに限られず、適宜変更される。
(多層配線基板)
本実施形態の多層配線基板は、多層集合基板を切断することによって得られる多層配線基板である。多層集合基板は、上記樹脂シート、および、樹脂シートの少なくとも一方の表面に形成された導体配線層を有する樹脂層が複数枚積層されてなるものである。多層集合基板は、切断することにより個々の多層配線基板に分割される。
本実施形態の多層配線基板の製造方法の一例について、以下に図14(a)〜(e)、図15および図16を用いて説明する。ここで説明する多層配線基板の製造方法において、樹脂層に形成されるビアホールは、少なくとも、前記ビアホール内に形成されたビアホール導体が前記多層集合基板を切断する際に同時に切断されるような位置に形成されている。
まず、図14(a)に示すように、樹脂シート、および、樹脂シートの一方の表面に導体箔2を形成する。
次に、図14(b)に示すように導体箔2上にマスク3を形成し、フォトリソグラフィー法などにより不要な導体箔2を除去した後、マスク3を除去する。これにより、所望のパターンを有する導体配線層21が形成される(図14(c))。導体配線層21は、後に樹脂層1を積層して形成する多層集合基板の切断線を跨っている。
次に、図14(d)に示すように導体配線層21が形成された樹脂層1の所定の位置に、ビアホール10を形成する。ビアホール10の形成は、例えば、導体配線層21が形成された面とは反対側から炭酸ガスレーザを照射して穿孔する方法や、パンチなどで機械的に穿孔する方法などにより行われる。その後、必要に応じて、過マンガン酸等を用いた汎用の薬液処理などにより、レーザ加工により生じたビアホール10内に残留するスミア(樹脂の残渣)を除去する。ビアホール10は、後に樹脂層1を積層して形成する多層集合基板を切断する際に同時に切断される位置に設けられている。
次に、図14(d)に示す導体配線層21が形成された樹脂シート1の上下を反対にし、ビアホール10に、スクリーン印刷法、真空充填法などにより、導電性ペースト40を充填する(図14(e))。導電性ペーストとしては、上記のものを用いる。
次に、このようにして作製された導電性ペースト充填済みの複数の樹脂層1を、図15に示す多層集合基板が得られるように積層する。なお、積層する樹脂層1の枚数や樹脂層1を積層する方向は、このような数や組み合わせに限られず、適宜変更される。
熱処理の温度は、少なくとも一定時間の間、230℃以上に達することが好ましい。230℃に達しない場合は第1金属中のSn(融点:232℃)が溶融状態とならず、金属間化合物を生成することができない。また、熱処理の最高温度は、300℃以下であることが好ましい。300℃を超えると、樹脂シートを構成する樹脂がLCPを含む場合は、樹脂が流れ出してしまうおそれがあるからである。圧力が0Paのとき樹脂(LCP)の流動する温度は、樹脂の分子量によるが、約315℃で流動を開始する。
上述のようにして得られた多層集合基板は、多層配線基板となるブロックが複数形成されたものであり、その各々のブロックを分割するように、図15に矢印で示す切断部位において、ダイシング、カット歯による押切りなどの種々公知の方法により切断される。これにより、多層集合基板は、本実施形態の多層配線基板に分割される(図16)。それと同時にビアホール導体41が切断されて、多層配線基板の表面に露出することで、外部電極43が形成される。
本実施形態では、多層配線基板の製造方法の一例として、コンフォーマルレーザ加工法(コンフォーマルビア加工法)を用いて、前記樹脂シートの内部に上記ビアホール導体を形成する方法について、以下に図18および図19を用いて説明する。
次に、両面の導体配線層を電気的に接続したい所定の位置に、有底ビアホール41を形成する(図18(d))。有底ビアホール41の形成は、炭酸ガスレーザなどを用いたコンフォーマルレーザ加工法により行われる。コンフォーマルレーザ加工法(コンフォーマルビア加工法)とは、フォトファブリケーション手法によるエッチング手法にて導体配線層(導体箔)を選択除去し、その導体配線層をレーザマスクとして利用して有底ビアホールを形成する手法である。
このようにして形成された有底ビアホール4に、スクリーン印刷法、真空充填法などの種々公知の方法により、導電性ペースト50を充填する(図18(e))。導電性ペースト50としては、上記第1金属と第2金属との反応により300℃以上の融点を有する金属間化合物を生成するものを用いることができる。
このようにして形成した導電性ペースト充填済みの配線基板に対して、熱処理を行うことでビアホール導体51を形成し、両面の導体配線層21が電気的に接続される(図18(f))。
本実施例は、上記実施形態1に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。
本実施例は、上記実施形態2−1〜実施形態2−3に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
本実施例は、上記実施形態3に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに熱圧着することで接着した。
本実施例は、上記実施形態4に相当する。まず、片面に導体箔を有するLCP製の熱可塑性樹脂シートを用意した。導体箔としては、厚さが18μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
本実施例は、上記実施形態5に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの樹脂シートを用意した。導体箔としては、厚さが12μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
本実施例は、上記実施形態6に相当する。まず、片面に導体箔を有するLCP製の厚さ50μmの樹脂シートを用意した。導体箔としては、厚さが12μmで、表面粗さ(Rz)が3μmであるように一方の表面が粗化された銅箔(片面粗化銅箔)を用い、粗化された面側を樹脂シートに重ね合わせることで接着した。なお、銅箔表面の粗化処理は、電界めっき処理によりCuの粒を電析させることにより行った。
厚さ12μmの銅箔を備えた厚さ25μmのLCPからなる樹脂シートに直径100μmの円柱状のビアホールを設け、導電性ペーストを充填した後に、実施例1の一括圧着と同様の条件で加熱処理を行い、ビアホール導体を形成した。導電性ペーストとしては、表1に示すように第1金属および第2金属の配合比率(重量%)と平均粒径のみを変化させた以外は、実施例1で用いたもの同様の導電性ペーストを使用し、試料A1〜A8とした。試料A1〜A8について、以下の特性を評価した。
厚さ12μmの銅箔を備えた厚さ25μmの樹脂シートに設けられた、直径100μmの円柱状のビアホール導体の抵抗を測定した。表1において、抵抗値が10mΩ以下である場合を「可」、10mΩを超える場合を「不可」と評価した。
温度260℃、N2雰囲気下における30秒間の再加熱(リフロー)を行い、ビアホール導体の再溶融の有無を観察し、リフロー後のビアホール導体の導電性について評価した。表1において、再溶融によるビアホール導体の変形がなく、かつ、導電性が良好である場合(抵抗変化率が20%以内である場合)を「可」、そうでない場合を「不可」と評価した。
−55℃/+125℃で1000サイクルのヒートショック耐久試験を行い、耐久試験前後のビアホール導体の抵抗の変動率を測定した。表1では、変動率が20%以下である場合を「可」、20%を超える場合を「不可」と評価した。
第1金属の成分および第2金属の成分を表2に示すように変化させた以外は、上記試料A1と同様にしてビアホール導体を形成し、試料B1〜B5および比較試料B1、B2とした。試料B1〜B5および比較試料B1、B2について、試験例1−1と同様の特性を評価した。結果を表2に示す。試料B1〜B5が導電性、リフロー耐性、ヒートショック耐性がいずれも可であったのに対して、比較試料1,2は、リフロー耐性およびヒートショック耐性について不可となった。比較試料1は、第2成分がCu単体からなるものであったため、金属間化合物がCu3Snであり、金属間化合物と第2金属間の格子定数差が20%程度と小さい。これにより金属間化合物化が効率よく進行しないため、高い耐熱性が得られないものと考えられる。また、比較試料2は、リフロー耐性およびヒートショック耐性について不可となった。これは第1金属がSnを70重量%以上含んだ金属(合金)ではないため、最初に界面に生成する金属間化合物(層)がCu3Snとなることから、比較試料1と同様に金属間化合物化が効率よく進行しないため、高い耐熱性が得られないものと考えられる。
試料A1の導電性ペーストを用いて積層された樹脂層を一括して圧着する際の加熱温度を、280℃、300℃、315℃とした以外は、試料A1と同様にして、多層配線基板を作製した。315℃では、樹脂の流れ出しが発生したが、280℃、300℃では樹脂の流れ出しが発生しなかった。本試験例においては、樹脂の軟化する温度より低い温度で、融点が300℃以上である金属間化合物を主体とするビアホール導体3が形成されているので、樹脂層1を形成する樹脂の軟化温度に達したとしても、樹脂層を構成する樹脂の流れ出しを防止できたと考えられる。
本発明を用いれば、多層配線基板を小型化、高密度化しても接続信頼性を得られることができることを図20〜図22を用いて説明する。なお、図20(b)は図20(a)の12b−12b面での断面図であり、図21(b)は図21(a)の12b−12b面での断面図である。
温度260℃、N2雰囲気下における30秒間のリフロー試験を3回行った後、−55℃/+125℃で5000サイクルの温度サイクル試験を行い、試験前後の各チェーン(ビアホール導体12個)の抵抗を測定した。表3では、オープン(導通不良)がなく、かつ抵抗変化率が20%以下である場合を「可」、オープンもしくは抵抗変化率が20%を超える場合を「不可」と評価した。
銅箔の粗化された面の表面粗さ(Rz)を2〜3μmとし、ビア直径およびビア高さを表4に示すように変化させた以外は、上記試料1と同様にして、試料D1〜D4を作製した。比較として、銅箔の表面粗さ(Rz)を0.2μm以下とした以外は、試料D1と同様にして、比較試料D1を作製した。試料D1〜D4および比較試料D1について、抵抗値を測定した。結果を表4に示す。
樹脂層同士を熱圧着によって一体化することに代えて、圧力をかけずに熱処理を行うことにより樹脂層同士を一体化した以外は、試験例1と同様にしてビアホール導体を有する樹脂層を作製し、試料E1とした。比較として、従来のSn/Ag/Bi/Cuと樹脂成分からなる低温接合型の導電性ペーストを用いて、同様に熱処理の際に圧力をかけずに、ビアホール導体を有する樹脂層を作製し、比較試料E1とした。試料E1および比較試料E1について、試験例1と同様の特性を評価した。結果を表5に示す。
Claims (17)
- 樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなり、内部に導体配線層およびビアホール導体を有する多層配線基板であって、
前記ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、多層配線基板。 - 前記樹脂は熱可塑性樹脂を含む、請求項1に記載の多層配線基板。
- 前記金属成分中の前記第2金属の比率が30重量%以上である、請求項1または2に記載の多層配線基板。
- 前記Cu−Ni合金中のNiの比率が10〜15重量%であり、前記Cu−Mn合金中のMnの比率が10〜15重量%である、請求項1に記載の多層配線基板。
- 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有する、請求項1〜4のいずれかに記載の多層配線基板。
- 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
外部電極を有する電子部品を内部に備える、請求項1〜4のいずれかに記載の多層配線基板。 - 前記外部電極の表面はSnを含む、請求項6に記載の多層配線基板。
- 前記導体配線層とは電気的に接続されない保護用ビアホール導体を前記樹脂シートの内部にさらに有し、
前記保護用ビアホール導体は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、請求項1〜7のいずれかに記載の多層配線基板。 - 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
前記導体配線層と、前記多層配線基板に搭載される電子部品の電極とを接続するための複数の接続端子を、前記多層配線基板の少なくとも一方の表面に有する、請求項1〜4のいずれかに記載の多層配線基板。 - 前記接続端子は、SnまたはSnを70重量%以上含有する合金からなる第1金属と、前記第1金属よりも融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属とが反応することにより生成された300℃以上の融点を有する金属間化合物を含む、請求項9に記載の多層配線基板。
- 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
さらに、前記多層配線基板内にキャビティを有し、該キャビティに埋め込まれた電子部品を備えた多層配線基板であって、
前記導体配線層の一部は、前記電子部品から発生する熱を外部に放出するための放熱パターンとして機能するものであり、
前記ビアホール導体の一部は、前記電子部品と前記放熱パターンとして機能する導体配線層とを接続する、サーマルビアとして機能するものである、請求項1〜4のいずれかに記載の多層配線基板。 - 前記導体配線層の前記ビアホール導体と接触する面の少なくとも一部が粗化されている、請求項1〜4のいずれかに記載の多層配線基板。
- 前記導体配線層を相互に電気的に接続するためのビアホール導体を前記樹脂シートの内部に有し、
前記樹脂シート内の前記ビアホール導体の少なくとも一部は、隣接する前記樹脂シート内の前記ビアホール導体と、ビア受け導体パターンを介さずに直接接続されている、請求項1〜4のいずれかに記載の多層配線基板。 - 前記多層配線基板は、樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層を複数枚積層してなる多層集合基板を、切断することによって得られるものであって、
前記多層集合基板には、前記導体配線層と電気的に接続されたビアホール導体が前記多層集合基板を切断する際に同時に切断されるような位置に設けられており、
前記ビアホール導体が前記多層集合基板を切断する際に同時に切断されることによって形成された外部電極を、前記多層配線基板の切断面に有する、請求項1〜4のいずれかに記載の多層配線基板。 - 前記導体配線層は、前記樹脂層の状態で前記樹脂シートに接する側の面が粗化されている、請求項14に記載の多層配線基板。
- 前記ビアホール導体が、コンフォーマルレーザ加工法によって前記樹脂シートの内部に形成されている、請求項1〜4のいずれかに記載の多層配線基板。
- 請求項1〜4のいずれかに記載の多層配線基板の製造方法であって、
樹脂を含む樹脂シートと、該樹脂シートの少なくとも一方の表面に形成された導体配線層とを有する樹脂層の所定の位置にビアホールを形成し、該ビアホールに導電性ペーストを充填するステップと、
前記導電性ペーストが充填された前記樹脂層を複数枚積層して、熱処理することにより一括圧着し、同時に、前記導電性ペースト由来のビアホール導体を形成して前記導体配線層を相互に電気的に接続するステップとを含み、
前記導電性ペーストは、SnまたはSnを70重量%以上含有する合金からなる第1金属粉末、および、前記第1金属より融点が高いCu−Ni合金またはCu−Mn合金からなる第2金属粉末からなる金属成分と、フラックス成分とを含む、多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012534487A JP5146627B2 (ja) | 2011-02-15 | 2012-02-15 | 多層配線基板およびその製造方法 |
Applications Claiming Priority (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011029754 | 2011-02-15 | ||
JP2011029754 | 2011-02-15 | ||
JP2011033490 | 2011-02-18 | ||
JP2011033490 | 2011-02-18 | ||
JP2011037305 | 2011-02-23 | ||
JP2011037305 | 2011-02-23 | ||
JP2011043972 | 2011-03-01 | ||
JP2011043972 | 2011-03-01 | ||
JP2011045114 | 2011-03-02 | ||
JP2011045528 | 2011-03-02 | ||
JP2011045409 | 2011-03-02 | ||
JP2011045409 | 2011-03-02 | ||
JP2011045114 | 2011-03-02 | ||
JP2011045528 | 2011-03-02 | ||
JP2012534487A JP5146627B2 (ja) | 2011-02-15 | 2012-02-15 | 多層配線基板およびその製造方法 |
PCT/JP2012/053542 WO2012111711A1 (ja) | 2011-02-15 | 2012-02-15 | 多層配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5146627B2 true JP5146627B2 (ja) | 2013-02-20 |
JPWO2012111711A1 JPWO2012111711A1 (ja) | 2014-07-07 |
Family
ID=46672624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012534487A Active JP5146627B2 (ja) | 2011-02-15 | 2012-02-15 | 多層配線基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9204541B2 (ja) |
JP (1) | JP5146627B2 (ja) |
CN (1) | CN103404239B (ja) |
WO (1) | WO2012111711A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102229041B1 (ko) * | 2014-06-13 | 2021-03-16 | 미쓰비시 마테리알 가부시키가이샤 | 패키지 봉지 방법 및 봉지용 페이스트 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9282638B2 (en) * | 2012-01-13 | 2016-03-08 | Zycube Co., Ltd. | Electrode, electrode material, and electrode formation method |
WO2013142335A1 (en) * | 2012-03-20 | 2013-09-26 | Fry's Metals, Inc. | Solder preforms and solder alloy assembly methods |
US9699897B2 (en) * | 2012-09-28 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company Limited | Pad structure |
JPWO2014069107A1 (ja) | 2012-10-31 | 2016-09-08 | 株式会社村田製作所 | 部品内蔵基板および通信端末装置 |
JP5962939B2 (ja) * | 2013-04-09 | 2016-08-03 | 千住金属工業株式会社 | ソルダペースト |
WO2015105089A1 (ja) * | 2014-01-07 | 2015-07-16 | 株式会社村田製作所 | 補修方法および補修材 |
JP5880802B1 (ja) * | 2014-02-26 | 2016-03-09 | 株式会社村田製作所 | 多層基板の製造方法、及び多層基板 |
WO2015170539A1 (ja) * | 2014-05-08 | 2015-11-12 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
KR20160010960A (ko) * | 2014-07-21 | 2016-01-29 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20160013706A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
CN106660177B (zh) * | 2014-09-09 | 2020-02-21 | 株式会社村田制作所 | 金属组合物、接合材料 |
CN104409364B (zh) * | 2014-11-19 | 2017-12-01 | 清华大学 | 转接板及其制作方法、封装结构及用于转接板的键合方法 |
JPWO2016080333A1 (ja) * | 2014-11-21 | 2017-08-24 | 株式会社村田製作所 | モジュール |
DE102015104641A1 (de) | 2015-03-26 | 2016-09-29 | At & S Austria Technologie & Systemtechnik Ag | Träger mit passiver Kühlfunktion für ein Halbleiterbauelement |
US9837484B2 (en) * | 2015-05-27 | 2017-12-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming substrate including embedded component with symmetrical structure |
JP6396964B2 (ja) * | 2015-09-29 | 2018-09-26 | 三ツ星ベルト株式会社 | 導電性ペースト並びに電子基板及びその製造方法 |
CN208159009U (zh) | 2015-11-10 | 2018-11-27 | 株式会社村田制作所 | 树脂多层基板 |
US10257932B2 (en) * | 2016-02-16 | 2019-04-09 | Microsoft Technology Licensing, Llc. | Laser diode chip on printed circuit board |
US10225922B2 (en) * | 2016-02-18 | 2019-03-05 | Cree, Inc. | PCB based semiconductor package with impedance matching network elements integrated therein |
JP6042577B1 (ja) * | 2016-07-05 | 2016-12-14 | 有限会社 ナプラ | 多層プリフォームシート |
US10811182B2 (en) | 2016-10-28 | 2020-10-20 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
CN108022733A (zh) * | 2016-10-28 | 2018-05-11 | 三星电机株式会社 | 共模滤波器及其制造方法 |
CN108885918B (zh) | 2016-12-27 | 2020-05-01 | 三之星机带株式会社 | 导电性糊以及电子基板及其制造方法 |
WO2019003729A1 (ja) * | 2017-06-26 | 2019-01-03 | 株式会社村田製作所 | 多層配線基板、及び、多層配線基板の製造方法 |
CN109788593A (zh) * | 2017-11-13 | 2019-05-21 | 特电株式会社 | 感应发热辊装置 |
JP7213525B2 (ja) * | 2017-11-13 | 2023-01-27 | トクデン株式会社 | 誘導発熱ローラ装置 |
JP7261438B2 (ja) * | 2017-11-13 | 2023-04-20 | トクデン株式会社 | 誘導発熱ローラ装置 |
JP6410164B1 (ja) * | 2018-02-28 | 2018-10-24 | 千住金属工業株式会社 | フラックス及びソルダペースト |
CN110783727A (zh) | 2018-11-09 | 2020-02-11 | 广州方邦电子股份有限公司 | 一种连接器及制作方法 |
CN110783728A (zh) * | 2018-11-09 | 2020-02-11 | 广州方邦电子股份有限公司 | 一种柔性连接器及制作方法 |
US20220148914A1 (en) * | 2019-03-06 | 2022-05-12 | Showa Denko Materials Co., Ltd. | Method for manufacturing electronic component device |
JP7238548B2 (ja) * | 2019-03-29 | 2023-03-14 | Tdk株式会社 | 多層基板用絶縁シート、多層基板および多層基板の製造方法 |
CN112449514B (zh) * | 2019-08-31 | 2022-12-20 | 鹏鼎控股(深圳)股份有限公司 | 多层线路板及其制作方法 |
CN110831354A (zh) * | 2019-11-15 | 2020-02-21 | 莆田市涵江区依吨多层电路有限公司 | 一种基于盲钻和元器件内压的多层板生产方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003260587A (ja) * | 2002-03-08 | 2003-09-16 | Hitachi Ltd | はんだ |
WO2007125861A1 (ja) * | 2006-04-26 | 2007-11-08 | Senju Metal Industry Co., Ltd. | ソルダペースト |
JP2010103559A (ja) * | 2010-01-25 | 2010-05-06 | Kyocera Corp | 電気素子内蔵配線基板の製法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139424A (ja) | 1994-11-10 | 1996-05-31 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JP2000323806A (ja) | 1999-05-13 | 2000-11-24 | Matsushita Electric Ind Co Ltd | バンプ付セラミック回路基板及びその製造方法 |
JP3831173B2 (ja) | 2000-03-21 | 2006-10-11 | 株式会社東芝 | 半導体モジュール |
JP3414388B2 (ja) | 2000-06-12 | 2003-06-09 | 株式会社日立製作所 | 電子機器 |
JP2002290052A (ja) | 2001-03-23 | 2002-10-04 | Kyocera Corp | 多層配線基板 |
JP2002319763A (ja) | 2001-04-24 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 多層配線基板、およびその製造方法 |
US20050029666A1 (en) | 2001-08-31 | 2005-02-10 | Yasutoshi Kurihara | Semiconductor device structural body and electronic device |
JP4540273B2 (ja) | 2001-09-25 | 2010-09-08 | 京セラ株式会社 | 導電性ペーストおよびそれを用いた配線基板の製造方法 |
JP3872360B2 (ja) | 2002-02-25 | 2007-01-24 | 京セラ株式会社 | 多層配線基板 |
CN1326155C (zh) | 2002-05-31 | 2007-07-11 | 大自达电线股份有限公司 | 导电糊、使用其的多层基板及其制造方法 |
JP3933094B2 (ja) * | 2003-05-27 | 2007-06-20 | セイコーエプソン株式会社 | 電子部品の実装方法 |
JP2005045187A (ja) | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 回路基板の製造方法、回路基板および多層回路基板 |
JP2006049434A (ja) | 2004-08-02 | 2006-02-16 | Hitachi Metals Ltd | 接着シート及びその接着シートの製造方法並びにその接着シートを用いたプリント基板 |
JP2006121147A (ja) | 2004-10-19 | 2006-05-11 | Alps Electric Co Ltd | 携帯電話機用高周波モジュール |
JP4639174B2 (ja) | 2006-09-12 | 2011-02-23 | 日本特殊陶業株式会社 | ウェハ電気検査装置用の多層セラミック基板及びその製造方法 |
JP5851079B2 (ja) | 2008-08-21 | 2016-02-03 | 大日本印刷株式会社 | 部品内蔵配線板 |
WO2011027659A1 (ja) * | 2009-09-03 | 2011-03-10 | 株式会社村田製作所 | ソルダペースト、それを用いた接合方法、および接合構造 |
-
2012
- 2012-02-15 JP JP2012534487A patent/JP5146627B2/ja active Active
- 2012-02-15 WO PCT/JP2012/053542 patent/WO2012111711A1/ja active Application Filing
- 2012-02-15 CN CN201280009025.7A patent/CN103404239B/zh active Active
-
2013
- 2013-07-12 US US13/941,066 patent/US9204541B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003260587A (ja) * | 2002-03-08 | 2003-09-16 | Hitachi Ltd | はんだ |
WO2007125861A1 (ja) * | 2006-04-26 | 2007-11-08 | Senju Metal Industry Co., Ltd. | ソルダペースト |
JP2010103559A (ja) * | 2010-01-25 | 2010-05-06 | Kyocera Corp | 電気素子内蔵配線基板の製法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102229041B1 (ko) * | 2014-06-13 | 2021-03-16 | 미쓰비시 마테리알 가부시키가이샤 | 패키지 봉지 방법 및 봉지용 페이스트 |
Also Published As
Publication number | Publication date |
---|---|
US9204541B2 (en) | 2015-12-01 |
JPWO2012111711A1 (ja) | 2014-07-07 |
CN103404239B (zh) | 2015-11-25 |
WO2012111711A1 (ja) | 2012-08-23 |
CN103404239A (zh) | 2013-11-20 |
US20130299219A1 (en) | 2013-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5146627B2 (ja) | 多層配線基板およびその製造方法 | |
CN212463677U (zh) | 多层布线基板以及电子设备 | |
JP2012164965A (ja) | 配線基板及びその製造方法 | |
JP2010074151A (ja) | 部品内蔵配線板 | |
JP2012182379A (ja) | 多層チップ部品およびその製造方法 | |
JP6687081B2 (ja) | 樹脂多層基板 | |
US10980112B2 (en) | Multilayer wiring board | |
JP2012182390A (ja) | リジッドフレキシブル基板およびその製造方法 | |
JP5648533B2 (ja) | 電子部品実装基板およびその製造方法 | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
JP5108253B2 (ja) | 部品実装モジュール | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2013247339A (ja) | 電子部品モジュールの製造方法 | |
JP2012182298A (ja) | 電子部品実装基板およびその製造方法 | |
JP5311162B1 (ja) | 部品実装基板の製造方法 | |
JP5359993B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
WO2023234023A1 (ja) | 積層基板 | |
JP2012256804A (ja) | 部品内蔵配線板 | |
JP5828203B2 (ja) | プリント配線板、プリント配線板の製造方法 | |
JP2012156161A (ja) | 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 | |
JP5895981B2 (ja) | 電子モジュール | |
JP5076912B2 (ja) | 端子シートの製造方法 | |
JP5818296B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP2014146842A (ja) | 部品内蔵配線板の製造方法 | |
JP2011228422A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5146627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |