JPWO2014069107A1 - 部品内蔵基板および通信端末装置 - Google Patents

部品内蔵基板および通信端末装置 Download PDF

Info

Publication number
JPWO2014069107A1
JPWO2014069107A1 JP2014544372A JP2014544372A JPWO2014069107A1 JP WO2014069107 A1 JPWO2014069107 A1 JP WO2014069107A1 JP 2014544372 A JP2014544372 A JP 2014544372A JP 2014544372 A JP2014544372 A JP 2014544372A JP WO2014069107 A1 JPWO2014069107 A1 JP WO2014069107A1
Authority
JP
Japan
Prior art keywords
resin layer
component
interlayer connection
connection body
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014544372A
Other languages
English (en)
Inventor
馬場　貴博
貴博 馬場
祐貴 若林
祐貴 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2014069107A1 publication Critical patent/JPWO2014069107A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

電子部品を個々に検査可能でかつ配線スペースをより小さくするために、部品内蔵基板（１）は、電子部品（３）を収容する空間が形成されており、該電子部品（３）の主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第一層間接続体（６ａ）を有する第一樹脂層（２ｃ）と、主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第二層間接続体（６ｂ）と、複数の端子電極と直接接合する複数の第三層間接続体（６ｃ）と、を少なくとも有する第二樹脂層（２ｄ）と、を含む。第一樹脂層（２ｃ）と第二樹脂層（２ｄ）は、多層基板（２）内で積層方向に隣接しており、第一層間接続体（６ａ）と前記第二層間接続体（６ｂ）とは直接的に接合されている。

Description

本発明は、電子部品を多層基板に内蔵する部品内蔵基板、およびこれを備えた通信端末装置に関する。
従来の部品内蔵基板としては、例えば、下記特許文献１に記載のものがある。この部品内蔵基板において、第一面上の複数の電極にスタッドバンプが設けられた電子部品（半導体チップ）と、パッドが形成された熱硬化性樹脂フィルム（第一層）とは、熱可塑性樹脂フィルム（第二層）を介してスタッドバンプとパッドとが向き合う方向に配置される。ここで、パッドおよびスタッドバンプと、電極およびスタッドバンプとが加圧・加熱工程で接合される。
また、第二層には、電子部品を収容する空洞部が形成された熱硬化性フィルム（第三層）が積層されている。この電子部品において、第一面と対向する第二面には、配線用または放熱用に別の電極群が設けられている。第三層には、半導体チップの第二面に設けられた電極群と接合する層間接続体が形成された熱可塑性樹脂フィルム（第四層）が積層される。
特開２０１１−２２２５５３号公報
上記部品内蔵基板では、第一層および第二層に形成された層間接続体は、パターン導体を介して互いに電気的に接続されている。また、第三層および第四層の層間接続体もまた、パターン導体を介して互いに電気的に接続されている。
それに対し、第二層の層間接続体と、第三層の層間接続体とは、パターン導体を介さずに直接的に接合される。ここで、第二層において、層間接続体は、半導体チップの第一面（または第二面）において相対向する二辺の外側に少なくとも一つずつ設けられている。第三層において、層間接続体は、第一層から第四層の積層方向からの平面視した時に、第二層の層間接続体と同じ位置に設けられている。
上記のように、第二層および第三層では、層間接続体は、電子部品の相対向する二辺の外側に設けられているだけである。その結果、加圧・加熱工程で積層方向から加圧すると、第二層および第三層の層間接続体とがずれやすいという問題があった。
それゆえに、本発明の目的は、積層方向に隣り合う層に設けられた層間接続体にずれが生じにくい部品内蔵基板、およびこれを備えた通信端末装置を提供することである。
上記目的を達成するために、本発明の一局面は、複数の樹脂層を積層した多層基板と、該多層基板に内蔵され、少なくとも一つの主面に複数の端子電極を有する電子部品と、を備えた部品内蔵基板に向けられる。
前記複数の樹脂層は、少なくとも、前記電子部品を収容する空間が形成されており、該電子部品の主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第一層間接続体を有する第一樹脂層と、前記主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第二層間接続体と、前記複数の端子電極と直接的に接合する複数の第三層間接続体と、を少なくとも有する第二樹脂層と、を含んでいる。
また、前記第一樹脂層と前記第二樹脂層は、前記多層基板内で積層方向に隣接しており、前記第一層間接続体と前記第三層間接続体とは直接的に接合されている。
また、他の局面は、上記部品内蔵基板を備えた通信端末装置である。
上記各局面によれば、積層方向に隣り合う層に設けられた層間接続体を直接的に接合する際に、これら層間接続体にずれが生じにくい部品内蔵基板、およびこれを備えた通信端末装置を提供することができる。
一実施形態に係る部品内蔵基板の縦断面図である。 図１の部品内蔵基板の要部を示す縦断面を示す分解図である。 図１の第一樹脂層の底面図である。 図１の第一樹脂層の上面図である。 図１の第二樹脂層の上面図である。 図１の第二樹脂層の底面図である。 図１の部品内蔵基板の製造方法における最初の工程を示す模式図である。 図３Ａの次工程を示す模式図である。 図３Ｂの次工程を示す模式図である。 図３Ｄの次工程を示す模式図である。 図１の第一樹脂層および第二樹脂層の境界を、上方から平面視した時の図である。 変形例に係る第一樹脂層の底面図である。 変形例に係る第一樹脂層の上面図である。 変形例に係る第二樹脂層の上面図である。 変形例に係る第二樹脂層の底面図である。 図１の内蔵電子部品の他の構成例を示す模式図である。 図１の第二層間接続体における第一層間接続体との接合面の径φ１と、第三層間接続体における電子部品との接合面の径φ２との関係を示す模式図である。 図１の部品内蔵基板を使用した通信端末装置の構成を示す模式図である。 図１１の通信端末装置の要部の等価回路を示す模式図である。
（はじめに）
まず、いくつかの図面に示されるＸ軸、Ｙ軸およびＺ軸について説明する。Ｘ軸、Ｙ軸およびＺ軸は互いに直交する。Ｚ軸は、複数の樹脂層の積層方向を示す。便宜上、Ｚ軸の正方向を、部品内蔵基板の上方とする。また、Ｘ軸は、左右方向を示す。便宜上、Ｘ軸の正方向を部品内蔵基板の右方向とする。Ｙ軸は前後方向を示す。便宜上、Ｙ軸の正方向を部品内蔵基板の奥行き方向とする。
（部品内蔵基板の構成）
以下、図１〜図４Ｂを参照して、実施形態に係る部品内蔵基板（完成品）の構成について説明する。なお、図１は、図３Ａおよび図４Ｂの線Ａ−Ａ’に沿う断面を矢印Ｂから見た図である。部品内蔵基板１は、多層基板２と、少なくとも一つの内蔵電子部品３と、表面実装型電子部品４と、複数のパターン導体５と、複数の層間接続体６と、複数の外部電極７と、を備えている。
多層基板２は、複数の樹脂層を積層した積層体である。図１には、複数の樹脂層として、第一樹脂層２ｃおよび第二樹脂層２ｄに加え、第三樹脂層２ａと、第四樹脂層２ｂと、第五樹脂層２ｅと、第六樹脂層２ｆと、第七樹脂層２ｇとが例示される。各樹脂層２ａ〜２ｆは、電気絶縁性を有する可撓性材料からなる。この種の材料としては、熱可塑性樹脂がある。熱可塑性樹脂としては、液晶ポリマーやポリイミドが典型的である。液晶ポリマーは、高周波特性に優れかつ吸水性が低いことから、樹脂層の材料として好ましい。
各樹脂層２ａ〜２ｇは、上方からの平面視で互いに同じ矩形形状を有する。各樹脂層２ａ〜２ｇの積層方向Ｚに沿う厚みは１０〜１００［μｍ］程度である。樹脂層２ａは最下層である。樹脂層２ｂは樹脂層２ａの上面に積層される。同様に、樹脂層２ｃ〜２ｇは、樹脂層２ｂ〜２ｆの上面に積層される。なお、図１では、積層方向Ｚに隣接する二つの樹脂層の境界を点線で仮想的に示している。
電子部品３は多層基板２に内蔵される。図１には、この電子部品３の第一例として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の半導体部品（以下、ＩＣチップという）が示されている。ＩＣチップとしては、例えば、ＲＦＩＣチップやデジタルカメラ用の画像処理ＩＣ等がある。
電子部品３の少なくとも一つの主面（図１の例では上面）には、複数の入出力端子電極が設けられている。各入出力端子電極は、詳細には、図２の点線丸内に示すように、ＩＣチップ本体１１の設けられたパッド電極１２と、再配線層１３の表面に露出したポスト電極１４とを有しており、これら電極１２および１４が電気的に接続されることで構成される。ここで、少なくともポスト電極１４は銅からなる。
表面実装型の電子部品４は、好ましい構成として、部品内蔵基板１の多層基板２の表面に実装される。電子部品４としては、上記のようなＩＣチップでも構わないし、コンデンサや抵抗等の受動部品でも構わない。
各パターン導体５は、図中、右下がりのハッチングを付けて示されている。各パターン導体５は、銅等の導電性材料からなり、電子部品３，４を含む電子回路を構成する配線の一部として多層基板２内に形成される。より具体的には、パターン導体５は、樹脂層２ｂ〜２ｇの上面または下面に形成されるストリップ状または短冊状の導体である。
なお、図１では、図面の見易さの観点から、全パターン導体に参照符号を付けずに、三個のパターン導体にのみ、５ａ，５ｂ，５ｃという参照符号を付けている。パターン導体５ａは、樹脂層２ｃの下面に形成され、パターン導体５ｂ，５ｃは、樹脂層２ｄの上面に形成される。以下、各パターン導体５ａ〜５ｃの形成位置をより詳細に説明する。
パターン導体５ａは、図３Ａに明示されるように、電子部品３が収容される空間Ｃ１の周囲に複数個設けられる。ここで、空間Ｃ１は、積層方向Ｚからの平面視で矩形形状を有する。これらパターン導体５ａの殆どは、少なくとも一つの層間接続体６ａ（後述）の下端側と当接し接合されている。
パターン導体５ｂは、図４Ｂに明示されるように、積層方向Ｚからの平面視した場合に空間Ｃ１（点線で示す）の周囲に複数個設けられる。これらパターン導体５ｂは、少なくとも一つの層間接続体６ｂ（後述）の上端側と当接し接合されている。
パターン導体５ｃは、樹脂層２ｄの中央部分に、より具体的には、電子部品３の入出力端子電極に対応する位置に設けられている。このパターン導体５ｃには、層間接続体６ｃ（後述）の上端が当接し接合される。また、パターン導体５ｃの殆どは、周囲のパターン導体５ｂのいずれかと電気的に接続される。
なお、本実施形態では、少なくとも、上記パターン導体５ａ〜５ｃは配線パターンであり、信号伝送用に用いられる。図１では、他のパターン導体も参照符号を付けずに配線パターンとして示されている。しかし、他のパターン導体は、コンデンサやコイル等を形成するためのパターン導体であっても構わない。
複数の層間接続体６は、図中、左下がりのハッチングを付けて示されている。各層間接続体６は、典型的には、錫および銀を主成分とする金属またはそれらの合金等の導電性材料からなる。層間接続体６もまた、パターン導体５と同様に、上記電子回路を構成する配線の一部であり、樹脂層２ａ〜２ｆの予め定められた位置で、該樹脂層２ａ〜２ｆを上下方向に貫通する。
なお、図１では、図面の見易さの観点から、全層間接続体６に参照符号を付けるのではなく、三種類の重要な層間接続体に６ａ〜６ｃという参照符号を付けている。層間接続体６ａは樹脂層２ｃに設けられ、層間接続体６ｂおよび６ｃは樹脂層２ｄに設けられている。以下、各層間接続体６ａ〜６ｃの形成位置をより詳細に説明する。
第一層間接続体６ａのそれぞれは、パターン導体５ａと、部品内蔵基板１の上方からの平面視で、樹脂層２ｄにおいて自身の真上に設けられた層間接続体６ｂとの間に介在し、パターン導体５ａおよび層間接続体６ｂを電気的に接続する。また、層間接続体６ａは、図３Ｂに明示されるように、矩形状の空間Ｃ１が有する四辺それぞれを基準として樹脂層２ｃの外周側に、少なくとも一つずつ設けられる。言い換えると、空間Ｃ１のある一辺と、この辺と近接しかつ平行な樹脂層２ｃの一辺との間に、少なくとも一つの層間接続体６ａが設けられる。空間Ｃ１の残りの三辺についても同様である。なお、図３Ｂの例では、層間接続体６ａは、空間Ｃ１の各辺を基準として外周側に三個ずつ設けられている。
第二層間接続体６ｂのそれぞれは、パターン導体５ｂと、上方からの平面視で樹脂層２ｃにおいて自身の真下に設けられた層間接続体６ａとの間に介在する。より具体的には、この層間接続体６ｂは、対応する層間接続体６ａに直接的に接合する。これによって、層間接続体６ｂは、パターン導体５ｂと層間接続体６ａとを電気的に接続する。また、各層間接続体６ｂは、上方からの平面視で、対応する層間接続体６ａと重なり合うように設けられている。つまり、層間接続体６ｂは、図４Ａに明示されるように、矩形状の空間Ｃ１（点線で示す）が有する四辺それぞれを基準として樹脂層２ｃの外周側に、少なくとも一つずつ設けられる。なお、図４Ａの例では、層間接続体６ｂは、空間Ｃ１の各辺を基準として外周側には三個ずつ設けられている。
第三層間接続体６ｃは、樹脂層２ｄの中央部分に、より具体的には、パターン導体５ｃに対応する位置に設けられる。この層間接続体６ｃは、対応するパターン導体５ｃと、対応する電子部品３の入出力端子電極に直接的に接合して、該パターン導体５ｃと該入出力端子電極とを電気的に接続する。
ここで、層間接続体６ａ〜６ｃは、樹脂層２ｃおよび２ｄの境界面に近づくほど大きな径を有することが好ましい。これにより、層間接続体６ａおよび６ｂの接触面積と、層間接続体６ｃおよび電子部品３の入出力端子との接触面積とを最大化できる。また、層間接続体６ａおよび６ｂは、樹脂層２ｃおよび２ｄの境界面を基準として、互いに略対称な形状を有することが好ましい。これらにより、電子部品３と層間接続体６ｃとの接続信頼性が向上する。
また、上記の通り、各層間接続体６ｂは、対応する層間接続体６ａに直接的に接合する。層間接続体６ｃは、対応する電子部品３の入出力端子電極に直接的に接合する。換言すると、層間接続体６ａおよび６ｂの間、ならびに層間接続体６ｃと入出力端子との間にパターン導体は介在しない。これによって、多層基板２の表面の平坦性を向上させることが可能となる。
また、複数の外部電極７は、例えば、パターン導体と同じ導電性材料からなり、本部品内蔵基板１を他の回路基板に実装するために、樹脂層２ａの下面に形成される。図１には、複数の外部電極７として、外部電極７ａおよび７ｂが示されており、外部電極７ａおよび７ｂは、樹脂層２ｂの下面に形成されたパターン導体５と、対応する層間接続体６により電気的に接続される。
（部品内蔵基板の製造方法）
次に、部品内蔵基板１の製造方法について、図５Ａ〜図５Ｄを参照して説明する。以下では、一つの部品内蔵基板１の製造工程を説明するが、実際には、大判の樹脂層が積層及びカットされることにより、大量の部品内蔵基板１が同時に生産される。
まず、表面のほぼ全域にわたり銅箔が形成された大判の樹脂層が必要な枚数だけ準備される。各大判の樹脂層は、部品内蔵基板１の完成後にいずれかの樹脂層２ａ〜２ｇとなる。よって、図５Ａに示すように、樹脂層２ａ〜２ｇに対応する大判の樹脂層９ａ〜９ｇが準備される。前述のように、各樹脂層９ａ〜９ｇは１０〜１００［μｍ］程度の厚みを有する液晶ポリマーであることが好ましい。また、銅箔の厚みは、１０〜２０［μｍ］程度である。なお、銅箔の表面は、防錆のために亜鉛等で鍍金され、平坦化されることが好ましい。
次に、フォトリソグラフィ工程により、図５Ａに示すように、樹脂層９ａの一方表面（つまり下面）に複数の外部電極７（外部電極７ａおよび７ｂを含む）が形成される。より具体的には、まず、この樹脂層９ａの銅箔上に、各外部電極７と同じ形状のレジストが印刷される。その後、銅箔に対しエッチング処理が施され、レジストで覆われていない露出部分の銅箔が除去される。その後、レジストが除去される。これにより、樹脂層９ａの一方表面に複数の外部電極７が形成される。
また、上記同様のフォトリソグラフィ工程により、図５Ａに示すように、樹脂層９ｂおよび９ｃの一方表面（つまり下面）にパターン導体５ａが形成される。
また、上記同様のフォトリソグラフィ工程により、図５Ａに示すように、樹脂層９ｄの一方表面（つまり上面）に、少なくともパターン導体５ｂおよび５ｃが形成される。パターン導体５ａ〜５ｃの詳細な形成位置は前述の通りである。
また、上記同様のフォトリソグラフィ工程により、図５Ａに示すように、樹脂層９ｅ〜９ｇの一方表面（つまり上面）に、パターン導体５が形成される。
次に、図５Ｂに示すように、樹脂層９ａにおいて層間接続体６（右下がりのハッチングを付けた部分を参照）が形成されるべき位置に、他方表面側（つまり、外部電極７が形成されていない面側）からレーザービームが照射される。これによって、貫通孔が形成され、その後、形成された貫通孔のそれぞれに、導電性ペーストが充填される。この導電性ペーストは、錫および銀を主成分とする金属またはそれらの合金等からなり、熱硬化性および粘性を有する。
樹脂層９ｂ〜９ｇにも、樹脂層９ａと同様にして、貫通孔が形成され、それぞれに上記導電性ペーストが充填される。特に、樹脂層９ｃに関しては、層間接続体６ａが形成されるべき位置に、他方表面側（パターン導体５ａが形成されていない面側）からレーザービームが照射される。こうして形成された各貫通孔に、上記導電性ペーストが充填される。また、特に、樹脂層９ｄに関しては、層間接続体６ｂおよび６ｃが形成されるべき位置に、他方表面側（パターン導体５ｂおよび５ｃが形成されていない面側）からレーザービームが照射される。こうして形成された各貫通孔に、上記導電性ペーストが充填される。層間接続体６ａ〜６ｃの形成位置に関しては、上述の通りである。
次に、図５Ｃに示すように、樹脂層９ｄの他方表面（つまり、下面）の所定位置に、電子部品３が実装される。具体的には、電子部品３の各入出力端子電極が対応する層間接続体６の下方端に位置するように、電子部品３は位置決めされる。
また、樹脂層９ｂおよび９ｃにおいて、電子部品３が収容されるべき部分が金型により打ち抜き加工される。これによって、樹脂層９ｃには空間Ｃ１が、樹脂層９ｂには空間Ｃ２が形成される。この空間Ｃ１およびＣ２は、上方からの平面視で、電子部品３の外形よりも若干大きなサイズを有する。
次に、図５Ｄに示すように、樹脂層９ａ〜９ｇが、下から上へとこの順番に積み重ねられる。ここで、外部電極７が形成されている樹脂層９ａは、該外部電極７の形成面が下方に向くように積層される。また、樹脂層９ｂおよび９ｃは、パターン導体５の形成面が下方を向くように積層される。残りの樹脂層９ｄ〜９ｆは、パターン導体５の形成面が上方を向くように積層される。
その後、積み重ねられた樹脂層９ａ〜９ｆに、上下両方向（矢印Ｚａ，Ｚｂで示す）から熱および圧力が加えられる。この加圧・加熱によって、樹脂層９ａ〜９ｆが軟化して圧着および一体化するとともに、各貫通孔内の導電性ペーストが固化されて、各層間接続体６が形成される。
ここで、上記の通り、貫通孔内の導電性ペーストは錫および銀を主成分としており、電子部品３の入出力端子電極（特に、ポスト電極１４）は銅からなる。このように、導電性ペーストとポスト電極１４は、加圧・加熱工程において、これらの接合部分で合金化（Ｓｎ−Ｃｕ合金）が起こり、この部分の機械的強度を向上させることが可能となる。
加圧・加熱工程が終了すると、一体化された樹脂層９ａ〜９ｇには、複数の表面実装部品４が実装された後、所定サイズにカットされる。これによって、電子部品３および表面実装型電子部品４を含む電子回路を多層基板２に内蔵した部品内蔵基板１（図１を参照）が完成する。
（部品内蔵基板の作用・効果）
加圧・加熱工程において、樹脂層９ａ〜９ｇは流動する。特に、流体化した樹脂層９ｄが空間Ｃ２に流入する等して、空間Ｃ１，Ｃ２は樹脂で充填される。もし、樹脂層９ｃおよび９ｄの間であって電子部品３の周囲に、パターン導体が介在していると、流体化した樹脂層９ｄの空間Ｃ２への流入を妨げることがある。その結果、層間接続体６ｃと電子部品３の入出力端子電極との良好な接合状態を確保できなくなる可能性がある。このような背景から、各層間接続体６ｂと、対応する層間接続体６ａとは、他のパターン導体が介在することなく直接的に接合し、これによって、良好な樹脂流動性を確保している。
しかしながら、このようにパターン導体を取り除くと、加圧・加熱工程で、層間接続体６ａおよび６ｂが互いにずれやすくなる。また、加圧・加熱工程では、樹脂層９ａ〜９ｇ、パターン導体５および層間接続体６の間で、熱膨張係数や収縮挙動の違いにより、電子部品３および層間接続体６ｃとの接合部分に応力が加わり、これらの接続信頼性が低下するおそれがある。
そこで、層間接続体６ａおよび６ｂは、図６に示すように、上方からの平面視で矩形状の空間Ｃ１（つまり電子部品３）の四辺それぞれを基準として樹脂層２ｃの外周側に、少なくとも一つずつ設けられる。また、これら層間接続体６ａおよび６ｂは、加圧・加熱工程の開始時点では未だ粘性を有する導電体ペーストである。このように電子部品３の周囲を取り囲むように設けられた層間接続体６ａおよび６ｂの粘性により、加圧・加熱工程で生じうる樹脂層の変形（例えば、樹脂層９ｄが反って樹脂層９ｃから離れようとすること）を防止することが可能となる。また、加圧・加熱時に、樹脂層９ｃおよび９ｄに任意方向の応力が加わったとしても、電子部品３の周囲を取り囲むように設けられた層間接続体６ａおよび６ｂの粘性によりアライメント効果を得て、また、応力を吸収して、樹脂層９ｃおよび９ｄのずれ、ひいては層間接続体６ａおよび６ｂのずれを防止することができる。
また、図１の点線内に示すように、電子部品３の側方で、複数の層間接続体６が上下方向に並んでいる。これら層間接続体６のうち少なくとも二個は、上方からの平面視で互いに異なる位置に設けられていることが好ましい。これにより、多層基板２の上下面の平坦性を向上させることが可能となる。
（変形例）
なお、上記実施形態では、図３Ａ〜図４Ｂに示すように、層間接続体６ａおよび６ｂは、上方からの平面視で空間Ｃ１（つまり、電子部品３）の各辺を基準として外側に設けられている例を説明した。しかし、これに限らず、図７Ａ〜図８Ｂに示すように、層間接続体６ａおよび６ｂは、上方からの平面視で空間Ｃ１（つまり、電子部品３）の三辺それぞれを基準として外側に設けられていても構わない。
（付記）
なお、上記実施形態では、製造工程において空間Ｃ１およびＣ２を形成する例を説明した。しかし、これに限らず、空間Ｃ１およびＣ２を形成せずに、部品内蔵基板１を製造しても構わない。
上記実施形態では、電子部品３は、図２に示すように、ＩＣチップ本体１１上に再配線層１３を設けた例について説明した。しかし、これに限らず、電子部品３は、図９に示すような構造を有していても構わない。つまり、Ｓｉ基板１００上にＵＢＭ（アンダーバンプメタル）１０１が形成され、その周囲はＳｉＯ2層１０２で覆われる。ＳｉＯ2層１０２の上にはポリイミド層１０３が形成される。ポリイミド層１０３上に、銅等からなる入出力端子電極が形成される。
上記実施形態および変形例では、平面視で空間Ｃ１（つまり、電子部品３）の三辺もしくは四辺のそれぞれに複数の層間接続体６ａおよび６ｂを設けたが、各辺に対し１つ以上の層間接続体６ａおよび６ｂが設けられていれば、上記のような効果を得ることができる。ただし、上記実施形態および変形例のように各辺に複数の層間接続体６ａおよび６ｂを設けるほうが、樹脂層９ｃおよび９ｄのずれ、層間接続体６ａおよび６ｂのずれを確実に防止することができるので好ましい。また、特に、複数の層間接続体６ａおよび６ｂは空間Ｃ１（つまり、電子部品３）を平面視で取り囲むように設けられることが最も好ましい。
他にも、電子部品３としては、コンデンサや抵抗等の受動部品でも構わない。この受動部品は、積層方向Ｚに対向する二つの主面の一部まで覆うように両端に設けられた端子電極を有する。
また、層間接続体６ｂにおける層間接続体６ａとの接合面の径をφ１とし、層間接続体６ｃにおける電子部品３の入出力端子電極との接合面の径をφ２とする。図１では、φ１がφ２と略同一の場合を示した。しかし、これに限らず、図１０に示すように、φ１およびφ２は、φ１＞φ２であっても良い。
ところで、近年、ＩＣチップ（つまり、電子部品３）に関しては小型化および多機能化してきている。これに対応するには、入出力端子電極の径を小型化する必要がある。しかし、入出力端子電極の径を小型化すると接続信頼性という問題が生じる。そこで、φ１＞φ２とすることで、この問題点に対処できるようになる。また、φ１＞φ２とすることで、多層基板２に周囲から加わった衝撃から、ＩＣチップの入出力端子電極と層間接続体６ｃとの接合部分を保護することが可能となる。
（部品内蔵基板の応用例）
上記実施形態に係る部品内蔵基板１は、例えば、図１１に示すように、１３．５６ＭＨｚ帯ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）用アンテナモジュールを搭載した通信端末装置３０に使用される。このようなＲＦＩＤとしては、ＮＦＣ(Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ)やＦｅｌｉＣａ（登録商標）がある。ここで、図１１には、筐体カバー３１を開けた時の通信端末装置３０の筐体３２内に配置された各種部品や各種部材が示されている。この通信端末装置３０は、典型的には携帯電話やスマートフォンであり、筐体３２の内部に、部品内蔵基板１以外に、例えば、プリント配線板３３と、コイルアンテナ３４と、ブースターアンテナ３５と、を備えている。なお、筐体３２の内部には、上述以外にも、バッテリーパック、カメラ、ＵＨＦ帯アンテナ、各種回路素子が高密度に実装・配置されているが、これらについては本発明の要部では無いので、説明を省略する。
コイルアンテナ３４は、部品内蔵基板１とともに、プリント配線板３３に実装される。また、図１２の等価回路に示すように、コイルアンテナ３４の両端に部品内蔵基板１の外部電極７が接続される。
また、ブースターアンテナ３５は、筐体カバー３１を閉じた時にコイルアンテナ３４と向かい合うように配置されるように筐体カバー３１に取り付けられている。このブースターアンテナ３５は、例えば、平面的なスパイラルコイル等であり、コイルアンテナ３４の通信距離を伸ばすために設けられる。
部品内蔵基板１には、電子部品３として、上記以外にも、暗号化機能付きメモリ、ならびに、キャパシタ素子およびインダクタ素子を一体化することができる。これによって、通信端末装置３０における配線引き回しに起因する伝送ロスや不要な電磁結合を低減することが可能となる。また、部品の実装スペースを減らすことが可能となる。
なお、上記説明では、部品内蔵基板１は１３．５６ＭＨｚ帯ＲＦＩＤに応用されていた。部品内蔵基板１は他にもＷ−ＬＡＮ等、ＵＨＦ帯を用いた無線通信システムに応用可能である。
（参照による引用）
本出願は、２０１２年１０月３１日付けで提出された日本国特許出願２０１２−２３９７８０号に基づく優先権を主張するものであって、当該日本国特許出願の全ての内容を参照により取り込むものである。
本発明に係る部品内蔵基板および通信端末装置は、電子部品を個々に検査可能でかつ配線スペースをより小さくでき、携帯電話やデジタルカメラのように携帯可能な電子機器、およびそれに用いられるモジュール等に好適である。
１ 部品内蔵基板
２ 多層基板
２ｃ 第一樹脂層
２ｄ 第二樹脂層
３ 電子部品
４ 表面実装型部品
５ パターン導体
６ 層間接続体
６ａ 第一層間接続体
６ｂ 第二層間接続体
６ｃ 第三層間接続体
７ 外部電極
前記複数の樹脂層は、少なくとも、前記電子部品を収容する空間が形成された第一樹脂層であって、該電子部品の主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられ、導電性ペーストが固化されることにより形成される第一層間接続体を有する第一樹脂層と、前記主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられ、導電性ペーストが固化されることにより形成される第二層間接続体と、前記複数の端子電極と直接的に接合し、導電性ペーストが固化されることにより形成される複数の第三層間接続体と、を少なくとも有する第二樹脂層と、を含んでいる。

Claims (9)

  1. 複数の樹脂層を積層した多層基板と、該多層基板に内蔵され、少なくとも一つの主面に複数の端子電極を有する電子部品と、を備えた部品内蔵基板であって、
    前記複数の樹脂層は、少なくとも、
    前記電子部品を収容する空間が形成されており、該電子部品の主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第一層間接続体を有する第一樹脂層と、
    前記主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第二層間接続体と、前記複数の端子電極と直接接合する複数の第三層間接続体と、を少なくとも有する第二樹脂層と、を含み、
    前記第一樹脂層と前記第二樹脂層は、前記多層基板内で積層方向に隣接しており、前記第一層間接続体と前記第二層間接続体とは直接的に接合されている、部品内蔵基板。
  2. 前記第一層間接続体および前記第二層間接続体はそれぞれ、前記三辺それぞれの外側に複数個設けられている、請求項１に記載の部品内蔵基板。
  3. 前記第一層間接続体および前記第二層間接続体は、前記電子部品の主面の法線方向からの平面視で、該主面が有する四辺それぞれの外側に該主面を取り囲むように、複数個ずつ設けられている、請求項１または２に記載の部品内蔵基板。
  4. 各前記端子電極および各前記第三層間接続体との接合部分には、製造過程で合金層が形成されている、請求項１〜３のいずれかに記載の部品内蔵基板。
  5. 前記第一層間接続体および前記第二層間接続体の径はそれぞれ、前記第一樹脂層と前記第二樹脂層との境界に近づくほど大きくなっている、請求項１〜４のいずれかに記載の部品内蔵基板。
  6. 前記第一層間接続体および前記第二層間接続体はそれぞれ、前記第一樹脂層と前記第二樹脂層との境界を基準として略対称な形状を有する、請求項５に記載の部品内蔵基板。
  7. 前記多層基板の表面には、別の電子部品が実装されている、請求項１〜６のいずれかに記載の部品内蔵基板。
  8. 各前記樹脂層は熱可塑性材料からなる、請求項１〜７のいずれかに記載の部品内蔵基板。
  9. 請求項１〜８のいずれかに記載の部品内蔵基板を備えた通信端末装置。
JP2014544372A 2012-10-31 2013-09-12 部品内蔵基板および通信端末装置 Pending JPWO2014069107A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012239780 2012-10-31
JP2012239780 2012-10-31
PCT/JP2013/074654 WO2014069107A1 (ja) 2012-10-31 2013-09-12 部品内蔵基板および通信端末装置

Publications (1)

Publication Number Publication Date
JPWO2014069107A1 true JPWO2014069107A1 (ja) 2016-09-08

Family

ID=50627024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544372A Pending JPWO2014069107A1 (ja) 2012-10-31 2013-09-12 部品内蔵基板および通信端末装置

Country Status (4)

Country Link
US (1) US9699908B2 (ja)
JP (1) JPWO2014069107A1 (ja)
CN (1) CN204518238U (ja)
WO (1) WO2014069107A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015056517A1 (ja) * 2013-10-15 2015-04-23 株式会社村田製作所 部品内蔵基板の製造方法および部品内蔵基板
JP6304376B2 (ja) * 2014-06-18 2018-04-04 株式会社村田製作所 部品内蔵多層基板
CN206908962U (zh) 2014-09-04 2018-01-19 株式会社村田制作所 部件内置基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305674A (ja) * 2006-05-09 2007-11-22 Denso Corp 部品内蔵基板及びその配線不良検査方法
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
WO2012117872A1 (ja) * 2011-02-28 2012-09-07 株式会社村田製作所 部品内蔵樹脂基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2136610A4 (en) 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
JP5170570B2 (ja) * 2009-04-21 2013-03-27 株式会社村田製作所 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP2011222553A (ja) 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
WO2012046829A1 (ja) * 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
WO2012111711A1 (ja) * 2011-02-15 2012-08-23 株式会社村田製作所 多層配線基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305674A (ja) * 2006-05-09 2007-11-22 Denso Corp 部品内蔵基板及びその配線不良検査方法
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
WO2012117872A1 (ja) * 2011-02-28 2012-09-07 株式会社村田製作所 部品内蔵樹脂基板

Also Published As

Publication number Publication date
WO2014069107A1 (ja) 2014-05-08
US20150163918A1 (en) 2015-06-11
CN204518238U (zh) 2015-07-29
US9699908B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
KR102380304B1 (ko) 전자부품 내장 기판 및 그 제조방법
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP3709882B2 (ja) 回路モジュールとその製造方法
US9974165B2 (en) Electronic component-embedded module and communication terminal device
JP6745770B2 (ja) 回路基板
JP5610105B1 (ja) 電子部品内蔵モジュール
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP2018046297A (ja) 回路基板
US9484397B2 (en) Component-embedded substrate
US10418168B2 (en) Inductor and method for manufacturing the same
JP6783724B2 (ja) 回路基板
EP2389049B1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
US20170194263A1 (en) Composite device
WO2014069107A1 (ja) 部品内蔵基板および通信端末装置
US9560766B2 (en) Circuit board and method for producing same
JP2014155132A (ja) 回路基板およびその製造方法
US9832889B2 (en) Circuit board and method for producing same
JP6003532B2 (ja) 部品内蔵基板およびその製造方法
US20150289392A1 (en) Electronic device module and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160609