JP5610105B1 - 電子部品内蔵モジュール - Google Patents

電子部品内蔵モジュール Download PDF

Info

Publication number
JP5610105B1
JP5610105B1 JP2014519330A JP2014519330A JP5610105B1 JP 5610105 B1 JP5610105 B1 JP 5610105B1 JP 2014519330 A JP2014519330 A JP 2014519330A JP 2014519330 A JP2014519330 A JP 2014519330A JP 5610105 B1 JP5610105 B1 JP 5610105B1
Authority
JP
Japan
Prior art keywords
resin layer
electronic component
component
via conductors
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014519330A
Other languages
English (en)
Other versions
JPWO2014065035A1 (ja
Inventor
加藤　登
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014519330A priority Critical patent/JP5610105B1/ja
Application granted granted Critical
Publication of JP5610105B1 publication Critical patent/JP5610105B1/ja
Publication of JPWO2014065035A1 publication Critical patent/JPWO2014065035A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

電子部品内蔵モジュール（１）は、キャビティ（Ｃ）が形成された多層基板（２）と、該キャビティ（Ｃ）に収容された電子部品（３）とを備え、マザー基板（Ｍ）に実装可能である。多層基板（２）は、マザー基板（Ｍ）への実装に必要な複数の外部電極（７）と、該複数の外部電極（７）と電気的に接続される複数の基板側ビア導体（６ａ〜６ｄ）と、を含む基板側樹脂層（８ａ）と、複数の基板側ビア導体（６ａ〜６ｄ）と電気的に接続される複数の中間ビア導体（６ｅ，６ｆ）を含む中間樹脂層（８ｂ）と、該中間樹脂層（８ｂ）に積層され、複数の部品側ビア導体（６ｇ〜６ｌ）が形成された部品側樹脂層（８ｃ）と、を含んでいる。ここで、電子部品と多層基板との接合部の破断を防止するために、部品側ビア導体（６ｇ〜６ｌ）の体積を部品側樹脂層（８ｃ）の体積で除した値である中間体積比は、中間ビア導体（６ｅ，６ｆ）の体積を中間樹脂層（８ｂ）の体積で除した値である部品側体積比よりも低くなっている。

Description

本発明は、可撓性を有する多層基板に電子部品を内蔵しており、マザー基板上に実装可能に構成された電子部品内蔵モジュールに関する。
従来、この種の電子部品内蔵モジュールとして、下記の特許文献１に記載の部品内蔵配線基板（以下、単に配線基板という）が例示される。配線基板は、略矩形板状のコア基板を備えている。コア基板の主面（以下、コア主面という）には主面側ビルドアップ層が、該主面との対向面（以下、コア対向面という）には裏面側ビルドアップ層が設けられる。
コア基板には、上方からの平面視で矩形状の貫通孔である収容穴部（つまり、キャビティ）を有する。収容穴部内には、電子部品の一例であるＩＣチップ（半導体集積回路素子）が収容される。なお、収容穴部とＩＣチップとの隙間は樹脂充填剤によって埋められ、これによって、ＩＣチップはコア基板に固定される。
主面側ビルドアップ層は、熱硬化性樹脂からなる３層の主面側層間樹脂層と、銅からなる主面側導体層とを交互に積層した構造を有する。また、各主面側層間樹脂層の内部には、それぞれ銅めっきで形成された第一ビア導体が設けられる。これら第一ビア導体の一部は、ＩＣチップに接続されている。
電子部品内蔵モジュールとしては、他にも、下記の特許文献２に記載のＳｉベースパッケージが例示される。Ｓｉベースパッケージは、自身の下方部分に、電子部品の他の例であるＲＦＩＣチップのためのエッチングされたキャビティが形成されたインターポーザ（つまり、多層基板）を備えている。キャビティには、遮蔽性を促進するように金属被覆が設けられる。また、ＲＦＩＣチップはマイクロバンプを用いて、Ｓｉベースパッケージの追加部分にフリップ・チップ接合される。
特開２００９−２６０３１８号公報 特開２００８−４２９０４号公報
上記電子部品内蔵モジュールは、マザー基板に実装される。しかし、多層基板とマザー基板とは互いに異なる熱膨張係数を有する材料からなる。したがって、マザー基板が変形（典型的には、反り）すると、電子部品と多層基板との接合部にもストレスが加わり、接合部が破断してしまうという問題点があった。
特に、近年、電子部品内蔵モジュールの小型化や高機能化に伴い、電子部品と多層基板との接合部が小さくなってきている。このように接合部が小さくなると、小さなストレスであっても接合部が破断する可能性が高くなる。
それゆえに、本発明の目的は、マザー基板への実装後、電子部品と多層基板との接合部の破断を防止可能な電子部品内蔵モジュールを提供することである。
上記目的を達成するために、本発明の一局面は、キャビティが内部に形成された多層基板と、該キャビティに収容された電子部品とを備え、マザー基板に実装可能な電子部品内蔵モジュールであって、前記多層基板は、前記マザー基板への実装に必要な複数の外部電極と、該複数の外部電極と電気的に接続される複数の基板側ビア導体と、を含む基板側樹脂層と、前記複数の基板側ビア導体と電気的に接続される複数の中間ビア導体を含む中間樹脂層と、前記中間樹脂層に積層され、複数の部品側ビア導体が形成された部品側樹脂層と、を含んでいる。
前記複数の部品側ビア導体は、前記複数の中間ビア導体と電気的に接続される複数の第一部品側ビア導体と、前記電子部品と接合されかつ該第一部品側ビア導体と電気的に接続される複数の第二部品側ビア導体とを少なくとも含んでいる。
前記複数の部品側ビア導体の体積を前記部品側樹脂層の体積で除した値を部品側体積比とし、前記中間ビア導体の体積を前記中間樹脂層の体積で除した値を中間体積比とすると、該中間体積比は該部品側体積比よりも低い。
上記局面によれば、マザー基板への実装後、その変形により発生するストレスを中間樹脂層で吸収可能となる。したがって、ストレスは部品側樹脂層には伝わらず、これによって、電子部品と多層基板との接合部の破断を防止することができる。
第一実施形態に係る電子部品内蔵モジュールを示す縦断面図である。 図１の電子部品および配線電極の詳細な構成を示す模式図である。 図１のモジュールの製法における最初の工程を示す模式図である。 図２Ａの次工程を示す模式図である。 図２Ｂの次工程を示す模式図である。 図２Ｃの次工程を示す模式図である。 図２Ｄの次工程を示す模式図である。 図１に示す多層基板内にかかるストレスを示す模式図である。 第一変形例に係る電子部品内蔵モジュールを示す縦断面図である。 第二変形例に係る電子部品内蔵モジュールを示す縦断面図である。 図５に示す千鳥状の複数のビア導体の構成例を示す斜視図である。 図１の電子部品内蔵モジュールの他の構成例を示す縦断面図である。 図１の電子部分内蔵モジュールのさらに他の構成例を示す縦断面図である。
（はじめに）
まず、いくつかの図面に示されるＸ軸、Ｙ軸およびＺ軸について説明する。Ｘ軸、Ｙ軸およびＺ軸は互いに直交する。Ｚ軸は、樹脂層の積層方向を示す。便宜上、Ｚ軸の負方向側、つまりマザー基板に近い側を下側（Ｄ）とし、Ｚ軸の正方向側、つまりマザー基板から遠い側を上側（Ｕ）とする。また、Ｘ軸は左右方向を示す。特に、Ｘ軸の正方向側を右側（Ｒ）とし、負方向側を左側（Ｌ）とする。また、Ｙ軸は前後方向を示す。特に、Ｙ軸の正方向側を奥方向（Ｆ）とし、負方向側を手前方向（Ｎ）とする。
（第一実施形態）
図１Ａは、本発明の第一実施形態に係る電子部品内蔵モジュール（以下、単にモジュールという）１を示す縦断面図である。特に、図１Ａの上段には、モジュール１の全体構成が、その下段にはキャビティＣの周辺構成が示されている。
図１Ａにおいて、モジュール１は、マザー基板Ｍ上に実装可能に構成される。このモジュール１は、多層基板２と、少なくとも一つの電子部品３と、複数の配線電極４と、複数のパターン導体５と、複数のビア導体６と、複数の外部電極７と、を備えている。
多層基板２は、複数の樹脂層８からなる積層体であり、外部から加わる力により変形可能である。複数の樹脂層８は、マザー基板との接合用の基板側樹脂層８ａと、少なくとも一つ（図示は三つ）の中間樹脂層８ｂと、電子部品との接合用の部品側樹脂層８ｃと、少なくとも一つ（図示は三つ）の追加樹脂層８ｄと、を含んでいる。なお、図１Ａには、便宜上、上下方向に隣接する二つの樹脂層８の境界を実線で仮想的に示している。
各樹脂層８ａ〜８ｄは、電気絶縁性を有する可撓性材料（例えば、液晶ポリマー等の熱可塑性樹脂）からなる。また、各樹脂層８ａ〜８ｄは、上方からの平面視で互いに同じ矩形形状を有しており、１０〜１００［μｍ］程度の厚みを有する。
基板側樹脂層８ａは、モジュール１をマザー基板Ｍに実装した際、各樹脂層８ａ〜８ｄの中でマザー基板Ｍに最も近接する。この樹脂層８ａの下面には、マザー基板Ｍ上のランド位置に合うように、銅等の導電性材料からなる複数の外部電極７が形成される。図１Ａには、複数の外部電極７として、四つの外部電極７ａ〜７ｄが示されている。
中間樹脂層８ｂは樹脂層８ａの上方に積層される。本実施形態のように、三つであれば、最下の中間樹脂層８ｂが樹脂層８ａの上面に積層され、最下の中間樹脂層８ｂの上面に二つ目の中間樹脂層８ｂが積層され、二つ目の中間樹脂層８ｂの上面に最上の中間樹脂層８ｂが積層される。したがって、中間樹脂層８ｂは、上層に行けば行くほど、マザー基板Ｍから離れていく。
多層基板２の内部には、後述の電子部品３を収容するためのキャビティＣが形成される。図１Ａの下段に示すように、キャビティＣは、上記三つの中間樹脂層８ｂを用いて形成される。具体的には、上二層の同一位置（例えば、概ね中央部）には、上方からの平面視で電子部品３と略同一形状（例えば矩形）の貫通孔Ｃ１およびＣ２が形成される。また、最下層の中間樹脂層８ｂには、加熱・加圧工程（図２Ｅを参照）により電子部品３がめり込むことで、上方からの平面視で電子部品３と略同一形状の凹部Ｃ３が形成される。貫通孔Ｃ１，Ｃ２および凹部Ｃ３は、キャビティＣを構成する空間の例である。
部品側樹脂層８ｃは、最上の中間樹脂層８ｂの上面に積層され、上記キャビティＣの追加開口を閉止する。また、追加樹脂層８ｄは樹脂層８ｃの上面に積層される。本実施形態のように、三つであれば、最下の追加樹脂層８ｄが樹脂層８ｃの上面に、二つ目の追加樹脂層８ｄが最下の追加樹脂層８ｄの上面に、最上の追加樹脂層８ｄが二つ目の追加樹脂層８ｄの上面に積層される。
電子部品３は、典型的には、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の半導体部品である。電子部品３の一面には複数の配線電極４（下記参照）が設けられている。この種の半導体部品としては、例えば、ＲＦＩＣチップやデジタルカメラ用の画像処理ＩＣ等がある。なお、電子部品３は、上記ＣＳＰの半導体部品に限らず、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）でも構わないし、コンデンサやチップ抵抗等の受動部品でも構わない。
複数の配線電極４として、図１Ａの下段には、四つの配線電極４ａ〜４ｄが例示される。ここで、電子部品３は、積層方向（Ｚ軸方向）に対向する上面および下面と、該積層方向に平行な側面とを有する。本実施形態では、上面に配線電極４ａ〜４ｄに設けられる。配線電極４ａ〜４ｄを介して、電子部品３は、部品側樹脂層８ｃに設けられる部品側ビア導体６ｉ〜６ｌと接続される。
図１Ａには、説明を簡素化するため、電子部品３および複数の配線電極４だけが示されている。しかし、電子部品３および配線電極４は、詳細には、図１Ｂに示すような構造を有する。つまり、Ｓｉ基板１０上にＵＢＭ（アンダーバンプメタル）１１が形成され、その周囲はＳｉＯ2層１２で覆われる。ＳｉＯ2層１２の上にはポリイミド層１３が形成される。ポリイミド層１３上に、銅等からなる配線電極４が形成される。
なお、上記では、電子部品３の構造についてはＵＢＭを用いた形態を例示した。しかし、これに限らず、例えば、Ｓｉ基板１０の電極上に直接再配線層を形成しても構わない。
再度図１Ａを参照する。電子部品３および配線電極４はキャビティＣに収容される。なお、都合上、図１Ａの下段には、電子部品３は示されていない。キャビティＣは、元々は電子部品３の外形よりも若干大きなサイズを有する。そして、加熱・加圧工程（図２Ｅを参照）により、電子部品３の周囲には、流動化した中間樹脂層８ｂが密着し、これによって、電子部品３は封止される。また、電子部品３の下面および側面は、別の充填剤等で中間樹脂層８ｂに固定されない。したがって、マザー基板Ｍの変形や周囲の熱の影響で、もし樹脂層８ｃの長さがある方向に変わったとしても、その変化に追従して電子部品３はキャビティＣの内部で移動する。換言すると、電子部品３は中間樹脂層８ｂ上を摺動する。なお、電子部品３が中間樹脂層８ｂ上を摺動しやすくするために、電子部品３の下面等を鏡面加工することが好ましい。
少なくとも一つのパターン導体５は、銅等の導電性材料からなり、多層基板２内に形成される。より具体的には、パターン導体５は、必要な樹脂層８の上面または下面に形成される。これらパターン導体５は、マザー基板Ｍ上の各ランド電極と、電子部品３とを電気的に接続するための配線導体として設けられている。
なお、図１Ａが煩雑になることを避ける目的で、図１Ａでは、全パターン導体に参照符号を付けずに、四つのパターン導体にのみ、５ａ，５ｂ，５ｃ，５ｄという参照符号を付けている。パターン導体５ａは、樹脂層８ａの上面と最下の中間樹脂層８ｂの下面との間に、左右方向に延在するように形成される。また、パターン導体５ｂ，５ｃはいずれも、最下の中間樹脂層８ｂの上面と二つ目の中間樹脂層８ｂの下面との間に形成される。特に、パターン導体５ｂはキャビティＣの左方に、パターン導体５ｃはキャビティＣの右方に形成される。最後に、パターン導体５ｄは、樹脂層８ｃの上面と最下の追加樹脂層８ｄの下面との間に、左右方向に延在するように形成される。左右方向の長さに関しては、パターン導体５ａ，５ｄが、パターン導体５ｂ，５ｃよりもはるかに長い。なお、パターン導体５は、配線導体に限らず、コンデンサやコイルを形成するためのパターン導体であっても構わない。
複数のビア導体６は、典型的には、錫および銀を主成分とする合金等の導電性材料からなる。ビア導体６は、基本的には、電子部品３とマザー基板Ｍ上の各ランド電極とを電気的に接続するために用いられ、対応する樹脂層８上の定められた位置に、該樹脂層８を上下方向に貫通するように形成される。
なお、図１Ａが煩雑になることを避ける目的で、図１Ａでは、全ビア導体６に参照符号を付けるのではなく、十二個のビア導体に６ａ〜６ｌという参照符号を付けている。
ビア導体６ａ〜６ｄはいずれも基板側樹脂層８ａに設けられる。この観点で、これらを、以下では、基板側ビア導体６ａ〜６ｄということがある。具体的には、基板側ビア導体６ａ〜６ｂは左右方向に直線的に並ぶように基板側樹脂層８ａに設けられる。基板側ビア導体６ａは、外部電極７ａとパターン導体５ａとに接合して、これらを電気的に接続する。同様に、基板側ビア導体６ｂ〜６ｄは、外部電極７ｂ〜７ｄと、パターン導体５ａとに接合して、これらを電気的に接続する。
ビア導体６ｅ，６ｆはいずれも、最下の中間樹脂層８ｂに設けられる。この観点で、以下では、これらを中間ビア導体６ｅ，６ｆということがある。具体的には、中間ビア導体６ｅは、パターン導体５ａとパターン導体５ｂとに接合して、これらを電気的に接続する。中間ビア導体６ｆは、パターン導体５ａとパターン導体５ｃとに接合して、これらを電気的に接続する。
また、ビア導体６ｇ〜６ｌは、左右方向に直線的に並ぶように樹脂層８ｃに設けられる。この観点で、これらを部品側ビア導体６ｇ〜６ｌということがある。これら部品側ビア導体６ｇ〜６ｌは、第一部品側ビア導体６ｇ，６ｈと、第二部品側ビア導体６ｉ〜６ｌと、に分類される。特に、第一部品側ビア導体６ｇ，６ｈは、パターン導体５ｄと、一層下の中間樹脂層８ｂに設けられたいずれかのビア導体と接合して、これらを電気的に接続する。また、第二部品側ビア導体６ｉは、パターン導体５ｄおよび配線電極４ａと接合し、これらを電気的に接続する。同様に、第二部品側ビア導体６ｊ〜６ｌは、パターン導体５ｄと、配線電極４ｂ〜４ｄとを接合し、これらを電気的に接続する。
樹脂層８ｂ，８ｃのビア導体６は、電子部品３およびマザー基板Ｍの間の電気的接続という役割以外にも、樹脂層８ｂ，８ｃの柔軟性（あるいは、剛性）を調整するためにも設けられている。具体的には、樹脂層８ｂの体積比（つまり、中間体積比）が樹脂層８ｃの体積比（部品側体積比）よりも低くなるように、樹脂層８ｂ，８ｃにはビア導体６が形成されている。ここで、中間体積比とは、中間樹脂層８ｂに形成される全てのビア導体（中間ビア導体）６の体積を、中間樹脂層８ｂの体積で除した値である。また、部品側体積比とは、部品側樹脂層８ｃに形成される全てのビア導体（部品側ビア導体）６の体積を、部品側樹脂層８ｃの体積で除した値である。
例えば、樹脂層８ｂ，８ｃに形成される全てのビア導体６のサイズが実質的に同じであるならば、樹脂層８ｂに樹脂層８ｃよりも少ない個数のビア導体６を形成することで、上記のような密度関係にすることができる。
また、上記中間体積比よりも追加樹脂層８ｄの体積比（追加体積比）が高くなるように、樹脂層８ｂ，８ｄにビア導体６が形成されることがさらに好ましい。ここで、追加体積比とは、追加樹脂層８ｄに形成される全てのビア導体（追加ビア導体）６の体積を、追加樹脂層８ｄの体積で除した値である。
樹脂層８ｂ，８ｄのビア導体６のサイズが実質的に同じであれば、樹脂層８ｂのビア数を樹脂層８ｄのビア数よりも少なくすれば、上記のような密度関係にすることができる。
また、上記追加体積比は、部品側体積比よりも低くなるように、樹脂層８ｃ，８ｄにはビア導体６が形成されていても構わない。この場合、各樹脂層８ｂ〜８ｄの体積比の中で、部品体積比が最も高くなる。
また、外部電極７（図１Ａには、外部電極７ａ〜７ｄが示される）は、上記の通り、マザー基板Ｍ上のランド位置に合うように、樹脂層８ａの下面に形成される。外部電極７ａ〜７ｄは、樹脂層８ａに形成されたビア導体６と電気的に接続される。
（モジュールの製造方法）
次に、モジュール１の製造方法について、図２Ａ〜図２Ｄを参照して説明する。以下では、一つのモジュール１の製造過程を説明するが、実際には、大判の樹脂シートが積層及びカットされることにより、大量のモジュール１が同時に製造される。
まず、表面のほぼ全域にわたり銅箔が形成された樹脂シートと、表面に何も形成されていない樹脂シートが必要な枚数だけ準備される。各樹脂シートは、モジュール１の完成後にいずれかの樹脂層８となる。図１Ａのモジュール１を作成するには、樹脂層８ａ〜８ｄに対応する樹脂シート９ａ〜９ｄ（図２Ａを参照）が準備される。また、各樹脂シート９ａ〜９ｄは２５〜１００［μｍ］程度の厚みを有する液晶ポリマーである。また、銅箔の厚みは、１０〜２０［μｍ］である。なお、銅箔の表面は、防錆のために亜鉛等で鍍金され、平坦化されることが好ましい。
次に、フォトリソグラフィ工程により、図２Ａに示すように、少なくとも一枚の樹脂シート９ａの一方表面に所定数の外部電極７が形成される。より具体的に説明すると、まず、この樹脂シート９ａの銅箔上に、外部電極７（外部電極７ａ〜７ｄを含む）と同じ形状のレジストが印刷される。その後、銅箔に対しエッチング処理が施され、レジストで覆われていない露出部分の銅箔が除去される。その後、レジストが除去される。これにより、樹脂シート９ａの一方表面に外部電極７が形成される。
また、上記同様のフォトリソグラフィ工程により、図２Ａに示すように、樹脂シート９ｂの一表面にパターン導体５ａが形成される。なお、この樹脂シート９ｂはモジュール１の完成後に最下の樹脂層８ｂとなる。また、別の樹脂シート９ｂの一方表面にパターン導体５ｂ，５ｃが形成される。また、さらに別の樹脂シート９ｂの一方表面にも、パターン導体５ｂ，５ｃと同様のパターン導体が形成される。
なお、本実施形態の例では、図２Ａに示すように、樹脂シート９ｃの表面には銅箔は形成されていない。
また、上記同様のフォトリソグラフィ工程により、図２Ａに示すように、樹脂シート９ｄの一表面にパターン導体５ｄが形成される。なお、この樹脂シート９ｄがモジュール１の完成後に最下の樹脂層８ｄとなる。また、他の二枚の樹脂シート９ｄの一表面にも、パターン導体５ｄと同様のパターン導体が形成される。
次に、図２Ｂに示すように、樹脂シート９ａにおいてビア導体（右下がりのハッチングを付けた部分を参照）が形成されるべき位置に、他方面側（つまり、外部電極７ａ〜７ｄが形成されていない面側）からレーザービームが照射される。これによって、ビアホールが形成され、その後、各ビアホールに導電性ペーストが充填される。
また、最下の樹脂層８ｂとなるべき樹脂シート９ｂにおいて、ビア導体６ａ，６ｂが形成されるべき位置に、樹脂シート９ｂの他方面側（つまり、パターン導体５ａが形成されていない面側）からレーザービームが照射される。こうしてできた各ビアホールに導電性ペーストが充填される。
同様にして、二つ目の樹脂層８ｂとなるべき樹脂シート９ｂの所定位置にも、パターン導体５ｂ，５ｃが形成されていない面側からレーザービームが照射される。これによってできた各ビアホールに導電性ペーストが充填される。最上の樹脂層８ｂにも同様にして複数のビアホールが形成され、各ビアホールに導電性ペーストが充填される。
同様にして、樹脂層８ｃとなるべき樹脂シート９ｃにおいて、ビア導体（ビア導体６ｃ〜６ｆを含む）が形成されるべき位置にビアホールが形成され、その後、各ビアホールに導電性ペーストが充填される。二枚の樹脂シート９ｄにも、同様にして複数のビアホールが形成され、各ビアホールに導電性ペーストが充填される。
次に、図２Ｃに示すように、最下の樹脂層８ｂとなるべき樹脂シート９ｂの他方面（つまり、パターン導体５ａが無い面）に、電子部品３が配置され仮プレスされる。これによって、電子部品３が樹脂シート９ｂに対し位置決めされる。
また、図２Ｄに示すように、他の樹脂層８ｂとなるべき各樹脂シート９ｂにおいて、電子部品３が配置されるべき位置に、レーザービームが照射される。これによって、貫通孔Ｃ１，Ｃ２が形成される。
次に、図２Ｅに示すように、樹脂シート９ａ、樹脂シート９ｂ（最下の樹脂層８ｂ）、樹脂シート９ｂ（二つ目の樹脂層８ｂ）、樹脂シート９ｂ（最上の樹脂層８ｂ）、樹脂シート９ｃ、樹脂シート９ｄ（最下の樹脂層８ｄ）、樹脂シート９ｄ（二つ目の樹脂層８ｄ）、および樹脂シート９ｄ（最上の樹脂層８ｄ）が、下から上へとこの順番に積み重ねられる。ここで、外部電極７および各パターン導体５が形成されている樹脂シート９は、該外部電極７および各パターン導体５の形成面が下方に向くように積層される。
その後、積み重ねられた樹脂シート９ａ〜９ｄに、上下両方向から熱および圧力が加えられる。この加熱・加圧によって、樹脂シート９ａ〜９ｄを軟化させて圧着および一体化するとともに、各ビアホール内の導電性ペーストを固化させる。これによって、ビア導体６（ビア導体６ａ〜６ｆを含む）が形成される。また、この時、電子部品３が樹脂シート９ｂにめり込んで、凹部Ｃ３が形成される。なお、各樹脂シート９は、加熱・加圧による圧着に代えて、エポキシ系樹脂等の接着剤を用いて一体化されてもよい。
最後に、一体化された樹脂シート９ａ〜９ｄは所定サイズにカットされ、これによって、図１Ａに示すようなモジュール１が完成する。
（モジュールの作用・効果）
次に、図３を参照して、上記モジュール１の作用・効果を説明する。上記モジュール１はマザー基板Ｍ上に実装される。ここで、多層基板２およびマザー基板Ｍの熱膨張係数は互いに相違する。したがって、もし、多層基板２およびマザー基板Ｍが熱の影響で変形すると、モジュール１とマザー基板Ｍとの接合部分（つまり、界面）には、矢印α１で示すように大きなストレスが加わる。また、多層基板２マザー基板Ｍの変形（典型的には、反り）が発生した時にも、上記界面には同様に大きなストレスが加わる。
本実施形態では、このストレス（矢印α１で示す）が電子部品３と多層基板２との接合部に影響しないように、部品側樹脂層８ｃは、中間樹脂層８ｂよりも大きな体積比を有している。これによって、中間樹脂層８ｂは部品側樹脂層８ｃよりも大きな柔軟性を有することになる。このような中間樹脂層８ｂによって、モジュール１とマザー基板Ｍとの界面に加わったストレスが吸収される。
特に、本実施形態のように、三つの中間樹脂層８ｂが設けられる場合、マザー基板Ｍに近い樹脂層８ｂで多くのストレスが吸収される。よって、最下および二つ目の中間樹脂層８ｂの接合部で生じるストレス（矢印β１で示す）は、矢印α１で示すストレスよりも小さくなる。同様に、二つ目および最上の中間樹脂層８ｂの接合部で生じるストレス（矢印β２で示す）は、矢印β１で示すストレスよりも小さくなる。よって、樹脂層８ｃには、矢印α１で示すストレスよりも十分に小さなストレス（矢印β３で示す）しか加わらない。したがって、モジュール１とマザー基板Ｍとの界面に大きなストレスが加わっても、そのストレスは中間樹脂層８ｂによって大きく低減されるため、樹脂層８ｃには十分に小さいか殆ど無視可能なストレスしか伝わらない。よって、電子部品３および多層基板２の接合部の破断を防止可能となる。ここで、電子部品３と樹脂層８のビア導体６とは、樹脂層８ｃ側（電子部品３を収容するキャビティの上面側）のみで電気的に接続されていることが好ましい。
また、逆に言えば、樹脂層８ｃには、その剛性が十分に高められるだけのビア導体６が形成されていることになる。したがって、仮に、電子部品３および多層基板２の間に想定外のストレスが伝わったとしても、樹脂層８ｃはストレスに対し十分な耐性を有することになる。これによって、電子部品３および多層基板２の接合部の破断をより防止することが可能となる。
さらに、電子部品３がキャビティＣ内を摺動可能に構成されている。よって、もし、樹脂層８ｃの長さが変わった場合、その変化に追従して電子部品３がキャビティＣ内を移動する。これによって、電子部品３と樹脂層８ｃと間の配線電極４にストレスが加わることを抑制し、その接合部分の破断を防止することが可能となる。
また、第一実施形態では好ましい構成として、上記中間体積比が追加体積比よりも低くなるように、樹脂層８ｂ，８ｄにはビア導体６が形成される。これによって、樹脂層８ｃよりも上層の剛性が高められるため、樹脂層８ｃはストレスに対しより高い耐性を有することになる。これによって、電子部品３および多層基板２の間の接合部分の破断をより防止することが可能となる。
（第一変形例）
なお、第一実施形態では、多層基板２には、図１Ａに示すように、一つのキャビティＣが形成され、該キャビティＣに電子部品３が収容されるとして説明した。しかし、これに限らず、多層基板２には、図４に示すように、複数のキャビティＣａ，Ｃｂが形成されても構わない。この場合、キャビティＣａ，Ｃｂそれぞれには、少なくとも一つの電子部品３ａ，３ｂが収容される。
上記のように、複数の電子部品３ａ，３ｂを内蔵する場合、それぞれのＳｉ基板を薄くしたり、薄膜電極形成技術を用いて電極層や絶縁層を薄型化したりすることが、多層基板２の低背化の観点で好ましい。
（第二変形例）
また、第一実施形態では、多層基板２には、図１Ａに示すように、上方からの平面視で略同一位置に複数のビア導体６が形成されていた。しかし、これに限らず、図５に示すように、上下方向に隣り合う二つの樹脂層８に形成されるビア導体６が、所謂千鳥状に形成されていても構わない。
千鳥状のビア導体６をより具体的に説明すると、ある一つの樹脂層８1を基準として上方に向かって奇数番目の樹脂層８1，８3，…には、上方からの平面視で互いに略同一位置Ｐ1にビア導体６1，６3，…が形成される。また、偶数番目の樹脂層８2，８4，…には、上方からの平面視で互いに同一位置Ｐ2（但し、位置Ｐ2は位置Ｐ1とは異なる）にビア導体６2，６4，…が形成される。また、上下方向に隣り合うビア導体６同士（例えば、ビア導体６1，６2）はパターン導体５にて接続される。このような千鳥状のビア導体６により、多層基板２の上面および下面の平坦性を向上させることが可能となる。
なお、上記では、電子部品３に対し左側に形成された千鳥状のビア導体６1〜６4を説明した。電子部品３の右側には、ＹＺ平面に平行で左右方向の中心を通る縦中心面Ｖと規準としてビア導体６1〜６4をと対称になるように複数のビア導体が形成される。
ここで、Ｚ軸方向に隣り合うビア導体６は、図６の上段に示すように、上方からの平面視で、長方形状のパターン導体５で接続されていても構わない。他にも、図６の中段に示すように、上方からの平面視で中央部分がくびれているパターン導体５や図６の下段に示すように、上方からの平面視で波形形状を有するパターン導体５で接続されても構わない。これらパターン導体５は、ねじれやすい形状を有する。この形状により、ねじれによる応力はパターン導体５の中央部分で吸収され、その結果、ビア導体６とパターン導体５との接合部分に応力がかかりにくくなる。
（その他の構成）
他にも、図７に示すように、電子部品３の下方であって、基板側樹脂層８ａよりも上方に、上方からの平面視で電子部品３に部分的に重なり合うパターン導体５ｅ，５ｆが形成されていても構わない。図７の例では、最下の中間樹脂層８ｂと二つ目の中間樹脂層８ｂの間に、これらパターン導体５ｅ，５ｆが形成されている。これらパターン導体５ｅ，５ｆの両主面の表面粗さは互いに異なっている。具体的には、一方の主面は表面粗さの小さいすべり面である。このすべり面に歪み応力がかかったときに、このすべり面で応力を逃がすことができ、電子部品３と多層基板２との接合部に応力がかかることを抑えることができる。また、パターン導体５ｅ，５ｆは、同一層内で完全に分離して形成されている。このような構成とすることで、より大きい歪みにも対応できる。
上記パターン導体５ｅ，５ｆによって、電子部品３のシールド性を高めることが可能となる。また、パターン導体５ｅ，５ｆの少なくとも一方をグランド導体とすれば、複数のパターン導体５で発生する寄生成分（寄生容量や寄生抵抗等）の影響を低減することが可能となる。
また、図８に示すように、多層基板２において、マザー基板Ｍへの実装面と対向する面（例えば、上面）に、別の電子部品３ｃ，３ｄが実装されても構わない。
（参照による引用）
本出願は、２０１２年１０月２２日付けで出願された日本国特許出願２０１２−２３２５６６号の優先権を主張するものであり、当該特許出願２０１２−２３２５６６号に記載された全ての内容を参照により取り込むものである。
本発明に係る電子部品内蔵モジュールは、電子部品と多層基板との接合部の破断を防止可能であり、無線通信機器等に好適である。
１ 電子部品内蔵モジュール
２ 多層基板
３，３ａ〜３ｄ 電子部品
４，４ａ〜４ｄ 配線電極
５，５ａ〜５ｆ パターン導体
６ａ〜６ｄ 基板側ビア導体
６ｇ，６ｈ 第一部品側ビア導体
６ｉ〜６ｌ 第二部品側ビア導体
７ａ〜７ｄ 外部電極
８ａ 基板側樹脂層
８ｂ 中間樹脂層
８ｃ 部品側樹脂層
８ｄ 追加樹脂層
Ｃ，Ｃａ，Ｃｂ キャビティ
Ｍ マザー基板
６1〜６4 千鳥状のビア導体
８1〜８4 樹脂層

Claims (9)

  1. キャビティが内部に形成された多層基板と、該キャビティに収容された電子部品とを備え、マザー基板に実装可能な電子部品内蔵モジュールであって、
    前記多層基板は、
    前記マザー基板への実装に必要な複数の外部電極と、該複数の外部電極と電気的に接続される複数の基板側ビア導体と、を含む基板側樹脂層と、
    前記複数の基板側ビア導体と電気的に接続される複数の中間ビア導体を含む中間樹脂層と、
    前記中間樹脂層に積層され、複数の部品側ビア導体が形成された部品側樹脂層と、を含み、
    前記複数の部品側ビア導体は、前記複数の中間ビア導体と電気的に接続される複数の第一部品側ビア導体と、前記電子部品と接合されかつ該第一部品側ビア導体と電気的に接続される複数の第二部品側ビア導体とを少なくとも含み、
    前記複数の部品側ビア導体の体積を前記部品側樹脂層の体積で除した値を部品側体積比とし、前記中間ビア導体の体積を前記中間樹脂層の体積で除した値を中間体積比とすると、該中間体積比は該部品側体積比よりも低い、電子部品内蔵モジュール。
  2. 前記多層基板はさらに、前記部品側樹脂層に積層され、少なくとも一つの追加ビア導体が形成された追加樹脂層を含み、
    前記少なくとも一つの追加ビア導体の体積を前記追加樹脂層の体積で除した値を追加体積比とすると、該追加体積比は、前記中間体積比よりも高い、請求項１に記載の電子部品内蔵モジュール。
  3. 前記多層基板はさらに、前記部品側樹脂層に積層され、少なくとも一つの追加ビア導体が形成された追加樹脂層を含み、
    前記少なくとも一つの追加ビア導体の体積を前記追加樹脂層の体積で除した値を追加側体積比とすると、該追加体積比は、前記部品側体積比よりも低い、請求項１に記載の電子部品内蔵モジュール。
  4. 前記電子部品は、前記中間樹脂層および前記部品側樹脂層の積層方向に対向する二つの面を有し、該二つの面の一方に形成された複数の配線電極を介して前記複数の第二部品側ビア導体と接続され、
    前記二つの面の他方は、前記キャビティが形成される前記中間樹脂層に固定されない、請求項１〜３のいずれかに記載の電子部品内蔵モジュール。
  5. 前記電子部品は前記積層方向に平行な側面を有し、該側面は、前記キャビティが形成される前記中間樹脂層に固定されない、請求項４に記載の電子部品内蔵モジュール。
  6. 前記多層基板には、前記キャビティが複数形成され、
    前記複数のキャビティのそれぞれに電子部品が収容される、請求項１〜５のいずれかに記載の電子部品内蔵モジュール。
  7. 前記複数の基板側ビア導体、前記複数の中間ビア導体、前記複数の部品側ビア導体は、前記多層基板内で隣り合う層間において厚み方向から見て重ならないように設けられている、請求項１〜６のいずれかに記載の電子部品内蔵モジュール。
  8. 前記電子部品と前記基板側樹脂層との間に形成され、上方からの平面視で該電子部品と部分的にオーバーラップするパターン導体をさらに備える、請求項１〜７のいずれかに記載の電子部品内蔵モジュール。
  9. 前記多層基板において、前記マザー基板に対向する面とは反対側の面には、別の電子部品が実装されている、請求項１〜８のいずれかに記載の電子部品内蔵モジュール。
JP2014519330A 2012-10-22 2013-09-12 電子部品内蔵モジュール Active JP5610105B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014519330A JP5610105B1 (ja) 2012-10-22 2013-09-12 電子部品内蔵モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012232566 2012-10-22
JP2012232566 2012-10-22
JP2014519330A JP5610105B1 (ja) 2012-10-22 2013-09-12 電子部品内蔵モジュール
PCT/JP2013/074653 WO2014065035A1 (ja) 2012-10-22 2013-09-12 電子部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP5610105B1 true JP5610105B1 (ja) 2014-10-22
JPWO2014065035A1 JPWO2014065035A1 (ja) 2016-09-08

Family

ID=50544415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014519330A Active JP5610105B1 (ja) 2012-10-22 2013-09-12 電子部品内蔵モジュール

Country Status (4)

Country Link
US (1) US9629243B2 (ja)
JP (1) JP5610105B1 (ja)
CN (1) CN204335177U (ja)
WO (1) WO2014065035A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate
JP6438363B2 (ja) * 2015-07-28 2018-12-12 株式会社東芝 光結合装置
US20170287847A1 (en) * 2016-04-01 2017-10-05 Rajendra C. Dias Integrated circuit package having integrated emi shield
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120995A1 (ja) * 2011-03-10 2012-09-13 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120104641A (ko) * 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
JP5284155B2 (ja) 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
CN102822962B (zh) * 2010-03-31 2015-12-09 京瓷株式会社 内插件及使用了该内插件的电子装置
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US9807874B2 (en) * 2011-09-30 2017-10-31 Kyocera Corporation Wiring substrate, component embedded substrate, and package structure
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120995A1 (ja) * 2011-03-10 2012-09-13 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法

Also Published As

Publication number Publication date
US9629243B2 (en) 2017-04-18
CN204335177U (zh) 2015-05-13
WO2014065035A1 (ja) 2014-05-01
US20140328038A1 (en) 2014-11-06
JPWO2014065035A1 (ja) 2016-09-08

Similar Documents

Publication Publication Date Title
JP5610105B1 (ja) 電子部品内蔵モジュール
JP2005209689A (ja) 半導体装置及びその製造方法
JP5660260B2 (ja) 電子部品内蔵モジュール及び通信端末装置
JP4489821B2 (ja) 半導体装置及びその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20170033037A1 (en) Packaging substrate
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP5867614B2 (ja) 部品内蔵基板およびその製造方法
JP5200870B2 (ja) 部品内蔵モジュールの製造方法
JP6268791B2 (ja) 樹脂多層基板およびその製造方法
JP5787021B2 (ja) 樹脂多層基板
WO2014069107A1 (ja) 部品内蔵基板および通信端末装置
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
JP6387226B2 (ja) 複合基板
JP5574068B2 (ja) 部品内蔵基板
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
US9907189B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5574067B2 (ja) 部品内蔵基板
JP2006135154A (ja) プリント配線版

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5610105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150