JP5200870B2 - 部品内蔵モジュールの製造方法 - Google Patents
部品内蔵モジュールの製造方法 Download PDFInfo
- Publication number
- JP5200870B2 JP5200870B2 JP2008289688A JP2008289688A JP5200870B2 JP 5200870 B2 JP5200870 B2 JP 5200870B2 JP 2008289688 A JP2008289688 A JP 2008289688A JP 2008289688 A JP2008289688 A JP 2008289688A JP 5200870 B2 JP5200870 B2 JP 5200870B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- convex portion
- resin
- carrier
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000011347 resin Substances 0.000 claims description 151
- 229920005989 resin Polymers 0.000 claims description 151
- 239000010410 layer Substances 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 42
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000004020 conductor Substances 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
1 モジュール基板(基板)
2 第2の電極
5 第2の回路部品
10 接着剤層
11 開口部
20 樹脂層
21 凹部
22 中空キャビティ
23,24 第1の電極
25,26 第1の回路部品
31 樹脂ブロック
32 離型剤
33 樹脂ブロック(フッ素樹脂製)
34 接着剤
35 金属ブロック
36 凸部
Claims (6)
- 上面に、中空形成用凸部が形成されると共に、前記中空形成用凸部以外の領域に第1の電極が形成され、当該第1の電極に第1の回路部品が実装されたキャリアを用意する第1の工程と、
前記中空形成用凸部及び前記第1の回路部品を被覆するように、前記キャリア上に樹脂層を形成し、当該樹脂層を硬化させる第2の工程と、
硬化した前記樹脂層から前記中空形成用凸部と一体に前記キャリアを剥離することにより、前記中空形成用凸部によって前記樹脂層の下面側に凹部を形成すると共に、前記樹脂層に前記第1の電極及び第1の回路部品を転写する第3の工程と、
上面に第2の電極が形成され、当該第2の電極上に第2の回路部品が実装された基板を用意する第4の工程と、
前記樹脂層を未硬化状態の接着剤層を介して前記基板の上面に接合し、前記凹部の中に前記第2の回路部品を収納する第5の工程と、を備える部品内蔵モジュールの製造方法。 - 前記第1の工程において、前記中空形成用凸部は未硬化状態の樹脂ブロックであって、
前記第2の工程において、前記樹脂層と共に当該樹脂ブロックを硬化させることを特徴とする請求項1に記載の部品内蔵モジュールの製造方法。 - 前記第1の工程において、前記中空形成用凸部は硬化物であって、当該硬化物は接着剤により前記キャリアに固定されていることを特徴とする請求項1に記載の部品内蔵モジュールの製造方法。
- 前記第1の工程において、前記中空形成用凸部は前記キャリアと一体に形成されていることを特徴とする請求項1に記載の部品内蔵モジュールの製造方法。
- 前記第2の工程の前に、前記中空形成用凸部の表面に離型処理が施されていることを特徴とする請求項1ないし4のいずれか1項に記載の部品内蔵モジュールの製造方法。
- 前記中空形成用凸部は、その頂部から底部に向かって拡径するテーパ状であることを特徴とする請求項1ないし5のいずれか1項に記載の部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289688A JP5200870B2 (ja) | 2008-11-12 | 2008-11-12 | 部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289688A JP5200870B2 (ja) | 2008-11-12 | 2008-11-12 | 部品内蔵モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118436A JP2010118436A (ja) | 2010-05-27 |
JP5200870B2 true JP5200870B2 (ja) | 2013-06-05 |
Family
ID=42305937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008289688A Expired - Fee Related JP5200870B2 (ja) | 2008-11-12 | 2008-11-12 | 部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5200870B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5577859B2 (ja) * | 2010-06-04 | 2014-08-27 | 株式会社デンソー | 電子装置の製造方法 |
WO2014185218A1 (ja) * | 2013-05-16 | 2014-11-20 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
JP5768864B2 (ja) * | 2013-11-20 | 2015-08-26 | 株式会社デンソー | 電子装置の製造方法 |
US20150206812A1 (en) * | 2014-01-23 | 2015-07-23 | Qualcomm Incorporated | Substrate and method of forming the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0368757A (ja) * | 1989-08-09 | 1991-03-25 | Fuji Electric Co Ltd | 光学センサの製造方法 |
JP3547423B2 (ja) * | 2000-12-27 | 2004-07-28 | 松下電器産業株式会社 | 部品内蔵モジュール及びその製造方法 |
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP4369728B2 (ja) * | 2003-11-12 | 2009-11-25 | 大日本印刷株式会社 | 電子装置の製造方法 |
JP2005268297A (ja) * | 2004-03-16 | 2005-09-29 | Hitachi Media Electoronics Co Ltd | 高周波デバイスおよびその製造方法 |
JP2006339365A (ja) * | 2005-06-01 | 2006-12-14 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 |
-
2008
- 2008-11-12 JP JP2008289688A patent/JP5200870B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010118436A (ja) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
JP2016136615A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP4992310B2 (ja) | 積層基板の製造方法 | |
JP5610105B1 (ja) | 電子部品内蔵モジュール | |
US7678612B2 (en) | Method of manufacturing semiconductor device | |
JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
KR101522780B1 (ko) | 전자부품 내장 인쇄회로기판 및 그 제조방법 | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
JP2008300819A (ja) | プリント基板およびその製造方法 | |
WO2010095210A1 (ja) | 部品内蔵モジュールの製造方法 | |
JP2009158641A (ja) | 部品内蔵モジュールの製造方法 | |
JP5671857B2 (ja) | 埋め込み部品具有配線板の製造方法 | |
JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
WO2018096830A1 (ja) | 電子部品及びその製造方法 | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
JP2010010313A (ja) | 部品内蔵基板の製造方法 | |
US11004759B2 (en) | Electronic component and method for manufacturing the same | |
KR101184784B1 (ko) | 전자부품 내장기판 제조방법 및 전자부품 내장기판 | |
JP5003528B2 (ja) | 電子部品モジュールの製造方法 | |
JP2007096182A (ja) | プリント配線板、その製造方法、およびプリント配線板を内蔵した電子機器 | |
KR20150136653A (ko) | 회로기판 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5200870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |