KR20150136653A - 회로기판 및 제조방법 - Google Patents

Abstract

본 발명에 따른 범프는 베이스와, 상기 베이스 상부에 제작된 돌출부로 구성된다. 여기서, 본 발명에 따른 범프를 구성하는 베이스는 절연층 속으로 들어가 묻혀 있는 형태를 취하는 것을 특징으로 한다. 본 발명은 미세패턴의 디자인 룰이 적용된 베이스 위에 돌기형태의 돌출부를 추가로 형성함으로써, 플립칩 실장 시에 솔더를 통한 칩단자와 결속력을 증가하는 특징이 있다.

Description

회로기판 및 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}

본 발명은 회로기판 및 제조기술에 관한 것으로서, 특히 기판에 미세 피치의 회로를 형성함과 동시에 솔더와의 접촉 표면적을 극대화함으로써 칩 단자와의 결속력을 강화할 수 있는 범프 구조 및 제조기술에 관한 것이다.

전자부품의 소형화와 경량화가 지속적으로 요구됨에 따라, 회로기판의 회로가 고집적화하고 이에 따라 회로 피치 간격이 미세화하고 있다.

기판에 동박을 피복하고 회로패턴이 전사된 식각마스크를 동박 위에 올려놓고 식각을 진행함으로써 회로를 형성하는 서브트랙티브 공정(subractive process)의 경우, 등방성 식각 특성으로 인해 수평방향으로의 피치 간격이 넓어져서 회로 패턴을 미세화하는데 어려움이 있다.

회로패턴 미세화의 또 다른 측면으로서, 가사 진보된 기술을 적용하여 회로의 피치 간격을 미세화한다 하더라도, 범프의 폭이 매우 좁아서 솔더(solder)를 통한 접합을 형성할 충분한 표면적을 제공하지 못하는 문제가 발생한다.

본 발명의 제1 목적은 미세 피치(fine pitch)의 디자인 룰이 적용되는 범프 구조 및 제조기술을 제공하는데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 미세 피치(fine pitch)의 디자인 룰이 적용되는 회로기판에 솔더 접합력이 우수한 범프를 제조하는 기술 및 범프구조를 제공하는데 있다.

상기 제1 목적을 달성하기 위하여, 본 발명에 따른 범프는 베이스와, 상기 베이스 상부에 제작된 돌출부로 구성된다. 여기서, 본 발명에 따른 범프를 구성하는 베이스는 절연층 속으로 들어가 묻혀 있는 형태를 취하는 것을 특징으로 하며, 베이스와 돌출부 사이의 상대적 크기의 대소에는 제한이 없다.

상기 제2 목적을 달성하기 위하여, 본 발명은 미세패턴의 디자인 룰이 적용된 베이스 위에 돌기형태의 돌출부를 추가로 형성함으로써, 플립칩 실장 시에 솔더를 통한 칩단자와 결속력을 증가하는 특징이 있다.

본 발명은 종래기술과 달리, 식각을 통해 동박회로 패턴을 형성하는 대신에, 회로패턴이 전사된 도금마스크를 얹고 동도금을 진행해서 범프 베이스를 형성한 후, 절연층을 적층 라미네이션 하므로, 미세 피치의 범프 베이스를 절연층 안 쪽으로 묻히는 형태로 형성한다. 또한, 본 발명은 범프 베이스 위에 추가로 범프 돌출부를 제작함으로써 솔더와 결속되는 표면적을 증대시킬 수 있다.

도1a 내지 도1k는 본 발명에 따른 회로기판 제조방법을 나타낸 도면.

본 발명에 따른 범프는 베이스와 돌출부로 구성됨을 특징으로 한다. 본 발명에 따른 베이스는 절연층 속으로 들어가 묻혀 있는 형태의 구성을 하는 것을 특징으로 한다. 본 발명은 미세패턴의 범프 위에 돌기형태의 범프를 추가로 형성함으로써 플립칩 실장 시에 솔더를 통한 칩단자와 결속력을 증가하는 특징이 있다.

본 발명은 제1 도금마스크를 동박 위에 피복하고, 동도금을 실시하여 범프 베이스를 형성하고, 제1 도금마스크를 박리 제거하고나서, 상기 동박 표면에 형성된 범프 베이스 위에 절연층과 동박을 차례로 적층하고 라미네이션 함으로써, 상기 범프 베이스의 일 표면과 측면이 상기 절연층 속에 매립되도록 한다.

이어서, 제2 도금마스크를 표면에 피복하고, 동도금을 실시하여 동도금층을 상기 범프 베이스 위에 형성하고나서, 소프트에칭을 실시해서 노출된 동박을 식각 제거함으로써, 범프 베이스 위에 범프 돌출부를 형성하게 된다.

본 발명은 칩실장을 하기 위한 범프를 구비한 회로기판으로서, 상기 범프는 일 표면과 측면이 제1 절연층에 매립된 범프 베이스 및 상기 범프 베이스의 노출 표면 위에 형성된 범프 돌출부를 포함하는 것을 특징으로 하는 회로기판을 제공한다.

본 발명의 양호한 실시예로서, 칩실장을 위한 범프를 구비한 회로기판을 제조하는 방법에 있어서, (a) 제1 동박 위에 제1 도금마스크를 피복하고, 제1 동도금을 실시하여 범프 베이스와 동박회로를 포함한 제1 동도금층을 형성하는 단계; (b) 제1 도금마스크를 박리 제거하는 단계; (c) 제1 동도금층이 형성된 제1 동박 전면에 제1 절연층과 제1 동박을 차례로 적층하고 프레스하여 라미네이션 함으로써, 상기 제1 동도금층의 일 표면과 측면이 상기 제1 절연층 속에 매립되도록 하는 단계; (d) 상기 제1 동도금층이 형성된 제1 동박의 반대편 전면에 제2 도금마스크를 피복하고, 제2 동도금을 실시하여 범프 돌출부를 상기 범프 베이스 위에 형성하는 단계; 및 (e) 소프트에칭을 실시해서 표면이 노출된 제1 동박을 식각 제거함으로써, 범프 베이스와, 그 위에 범프 돌출부로 구성된 범프를 분리하여 형성하는 단계를 포함하는 회로기판 제조방법을 제공한다.

이하, 첨부도면 도1a 내지 도1k을 참조하여 본 발명에 따른 회로기판 제조방법의 양호한 실시예를 상세히 설명한다.

본 발명은 코어 절연층 양면 각각에 캐리어 동박과 베이스 동박이 차례로 피복된 자재를 시작재료로 하는 것을 특징으로 한다. 도1a를 참조하면, 제1 절연층(10c)을 사이에 두고 양 표면에 차례로 캐리어 동박(10b, 10d)과 베이스 동박(10a, 10e)이 피복되어 있다.

코어 절연층(10c)으로서 프리프레그(PREPREG) 또는 섬유질이 함침된 에폭시 수지 계열의 절연재를 사용할 수 있다.

캐리어 동박(10b, 10d)과 베이스 동박(10a, 10e) 사이에는 유기체층(도시생략) 또는 접착층이 도포되어 있어서, 평소에는 캐리어 동박(10b, 10d)과 베이스 동박(10a, 10e)을 접착시켜 주고 있다가, 약간의 물리적 힘이 인가되면 캐리어 동박(10b, 10d)으로부터 베이스 동박(10a, 10e)을 벗겨내어 분리하도록 한다.

도1b를 참조하면, 양면에 도금마스크(20)를 형성한다. 도금마스크(20)는 종래기술에 따라 드라이필름(D/F) 등을 피복한 후, 사진, 현상, 식각 등 일련의 이미지 공정(image process)을 진행해서 패턴을 전사하여 제작한다.

도1c를 참조하면, 도금마스크(20)가 피복된 상태에서 제1 동도금을 실시하여, 베이스 동박(10a, 10e) 위에 회로동박(30)과 범프 베이스(30')를 형성한다. 도1d를 참조하면, 도금마스크(20)를 박리하여 제거한다.

도1e를 참조하면, 양면에 제1 절연층(40)과 제1 동박(50)을 적층하고 고온 고압으로 프레스 하여 라미네이션을 진행한다. 도1e 단계에서 라미네이션을 진행함으로써, 회로동박(30) 및 범프 베이스(30')의 일 표면과 측면이 상기 제1 절연층(40) 속에 매립되게 된다. 도1f를 참조하면, 비아홀(60)을 가공하여 내부의 제1 동도금층 회로동박(30) 표면을 노출한다.

그리고 나면, 캐리어 동박(10b, 10d)을 베이스 동박(10a, 10e)으로부터 서로 박리되도록 벗겨내어 도1f의 구조물을 캐리어 동박(10b)/코어 절연층(10b)/캐리어 동박(10c)과 상하 두 개 구조물로 분리한다.

도1g를 참조하면, 상부의 구조물은 베이스 동박(10a) 위에 회로동박(30)과 범프 베이스(30')가 형성되어 있으며, 그 위에 비아홀(60)이 형성된 제1 절연층(40)이 라미네이션 되어 있다. 제1 절연층(40)의 상부에는 제1 동박(50)이 피복되어 있다.

또한, 도1g의 하부 구조물은 아래에 회로동박(30)과 범프 베이스(30')가 형성되어 있으며, 그 아래에 비아홀(60)이 형성된 제1 절연층(40)이 라미네이션 되어 있다. 제1 절연층(40)의 하부에는 제1 동박(50)이 피복되어 있다.

도1g 이후의 도면은 상부 구조물에 대해서만 도시되으며, 하부 구조물에 대한 도시는 생략되어 있음에 유의한다.

도1h를 참조하면, 구조물의 양면에 도금마스크를(70)를 형성하고 제2 동도금을 실시하여, 제2 동도금층(80)을 형성한다. 도금마스크(70)는 종래기술에 따라 드라이필름 등을 피복한 후, 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 패턴을 전사하여 제작한다.

이어서, 도금마스크(70)를 박리 제거한다. 도1i를 참조하면, 구조물의 하부면의 범프 베이스(30') 위에는 베이스 동박(10a)과 제2 동도금층(80)이 피복되어 있으며, 구조물의 상부면의 제1 동박(50) 위에는 제2 동도금층(80)이 도포되어 있다.

이어서, 소프트에칭을 진행하면 노출된 동박표면이 약간 식각 제거된다. 도1j를 참조하면, 소프트에칭 과정에서 제1 동박(50)과 베이스 동박(20a)의 노출면이 식각 제거되어, 상부면과 하부면에 각각 회로가 형성된다.

도1j를 다시 참조하면, 구조물의 하부면은 범프 베이스(30')가 제1 절연층(40) 속으로 매립된 형태의 동박회로를 구현하고 있으며, 범프 베이스(30')는 미세 피치의 디자인 룰이 적용된 회로이다.

본 발명의 특이점은, 제1 동도금으로 형성된 범프 베이스(30') 위에, 다시 제2 동도금으로 형성된 범프 돌출부(80')가 형성되어 있는 점이다. 보다 정확하게는, 제1 동도금으로 형성된 범프 베이스(30') 위에, 베이스 동박(10a)과 제2 동도금으로 구성된 범프 돌출부(80')가 형성되어 있다.

미세 디자인 룰이 적용된 범프 베이스(30')는 절연층(40) 속에 묻혀 있으며, 그 위에 형성된 범프 돌출부(80')는 높낮이 단차를 구비하고 있으므로, 솔더를 이용하여 칩 단자와 연결할 때에, 솔더가 범프의 상부표면 및 양 측면에 모두 접속되므로 결속력을 배가할 수 있게 되는 것이다.

도1k를 참조하면, 구조물의 양면에 솔더레지스트(90)를 프린트하고 선택적으로 개구한다. 마지막으로, 도1k의 범프와 칩단자(도시생략)를 솔더를 사용해서 접속한다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

본 발명은 종래기술과 달리, 동박을 식각함으로써 회로패턴을 형성하는 대신에 동도금을 통해 절연층 안 쪽으로 묻히는 형태로 회로를 형성하므로 미세 패턴으로 회로를 형성하는 장점이 있다. 동시에, 본 발명은 플립칩 실장이 필요한 부분에는 동박패드 위에 추가로 돌출된 형태의 범프를 형성하므로, 솔더가 범프의 상부면뿐 아니라 측면을 통해서도 칩단자와 결속되므로, 칩단자와 패드 사이의 결속력을 배가할 수 있는 장점이 있다.

10a, 10d : 베이스 동박
10b, 10e : 캐리어 동박
10c : 코어 절연층
30 : 제1 동도금을 통해 제작된 동박
30' : 제1 동도금을 통해 제작된 범프 베이스
40 : 제1 절연층
80 : 제2 동도금을 통해 제작된 동박
80' : 제2 동도금을 통해 제작된 범프돌출부
90 : 솔더레지스트

Claims (4)

1. 칩실장을 위한 범프를 구비한 회로기판을 제조하는 방법에 있어서,
   (a) 제1 동박 위에 제1 도금마스크를 피복하고, 제1 동도금을 실시하여 범프 베이스와 동박회로를 포함한 제1 동도금층을 형성하는 단계;
   (b) 제1 도금마스크를 박리 제거하는 단계;
   (c) 제1 동도금층이 형성된 제1 동박 전면에 제1 절연층과 제1 동박을 차례로 적층하고 프레스하여 라미네이션 함으로써, 상기 제1 동도금층의 일 표면과 측면이 상기 제1 절연층 속에 매립되도록 하는 단계;
   (d) 상기 제1 동도금층이 형성된 제1 동박의 반대편 전면에 제2 도금마스크를 피복하고, 제2 동도금을 실시하여 범프 돌출부를 상기 범프 베이스 위에 형성하는 단계; 및
   (e) 소프트에칭을 실시해서 표면이 노출된 제1 동박을 식각 제거함으로써, 범프 베이스와 그 위에 범프 돌출부로 구성된 범프를 분리하여 형성하는 단계
   를 포함하는 회로기판 제조방법.
2. 제1항에 있어서, 상기 단계 (a)의 제1 동박은 코어 절연층 양면에 캐리어 동박과 베이스 동박이 차례로 피복되어 있고, 상기 캐리어 동박과 베이스 동박 사이에는 유기체층 또는 접착층이 게재되어 있어 약간의 물리적인 힘을 인가한 경우 캐리어 동박과 베이스 동박을 분리할 수 있도록 형성된 코어기판의 베이스 동박인 것을 특징으로 하는 회로기판 제조방법.
3. 제2항에 있어서, 상기 단계 (c)에 후속하여,
   (c1) 제1 동박과 제1 절연층을 식각함으로써, 상기 제1 동도금층 일 표면이 노출되도록 비아홀을 형성하는 단계; 및
   (c2) 상기 캐리어 동박과 베이스 동박 사이에 물리적 힘을 인가하여 상기 단계 (c1)의 구조물을 중간의 코어와 상하 2개의 구조물로 분리하여, 상기 제1 동도금층 위의 베이스 동박을 노출하는 단계
   를 포함하는 회로기판 제조방법.
4. 칩실장을 하기 위한 범프를 구비한 회로기판으로서, 상기 범프는
   일 표면과 측면이 제1 절연층에 매립된 범프 베이스; 및
   기 범프 베이스의 노출 표면 위에 형성된 범프 돌출부
   를 포함하는 것을 특징으로 하는 회로기판.
   

Images