TWI565381B - 具有電子元件之基板結構與製造具有電子元件之基板結構之方法 - Google Patents

具有電子元件之基板結構與製造具有電子元件之基板結構之方法 Download PDF

Info

Publication number
TWI565381B
TWI565381B TW102124537A TW102124537A TWI565381B TW I565381 B TWI565381 B TW I565381B TW 102124537 A TW102124537 A TW 102124537A TW 102124537 A TW102124537 A TW 102124537A TW I565381 B TWI565381 B TW I565381B
Authority
TW
Taiwan
Prior art keywords
electronic component
substrate
circuit pattern
electronic components
treatment layer
Prior art date
Application number
TW102124537A
Other languages
English (en)
Other versions
TW201417661A (zh
Inventor
李在洙
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201417661A publication Critical patent/TW201417661A/zh
Application granted granted Critical
Publication of TWI565381B publication Critical patent/TWI565381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

具有電子元件之基板結構與製造具有電子元件之基板結構 之方法
本發明是有關於一種具有電子元件之基板結構以及一種製造一具有電子元件之基板結構的方法。
近期，由於微型化及縮減電子裝置之趨勢加速，製造一多層基板及嵌入各種電子元件於基板中的技術係已提出。
此時，嵌入基板中之電子元件係為被動元件或主動元件，被動元件例如是電感及電容，主動元件例如是積體電路(IC)晶片。
同時，數種產品也已經發表出來，在此些產品中，數個電子元件係表面黏著於基板的一表面上，且嵌入基板內，嵌入之電子元件與表面黏著之電子元件係彼此電性連接。
如以一例子來說，專利文件1係揭露一結構，其中之一固定於一基板之一表面上之半導體晶片與嵌入基板內之一半導體晶片係利用數個孔(vias)與寫入多於一層的圖案來相互連 接。
然而，在包括專利文件1等之數個傳統結構中，既然固定於基板之表面上之電子元件及嵌入基板中之電子元件係藉由一孔等連接，在互連之電子元件之間的一電流移動路徑係增加，因而增加了內電阻、引發在互連的電子元件之間的訊號傳送的損失，且因形成一孔等之製程需求來連接電子元件，使得製程之簡化及可靠度係有所限制。
[習知技藝文件] [專利文件]
專利文件1：早期公開之韓國專利第2005-0031364號
本發明係為了克服上述之問題而發明，因此本發明的目的係提供一種具有電子元件之基板結構，其可降低內電阻與訊號損失率，並簡化製程。
再者，本發明之另一目的係提供一種製造一具有電子元件之基板結構的方法，其可降低內電阻與訊號損失率，並簡化製程。
根據本發明之一方面來達成目的，一種具有電子元件之基板結構係提供，包括：一基板，具有一個表面、另一表面及一腔，另一表面相對於該個表面，腔藉由貫穿該個表面及另一表面間來形成；一第一電路圖案及一第二電路圖案，提供於基板之該個表面上；一第一電子元件，插入腔內且具有一第一端，第 一端形成於一表面上；一填料，用於填充腔與第一電子元件間之一空間；一平板端，形成於第一電子元件之第一端內；以及一第二電子元件，固定於基板之該個表面上且具有一第二端，第二端電性連接於平板端。
此時，平板端與第二端可藉由焊接來彼此直接地接觸。
再者，平板端與第二電路圖案具有相同之高度，且第二端可藉由焊接來直接地接觸平板端與第二電路圖案。
再者，具有電子元件之基板結構可更包括一絕緣部，用以覆蓋第一電路圖案。
再者，具有電子元件之基板結構可更包括一成型部，填充於第二電子元件及基板間之一區域內。
再者，具有電子元件之基板結構可更包括一第三電路圖案及一第四電路圖案之至少一者，提供於基板之另一表面上。
再者，填料可為塞孔油墨。
根據本發明之另一方面來達成目的，一種製造具有電子元件之基板結構之方法係提供，包括數個步驟：提供一具有一個表面、另一表面及一腔之基板，另一表面係相對於個表面，腔係藉由貫穿該個表面及另一表面間來形成；貼附一分離膜於基板之該個表面；在插入一具有一第一端之第一電子元件於腔內之一表面上來貼附第一電子元件於分離膜後，藉由填充一填料於腔 與第一電子元件間之一空間來固定第一電子元件；於固定第一電子元件後，移除分離膜；從分離膜移除處形成一第一電路圖案及一第二電路圖案於基板之該個表面上；從分離膜移除處形成一平板端於第一端之一表面上；以及固定一第二電子元件，使得具有位於至少一表面上之至少一第二端的第二電子元件的第二端係電性連接於平板端。
此時，固定第二電子元件之步驟可執行，使得平板端與第二端係藉由焊接彼此直接地接觸。
再者，形成第一電路圖案與第二電路圖案之步驟以及形成平板端之步驟可在相同製程中執行，使得平板端與第二電路圖案具有相同的高度，且固定第二電子元件之步驟可執行，使得第二端係藉由焊接來直接地接觸平板端與第二電路圖案。
再者，製造具有電子元件之基板結構之方法可更包括藉由填充一絕緣樹脂於第二電子元件與基板間來形成一成型部之步驟。
再者，填料可為塞孔油墨。
根據本發明之再另一方面來達成目的，一種具有電子元件之基板結構係提供，包括：一基板，具有一個表面、另一表面及一腔，另一表面相對於該個表面，腔藉由貫穿該個表面及另一表面間來形成；一第一電路圖案及一第二電路圖案，提供於基板之該個表面上；一第一電子元件，其一部份係插入腔內且其剩餘部分係突出於腔外，且具有一第一端，第一端形成於一表面 上；一填料，用於填充腔與第一電子元件間之一空間；一第一表面處理層，提供於第一電子元件之第一端之一上表面上；以及一第二電子元件，固定於基板之該個表面上且具有一第二端，第二端電性連接於第一表面處理層。
此時，第一電子元件之一表面可與第二電路圖案之一上表面位在相同水平面上。
再者，第一表面處理層與第二端可藉由焊接來彼此直接地接觸。
再者，具有電子元件之基板結構可更包括一第二表面處理層，提供於第二電路圖案之上表面上，且第二端可藉由焊接直接地接觸第一表面處理層與第二電路圖案。
再者，具有電子元件之基板結構可更包括一第三表面處理層，提供於第二端之一下表面上，且第三表面處理層可藉由焊接直接地接觸第一表面處理層。
根據本發明之再另一方面來達成目的，一種製造具有電子元件之基板結構之方法係提供，包括數個步驟：提供一具有一個表面、另一表面、一種子層及一腔之基板，另一表面係相對於該個表面，種子層係以一導電材料製成於該個表面上，腔係藉由貫穿種子層之一上表面及另一表面間來形成；貼附一分離膜於種子層之上表面；在插入一具有一第一端之第一電子元件於腔內之一表面上來貼附第一電子元件於分離膜後，藉由填充一填料於腔與第一電子元件間之一空間來固定第一電子元件；於固定第 一電子元件後，移除分離膜；從分離膜移除處藉由貫穿種子層來形成一第一電路圖案及一第二電路圖案；從分離膜移除處形成一第一表面處理層於第一端之一表面上；以及固定一第二電子元件，使得具有位於至少一表面上之至少一第二端的第二電子元件的第二端係電性連接於第一表面處理層。
此時，固定第二電子元件之步驟可執行，使得第一表面處理層與第二端係藉由焊接彼此直接地接觸。
再者，製造具有電子元件之基板結構之方法可更包括形成一第二表面處理層於第二電路圖案之一上表面上之步驟，其中第一表面處理層及第二表面處理層之數個上表面可位於相同之水平面上，且固定第二電子元件之步驟可執行，使得第一表面處理層及第二表面處理層係藉由焊接直接地接觸第二端。
再者，電子元件之基板結構之方法可更包括形成一第三表面處理層於第二端之一下表面上之步驟，且固定第二電子元件之步驟可執行，使得第三表面處理層係藉由焊接直接地接觸第一表面處理層。
此時，第一表面處理層可為一金基之硫化氟(SF)塗佈層。為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200‧‧‧具有電子元件之基板結構
110‧‧‧基板
111‧‧‧腔
120‧‧‧第一電子元件
121‧‧‧第一端
130‧‧‧填料
141、241‧‧‧第一電路圖案
142、242‧‧‧第二電路圖案
143‧‧‧第三電路圖案
144‧‧‧第四電路圖案
145‧‧‧平板端
150‧‧‧絕緣部
160‧‧‧第二電子元件
161‧‧‧第二端
170、270‧‧‧焊料
180‧‧‧成型部
240S‧‧‧種子層
291‧‧‧第一表面處理層
292‧‧‧第二表面處理層
293‧‧‧第三表面處理層
DF‧‧‧分離膜
本廣義發明概念(general inventive concept)之此些及/或其他方面與優點，將從下述的實施例的說明與其相關之所附 圖式來更清楚且容易了解。
第1圖繪示根據本發明一實施例之具有電子元件之基板結構的剖面圖；第2A至2F圖繪示根據本發明一實施例之製造具有電子元件之基板結構的方法之製程剖面圖；第3圖繪示根據本發明另一實施例之具有電子元件之基板結構的剖面圖；以及第4A至4G圖繪示根據本發明另一實施例之製造具有電子元件之基板結構的方法之製程剖面圖。
本發明與完成其之方法的優點及特點將藉由參照下述之實施例與所附之圖式來更為清楚。然而，本發明並未限於下述揭露之實施例且可以各種形式實施。對於此領域中之技術人員來說，實施例僅係提供來用於完成本發明之揭露，且用於完整地表示出本發明之範圍。在整個說明書中，相同之參考號碼係意指相同的元件。
此處使用之名稱係提供來解釋實施例，而非用以限制本發明。在整個說明書中，除非內容清楚地指出係採用其他方式，否則單數形式係包括複數形式。除了上述所提及的元件、步驟、操作及/或裝置之外，此處使用之名稱「包括(comprises)」及/或「包括(comprising)」未排除另一元件、步驟、操作及/或裝置之存在與增加。
為了讓說明簡化及清楚，圖式係繪示了構造的廣義方式，且已知之特點與技術的說明及細節可能會省略，以避免對所述本發明之實施例的說明有不必要地混淆。此外，圖式中之元件並非一定依照比例繪製。舉例來說，圖式中部分之元件的尺寸可能相對於其他元件增大，以有助於了解本發明之實施例。在不同圖式中之相同的參考號碼係表示相同的元件。
若有名稱「第一」、「第二」、「第三」、「第四」、及相似的名稱在說明中與專利申請範圍內，名稱「第一」、「第二」、「第三」、「第四」、及相似的名稱係用於分辨出相似之數個元件，且並非一定用於描述特定順序或時間次序。可理解的是，以此方式使用之名稱係在適當的情況下可交換的，使得此處所述之本發明之實施例例如是能夠按照以此處所述或其它之順序之外的順序操作。同樣地，如果一方法於此處所述時係包括一連串之步驟，於此所呈現的此些步驟的順序並非一定係此些步驟可執行的唯一順序，且某些所述之步驟可能可以省略，及/或某些未於此處所述的其它步驟可能可加入至此方法。再者，名稱「包括(comprise)」、「包含(include)」、「具有(have)」、與其任何的變化型係意指非排除之含括(non-exclusive inclusion)，使得包括數個元件之製程、方法、物品、或設備並非一定限定為該些元件，但可包括其他未明確地列出之元件或對此製程、方法、物品、或設備來說為固有的元件。
若有名稱「左」、「右」、「前」、「後」、「頂部」、「底 部」、「上」、「下」、及類似之名稱在說明中與專利申請範圍內，名稱「左」、「右」、「前」、「後」、「頂部」、「底部」、「上」、「下」、及類似之名稱係用以說明之目的，且並非一定用於描述永久之相對位置。可理解的是，以此方式使用之名稱係在適當的情況下可交換的，使得此處所述之本發明之實施例能夠以此處所述或其他之方向以外的方向操作。此處所使用之名稱「耦接(coupled)」係定義為直接或非直接以電性或非電性方式連接。在此所述之數個物體彼此「相鄰(adjacent to)」可隨著使用此詞句之內容來適當的為實體上彼此接觸、彼此接近、或彼此在相同概略範圍或面積。於此出現之詞句「於一實施例中」並非一定全部意指相同之實施例。
下文中，本發明之構造與操作效益將參照所附之圖式詳細地說明。
第1圖繪示根據本發明一實施例之具有電子元件之基板結構100的剖面圖。
請參照第1圖，根據本發明一實施例之具有電子元件的基板結構100可包括基板110、第一電路圖案141、第二電路圖案142、第一電子元件120、第二電子元件160、平板端145、及填料130。
首先，基板110可利用一般之絕緣材料來形成為一板形。
此時，基板110可以一金屬材料製成，且一絕緣層 可提供於基板110之一表面上。
再者，根據本發明一實施例，基板110可在具有電子元件之基板結構100內扮演一共同核心層之角色。
同時，一腔111可形成於基板110之一區域內，以貫穿基板110之一上表面與一下表面，且第一電子元件120可嵌入腔111中。
再者，一電路圖案可形成於基板110的一表面或兩個表面上，電路圖案係以一可導電材料製成。為了便於說明，在本說明書中，形成於基板110之上表面上的電路圖案係為第一電路圖案141及第二電路圖案142，且形成於基板110之下表面上的電路圖案係為第三電路圖案143及第四電路圖案144。
如上所述，第一電子元件120可嵌入基板110之腔111內。
同時，第一電子元件120可為各種主動元件、被動元件等。在本說明書所附的圖式中，第一電子元件120係以為一被動元件來繪示成為一例子，特別是為一積層陶瓷電容(MLCC)之電容。
第一端121可提供於第一電子元件120之一外表面上，以與外界進行收發(transceive)一電流或一訊號。
如第1圖中所示，在嵌入第一電子元件120於腔111內中，第一電子元件120可嵌入腔111內，使得第一電子元件120之一表面與基板110之一個表面係位於同樣的水平面上。
同時，填料130係填充於腔111與第一電子元件120之間的一空間中，以穩定地固定第一電子元件120於腔111內。
此時，填料130可為塞孔油墨(plug ink)。
再者，平板端145可形成於第一電子元件120之第一端121內。
平板端145可在形成上述之第一電路圖案141與第二電路圖案142之製程中一起形成。
再者，平板端145可在與第二電路圖案142相同之高度處形成。
接著，第二電子元件160亦可為各種主動元件、被動元件等。在本說明書所附之圖式中，第二電子元件160係以為一主動元件來繪示成為一例子，主動元件例如是一主動晶片(active die)或一IC晶片。
數個外部連接端可提供於主動元件之一表面上，且外部連接端將在本說明書中意指為第二端161。
同時，上述第一電子元件120之平板端145可直接地連接於第二電子元件160之第二端161。
此時，平板端145與第二端161可藉由焊料(solder)170來彼此直接地接觸。
也就是說，一迴焊製程(reflow process)可在製造第二端161與平板端145時執行，第二端161與平板端145係在一狀態下彼此相鄰，在此狀態中，防焊膜(solder resist)係提供於 第二端161與平板端145之至少一者上，以同時實體上耦接且電性導通第二端161與平板端145。
再者，在一些情況中，第二電子元件160需電性連接於第二電路圖案142與第一電子元件120等。根據本發明一實施例中之具有電子元件之基板結構100中，既然平板端145及第二電路圖案142可形成在相同高度處，第二端161可耦接於第二電路圖案142與平板端145。
因此，數個形成在不同層之電子元件可直接地彼此連接且此些電子元件之間的一路徑可減少，因而降低訊號損失且克服數個因內阻而產生之問題。
再者，在先前技術中，既然數個電子元件間之電性連接應可使用各種孔、導電圖案等來執行，製程之數目係增加，但在根據本發明一實施例之具有電子元件之基板結構100中係可克服此些問題。
同時，在本說明書與圖式中，形成在基板110之該個表面上的電路圖案係分為第一電路圖案141及第二電路圖案142。第二電路圖案142意指直接接觸第二電子元件160之第二端161之一圖案，且第一電路圖案141意指未直接接觸第二電子元件160之第二端161之一圖案，並於一些情況中係意指應用有一絕緣部150來確保絕緣之一圖案。
然而，此僅為用以便於說明與了解的分類，且應不可詮釋為限制本發明之範圍。
同時，一成型部180可更進一步的提供，以在一狀態中保護第二電子元件160與耦接部分的同時穩固地提供耦接，在該狀態中，第二電子元件160之第二端161與平板端145係彼此耦接。
此時，成型部180可藉由填充絕緣樹脂於第二電子元件160與基板110間之一區域中來形成。
同時，如第1圖中所示，例如是第三電路圖案143與第四電路圖案144之各種電路圖案可提供於基板110之另一表面上，也就是基板110之下表面上。
再者，雖然未繪示出來，貫穿基板110之一貫穿孔(through hole via，THV)或一般孔可提供，以電性連接形成在基板110之該個表面上之第一電路圖案141與形成在基板110之另一表面上的第三電路圖案143。
再者，為了電性連接其他的基板結構等，一焊料球等可提供於第四電路圖案144之一表面上。
第2A至2F圖繪示根據本發明一實施例之製造具有電子元件之基板結構的方法之製程剖面圖。
下文中，根據本發明一實施例之製造具有電子元件之基板結構的方法將參照第2A至2F圖明確地說明。
首先，請參照第2A圖，一分離膜(detach film，DF)係貼附於具有腔111之基板110之一表面上，且第一電子元件120係插入腔111內，使得第一電子元件120之一表面係貼附於DF。
此時，既然DF可形成一平面，第一電子元件120之該表面可位於相同於基板110之該個表面之水平面上。
接著，例如是塞孔油墨之填料130係填充於腔111和第一電子元件120間之一區域內，以穩定地固定第一電子元件120於腔111內。
然後，請參照第2B圖，在移除DF之後，第一電路圖案141、第二電路圖案142、及平板端145係形成。
此時，第一電路圖案141、第二電路圖案142、及平板端145可藉由應用形成一導電圖案之數種方式來同時形成。
再者，當有必要時，第三電路圖案143、第四電路圖案144等可形成在基板110之另一表面上，也就是基板110之下表面上。
再者，如第2C圖中所示，在有必要時，絕緣部150可形成，以覆蓋需確保絕緣之一部分，也就是整個第一電路圖案141及第三電路圖案143與一部分之第四電路圖案144。
此時，絕緣部150可藉由從一區域或第四電路圖案144之一範圍移除一絕緣材料來形成，此區域係為第二電子元件160用來與平板端145及第二電路圖案142耦接處，第四電路圖案144之此範圍係為焊料凸塊用來在均勻地塗佈絕緣材料於基板110之整個該個表面或另一表面上且固化塗佈之材料後形成之處。
接著，請參照第2D圖，具有數個第二端161於一 底部的第二電子元件160係固定。
此時，防焊膜可應用於第二端161上。
然後，請參照第2E圖，第二電子元件160係固定，使得第二電子元件160之第二端161係藉由焊料170直接地接觸平板端145。
也就是說，藉由對齊第二電子元件160於基板110上且在一狀態中往下施壓第二電子元件160，第二端161和平板端145係實體上且電性耦接，此狀態係為在此時提供一熱風來固化防焊膜時，第二端161和平板端145面向彼此。
再者，如有必要時，部分之第二端161可以類似的方式來耦接於第二電路圖案142。
接著，請參照第2F圖，成型部180係藉由填充絕緣樹脂於第二電子元件160與基板110間的一區域來形成。
因此，藉由應用根據本發明一實施例之製造具有電子元件之基板結構110的方法，相較於需形成孔之製程、形成導電圖案之製程、及固定電子元件之製程等的傳統方法來說，既然製程可簡化，改善製程效率係有可能的。
第3圖繪示根據本發明另一實施例之具有電子元件之基板結構200的剖面圖。
請參照第3圖，根據本發明另一實施例之具有電子元件之基板結構200包括基板110、第一電路圖案241、第二電路圖案242、第一電子元件120、第二電子元件160、第一表面處理 層291、及填料130。
下文中，根據本實施例之一架構將集中說明與上述實施例不同之處，且將省略相同之說明。
根據本實施例，第一電子元件120係嵌入基板110之腔111內。第一電子元件120之一部分可插入腔111內，且其剩餘部份可突出於腔111外。
同時，例如是塞孔油墨之填料130係填充於腔111與第一電子元件120間之一區域，以穩定地固定第一電子元件120於腔111內。
再者，填料130亦可提供於第一電子元件120所突出之區域中。
此時，第一電子元件120之一表面可位在相同於第二電路圖案242之一上表面所在之水平面上。
同時，第一端121可位於第一電子元件120之該表面上，且第一端121可直接地連接於第二電子元件160之第二端161。
然而，當第一電子元件120係為一MLCC時，既然一般在MLCC之一外部電極的一表面上形成粗糙處係有所限制，MLCC可能無法在接觸其它導電材料時穩固地耦接。
因此，在根據本實施例之具有電子元件之基板結構200中，第一表面處理層291係提供於第一電子元件120之第一端121之一表面上。
此時，第一表面處理層291可為金基之硫化氟(SF)塗佈層。
再者，由於相同之理由，第二表面處理層292及第三表面處理層293可分別提供於第二電路圖案242之一上表面上與第二電子元件160之第二端161的一下表面上。
同時，焊料270可提供於第一表面處理層291與第二電子元件160之第二端161之間，或第一表面處理層291與第三表面處理層293之間，或於第二表面處理層292和第三表面處理層293之間，以讓二者間直接接觸。
第4A至4G圖繪示根據本發明另一實施例之製造具有電子元件之基板結構的方法之製程剖面圖。
下文中，根據本發明另一實施例之製造具有電子元件之基板結構的方法將參照第4A至4G圖特別地說明。
然而，根據本實施例之一架構將集中說明與上述實施例不同之處，且將省略相同之說明。
首先，請參照第4A圖，提供基板110，基板110具有一以金屬材料製成於一表面上之種子層240S與一腔111，腔係藉由貫穿種子層240S之一上表面及基板110之另一表面間來形成。
接著，分離膜(detach film，DF)係貼附於種子層240S之上表面，且第一電子元件120係插入腔111內，使得第一電子元件120之一表面貼附於DF。
此時，既然DF可形成一平面，第一電子元件120之該表面可位於相同於種子層240S之上表面的水平面上。
然後，例如是塞孔油墨之填料130係填充於腔111和第一電子元件120間之一區域內，以穩定地固定第一電子元件120於腔111內。
接著，請參照第4B圖，第一電路圖案241和第二電路圖案242係在移除DF之後藉由圖案化種子層240S來形成。
此時，第一電路圖案241和第二電路圖案242可藉由應用各種形成一導電圖案之方法來形成。
再者，在有必要時，第三電路圖案143和第四電路圖案144等可形成於基板110之另一表面上，也就是基板110之下表面上。
然後，如第4C圖中所示，絕緣部150可形成，以覆蓋需確保絕緣之一部分，也就是整個第一電路圖案241及第三電路圖案143與一部分之第四電路圖案144。
接著，請參照第4D圖，第一表面處理層291係從DF所移除處形成於第一電子元件120之第一端121之一表面上。
此時，第一表面處理層291可為金基之硫化氟(SF)塗佈層，且第二表面處理層292可提供於各第二電路圖案242之上表面上。且一第三表面處理層293可提供於每個第二電子元件160之第二端161之下表面上。
然後，請參照第4E圖，具有數個第二端161於底 部上之第二電子元件160係固定。
此時，第三表面處理層293可提供於第二端161之下表面上，且焊料膠(solder paste)可塗佈在第三表面處理層293下。
然後，請參照第4F圖，第二電子元件160係固定，使得第二電子元件160之第二端161或第三表面處理層293係藉由焊料270直接地接觸第一表面處理層291。
再者，在有必要時，一些第二端161可以類似方式耦接於第二電路圖案242。
接著，請參照第4G圖，成型部180係藉由填充一絕緣樹脂在第二電子元件160和基板110間之一區域來形成。
既然本發明係以上述之直接地連接形成在多層基板結構中之不同層上之數個電子元件的方式配置，藉由減少電子元件間之路徑來降低訊號損失及內電阻係有可能的。
再者，相較於習知技藝，藉由簡化製程來改善製程效率係有可能的。綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧具有電子元件之基板結構
110‧‧‧基板
111‧‧‧腔
120‧‧‧第一電子元件
121‧‧‧第一端
130‧‧‧填料
141‧‧‧第一電路圖案
142‧‧‧第二電路圖案
143‧‧‧第三電路圖案
144‧‧‧第四電路圖案
145‧‧‧平板端
150‧‧‧絕緣部
160‧‧‧第二電子元件
161‧‧‧第二端
170‧‧‧焊料
180‧‧‧成型部

Claims (19)

  1. 一種具有複數個電子元件之基板結構，包括：一基板，具有一個表面、另一表面及一腔，該另一表面相對於該個表面，該腔藉由貫穿該個表面及該另一表面間來形成；一第一電路圖案及一第二電路圖案，提供於該基板之該個表面上；一第一電子元件，插入該腔內且具有一第一端，該第一端形成於一表面上；一填料，用於填充該腔與該第一電子元件間之一空間；一平板端，形成於該第一電子元件之該第一端內；一第二電子元件，固定於該基板之該個表面上且具有複數個第二端；以及一成型部，填充於該第二電子元件及該基板間之一區域內，其中該些第二端之一部分電性連接於該平板端。
  2. 如申請專利範圍第1項所述之具有該些電子元件之基板結構，其中該平板端與該些第二端之該部分係藉由焊接來彼此直接地連接。
  3. 如申請專利範圍第1項所述之具有該些電子元件之基板結構，其中該平板端與該第二電路圖案具有相同之高度，且該些第二端之該部分係藉由焊接來直接地連接該平板端，該些第二端之一剩餘部分係藉由焊接來直接地連接該第二電路圖案。
  4. 如申請專利範圍第1項所述之具有該些電子元件之基板 結構，更包括：一絕緣部，用以覆蓋該第一電路圖案。
  5. 如申請專利範圍第1項所述之具有該些電子元件之基板結構，更包括：一第三電路圖案及一第四電路圖案之至少一者，提供於該基板之該另一表面上。
  6. 如申請專利範圍第1項所述之具有該些電子元件之基板結構，其中該填料係為塞孔油墨(plug ink)。
  7. 一種製造具有複數個電子元件之基板結構之方法，包括：提供一具有一個表面、另一表面及一腔之基板，該另一表面係相對於該個表面，該腔係藉由貫穿該個表面及該另一表面間來形成；貼附一分離膜於該基板之該個表面；在插入一具有一第一端之第一電子元件於該腔內之一表面上來貼附該第一電子元件於該分離膜後，藉由填充一填料於該腔與該第一電子元件間之一空間來固定該第一電子元件；於固定該第一電子元件後，移除該分離膜；從該分離膜移除處形成一第一電路圖案及一第二電路圖案於該基板之該個表面上；從該分離膜移除處形成一平板端於該第一端之一表面上；以及固定一第二電子元件，使得具有位於該第二電子元件之至少 一表面上之至少一第二端的該第二電子元件的該第二端係電性連接於該平板端。
  8. 如申請專利範圍第7項所述之製造具有該些電子元件之基板結構之方法，其中固定該第二電子元件係執行，使得該平板端與該第二端係藉由焊接彼此直接地連接。
  9. 如申請專利範圍第7項所述之製造具有該些電子元件之基板結構之方法，其中形成該第一電路圖案與該第二電路圖案以及形成該平板端係在相同製程中執行，使得該平板端與該第二電路圖案具有相同的高度，且固定該第二電子元件係執行，使得該第二端係藉由焊接來直接地連接該平板端與該第二電路圖案。
  10. 如申請專利範圍第7項所述之製造具有該些電子元件之基板結構之方法，更包括：藉由填充一絕緣樹脂於該第二電子元件與該基板間來形成一成型部。
  11. 如申請專利範圍第7項所述之製造具有該些電子元件之基板結構之方法，其中該填料係為塞孔油墨。
  12. 一種具有複數個電子元件之基板結構，包括：一基板，具有一個表面、另一表面及一腔，該另一表面相對於該個表面，該腔藉由貫穿該個表面及該另一表面間來形成；一第一電路圖案及一第二電路圖案，提供於該基板之該個表面上；一第一電子元件，其一部份係插入該腔內且其剩餘部分係突 出於該腔外，且具有一第一端，該第一端形成於一表面上；一填料，用於填充該腔與該第一電子元件間之一空間；一第一表面處理層，提供於該第一電子元件之該第一端之一上表面上；一第二電子元件，固定於該基板之該個表面上且具有複數個第二端；以及一第二表面處理層，提供於該第二電路圖案之該上表面上，其中該些第二端之一部分係藉由焊接直接地連接該第一表面處理層，且該些第二端之一剩餘部分係藉由焊接直接地連接該第二表面處理層。
  13. 如申請專利範圍第12項所述之具有該些電子元件之基板結構，其中該第一電子元件之一表面與該第二電路圖案之一上表面位在相同水平面上。
  14. 如申請專利範圍第12項所述之具有該些電子元件之基板結構，更包括：一第三表面處理層，提供於各該第二端之一下表面上，其中該第三表面處理層藉由焊接直接地接觸該第一表面處理層。
  15. 一種製造具有複數個電子元件之基板結構之方法，包括：提供一具有一個表面、另一表面、一種子層及一腔之基板，該另一表面係相對於該個表面，該種子層係以一導電材料製成於該個表面上，該腔係藉由貫穿該種子層之一上表面及該另一表面 間來形成；貼附一分離膜於該種子層之該上表面；在插入一具有一第一端之第一電子元件於該腔內之一表面上來貼附該第一電子元件於該分離膜後，藉由填充一填料於該腔與該第一電子元件間之一空間來固定該第一電子元件；於固定該第一電子元件後，移除該分離膜；從該分離膜移除處藉由貫穿該種子層來形成一第一電路圖案及一第二電路圖案；從該分離膜移除處形成一第一表面處理層於該第一端之一表面上；以及固定一第二電子元件，使得具有位於該第二電子元件之至少一表面上之至少一第二端的該第二電子元件的該第二端係電性連接於該第一表面處理層。
  16. 如申請專利範圍第15項所述之製造具有該些電子元件之基板結構之方法，其中固定該第二電子元件係執行，使得該第一表面處理層與該第二端係藉由焊接彼此直接地連接。
  17. 如申請專利範圍第15項所述之製造具有該些電子元件之基板結構之方法，更包括：形成一第二表面處理層於該第二電路圖案之一上表面上，其中該第一表面處理層及該第二表面處理層之複數個上表面係位於相同之水平面上，且固定該第二電子元件係執行，使得該第一表面處理層及該第二表面處理層係藉由焊接直接地連接該第二 端。
  18. 如申請專利範圍第15項所述之製造具有該些電子元件之基板結構之方法，更包括：形成一第三表面處理層於該第二端之一下表面上，其中固定該第二電子元件係執行，使得該第三表面處理層係藉由焊接直接地連接該第一表面處理層。
  19. 如申請專利範圍第15項所述之製造具有該些電子元件之基板結構之方法，其中該第一表面處理層係為一金基之硫化氟(SF)塗佈層。
TW102124537A 2012-10-23 2013-07-09 具有電子元件之基板結構與製造具有電子元件之基板結構之方法 TWI565381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120118028A KR101420514B1 (ko) 2012-10-23 2012-10-23 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법

Publications (2)

Publication Number Publication Date
TW201417661A TW201417661A (zh) 2014-05-01
TWI565381B true TWI565381B (zh) 2017-01-01

Family

ID=50485140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124537A TWI565381B (zh) 2012-10-23 2013-07-09 具有電子元件之基板結構與製造具有電子元件之基板結構之方法

Country Status (4)

Country Link
US (1) US9485878B2 (zh)
JP (1) JP5934154B2 (zh)
KR (1) KR101420514B1 (zh)
TW (1) TWI565381B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR102356810B1 (ko) 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2018026435A (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 部品内蔵基板
FR3062546B1 (fr) * 2017-02-01 2021-09-10 Inst Vedecom Structure de diffraction integree dans une carte de circuit imprime et procede de fabrication de celle-ci
JP7222334B2 (ja) * 2019-09-04 2023-02-15 Tdk株式会社 電子部品実装構造
CN113766731A (zh) * 2020-06-02 2021-12-07 苏州旭创科技有限公司 一种电路板组件的组装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2011187919A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JP2012044134A (ja) * 2010-08-18 2012-03-01 Samsung Electro-Mechanics Co Ltd 埋め込み回路基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
US6598780B2 (en) * 1999-12-24 2003-07-29 Denso Corporation Method of connecting circuit boards
WO2001073843A1 (fr) * 2000-03-29 2001-10-04 Rohm Co., Ltd. Dispositif semi-conducteur
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US6815126B2 (en) * 2002-04-09 2004-11-09 International Business Machines Corporation Printed wiring board with conformally plated circuit traces
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4380130B2 (ja) 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
AU2003237768A1 (en) * 2003-05-28 2005-01-21 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
JP4198566B2 (ja) 2003-09-29 2008-12-17 新光電気工業株式会社 電子部品内蔵基板の製造方法
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
KR100736635B1 (ko) * 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR100888579B1 (ko) * 2007-02-27 2009-03-12 대덕전자 주식회사 고용량 반도체 칩 내장 인쇄회로기판 제조 방법
JP2010161184A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
KR101181173B1 (ko) * 2010-10-11 2012-09-18 엘지이노텍 주식회사 방열회로기판, 그의 제조 방법 및 그를 포함하는 발열소자 패키지
KR101190920B1 (ko) * 2010-10-18 2012-10-12 하나 마이크론(주) 적층 반도체 패키지 및 그 제조 방법
JP2012164952A (ja) 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2012186440A (ja) 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349225A (ja) * 1999-03-30 2000-12-15 Ngk Spark Plug Co Ltd コンデンサ付属配線基板、配線基板、及びコンデンサ
JP2011187919A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JP2012044134A (ja) * 2010-08-18 2012-03-01 Samsung Electro-Mechanics Co Ltd 埋め込み回路基板の製造方法

Also Published As

Publication number Publication date
TW201417661A (zh) 2014-05-01
US20140111958A1 (en) 2014-04-24
JP5934154B2 (ja) 2016-06-15
KR101420514B1 (ko) 2014-07-17
KR20140051692A (ko) 2014-05-02
US9485878B2 (en) 2016-11-01
JP2014086721A (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
TWI565381B (zh) 具有電子元件之基板結構與製造具有電子元件之基板結構之方法
JP5790682B2 (ja) モジュールおよびその製造方法
TWI411073B (zh) 嵌埋被動元件之封裝基板及其製法
TWI446497B (zh) 嵌埋被動元件之封裝基板及其製法
TWI338357B (en) Chip package carrier and manufacturing method thereof
TWI566360B (zh) 晶片封裝體及封裝基底及其製造方法
JP2008258625A (ja) インターポーザおよびその製造方法ならびに電子回路パッケージ
KR20080038124A (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
US7678612B2 (en) Method of manufacturing semiconductor device
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US7452809B2 (en) Fabrication method of packaging substrate and packaging method using the packaging substrate
TWI384602B (zh) 嵌埋有感光半導體晶片之封裝基板及其製法
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
TWI446841B (zh) 埋入式元件電路板與其製作方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
TWI546931B (zh) 半導體器件的製作方法
US8062571B2 (en) Resin sealing method in stacked wiring substrate
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
TWI508197B (zh) 半導體封裝件及其製法
TW200948239A (en) A printed circuit board having an embedded component and a method thereof
KR20150136653A (ko) 회로기판 및 제조방법
TWI591788B (zh) 電子封裝件之製法
JP2012227320A (ja) 半導体装置
TWI458026B (zh) 內嵌封裝體之封裝模組及其製造方法
CN116133284A (zh) 具有内埋件的线路板及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees