JP5768864B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP5768864B2 JP5768864B2 JP2013239737A JP2013239737A JP5768864B2 JP 5768864 B2 JP5768864 B2 JP 5768864B2 JP 2013239737 A JP2013239737 A JP 2013239737A JP 2013239737 A JP2013239737 A JP 2013239737A JP 5768864 B2 JP5768864 B2 JP 5768864B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin sheet
- electronic components
- resin
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
図1は、本発明の第1実施形態に係る電子装置の概略構成を示す図であり、図1において(a)は概略断面図、(b)は概略平面図である。なお、図1(b)は図1(a)の上面図であり、封止樹脂40を透過して、その内部の構成要素を示している。
図5は、本発明の第2実施形態に係る電子装置の製造方法における位置合わせ工程を示す工程図であり、ワークを断面的に示したものである。本実施形態は、上記第1実施形態に比べて、電子部品30〜34の接続面と基板電極20との接続部の構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
図7は、本発明の第3実施形態に係る電子装置の製造方法の位置合わせ工程を示す工程図であり、ワークを断面的に示したものである。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図8は、本発明の第4実施形態に係る電子装置の製造方法の位置合わせ工程を示す工程図であり、ワークを断面的に示したものである。
図9は、本発明の第5実施形態に係る電子装置を示す概略断面図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図10は、本発明の第6実施形態に係る電子装置を示す概略断面図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図11は、本発明の第7実施形態に係る電子装置を示す概略断面図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図12は、本発明の第8実施形態に係る電子装置を示す概略断面図である。本実施形態は、上記第1実施形態の電子装置を2個重ねて一体化した構成としたものである。なお、図12では、電子装置30〜34の配置や基板10の内部配線22の配置などが、上記第1実施形態の図1とは異なるが、基本構成は同じものである。
図13は、本発明の第9実施形態に係る電子装置を示す概略断面図である。本実施形態は、上記第1実施形態の電子装置に対して、基板10の一面11側と同様に、基板10の他面12側にも、上記同様のシート部材100を用いて、電子部品30、32、33、34を搭載し、これを封止樹脂40で封止したものである。
図14は、本発明の第10実施形態に係る電子装置を示す概略断面図である。本実施形態は、上記第8実施形態と同じく、上記第1実施形態の電子装置を2個重ねて一体化した構成としたものであるが、その重ね方が相違する。
図15は、本発明の第11実施形態に係る電子装置の製造方法を示す工程図であり、図16は、図15に続く電子装置の製造方法を示す工程図であり、これら両図では、各ワークを断面的に示している。
図17は、本発明の第12実施形態に係る電子装置の製造方法の位置合わせ工程を示す工程図であり、ワークを断面的に示したものである。本実施形態では、上記第1実施形態との相違点を中心に述べることとする。
図18は、本発明の第13実施形態に係る電子装置の要部を示す概略平面図である。図18において、(a)は基板10の一面11上の基板電極20の概略平面図、(b)は(a)の基板電極20上に電子装置30を搭載した状態を示す概略平面図である。
図19は、本発明の第14実施形態に係る電子装置の製造方法の位置合わせ工程を示す工程図であり、ワークを断面的に示したものである。本実施形態は、上記第1実施形態に比べて、樹脂シート110の構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
なお、上記各実施形態では、電子部品30〜34の接続面と基板電極20との電気的接続は、はんだや導電性接着剤などの導電性接合部材50を介して行っていたが、可能ならば、これら電子部品30〜34の接続面と基板電極20とを直接接触させた状態で、固相接合などによる電気的接続を行ってもよい。
また、上記各実施形態では、電子部品は複数であったが、単数でもよく、その場合も、上記各実施形態の効果は発揮されることは、もちろんである。
11 基板の一面
12 基板の他面
20 基板電極
30 電子部品
31 電子部品
32 電子部品
33 電子部品
34 電子部品
40 封止樹脂
60 バンプ
100 シート部材
110 樹脂シート
111 樹脂シートの一方の板面
112 樹脂シートの他方の板面
113 凹み
Claims (5)
- 一面(11)上に基板電極(20)を有する基板(10)の当該一面(11)上に、電子部品(30)を搭載して前記電子部品(30〜34)と前記基板電極(20)とを電気的に接続するとともに、前記基板(10)の一面(11)上にて前記電子部品(30〜34)を封止樹脂(40)で封止してなる電子装置の製造方法において、
Bステージ状態の熱硬化性樹脂よりなる板状の樹脂シート(110)の内部に前記電子部品(30〜34)を埋め込むとともに、前記電子部品(30〜34)における前記基板電極(20)との接続面となる前記電子部品(30〜34)の一面全体を前記樹脂シート(110)の一方の板面(111)にて露出させてなるシート部材(100)と、
前記基板(10)とを用意し、
前記シート部材(100)における前記樹脂シート(110)の一方の板面(111)と前記基板(10)の一面(11)とを対向させて、前記樹脂シート(110)の一方の板面(111)にて露出する前記電子部品(30〜34)の前記接続面と、これに接続される前記基板電極(20)とを位置合わせする位置合わせ工程を行い、
続いて、前記シート部材(100)を前記基板(10)側へ押し付けることにより、前記電子部品(30〜34)の前記接続面と前記基板電極(20)とを電気的に接続するとともに、前記基板電極(20)間にて、前記樹脂シート(110)が、前記基板(10)の一面(11)側へ押し込まれるように変形し、前記基板(10)の一面(11)のうちの前記基板電極(20)の間の部位に貼り付き、前記電子部品(30〜34)の直下部分のうち前記基板電極(20)以外の部位に、変形した前記樹脂シート(110)が回り込むようにすることで、当該接続面と前記基板電極(20)との接続部を前記樹脂シート(110)で封止する封止工程を行い、
その後、前記樹脂シート(110)をその硬化温度以上に加熱して完全に硬化させ、この硬化した前記樹脂シート(110)を前記封止樹脂(40)とする硬化工程を行うことを特徴とする電子装置の製造方法。 - 前記電子部品(30〜34)の接続面および当該接続面に接続される前記基板電極(20)のいずれか一方に、当該一方からこれに接続される相手側に向かって突出する導電性のバンプ(60)を設け、このバンプ(60)を介して当該接続面と前記基板電極(20)との電気的接続を行い、
前記電子部品(30〜34)の接続面と前記基板電極(20)との接続部は、当該接続面、前記バンプ(60)および前記基板電極(20)により構成されたものとすることを特徴とする請求項1に記載の電子装置の製造方法。 - 前記用意される前記シート部材(100)においては、前記電子部品(30〜34)の接続面が前記樹脂シート(110)の一方の板面(111)より突出させた状態としておき、
前記電子部品(30〜34)の接続面と前記基板電極(20)との接続部は、前記樹脂シート(110)の一方の板面(111)より突出する前記接続面および前記基板電極(20)により構成されたものとすることを特徴とする請求項1または2に記載の電子装置の製造方法。 - 前記樹脂シート(110)の内部に前記電子部品(30〜34)を埋め込む工程では、Bステージ状態の熱硬化性樹脂よりなる前記樹脂シート(110)に、前記電子部品(30〜34)に対応した形状の凹み(113)を設け、この凹み(113)に前記電子部品(30〜34)を入れて前記樹脂シート(110)のタック力により前記電子部品(30〜34)を前記樹脂シート(110)に固定することを特徴とする請求項1ないし3のいずれか1つに記載の電子装置の製造方法。
- 前記樹脂シート(110)の内部に前記電子部品(30〜34)を埋め込む工程では、Bステージ状態の熱硬化性樹脂よりなる前記樹脂シート(110)を、前記電子部品(30〜34)における前記接続面とは反対側から前記電子部品(30〜34)に押し付けて、前記樹脂シート(110)に前記電子部品(30〜34)をめり込ませることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239737A JP5768864B2 (ja) | 2013-11-20 | 2013-11-20 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239737A JP5768864B2 (ja) | 2013-11-20 | 2013-11-20 | 電子装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010128771A Division JP5577859B2 (ja) | 2010-06-04 | 2010-06-04 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014060433A JP2014060433A (ja) | 2014-04-03 |
JP5768864B2 true JP5768864B2 (ja) | 2015-08-26 |
Family
ID=50616580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239737A Expired - Fee Related JP5768864B2 (ja) | 2013-11-20 | 2013-11-20 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5768864B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
JP2002110714A (ja) * | 2000-10-02 | 2002-04-12 | Sony Corp | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 |
JP2004055967A (ja) * | 2002-07-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
JP5200870B2 (ja) * | 2008-11-12 | 2013-06-05 | 株式会社村田製作所 | 部品内蔵モジュールの製造方法 |
-
2013
- 2013-11-20 JP JP2013239737A patent/JP5768864B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014060433A (ja) | 2014-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
JP4992310B2 (ja) | 積層基板の製造方法 | |
JP2005203497A (ja) | 半導体装置およびその製造方法 | |
KR20030083553A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
US20110318878A1 (en) | Manufacturing method of semiconductor packages | |
US20090315163A1 (en) | Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same | |
KR20170016550A (ko) | 반도체 패키지의 제조 방법 | |
JP5577859B2 (ja) | 電子装置の製造方法 | |
JP6608640B2 (ja) | 実装構造体の製造方法 | |
JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8269343B2 (en) | Semiconductor device including a pressure-contact section | |
KR20140100488A (ko) | 접속 장치, 접속 구조체의 제조 방법, 칩 스택 부품의 제조 방법 및 전자 부품의 실장 방법 | |
WO2009107342A1 (ja) | 電子部品モジュールの製造方法 | |
JP6433604B2 (ja) | 非可逆回路素子、非可逆回路装置およびこれらの製造方法 | |
JP5768864B2 (ja) | 電子装置の製造方法 | |
KR20040045017A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2012253263A (ja) | 半導体チップおよびその製造方法 | |
US10186503B2 (en) | Module and manufacturing method thereof | |
JP4062305B2 (ja) | 半導体装置の製造方法 | |
JP2012015446A (ja) | 半導体装置の製造方法 | |
JP5056429B2 (ja) | 半導体装置の製造方法 | |
JP5613100B2 (ja) | 半導体装置の製造方法 | |
JP3422019B2 (ja) | Bga型半導体装置、及び、bgaの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150608 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5768864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |