JP3422019B2 - Ｂｇａ型半導体装置、及び、ｂｇａの実装方法 - Google Patents
Ｂｇａ型半導体装置、及び、ｂｇａの実装方法Info
- Publication number
- JP3422019B2 JP3422019B2 JP2000106648A JP2000106648A JP3422019B2 JP 3422019 B2 JP3422019 B2 JP 3422019B2 JP 2000106648 A JP2000106648 A JP 2000106648A JP 2000106648 A JP2000106648 A JP 2000106648A JP 3422019 B2 JP3422019 B2 JP 3422019B2
- Authority
- JP
- Japan
- Prior art keywords
- bga
- electrode
- reinforcing plate
- semiconductor device
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置、及び、ＢＧＡの実装方法に関し、特に、マザーボー
ドとＢＧＡとを接合するはんだ接合部の接合強度を適正
に補強することができるＢＧＡ型半導体装置、及び、Ｂ
ＧＡの実装方法に関する。
置、及び、ＢＧＡの実装方法に関し、特に、マザーボー
ドとＢＧＡとを接合するはんだ接合部の接合強度を適正
に補強することができるＢＧＡ型半導体装置、及び、Ｂ
ＧＡの実装方法に関する。
【０００２】
【従来の技術】携帯電話に代表される携帯型電子機器に
は、チップスケールパッケージ（以下、ＣＳＰといわれ
る）と呼ばれる小型ＢＧＡが多く使われるようになって
きている。ＢＧＡは、はんだ接合により、はんだバンプ
電極を介して機械的に、且つ、電気的にマザーボードに
接合している。ＣＳＰのはんだバンプ電極は、非常に小
さくてはんだ接続面積が非常に少ない。このようなＣＳ
Ｐのはんだ接続部は、落下衝撃のような外的ストレスを
受けてマザーボードが撓む際に、そのはんだ接続部が破
断することがある。このような破断を回避する技術とし
ては、マザーボードとＣＳＰの間に樹脂を充填し、その
樹脂を硬化させること（以下、このような充填はアンダ
ーフィルと呼ばれる）により、はんだ接続部を接着補強
することが知られている。このような補強技術は、樹脂
の充填工程と硬化工程が必要であり、樹脂硬化後は部品
交換のような修理をすることができない。アンダーフィ
ルの他の補強技術としては、ＣＳＰにシールドを被せる
ことが知られている。この補強技術は、シールド分の高
さだけ必要以上に高さが高くなる。シールドは放熱性が
悪い。回路基板のようなマザーボードと半導体チップの
実装構造では、一般的に、熱ストレス、機械的ストレス
に関して、特開平５−１７５２７８号、特開平１１−２
５１７３４号、特開平１１−２６０９５７号で知られて
いるように、多大な配慮がなされて設計される。
は、チップスケールパッケージ（以下、ＣＳＰといわれ
る）と呼ばれる小型ＢＧＡが多く使われるようになって
きている。ＢＧＡは、はんだ接合により、はんだバンプ
電極を介して機械的に、且つ、電気的にマザーボードに
接合している。ＣＳＰのはんだバンプ電極は、非常に小
さくてはんだ接続面積が非常に少ない。このようなＣＳ
Ｐのはんだ接続部は、落下衝撃のような外的ストレスを
受けてマザーボードが撓む際に、そのはんだ接続部が破
断することがある。このような破断を回避する技術とし
ては、マザーボードとＣＳＰの間に樹脂を充填し、その
樹脂を硬化させること（以下、このような充填はアンダ
ーフィルと呼ばれる）により、はんだ接続部を接着補強
することが知られている。このような補強技術は、樹脂
の充填工程と硬化工程が必要であり、樹脂硬化後は部品
交換のような修理をすることができない。アンダーフィ
ルの他の補強技術としては、ＣＳＰにシールドを被せる
ことが知られている。この補強技術は、シールド分の高
さだけ必要以上に高さが高くなる。シールドは放熱性が
悪い。回路基板のようなマザーボードと半導体チップの
実装構造では、一般的に、熱ストレス、機械的ストレス
に関して、特開平５−１７５２７８号、特開平１１−２
５１７３４号、特開平１１−２６０９５７号で知られて
いるように、多大な配慮がなされて設計される。
【０００３】樹脂充填工程と樹脂硬化工程とが必要でな
くて部品交換が容易であることが望まれ、更には、実装
高さが適正であることが望まれる。実装高さの適正化に
より耐機械的ストレス信頼性とともに耐熱ストレス信頼
性の向上が望まれる。
くて部品交換が容易であることが望まれ、更には、実装
高さが適正であることが望まれる。実装高さの適正化に
より耐機械的ストレス信頼性とともに耐熱ストレス信頼
性の向上が望まれる。
【０００４】
【発明が解決しようとする課題】本発明の課題は、樹脂
充填工程と樹脂硬化工程とが必要でなくて部品交換が容
易であるＢＧＡ型半導体装置、及び、ＢＧＡの実装方法
を提供することにある。本発明の他の課題は、更には、
実装高さが必要以上に高くならず適正であるＢＧＡ型半
導体装置、及び、ＢＧＡの実装方法を提供することにあ
る。本発明の更に他の課題は、実装高さが必要以上に高
くならず適正であり、実装高さの適正化により耐機械的
ストレス信頼性とともに耐熱ストレス信頼性が向上する
ことができるＢＧＡ型半導体装置、及び、ＢＧＡの実装
方法を提供することにある。
充填工程と樹脂硬化工程とが必要でなくて部品交換が容
易であるＢＧＡ型半導体装置、及び、ＢＧＡの実装方法
を提供することにある。本発明の他の課題は、更には、
実装高さが必要以上に高くならず適正であるＢＧＡ型半
導体装置、及び、ＢＧＡの実装方法を提供することにあ
る。本発明の更に他の課題は、実装高さが必要以上に高
くならず適正であり、実装高さの適正化により耐機械的
ストレス信頼性とともに耐熱ストレス信頼性が向上する
ことができるＢＧＡ型半導体装置、及び、ＢＧＡの実装
方法を提供することにある。
【０００５】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
【０００６】本発明によるＢＧＡ型半導体装置は、下面
側に複数の第１電極（４）が形成されるＢＧＡ（２）
と、上面側に第２電極（５）が形成されＢＧＡ（２）に
接合するマザーボード（３）と、ＢＧＡ（２）とマザー
ボード（３）との間に介設される補強板（１）とを含
み、補強板（１）は、複数の第１電極（４）が通る複数
の孔（６）を有し、第１電極（４）は第２電極（５）に
接合する。補強板（１）の存在は、全体構造を強化し撓
みの発生を緩和し、補強板１の厚みにより適正にＢＧＡ
の実装高さを適正に与えることができる。補強板は、平
面構造を形成して、ＢＧＡ（２）の裏面又は下面とマザ
ーボード（３）の表面又は上面との間に挟まれて、ＢＧ
Ａ（２）とマザーボード（３）の両方の剛性を高くする
ことができる。
側に複数の第１電極（４）が形成されるＢＧＡ（２）
と、上面側に第２電極（５）が形成されＢＧＡ（２）に
接合するマザーボード（３）と、ＢＧＡ（２）とマザー
ボード（３）との間に介設される補強板（１）とを含
み、補強板（１）は、複数の第１電極（４）が通る複数
の孔（６）を有し、第１電極（４）は第２電極（５）に
接合する。補強板（１）の存在は、全体構造を強化し撓
みの発生を緩和し、補強板１の厚みにより適正にＢＧＡ
の実装高さを適正に与えることができる。補強板は、平
面構造を形成して、ＢＧＡ（２）の裏面又は下面とマザ
ーボード（３）の表面又は上面との間に挟まれて、ＢＧ
Ａ（２）とマザーボード（３）の両方の剛性を高くする
ことができる。
【０００７】第１電極（４）と第２電極（５）とは、と
もに慣用の電気的接続手段であるはんだが使用されるこ
とが最適である。はんだ電極は、各種材料が用いられ比
較的低温で自ら接合しあう電気導電材料である。補強板
（１）の下面に形成される接着材料層（７）と、マザー
ボード（３）の上面に形成されるソルダーレジスト層
（８）が更に含まれ、接着材料層（７）とソルダーレジ
スト層（８）とは熱硬化して互いに接着する接着剤で形
成されている。はんだ接合の際に同時的に接着材料層
（７）とソルダーレジスト層（８）とが熱環境のもとで
接合する。補強板（１）は、ＢＧＡ（２）の周囲に延長
された延長部分（１２）を有し、延長部分（１２）は放
熱構造を有していることが好ましい。補強板（１）が、
放熱板として利用されている。
もに慣用の電気的接続手段であるはんだが使用されるこ
とが最適である。はんだ電極は、各種材料が用いられ比
較的低温で自ら接合しあう電気導電材料である。補強板
（１）の下面に形成される接着材料層（７）と、マザー
ボード（３）の上面に形成されるソルダーレジスト層
（８）が更に含まれ、接着材料層（７）とソルダーレジ
スト層（８）とは熱硬化して互いに接着する接着剤で形
成されている。はんだ接合の際に同時的に接着材料層
（７）とソルダーレジスト層（８）とが熱環境のもとで
接合する。補強板（１）は、ＢＧＡ（２）の周囲に延長
された延長部分（１２）を有し、延長部分（１２）は放
熱構造を有していることが好ましい。補強板（１）が、
放熱板として利用されている。
【０００８】本発明によるＢＧＡの実装方法は、既述の
ＢＧＡ型半導体装置を組み立てる組立方法であり、ＢＧ
Ａ（２）とマザーボード（３）との間に補強板（１）を
挿入してＢＧＡ（２）とマザーボード（３）とを接合す
る際に、第１電極（４）を孔（６）に位置合わせして第
１電極（４）を孔（６）に挿入することを含む。更に、
ＢＧＡ（２）とマザーボード（３）との間に補強板
（１）を挿入しＢＧＡ（２）とマザーボード（３）とを
接合する際に、第１電極（４）を孔（６）に位置合わせ
し第１電極（４）を孔（６）に挿入することと、第１電
極（４）と第２電極（５）を加熱した後に冷却すること
とが更に含まれる。このようなステップの組立は、生産
効率が高い。更に接着材料層（７）とソルダーレジスト
層（８）とを熱硬化して接着するステップの追加によ
り、更に生産効率を高くすることができる。
ＢＧＡ型半導体装置を組み立てる組立方法であり、ＢＧ
Ａ（２）とマザーボード（３）との間に補強板（１）を
挿入してＢＧＡ（２）とマザーボード（３）とを接合す
る際に、第１電極（４）を孔（６）に位置合わせして第
１電極（４）を孔（６）に挿入することを含む。更に、
ＢＧＡ（２）とマザーボード（３）との間に補強板
（１）を挿入しＢＧＡ（２）とマザーボード（３）とを
接合する際に、第１電極（４）を孔（６）に位置合わせ
し第１電極（４）を孔（６）に挿入することと、第１電
極（４）と第２電極（５）を加熱した後に冷却すること
とが更に含まれる。このようなステップの組立は、生産
効率が高い。更に接着材料層（７）とソルダーレジスト
層（８）とを熱硬化して接着するステップの追加によ
り、更に生産効率を高くすることができる。
【０００９】
【発明の実施の形態】図に一致対応して、本発明による
ＢＧＡ型半導体装置の実施の形態は、ＢＧＡとマザーボ
ードとの接合のために、補強構造が用いられている。そ
の補強構造のための補強板１は、図１に示されるよう
に、ＢＧＡ２とマザーボード３との間に介設される。
ＢＧＡ型半導体装置の実施の形態は、ＢＧＡとマザーボ
ードとの接合のために、補強構造が用いられている。そ
の補強構造のための補強板１は、図１に示されるよう
に、ＢＧＡ２とマザーボード３との間に介設される。
【００１０】ＢＧＡ２の下面側には、その仮面から下方
に突出して多くのはんだバンプ電極４が格子状又は縦横
アレイ状に形成されている。マザーボード３の上面に
は、複数はんだ電極４にそれぞれに位置対応して複数は
んだ付けパッド５が格子状又は縦横アレイ状にはんだ材
料により形成されている。
に突出して多くのはんだバンプ電極４が格子状又は縦横
アレイ状に形成されている。マザーボード３の上面に
は、複数はんだ電極４にそれぞれに位置対応して複数は
んだ付けパッド５が格子状又は縦横アレイ状にはんだ材
料により形成されている。
【００１１】補強板１には、はんだバンプ電極４に位置
対応してそれぞれにはんだバンプ電極よりも大きいサイ
ズの複数開口６が開けられている。補強板１の下面又は
裏面には複数開口６の周囲に、図２に示されるように、
接着材料層７が形成されている。マザーボード３は、金
属、セラミック、プラスティック、樹脂、又はこれらが
複合した複合材料で形成されている。接着材料層７に
は、後述するリフロー時に熱硬化する材料が用いられて
いる。
対応してそれぞれにはんだバンプ電極よりも大きいサイ
ズの複数開口６が開けられている。補強板１の下面又は
裏面には複数開口６の周囲に、図２に示されるように、
接着材料層７が形成されている。マザーボード３は、金
属、セラミック、プラスティック、樹脂、又はこれらが
複合した複合材料で形成されている。接着材料層７に
は、後述するリフロー時に熱硬化する材料が用いられて
いる。
【００１２】補強板１は、図３に示されるように、ＢＧ
Ａ２又はＢＧＡ２のインターポーザとマザーボード３と
で挟まれて組み立てられる。図４は、その組立状態の詳
細を示している。補強板１がＢＧＡ２とマザーボード３
とで挟まれた時、ＢＧＡ２のはんだバンプ電極４は補強
板１の複数開口６に入り込んでいる。
Ａ２又はＢＧＡ２のインターポーザとマザーボード３と
で挟まれて組み立てられる。図４は、その組立状態の詳
細を示している。補強板１がＢＧＡ２とマザーボード３
とで挟まれた時、ＢＧＡ２のはんだバンプ電極４は補強
板１の複数開口６に入り込んでいる。
【００１３】補強板１の上面には、更に、隣り合う２つ
の複数はんだ付けパッド５の間で、接着材料層７に位置
対応して複数ソルダーレジスト８が形成されている。は
んだバンプ電極４は、補強板１がＢＧＡ２とマザーボー
ド３とで挟まれた際には、はんだバンプ電極４は複数は
んだ付けパッド５に接触し、且つ、接着材料層７は複数
ソルダーレジスト８に接触している。図４に示される仮
組立状態の実装品がリフローされると、接着材料層７は
熱硬化して複数ソルダーレジスト８に接着し、且つ同時
的に、はんだバンプ電極４が複数はんだ付けパッド５に
はんだ接合する。このように、リフロー工程によるだけ
でＢＧＡ２とマザーボード３の接合が強固に行われ、樹
脂充填工程と樹脂硬化工程は、リフロー工程と別に必要
になることはない。
の複数はんだ付けパッド５の間で、接着材料層７に位置
対応して複数ソルダーレジスト８が形成されている。は
んだバンプ電極４は、補強板１がＢＧＡ２とマザーボー
ド３とで挟まれた際には、はんだバンプ電極４は複数は
んだ付けパッド５に接触し、且つ、接着材料層７は複数
ソルダーレジスト８に接触している。図４に示される仮
組立状態の実装品がリフローされると、接着材料層７は
熱硬化して複数ソルダーレジスト８に接着し、且つ同時
的に、はんだバンプ電極４が複数はんだ付けパッド５に
はんだ接合する。このように、リフロー工程によるだけ
でＢＧＡ２とマザーボード３の接合が強固に行われ、樹
脂充填工程と樹脂硬化工程は、リフロー工程と別に必要
になることはない。
【００１４】このように、アンダーフィルの工程を要す
ることなく、ＢＧＡのマザーボード実装が実現する。補
強板１をＢＧＡ２とマザーボード３との間に挟みこむこ
とは、他の表面実装品の実装と同様に自動実装機により
実行され、接着材料層７の硬化はリフロー工程と同時的
に行われている。はんだバンプ電極４と複数はんだ付け
パッド５とははんだ接合であり、はんだバンプ電極４と
複数はんだ付けパッド５の接合によるはんだバンプ電極
４とマザーボード３との接合部位には、アンダーフィル
がなく、ＢＧＡ２とマザーボード３とは互いに剥がれ得
る接合構造を有しており、ＢＧＡ２とマザーボード３と
が互いに部品交換しあえる関係が成立している。
ることなく、ＢＧＡのマザーボード実装が実現する。補
強板１をＢＧＡ２とマザーボード３との間に挟みこむこ
とは、他の表面実装品の実装と同様に自動実装機により
実行され、接着材料層７の硬化はリフロー工程と同時的
に行われている。はんだバンプ電極４と複数はんだ付け
パッド５とははんだ接合であり、はんだバンプ電極４と
複数はんだ付けパッド５の接合によるはんだバンプ電極
４とマザーボード３との接合部位には、アンダーフィル
がなく、ＢＧＡ２とマザーボード３とは互いに剥がれ得
る接合構造を有しており、ＢＧＡ２とマザーボード３と
が互いに部品交換しあえる関係が成立している。
【００１５】ＢＧＡ２とマザーボード３とはアンダーフ
ィルの関係で接合していないが、ＢＧＡ２とマザーボー
ド３との間の撓みは、補強板１により制限を受け、補強
板１とＢＧＡ２とマザーボード３とから構成される実装
品が仮に落下衝撃を受けても、補強板１がＢＧＡ２とマ
ザーボード３の撓みに関して補強しているので、はんだ
バンプ電極４の周辺域の接続構造の破断が回避され又は
緩和されている。
ィルの関係で接合していないが、ＢＧＡ２とマザーボー
ド３との間の撓みは、補強板１により制限を受け、補強
板１とＢＧＡ２とマザーボード３とから構成される実装
品が仮に落下衝撃を受けても、補強板１がＢＧＡ２とマ
ザーボード３の撓みに関して補強しているので、はんだ
バンプ電極４の周辺域の接続構造の破断が回避され又は
緩和されている。
【００１６】図５は、本発明によるＢＧＡ型半導体装置
の実施の他の形態を示している。本実施の形態の補強板
１は、単純な板構造体でなく、箱型板構造を有してい
る。箱型を形成する四周の壁１１は、先の実施の形態の
補強板１に一致する底部を補強する。本実施の形態の補
強板１は、その補強力が更に強い。
の実施の他の形態を示している。本実施の形態の補強板
１は、単純な板構造体でなく、箱型板構造を有してい
る。箱型を形成する四周の壁１１は、先の実施の形態の
補強板１に一致する底部を補強する。本実施の形態の補
強板１は、その補強力が更に強い。
【００１７】図６は、本発明によるＢＧＡ型半導体装置
の実施の更に他の形態を示している。本実施の形態の補
強板１は、図４に示される補強板１に比べて、高さ方向
の厚みＤが大きい。マザーボード３に対するＢＧＡ２の
実装高さは、概ねこの厚みＤに一致している。この厚み
Ｄを調整することにより、その実装高さを調整すること
ができる。
の実施の更に他の形態を示している。本実施の形態の補
強板１は、図４に示される補強板１に比べて、高さ方向
の厚みＤが大きい。マザーボード３に対するＢＧＡ２の
実装高さは、概ねこの厚みＤに一致している。この厚み
Ｄを調整することにより、その実装高さを調整すること
ができる。
【００１８】一般に、実装高さは、これが高いほど耐熱
ストレス信頼性が高い。補強板１の厚みを大きくするこ
とにより、ＭＧＡはんだ接合部の耐機械的ストレス信頼
性とともに耐熱ストレス信頼性を高めることができる。
ストレス信頼性が高い。補強板１の厚みを大きくするこ
とにより、ＭＧＡはんだ接合部の耐機械的ストレス信頼
性とともに耐熱ストレス信頼性を高めることができる。
【００１９】図７は、本発明によるＢＧＡ型半導体装置
の実施の更に他の形態を示している。既述の実施の形態
の補強板１の周縁を２次元的に外側に補強板１に一体に
延長し、その延長部をラビリンス状に繰り返して折り曲
げられ、その折り曲げ部が放熱機構部１２として形成さ
れている。放熱機構部１２は、全周的にも部分的にも形
成され得る。
の実施の更に他の形態を示している。既述の実施の形態
の補強板１の周縁を２次元的に外側に補強板１に一体に
延長し、その延長部をラビリンス状に繰り返して折り曲
げられ、その折り曲げ部が放熱機構部１２として形成さ
れている。放熱機構部１２は、全周的にも部分的にも形
成され得る。
【００２０】補強板１がはんだ付け可能である材料であ
るか、又は、はんだ付け用の端子を持つ場合には、マザ
ーボード３と補強板１との接合は、はんだ接合が可能で
ある。ＢＧＡは、ボールグリッドアレイだけでなく、チ
ップスケールパッケージ、はんだバンプを備えるフリッ
プチップ等を意味する。
るか、又は、はんだ付け用の端子を持つ場合には、マザ
ーボード３と補強板１との接合は、はんだ接合が可能で
ある。ＢＧＡは、ボールグリッドアレイだけでなく、チ
ップスケールパッケージ、はんだバンプを備えるフリッ
プチップ等を意味する。
【００２１】
【発明の効果】本発明によるＢＧＡ型半導体装置、及
び、ＢＧＡの実装方法は、マザーボードとＢＧＡの間の
撓み力に対抗する補強板の存在により、アンダーフィル
は必ずしも必要ではない。更に、その補強板は、耐機械
的ストレス信頼性だけでなく耐熱ストレス信頼性を高く
することができる。補強板は、付加的に放熱構造を容易
に形成することができる。補強板は、更に、実装高さの
調整部材として兼用され放熱性に関して適正な設計を促
進する。
び、ＢＧＡの実装方法は、マザーボードとＢＧＡの間の
撓み力に対抗する補強板の存在により、アンダーフィル
は必ずしも必要ではない。更に、その補強板は、耐機械
的ストレス信頼性だけでなく耐熱ストレス信頼性を高く
することができる。補強板は、付加的に放熱構造を容易
に形成することができる。補強板は、更に、実装高さの
調整部材として兼用され放熱性に関して適正な設計を促
進する。
【図１】図１は、本発明によるＢＧＡ型半導体装置の実
施の形態を示す射軸投影図である。
施の形態を示す射軸投影図である。
【図２】図２は、補強板の底面図である。
【図３】図３は、組立状態を示す射軸投影図である。
【図４】図４は、図３のＩＶ−ＩＶ線断面図である。
【図５】図５は、補強板の実施の他の形態を示す射軸投
影図である。
影図である。
【図６】図６は、本発明によるＢＧＡ型半導体装置の実
施の他の形態を示す断面図である。
施の他の形態を示す断面図である。
【図７】図７は、本発明によるＢＧＡ型半導体装置の実
施の更に他の形態を示す正面図である。
施の更に他の形態を示す正面図である。
１…補強板
２…ＢＧＡ
３…マザーボード
４…第１電極
５…第２電極
６…孔
７…接着材料層
８…ソルダーレジスト層
１２…延長部分
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−163044（ＪＰ，Ａ)
特開 平10−335547（ＪＰ，Ａ)
特開 平10−209205（ＪＰ，Ａ)
特開 平６−232203（ＪＰ，Ａ)
特開 平８−111471（ＪＰ，Ａ)
特開 平10−335527（ＪＰ，Ａ)
特開 平11−233670（ＪＰ，Ａ)
特開2001−156110（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 23/12
H01L 23/36
H05K 1/18
H05K 3/34
Claims (4)
- 【請求項１】下面側に複数の第１電極が形成されるＢＧ
Ａと、 上面側に第２電極が形成され前記ＢＧＡに接合するマザ
ーボードと、 前記ＢＧＡと前記マザーボードとの間に介設される補強
板とを含み、 前記補強板は、複数の前記第１電極が通る複数の孔を有
し、 前記第１電極は前記第２電極に接合し、 更に、前記補強板の下面に形成される接着材料層と、 前記マザーボードの上面に形成されるソルダーレジスト
層とを含み、 前記接着材料層と前記ソルダーレジスト層とは熱硬化し
て互いに接着する ＢＧＡ型半導体装置。 - 【請求項２】請求項１において、 前記第１電極と前記第２電極とは、ともにはんだで形成
されているＢＧＡ型半導体装置。 - 【請求項３】請求項１において、 前記補強板は、ＢＧＡの周囲に延長された延長部分を有
し、 前記延長部分は放熱構造を有しているＢＧＡ型半導体装
置。 - 【請求項４】請求項１に記載されるＢＧＡ型半導体装置
を組み立てる組立方法であり、 前記ＢＧＡと前記マザーボードとの間に前記補強板を挿
入して前記ＢＧＡと前記マザーボードとを接合する際
に、前記第１電極を前記孔に位置合わせして前記第１電
極を前記孔に挿入することと、 前記第１電極と前記第２電極を加熱した後に冷却するこ
とと、 前記接着材料層と前記ソルダーレジスト層とを熱硬化し
て接着すること とを含むＢＧＡの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106648A JP3422019B2 (ja) | 2000-04-07 | 2000-04-07 | Ｂｇａ型半導体装置、及び、ｂｇａの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106648A JP3422019B2 (ja) | 2000-04-07 | 2000-04-07 | Ｂｇａ型半導体装置、及び、ｂｇａの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291745A JP2001291745A (ja) | 2001-10-19 |
| JP3422019B2 true JP3422019B2 (ja) | 2003-06-30 |
Family
ID=18619783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000106648A Expired - Fee Related JP3422019B2 (ja) | 2000-04-07 | 2000-04-07 | Ｂｇａ型半導体装置、及び、ｂｇａの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422019B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100006332A1 (en) * | 2007-02-09 | 2010-01-14 | Panasonic Corporation | Circuit board, laminating circuit board and electronic apparatus |
| JP2011082318A (ja) * | 2009-10-07 | 2011-04-21 | Fujikura Ltd | 回路基板 |
| CN114843198B (zh) * | 2022-06-21 | 2022-10-14 | 太极半导体（苏州）有限公司 | 一种防翘曲的bga芯片封装工艺及其封装结构 |
-
2000
- 2000-04-07 JP JP2000106648A patent/JP3422019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001291745A (ja) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3917946B2 (ja) | 積層型半導体装置 | |
| KR20030083553A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7450395B2 (en) | Circuit module and circuit device including circuit module | |
| US20070035021A1 (en) | Printed circuit board and electronic apparatus including printed circuit board | |
| JP2008159956A (ja) | 電子部品内蔵基板 | |
| JP4864810B2 (ja) | チップ内蔵基板の製造方法 | |
| KR101010556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2007037055A1 (ja) | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 | |
| JP2000269407A (ja) | 電子モジュール及び電子機器 | |
| KR100839075B1 (ko) | 아이씨 패키지 및 그 제조방법 | |
| JP3422019B2 (ja) | Ｂｇａ型半導体装置、及び、ｂｇａの実装方法 | |
| JP5577859B2 (ja) | 電子装置の製造方法 | |
| EP1369919A1 (en) | Flip chip package | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| US20030201544A1 (en) | Flip chip package | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| JP4178542B2 (ja) | 裏面電極型半導体パッケージの実装構造 | |
| JP2005167072A (ja) | 半導体装置およびその製造方法 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JP2006332342A (ja) | 半導体装置 | |
| US20060270109A1 (en) | Manufacturing method for an electronic component assembly and corresponding electronic component assembly | |
| JP5935188B2 (ja) | 配線基板およびその製造方法 | |
| JP2001007503A (ja) | 電子部品の実装方法 | |
| JP4591715B2 (ja) | 半導体装置の製造方法 | |
| JP5768864B2 (ja) | 電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |