JP2008159956A - 電子部品内蔵基板 - Google Patents

電子部品内蔵基板 Download PDF

Info

Publication number
JP2008159956A
JP2008159956A JP2006348755A JP2006348755A JP2008159956A JP 2008159956 A JP2008159956 A JP 2008159956A JP 2006348755 A JP2006348755 A JP 2006348755A JP 2006348755 A JP2006348755 A JP 2006348755A JP 2008159956 A JP2008159956 A JP 2008159956A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
wiring board
semiconductor element
layer side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006348755A
Other languages
English (en)
Other versions
JP5068990B2 (ja
Inventor
Akinobu Inoue
明宣 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006348755A priority Critical patent/JP5068990B2/ja
Priority to US11/962,749 priority patent/US7772687B2/en
Priority to KR1020070134923A priority patent/KR20080060160A/ko
Priority to TW096150215A priority patent/TW200830525A/zh
Priority to CNA2007101606339A priority patent/CN101211901A/zh
Publication of JP2008159956A publication Critical patent/JP2008159956A/ja
Application granted granted Critical
Publication of JP5068990B2 publication Critical patent/JP5068990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複数の電子部品を積層させた状態で内蔵する電子部品内蔵基板において、平面寸法を大幅に縮小することが可能で、低コストでの製造が可能な電子部品内蔵基板を提供する。
【解決手段】一対の配線基板１０，２０間に、複数段に電子部品３０，６０が積み重ねて搭載された電子部品内蔵基板１００であって、一方の配線基板１０と他方の配線基板２０同士がはんだボール４０を介して電気的に接続され、一方の配線基板１０に第１の電子部品３０が搭載されると共に、第１の電子部品３０の上に第２の電子部品６０が搭載され、他方の配線基板２０には、第２の電子部品６０を収容する開口部２４が設けられ、第２の電子部品６０は、開口部２４内に収容して搭載されると共に、他方の配線基板２０にワイヤボンディングによって電気的に接続され、一対の配線基板１０，２０間が封止樹脂５０によって封止されていることを特徴とする。
【選択図】図１

Description

本発明は電子部品内蔵基板に関し、より詳細には、一対の配線基板間に複数の電子部品を積層させた状態で搭載した電子部品内蔵基板に関する。
２枚の配線基板間に電子部品を挟み込むように内蔵した電子部品内蔵基板として、図１１に示す形態の製品が提案されている（例えば、特許文献１の段落番号００７３参照）。この製品は、２つの半導体装置３００Ａ，３００Ｂを積み重ねて形成されている。半導体装置３００Ａ、３００Ｂは、電極２１２Ａと２１２Ｂとの間をはんだボール２５０により接合して電気的に接続されている。
半導体装置３００Ａには、配線基板２００Ａの上面に３個の半導体素子２３０Ａ，２３１Ａ，２３２Ａが２段に積み重ねられた配置に搭載されている。具体的には、２つの半導体素子２３０Ａ，２３１Ａが共にフリップチップ方式により配線基板２００Ａの電極２１８Ａに搭載され、半導体素子２３０Ａ，２３１Ａの裏面側を覆うようにして上側に半導体素子２３２Ａが搭載されている。半導体素子２３２Ａはワイヤボンディングにより配線基板２００Ａの接続パッド２１６Ａに電気的に接続されている。半導体素子２３０Ａ，２３１Ａ，２３２Ａは、樹脂２５０により封止されている。
また、半導体装置３００Ｂには、配線基板２００Ｂの上面に３個の半導体素子２３０Ｂ，２３１Ｂ，２３２Ｂが２段に積み重ねられた配置に搭載されている。具体的には、２つの半導体素子２３０Ｂ，２３１Ｂが共にフリップチップ方式により配線基板２００Ｂに搭載され、半導体素子２３０Ｂ，２３１Ｂの裏面側を覆うようにして半導体素子２３２Ｂが搭載されている。半導体素子２３２Ｂは、配線基板２００Ａの下面にフリップチップ接続されている。
特開２００５−３１０９８４号公報
図１１における半導体装置３００Ａの構成について見てみると、下側の半導体素子２３０Ａ，２３１Ａは配線基板２００Ａにフリップチップ接続されているので、半導体素子２３０Ａ，２３１Ａの外周部分にはアンダーフィル樹脂２８０が流れ出したエリアが存在する。したがって、上側の半導体素子２３２Ａと接続パッド２１６Ａとを電気的に接続する場合、ボンディングワイヤ２６０を接続する接続パッド２１６Ａは、少なくともアンダーフィル樹脂２８０の流れ出しエリアより外側領域に配設しなければならず、ボンディングワイヤ２６０が長くなってしまうという課題がある。
また、下側の半導体素子２３０Ａ，２３１Ａの平面寸法に比べ、上側の半導体素子２３２Ａの平面寸法が小さい場合、あるいは、半導体素子２３０Ａ，２３１Ａの搭載領域に比べて上側の半導体素子２３２Ａが小さい場合には、ワイヤ長が長くなるから、半導体素子２３２Ａから配線基板２００の接続パッド２１６Ａまで直接ワイヤボンディングすることができず、下側の半導体素子２３０Ａ，２３１Ａの裏面に中継用のパッドを設けて配線基板２００Ａに接続するといった構成にする必要がある。このような形態においては、ワイヤ長が長くなることに加え、ワイヤボンディング接続をするために余分な加工が必要になるので、電子部品内蔵基板の製造コストが嵩んでしまうといった課題もある。
このように、半導体素子等の電子部品を複数段に積み重ねて搭載する場合は、電子部品内蔵基板４００は、平面寸法（平面積）が大きくなってしまうという課題や製造コストが嵩むといった課題を有している。
そこで本願発明は、複数の電子部品を積層させた状態で内蔵する電子部品内蔵基板において、平面寸法（平面積）を大幅に縮小することが可能で、低コストでの製造が可能な電子部品内蔵基板を提供することを目的としている。
本発明は、一対の配線基板間に、複数段に電子部品が積み重ねて搭載された電子部品内蔵基板であって、一方の配線基板と他方の配線基板同士がはんだボールを介して電気的に接続され、前記一方の配線基板に第１の電子部品が搭載されると共に、該第１の電子部品の上に第２の電子部品が搭載され、前記他方の配線基板には、前記第２の電子部品を収容する開口部が設けられ、前記第２の電子部品は、前記開口部内に収容して搭載されると共に、前記他方の配線基板にワイヤボンディングによって電気的に接続され、前記一対の配線基板間が封止樹脂によって封止されていることを特徴とする電子部品内蔵基板である。
前記第２の電子部品は、ワイヤボンディングされる面が前記他方の配線基板の板厚内に位置するように搭載されていることを特徴とする。これにより、他方の配線基板の接続パッドに対する第２の電子部品のワイヤボンディング面の高さ位置を低くすることができるので、第２の電子部品と他方の配線基板とをワイヤボンディングする際において、ボンディングワイヤにより形成されるワイヤループの頂点高さが低くなり、電子部品内蔵基板の厚さ寸法を小さくすることができる。
また、前記第１の電子部品は前記封止樹脂により被覆され、前記第２の電子部品は前記封止樹脂の表面に搭載されていることを特徴とする。これにより、電子部品内蔵基板の製造が容易になるため安価な電子部品内蔵基板を提供することができる。
また、前記第２の電子部品は、前記第１の電子部品に直接接着されていることを特徴とする。これにより、一方の配線基板と他方の配線基板との間と、第１および第２の電子部品とボンディングワイヤを一括して樹脂封止することが可能な構成になり、樹脂封止工程を少なくすることができる。
また、前記はんだボールは、金属を球状体に形成したコア材の外表面にはんだが被覆されてなるコア入りはんだボールが用いられていることを特徴とする。かかるコア材は銅コアであることが好ましい。これにより、一方の配線基板と他方の配線基板に薄厚の配線基板を用いても十分な機械的強度を有する電子部品内蔵基板を提供することができる。
本発明にかかる電子部品内蔵基板によれば、他方の配線基板にワイヤボンディング接続する第２の電子部品の電極位置を他方の配線基板の接続パッドに近づけることができるため、ボンディングワイヤ長を大幅に短くすることができ、電気的信頼性の高い電子部品内蔵基板を安価で提供することができる。
（第１実施形態）
以下、本発明にかかる電子部品内蔵基板の実施の形態について、図面に基づいて説明する。図１は、本実施形態における電子部品内蔵基板の横断面図である。図２は、図１に示す電子部品内蔵基板の開口部付近の平面図である。図３は本実施形態において用いられるはんだボールの構造を示す断面図である。
本実施の形態における電子部品内蔵基板１００は、一対の配線基板（下層側配線基板１０と上層側配線基板２０）の間に第１の電子部品である第１の半導体素子３０が搭載され、第１の半導体素子３０の上に第２の電子部品である第２の半導体素子６０が搭載された構成となっている。第１の半導体素子３０は一方の配線基板である下層側配線基板１０に電気的に接続されている。第２の半導体素子６０は他方の配線基板である上層側配線基板２０に電気的に接続されている。また、下層側配線基板１０と上層側配線基板２０同士は、はんだボール４０により電気的に接続され、下層側配線基板１０と上層側配線基板２０の間に封止樹脂５０が充填されている。
下層側配線基板１０の上下面のそれぞれには、銅等の導体により配線パターン１２が公知の方法で形成されている。下層側配線基板１０の表面はレジスト１３により覆われ、配線パターン１２との接続端子が接合される部位は露出して接続パッド１２Ａ、ワイヤボンディング用接続パッド１２Ｂとなっている。下層側配線基板１０の下面側の接続パッド１２Ａには、外部接続端子１４が接合されている。下層側配線基板１０の下面側に接合された外部接続端子１４と上面側に形成されていている配線パターン１２とはスルーホールＨにより電気的に接続されている。
下層側配線基板１０の上面には第１の半導体素子３０が搭載されている。第１の半導体素子３０は電極面３２に取り付けたはんだバンプや金バンプ等のバンプ３６を介して下層側配線基板１０の接続パッド１２Ｂにフリップチップ方式により搭載されている。第１の半導体素子３０の下面（電極面側）と下層側配線基板１０の上面との間は、アンダーフィル樹脂８０が注入され、電極面３２、バンプ３６、接続パッド１２Ａが封止されている。
上層側配線基板２０もまた、下層側配線基板１０と同様に上下面のそれぞれに、銅等の導体により配線パターン２２が公知の方法で形成されている。上層側配線基板２０の表面はレジスト２３により覆われ、配線パターン２２の接続端子が接合される部位およびワイヤボンディングされる部位はそれぞれ露出させ、接続パッド２２Ａ，ワイヤボンディング用接続パッド２２Ｂとなっている。上層側配線基板２０の両面に形成された配線パターン２２はスルーホールＨにより電気的に接続されている。
図２は上層側配線基板の開口部分付近を示した平面図である。図２に示すように、上層側配線基板２０には上層側配線基板２０の板厚方向に貫通する開口部２４が設けられている。開口部２４は、第２の電子部品である半導体素子６０の搭載領域を開口するように設けられ、開口部２４は、第２の半導体素子６０の平面寸法よりも大きく開口するように形成されている。
下層側配線基板１０と上層側配線基板２０とは、はんだボール４０を介して電気的に接続されている。下層側配線基板１０の上面側に形成された接続パッド１２Ａと上層側配線基板２０の下面側に形成された接続パッド２２Ａは同一の平面位置に設けられていて、各々の接続パッド１２Ａ，２２Ａがはんだボール４０を介して電気的に接続されている。
本実施形態においては、図３に示すように金属である銅材からなる球体に形成された銅コア４２の外表面をはんだ４４で被覆した銅コア入りのはんだボール４０が、下層側配線基板１０と上層側配線基板２０同士を接合するはんだボール４０として用いられている。
銅コア４２入りのはんだボール４０を用いることにより、下層側配線基板１０と上層側配線基板２０は、少なくとも下層側配線基板１０の接続パッド１２Ａと上層側配線基板２０の接続パッド２２Ａの離間距離が銅コア４２の径寸法となる離間距離を維持した状態で電気的に接続される。
また、下層側配線基板１０と上層側配線基板２０の間には、封止樹脂５０が充填され、下層側配線基板１０と上層側配線基板２０の間と半導体素子３０の裏面まで封止されている。封止樹脂５０の上面の高さ位置は上層側配線基板２０の下面の高さと同一の高さ位置になっている。
第２の半導体素子６０は、接着剤を用いて封止樹脂５０の上に接合して支持される。第２の半導体素子６０の上面（ワイヤボンディングされる面）の高さ位置は、上層側配線基板２０の上面位置よりも低い位置となるように、すなわち、第２の半導体素子６０の上面高さ位置は、上層側配線基板２０の厚さ内に位置すると共に、ワイヤボンディング面が開口部２４の領域内に位置するように搭載されている。
第２の半導体素子６０の電気的接続は、他方の配線基板である上層側配線基板２０の上面に設けられたワイヤボンディング用接続パッド２２Ｂと、第２の半導体素子６０に形成された電極６２とをボンディングワイヤ７０により接続することにより行われる。
開口部２４は第２の半導体素子６０の平面寸法よりも大きく形成されているので、開口部２４は、半導体素子６０の外周縁を取り囲んだ状態で開口している。上層側配線基板２０のワイヤボンディング用接続パッド２２Ｂを開口部２４の周縁部に近接させて設けることにより、半導体素子６０の電極６２と上層基板２０のワイヤボンディング用接続パッド２２Ｂとの離間距離を短くすることができる。これにより、電極６２とワイヤボンディング用接続パッド２２Ｂとを容易にボンディングワイヤ７０で接続することが可能になる。このように、ワイヤボンディング用接続パッド２２Ｂを半導体素子６０に近付けて配設することにより、電子部品内蔵基板１００の平面寸法（平面積）を小さくすることができると共に、半導体素子６０と上層側配線基板２０との電気的接続の信頼性を向上させることができる。
また、第１の半導体素子３０に対し第２の半導体素子６０の平面寸法が大幅に小さい場合であっても、第１の半導体素子３０の平面領域内に開口部２４を設けることにより、第２の半導体素子６０と上層側配線基板２０を簡単に接続することができ、ボンディングワイヤ７０を中継するパッドを設けたりする必要が無い。さらには、金線をボンディングワイヤ７０として用いている場合には、金の使用量を減らすことができるので、低コストで電子部品内蔵基板１００を提供することができる。
次に、第１実施形態における電子部品内蔵基板１００の製造方法について説明する。図４〜図８は、電子部品内蔵基板の製造工程において各工程における状態を示した説明図である。ここで、下層側配線基板１０や上層側配線基板２０の配線パターンの形成方法およびレジスト１３，２３による皮膜形成方法と、接続パッド１２Ａ，１２Ｂ，２２Ａ、および、ワイヤボンディング用接続パッド２２Ｂの露出方法のそれぞれについては、公知の方法を採用することができるため、ここでは詳細な説明を省略している。
まず、図４に示すように、一方の配線基板である下層側配線基板１０に第１の電子部品である第１の半導体素子３０を搭載する。第１の半導体素子３０の電極面３２にははんだバンプや金バンプ等のバンプ３６が取り付けられている。第１の半導体素子３０は、バンプ３６を下層側配線基板１０の上面に形成した接続パッド１２Ｂに位置合わせしてフリップチップ方式により下層側配線基板１０に搭載する。第１の半導体素子３０を下層側配線基板１０にフリップチップ接続した後、第１の半導体素子３０と下層側配線基板１０の上面との間にアンダーフィル樹脂８０を注入する。
アンダーフィル樹脂８０を注入した後、図５に示すように、接続パッド２２Ａにはんだボール４０を取り付けた上層側配線基板２０を、下層側配線基板１０に位置合わせして重ね合わせる。このようにして下層側配線基板１０に上層側配線基板２０を積層した後、リフロー工程によりはんだボール４０をリフローさせて下層側配線基板１０と上層側配線基板２０とを接合し、図６に示す状態にする。
図６に示すように、リフロー後のはんだボールは、銅コア４２の外周を被覆していたはんだ４４が溶融し、はんだ４４および銅コア４２により下層側配線基板１０の接続パッド１２Ａと上層側配線基板２０の接続パッド２２Ａとを電気的に接続すると共に、銅コア４２がストッパとして作用して互いの配線基板間１０，２０の離間距離を維持した状態になる。
はんだボール４０のリフローが完了した後、フラックス洗浄を行い、次いで、下層側配線基板１０と上層側配線基板２０の間に封止樹脂５０を充填する（図７）。
基板１０，２０間に封止樹脂５０を充填する方法としては、例えば図７に示すように、下層側配線基板１０と上層側配線基板２０の一方側の側面をダム９０により覆い、他方側の下層側配線基板１０と上層側配線基板２０の側面から下層側配線基板１０と上層側配線基板２０の間に液状の封止樹脂５０を注入する方法がある。液状の封止樹脂５０は、毛細管現象により下層側配線基板１０と上層側配線基板２０の間に注入される。封止樹脂５０を注入した後、封止樹脂５０を加熱して硬化させる。
封止樹脂５０が硬化させた後、ダム９０を外すと共に、開口部２４内の封止樹脂５０の表面に、接着剤等により第２の電子部品である第２の半導体素子６０を接着する。次いで第２の半導体素子６０の上面に設けられた電極６２と他方の配線基板である上層側配線基板２０の上面に設けられたワイヤボンディング用接続パッド２２Ｂとを金ワイヤ等のボンディングワイヤ７０によりワイヤボンディングする。
最後に下層側配線基板１０の下面の接続パッド１２Ａへはんだボール等の外部接続端子１４を接合する。
以上のようにして本実施形態にかかる電子部品内蔵基板１００を形成することができる。図８は、本製造方法において説明した基板間に樹脂が充填され、基板間に搭載された２つの半導体素子が各々別の基板に電気的に接続された電子部品内蔵基板を示す横断面図である。
なお、本製造方法の説明においては、１つの電子部品内蔵基板１００を図示して説明しているが、実際の製造方法においては、大判の下層側配線基板１０および上層側配線基板２０を用いて、複数の電子部品内蔵基板１００，１００，１００，・・・を同時に樹脂封止した後、個々の基板外形に沿って個片に切断することによって個片の電子部品内蔵基板１００を得ることができる。
以上に説明したように、本実施形態にかかる電子部品内蔵基板１００は、下層側配線基板１０と上層側配線基板２０に挟み込んで搭載する２つの半導体素子３０，６０のうち、上側に搭載する第２の半導体素子６０を上層側配線基板２０の開口部２４に収容させているので、第１の半導体素子３０の大きさには左右されずに、第２の半導体素子６０の電極６２を上層側配線基板２０の接続パッド２２Ａに接近させた状態で搭載することができる。
この構成を採用することにより、第２の半導体素子６０の電極６２と上層側配線基板２０のワイヤボンディング用接続パッド２２Ｂとを接続するボンディングワイヤ７０の長さを短くすることができる。この結果、電子部品内蔵基板１００を小型化することができると共に、電気的接続の信頼性を向上させることができる。さらには、低コストでの製造も可能である。
図９は図８に示した状態から上層側配線基板の表面全体を第２の半導体素子を含めて樹脂により封止した状態を示す横断面図である。
（第２実施形態）
図１０は本発明にかかる電子部品内蔵基板の第２実施形態における構造を示す横断面図である。具体的には、第１の半導体素子３０の裏面側に直接、第２の半導体素子６０を搭載して構成された電子部品内蔵基板１００である。
本実施形態において、下層側配線基板１０と上層側配線基板２０の間に封止樹脂５０を充填する前の工程（すなわち、下層側配線基板１０に上層側配線基板２０をはんだボールを介して接合した状態）で、上層側配線基板２０が第２の半導体素子６０との間でワイヤボンディングできる機械的強度を有していれば、第２の半導体素子６０と上層側配線基板２０のワイヤボンディング用接続パッド２２Ｂをワイヤボンディング接続した後に、下層側配線基板１０と上層側配線基板２０および、第２の半導体素子６０を封止樹脂５０により一括して封止することができる。
一方、下層側配線基板１０および上層側配線基板２０の機械的強度が不十分な場合は、下層側配線基板１０と上層側配線基板２０の間に封止樹脂５０を充填し、樹脂硬化させた後にワイヤボンディングをし、その後、第２の半導体素子６０と第２の半導体素子６０と上層側配線基板２０とのワイヤボンディング部分を封止樹脂５０により別途樹脂封止する形態とすればよい。
図１０に示すように、上層側配線基板２０で第２の半導体素子６０が搭載される領域部分を封止樹脂５０によって封止した場合は、上層側配線基板２０の上の他の領域にチップコンデンサやチップ抵抗等の回路部品（図示せず）を搭載することもできる。
以上に、本発明にかかる電子部品内蔵基板（半導体装置）１００について、実施形態に基づいて詳細に説明してきたが、本願発明は以上の実施形態に限定されるものではなく、発明の要旨を変更しない範囲で各種の改変を行っても本願発明の技術的範囲に属することはいうまでもない。
例えば、以上の実施形態においては、第１の電子部品３０，および第２の電子部品６０としてそれぞれ半導体素子を用いて説明しているが、第１の電子部品３０，および第２の電子部品６０は半導体素子に限定されるものではなく、他の電子部品を用いてもよい。
また、本実施形態においては、第１の半導体素子３０と第２の半導体素子６０をそれぞれ１個ずつ搭載している形態について説明しているが、第１の半導体素子３０とは、上下２段に重ねて搭載された電子部品のうち下側に搭載された電子部品を指し、第２の半導体素子６０とは、第１の半導体素子３０の上に重ねて搭載されている電子部品を指している。第１の半導体素子３０および第２の半導体素子６０は、いずれか一方又は両方が複数個搭載される形態の電子部品内蔵基板１００もあり得る。
はんだボール４０はコア材として銅コア材４２を採用しているが、導体であり、かつ、軟化温度がはんだの融点よりも十分に高い物質であれば、銅以外の金属および物質によりコア材４２を形成したはんだボール４０を採用することができる。
さらにまた、第１の半導体素子３０は下層側配線基板１０にフリップチップボンディングに替えて、ワイヤボンディングにより下層側配線基板１０に電気的に接続しても良い。
また、以上の実施形態においては、下層側配線基板１０と上層側配線基板２０間に充填する封止樹脂５０に液状樹脂を用い、下層側配線基板１０と上層側配線基板２０間に液状の封止樹脂５０を注入する製造方法について説明しているが、下層側配線基板１０と上層側配線基板２０間への封止樹脂５０の充填は他の充填形態を採用することもできる。
例えば、下層側配線基板１０の下面側と上層側配線基板２０の上面側のそれぞれから下層側配線基板１０と上層側配線基板２０をクランプする上型と下型からなるトランスファーモールドを用い、トランスファーモールドのゲートから封止樹脂５０を下層側配線基板１０と上層側配線基板２０間に圧入する形態もありうる。この場合上型は、開口部２４に対応する部位に入子部分を設け、開口部２４部分に封止樹脂５０が入り込まないようにしておけばよい。
第１実施形態における電子部品内蔵基板の横断面図である。 図１の電子部品内蔵基板における開口部付近の平面図である。 第１実施形態において用いられるはんだボールの構造を示す断面図である。 電子部品内蔵基板の製造工程の途中経過状態を示す説明図である。 電子部品内蔵基板の製造工程の途中経過状態を示す説明図である。 電子部品内蔵基板の製造工程の途中経過状態を示す説明図である。 電子部品内蔵基板の製造工程の途中経過状態を示す説明図である。 基板間に樹脂が充填され、基板間に搭載された２つの半導体素子が各々別の基板に電気的に接続された電子部品内蔵基板を示す横断面図である。 図８に示した状態から上層側配線基板の表面全体を第２の半導体素子を含めて樹脂により封止した状態を示す横断面図である。 第２実施形態における電子部品内蔵基板の構造を示す横断面図である。 従来技術における電子部品内蔵基板の説明図である。
符号の説明
１０ 下方側基板
１２，２２ 配線パターン
１２Ａ，２２Ａ 接続パッド
１３，２３ レジスト
１４ 外部接続端子
２０ 上層側配線基板
２２Ｂ ワイヤボンディング用接続パッド
２４ 開口部
３０，６０ 電子部品（半導体素子）
３２，６２ 電極
３６ バンプ
４０ はんだボール
４２ 銅コア
４４ はんだ
５０，５２ 樹脂
８０ アンダーフィル樹脂
９０ ダム
１００ 電子部品内蔵基板

Claims (6)

  1. 一対の配線基板間に、複数段に電子部品が積み重ねて搭載された電子部品内蔵基板であって、
    一方の配線基板と他方の配線基板同士がはんだボールを介して電気的に接続され、
    前記一方の配線基板に第１の電子部品が搭載されると共に、該第１の電子部品の上に第２の電子部品が搭載され、
    前記他方の配線基板には、前記第２の電子部品を収容する開口部が設けられ、
    前記第２の電子部品は、前記開口部内に収容して搭載されると共に、前記他方の配線基板にワイヤボンディングによって電気的に接続され、
    前記一対の配線基板間が封止樹脂によって封止されていることを特徴とする電子部品内蔵基板。
  2. 前記第２の電子部品は、ワイヤボンディングされる面が前記他方の配線基板の板厚内に位置するように搭載されていることを特徴とする請求項１記載の電子部品内蔵基板。
  3. 前記第１の電子部品は前記封止樹脂により被覆され、前記第２の電子部品は前記封止樹脂の表面に搭載されていることを特徴とする請求項１または２記載の電子部品内蔵基板。
  4. 前記第２の電子部品は、前記第１の電子部品に直接接着されていることを特徴とする請求項１または２記載の電子部品内蔵基板。
  5. 前記はんだボールは、金属を球状体に形成したコア材の外表面にはんだが被覆されてなるコア入りはんだボールが用いられていることを特徴とする請求項１〜４のうちのいずれか一項に記載の電子部品内蔵基板。
  6. 前記コア材は銅により形成されていることを特徴とする請求項５記載の電子部品内蔵基板。
JP2006348755A 2006-12-26 2006-12-26 電子部品内蔵基板 Active JP5068990B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006348755A JP5068990B2 (ja) 2006-12-26 2006-12-26 電子部品内蔵基板
US11/962,749 US7772687B2 (en) 2006-12-26 2007-12-21 Multiple electronic component containing substrate
KR1020070134923A KR20080060160A (ko) 2006-12-26 2007-12-21 전자 부품 내장 기판
TW096150215A TW200830525A (en) 2006-12-26 2007-12-26 Electronic component contained substrate
CNA2007101606339A CN101211901A (zh) 2006-12-26 2007-12-26 包含电子元件的基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348755A JP5068990B2 (ja) 2006-12-26 2006-12-26 電子部品内蔵基板

Publications (2)

Publication Number Publication Date
JP2008159956A true JP2008159956A (ja) 2008-07-10
JP5068990B2 JP5068990B2 (ja) 2012-11-07

Family

ID=39582715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348755A Active JP5068990B2 (ja) 2006-12-26 2006-12-26 電子部品内蔵基板

Country Status (5)

Country Link
US (1) US7772687B2 (ja)
JP (1) JP5068990B2 (ja)
KR (1) KR20080060160A (ja)
CN (1) CN101211901A (ja)
TW (1) TW200830525A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159955A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2011009301A (ja) * 2009-06-23 2011-01-13 Shinko Electric Ind Co Ltd 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
US8106495B2 (en) 2008-12-17 2012-01-31 Shinko Electric Industries Co., Ltd. Semiconductor apparatus and manufacturing method thereof
WO2023089988A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 モジュール

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704350B2 (en) * 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US8441123B1 (en) * 2009-08-13 2013-05-14 Amkor Technology, Inc. Semiconductor device with metal dam and fabricating method
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
DE102010026843A1 (de) * 2010-07-12 2012-01-12 Epcos Ag Modul-Package und Herstellungsverfahren
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US8546193B2 (en) * 2010-11-02 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
KR101852601B1 (ko) * 2011-05-31 2018-04-27 삼성전자주식회사 반도체 패키지 장치
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8928134B2 (en) * 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
TWI533421B (zh) 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
EP3089444B1 (en) * 2013-12-27 2020-04-29 Nikon Corporation Imaging unit and imaging device
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
US9859200B2 (en) 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US10679866B2 (en) * 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US10790426B2 (en) * 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196132A (ja) * 1988-01-29 1989-08-07 Konica Corp 集積回路装置
JPH0823162A (ja) * 1994-07-05 1996-01-23 Mitsui High Tec Inc 半導体装置の回路基板への接合方法
JPH11297927A (ja) * 1998-04-14 1999-10-29 Japan Aviation Electronics Ind Ltd 高密度マルチチップモジュールおよびその製造方法
JP2004265956A (ja) * 2003-02-26 2004-09-24 Ibiden Co Ltd 多層プリント配線板
JP2005150443A (ja) * 2003-11-17 2005-06-09 Sharp Corp 積層型半導体装置およびその製造方法
JP2006178489A (ja) * 2006-01-16 2006-07-06 Ibiden Co Ltd 光通信用デバイス

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5736074A (en) * 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
JP3951966B2 (ja) * 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
JP4436179B2 (ja) 2004-04-20 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW200614448A (en) * 2004-10-28 2006-05-01 Advanced Semiconductor Eng Method for stacking bga packages and structure from the same
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
US8546929B2 (en) * 2006-04-19 2013-10-01 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
TWI314031B (en) * 2006-06-01 2009-08-21 Phoenix Prec Technology Corp Stack structure of circuit board with semiconductor component embedded therein
TWI319615B (en) * 2006-08-16 2010-01-11 Phoenix Prec Technology Corp Package substrate and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196132A (ja) * 1988-01-29 1989-08-07 Konica Corp 集積回路装置
JPH0823162A (ja) * 1994-07-05 1996-01-23 Mitsui High Tec Inc 半導体装置の回路基板への接合方法
JPH11297927A (ja) * 1998-04-14 1999-10-29 Japan Aviation Electronics Ind Ltd 高密度マルチチップモジュールおよびその製造方法
JP2004265956A (ja) * 2003-02-26 2004-09-24 Ibiden Co Ltd 多層プリント配線板
JP2005150443A (ja) * 2003-11-17 2005-06-09 Sharp Corp 積層型半導体装置およびその製造方法
JP2006178489A (ja) * 2006-01-16 2006-07-06 Ibiden Co Ltd 光通信用デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159955A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US8106495B2 (en) 2008-12-17 2012-01-31 Shinko Electric Industries Co., Ltd. Semiconductor apparatus and manufacturing method thereof
JP2011009301A (ja) * 2009-06-23 2011-01-13 Shinko Electric Ind Co Ltd 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
WO2023089988A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
US20080157329A1 (en) 2008-07-03
KR20080060160A (ko) 2008-07-01
CN101211901A (zh) 2008-07-02
JP5068990B2 (ja) 2012-11-07
TW200830525A (en) 2008-07-16
US7772687B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
JP5068990B2 (ja) 電子部品内蔵基板
JP4901458B2 (ja) 電子部品内蔵基板
TWI419300B (zh) 內建電子零件之基板及其製造方法
US8039307B2 (en) Mounted body and method for manufacturing the same
KR20040026530A (ko) 반도체 패키지 및 그를 이용한 적층 패키지
US20050266701A1 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
JP2012204631A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
JP4051570B2 (ja) 半導体装置の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
TWI440145B (zh) 金屬柱焊接晶片連接之封裝構造及其電路基板
JP4561969B2 (ja) 半導体装置
JP4591715B2 (ja) 半導体装置の製造方法
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI406377B (zh) 方向指示標記立體化之球格陣列封裝構造及其製造方法
JP4379578B2 (ja) 半導体装置の製造方法
JP3647665B2 (ja) 半導体装置の製造方法
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same
JP2005217069A (ja) 半導体装置
JP2009238984A (ja) 半導体装置およびその製造方法
JP2007294584A (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5068990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150