JPH01196132A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH01196132A
JPH01196132A JP2097688A JP2097688A JPH01196132A JP H01196132 A JPH01196132 A JP H01196132A JP 2097688 A JP2097688 A JP 2097688A JP 2097688 A JP2097688 A JP 2097688A JP H01196132 A JPH01196132 A JP H01196132A
Authority
JP
Japan
Prior art keywords
chip
fpc
circuit board
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2097688A
Other languages
English (en)
Inventor
Isao Myokan
明官 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2097688A priority Critical patent/JPH01196132A/ja
Publication of JPH01196132A publication Critical patent/JPH01196132A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Electronic Switches (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明は、集積回路装置、例えば感熱記録ヘッドその他
の集積回路装置に関する。
口、従来技術 感熱記録ヘッド(以下、単にヘッドと称す。)は感熱紙
又は被記録紙等の被記録体に対して直接又はインクリボ
ンを介して当接した状態で記録用の電気信号によって発
熱部がドツト状に選択加熱され、これによって被記録体
に画像等を記録できるよう構成されている。
ヘッドは、一般に、絶縁基体上に発熱体層を設け、この
上に多数の対向電極を形成させて発熱部を構成し、その
上を絶縁被膜で覆って対向電極や発熱体層を保護するよ
うにし、その対向電極を構成する個別電極に対して例え
ば後述するライン方式にあってはIC部から目的とする
画像パターンに対応する信号を与えるようにしている。
上記多数の対向電極は、平行に並んだ多数の個別電極と
これら個別電極に対向位置する共通電極とによって構成
される。また、IC部の端子及び共通電極は、ヘッドに
貼付けられたフレキシブルプリントサーキット(以下、
FPCと呼ぶ。)の配線に接続し、これら配線からの信
号罠よってIC部が駆動するようになっている。
以下、3例を挙げて従来のライン方式のヘッドの構造を
説明する。
第13図はICチップの端子と電極との間をワイヤボン
ディングで接続したヘッドの平面図、第14′l13 図は第a図のxrv −xrv線矢視断面図である。
ヘッドは共通の放熱板(この例ではアルミニウム板)1
上に、発熱部2、ICチップ4及び信号電極31を設け
た絶縁体基板(例えばアルミナ等のセラミックス基板)
3と、F P C14を貼付けたスペーサ5とが対向し
て固定されている。スペーサ5は、FPCO銅箔の配線
16Bが信号電極31と同じレベルになるよう、所定厚
さで放熱板5とFPC14とに挾まれて位置する。図中
、15はF P C14のベースフィルムで、ポリイミ
ド樹脂又はポリエチレンテレフタレート樹脂からなって
いる。なお、F P C14は3層程度の多層配線であ
るが、図では1層に簡略化して画いである(以下同様)
絶縁体基板3上には、厚さ10〜100μmのグレーズ
層23が被着し、グレーズ層nの先端側(図に於いて左
側)には共通電極を構成する下側の層9cが形成されて
いる。層9c及びグレーズ層23上には、共通電極9及
び個別電極10と略同じパターンで発熱体(例えば窒化
タンタル)層8が基板3の先端から後端に迄亘って形成
されている。発熱体層8上には間隙11を隔ててアルミ
ニウム類の上側の共通電極9と多数のアルミニウム類の
個別電極10とが被着し、画電極の間隙(対向部分)1
1によって発熱部2が形成されている。ICチップ4は
、絶縁体基板3上にマウントされ、個別電極10の端部
と所定パターンに設けられたアルミニウム類の信号電極
31の端部とに対して、金又はアルミニウム等のワイヤ
12A、12Bによるワイヤボンディングによって接続
されている。なお、上記した各電極又は配線の形式、I
Cチップのマウント及びワイヤボンディングは、公知の
半導体芸妓術によって行えるので、それらの詳細は省略
する。
また、絶縁体基板3上には、個別電極10の端部が霧出
するように、図に於いて左側の領域で例えば窒化珪素の
耐摩耗性保護層(絶縁被膜)13が被着される。但し、
第13図では保護層13及び後述する樹脂の封止材21
は図示省略しである(後述する他の平面図も同様)。
FPC14はスペーサ5上から絶縁体基板3上の共通電
極9の端部上及び信号電極31の端部上に迄延在してい
て、その配線16A、16Bが夫々共通電極9、信号電
極31に圧着接続されている。第15図中、32は、本
体33とその凹部33aに嵌入されたゴム34とからな
る圧着金具で、圧着金具32によって上記の圧着接続が
なされる。ICチップ4上は、ワイヤ12A、12Bを
も含めて樹脂21によって封止される。
このような構造のチップでは、封止部21は、ワイヤ1
2A、12Bをも封止せねばならないため、その高さが
1〜2mm以上になり、仮想線で示すプラテン26や図
示しない感熱紙が接触する虞がある。
これを避けるためには、ICチップ4を発熱部2から充
分な距離をとってマウントせねばならず、図中島で示す
絶縁体基板30幅が14〜18mmとなり、ヘッドが大
型化すると共にこれがコストアップに繋がっている。ま
た、FPCの配線16A、16Bと電極9.31との接
続を圧着で行うには、信号電極31の端子部(接続部)
は絶縁体基板3の10〜30%のスペースをとることと
なり、圧着金具32と共にコストアップの要因となって
いる。電極とFPCの配線との接続は、圧着によるより
も半田付けによる方が信頼性が高いのであるが、長尺に
亘って接続を行うために半田付けではFPCO熱収縮が
大きくなって正確な接続ができず、採用される例は少な
い。また、圧着接続では、FPCの配線表面は信頼性か
ら金めつきが不可欠であり、これもコストアップの要因
となっている。
第15図はICチップと電極との間をフェースダウンボ
ンディングで接続したヘッドの平面図、第16図は第1
5図の川−周線矢視断面図である。
ICチップ4の端子部には半日のバンプ4a、4bが設
けられ、これらを下側にしてバンプ4a、4bを夫々個
別電極10、信号電極31に接続させる。
このような接続では、封止部21は略ICチップ4の上
面の高さを越えないようにすることができ、その高さを
1m+y+以下とすることが可能である。従って、プラ
テン26に封止部21が接触する虞がなくなり、図中l
!で示す絶縁体基板30幅を12〜16薗にすることが
できる。その他は前述の第14図、第15図のヘッドに
於けると同様である。
この構造のヘッドでも、信号電極31とF P C14
の配線16Bとの接続(共通電極9と配線16Aとの接
続も同様)は圧着によってなされるので、前述のヘッド
に於けると同様のコストアップの要因が存する。その上
、100μmピッチと言う微細なピッチでフェースダウ
ンボンディングするには、極めて高い精度でICチップ
4の位置合せをする必要があり、パターン認識を駆使し
た特殊ボンディング装置を使っても正確なボンディング
は困難であって、高い歩留でヘッドを製造することがで
きない。
第18図はICチップをスペーサ上のFPC上にマウン
トし、ワイヤボンディングで接続したヘッドの平面図、
第18図は第17図のxm−xvm線矢視断面図である
F P C14ノ配線16Bからベースフィルム15の
スルーホールを通る部分16Bbを介してベースフィル
ム15上にパッド16Baを形成し、個別電極10の端
部、配線16Bのパッド16Baとに対してICチップ
4をワイヤ12A、12Bで夫々ワイヤボンディングし
ている。その他は前述の第13図、第14図のヘッドに
於けると同様である。
このヘッドでは、第13図、第14図のヘッドに於ける
と同様に、封止部21の高さが高くなる。その上、F 
P C14をまたいでワイヤボンディングする場合の封
止材料には、絶縁体基板3とFPC14との熱膨張率の
差を考慮して、弾性のある軟かいシリコン系樹脂が使用
される。そのため、手や紙が触れたりすると変形するの
で、その上に更に金属等の保護カバーが必要になる。た
だ、ICチップ4を絶縁体基板3上には設けずにFPC
14上に設けることにより、図中1.で示す絶縁体基板
3の幅を11〜14mmにすることができる。
ハ1発明の目的 本発明は、上記の事情に鑑みてなされたものであって、
低コストであって信頼性が高く、而も高密度な集積回路
装置を提供することを目的としている。
二0発明の構成 本発明の第一の発明は、第一の回路基板に第二の回路基
板が取付けられた集積回路装置に於いて、前記第二の回
路基板に開口が設けられ、この開口内に所定の回路素子
が位置せしめられ、前記第一の回路基板の電極と前記第
二の回路基板の電極との間に前記回路素子が前記開口を
介してワイヤレス接続されていることを特徴とする集積
回路装置に係る。
本発明の第二の発明は、第一の回路基板に第二の回路基
板が取付けられた集積回路装置において、前記第二の回
路基板に開口が設けられ、この開口と略同じ位置にて前
記第一の回路基板に凹部が設けられ、この凹部から前記
開口に亘って所定の回路素子が挿入され、前記第一の回
路基板の電極と前記第二の回路基板の電極との間に前記
回路素子が接続されていることを特徴とする集積回路装
置に係る。
ホ、実施例 以下、本発明の詳細な説明する。
実施例1 第3図は本例によるヘッドの平面図、第4図は第3図の
IV−IV線矢視断面図、第5図は拡大斜視図である。
なお、第13図〜第18図と共通する部分には同じ符号
を付して表わしである。また、第3図では第13図と同
様に保護層13、封止材21は図示省略しである。
アルミニウム製の放熱板1上には、アルミナ製の絶縁体
基板3とFPC14を載設するためのガラスエポキシ製
基板5とが固着している。FPC14は、基板5から絶
縁体基板3の一部に布達していて、接着剤19によって
両基板3.5に貼付けられている。基板5はF P C
14の上下方向のレベルを絶縁体基板3の上面に合せる
ようにするスペーサとして機能する(以下、この基板を
スペーサと呼ぶ。)。
発熱体層8、共通電極9、個別電極1o、保護層13の
配置は、先に第13図、第14図で説明したヘッドに於
ける配置と同様であるので、説明を省略する。但し、発
熱体層8は厚さ500〜5ooo X、の窒化タンタル
(Ta=N)又はタンタルシリカ(TaS i Ox 
)からなり、共通電極9は厚さ10〜50μmの金、銅
又は銀ペーストからなり、個別電極1oは厚さ1〜3μ
mのアルミニウム又は金からなり、保護層13は酸化タ
ンタル(Ta=0. )を上層とし、シリカ(SiO=
)を下層とする2層構造又は窒化珪素(SiN)の単層
(厚さはいずれも2〜10μm)である。絶縁体基板3
はアルミナ(Al、0.)製とし、表面に下地としての
グレーズ層を全面に設ける場合と発熱体層の付近だけに
部分的にグレーズ層を設ける場合とがあるが、ここでは
全面にグレーズ層を設ける例について説明する。
F P C14は、ポリイミド樹脂製のベースフィルム
15及びカバーフィルム17(厚さはいずれも25μm
)の間に厚さ25μmの銅箔の配線16A、16Bが配
設されてなるものであって、これら配線の先端側はIC
チップ4の端子の方向に向けられている。16Aは共通
電極9に接続される配線、16BはICチップ4の端子
に接続される配線である。F P C14は、3層の多
層配線であるが、1層に簡略化して示しである(以下、
同様)。
FPC14の個別電極10側には、ICチップ4の大き
さに合せた開口18が設けられ、開口18内の個別電極
10とは反対側の領域でカバーフィルム17が切除され
ていて、この領域で銅箔の配線16 B カ露呈してい
る。個別電極10の先端部には保護層13が被着してお
らず、この部分で厚さ1μmのアルミニウム製の共通電
極10上には厚さ60μmのニッケルめっき層6が形成
されていて、FPC14は開口18の貫通孔内にニッケ
ルめっき層6が収容される。
保護層13は厚さ10μmであって、酸化タンタルとシ
リカとの2層構成としである。
ICチップ4は、端子に半田のバンプ4a、4bが設け
られていて、バンプ4a、4bを下側にしてニッケルめ
っき層6とF P C14の銅箔16Bの露呈部分にフ
ェースダウンボンディングによって接続される。この接
続は230°Cに加熱保持されたりフロー炉内を通過す
ることによる半田付げによってなされる。このボンディ
ング後、ICチップ4は樹脂の封止材21によってF 
P C14のカバーフィルム17上で封止される。共通
電極9とFPC14の配線16Aとの接続は、第3図に
22で示す領域でベースフィルムが切除されていて、こ
の領域22での半出付げによってなされる。
第1図は封止前のICチップ周辺の拡大断面図、第2図
は絶縁体基板3、スペーサ上にFPCを貼付け、更にI
Cチップを接続する手順を示す拡大部分断面図である。
前述したようにF P C14のベースフィルム15ニ
は接着剤19が塗布されていて、F P C14は開口
18の貫通孔内にニッケルめっき層6を収容するように
して保護層13、絶縁体基板3及びスペーサ5上に貼付
けられる。FPC14のベースフィルム15、銅箔の配
線16B及び接着剤190合計の厚さは、個別電極10
とニッケルめっき層6との合計の厚さに略等しくしであ
る。次に、半田バンプ4a、4bを夫々ニッケルめっき
層6、銅箔の配線16Bの露呈部分に載置するようにし
てICチップ4をFPCの開口18内に挿入し、前述し
たようにリフロー炉を通過せしめて半田付はボンディン
グする。かくして、第2図の状態から第1図の状態へと
フェースダウンボンディングが遂行される。
第6図は、F P C14の保護層13上の領域には銅
箔の配線を設けていない例の第1図と同様の拡大部分断
面図である。
ICチップ4の一方のバンプ4aは個別電極10用配線
、クロックパルス(C1ock )用配線、ランチ信号
(Latch )用配線、入力信号の保持により例えば
第7図に示す通りである。
以上のように、FPCに開口を設け、この開口内でIC
チップをフェースダウンボンディングすることにより、
第4図に示すように、ICチップ4の上面が低くなり、
更に封止材21の高さもICチップ4の高さと略等しく
することができる。その結果、仮想線で示すプラテン2
6は封止材21がら充分に離れ、仮想線で示す記録紙n
、インクリボン四の歩行もスムーズになされ、安定した
記録が遂行される。従って、ICチップ4を発熱部2に
近付けることができ、図中lで示す絶縁体基板3の幅を
7〜10rnmに迄小さくすることが可能となり、ヘッ
ドを小型化できると共にコスト上も有利となる。
また、ICチップのフェースダウンボンディングは、F
PCの開口にICチップを挿入するだけで大よその位置
合せができ、リフロー炉を通して半日付けする際に、熔
融した半円の表面張力で位置ずれが自然に矯正(所謂セ
ルフアライメント)される。その上、このセルフアライ
メントにょって、FPCの熱収縮が補償され、前述した
FPCの熱収縮の問題も解決され、信頼性の高いボンデ
ィングがなされる。
実施例2 この例のヘッドは、第8図に示すように、2層構造の保
護層13の厚さを5μmとしたこと;ニッケルめっき層
の厚さを10μmとし、更にその上に厚さ15μmの銅
めっき層7を形成せしめたこと;F P C14ハ、カ
バーフィルムを設ケス、ベースフィルム15ヲ上側にし
かつベースフィルムの一部ヲ切除して配線16Bに露呈
部分を設けたこと;FPCの開口18に臨む領域にベー
スフィルム15上に厚さ25μmの銅めっき層加を設け
たこと;保護層13上に貼付けられるFPCの部分には
配線を設けていないことが、前記実施例1の第1図〜第
5図のヘッドと異なっており、その他は第1図〜第5図
のヘッドに於けると同様である。配線16A、16Bは
、ベースフィルム15の下側にバターニングして貼付け
られている。
第9図は、絶縁体基板、スペーサ上にFPCを貼付け、
更にICチップを取付ける手順を示す第2図と同様の拡
大部分断面図である。
F P C14上の銅めっき層2oは、FPCの開口1
8の周辺を強固にしてICチップ4を開口18内に精度
良く固定するために設けたものである。従って、このヘ
ッドでは、ICチップの位置決めが前記実施例1に於け
るよりも一層高精度になされる。
実施例3 第10図はこの例によるヘッドの第3図と同様の平面図
、第11図は第10図のXI−XI線矢視断面図である
絶縁体基板3の後端側には凹部(盲孔)3aが設げられ
ていて、凹部3a内にICチップ4がマウントされ、I
Cチップ4はワイヤ12A、12Bによって個別電極1
0、FPCの配線16Bにワイヤボンディングで接続さ
れ、ICチップ4上はワイヤ12A、12Bをも含めて
封止材21によって封止されている。その他は前記実施
例の第6図のヘッドに於けると同様である。
このヘッドに於いても、ICチップ4は、絶縁体基板3
の凹部3aに深く挿入されているので、その上面の高さ
が低くなり、ワイヤボンディングによる接続にも拘らず
、封止材21の高さが低くなり、第11図に仮想線で示
すプラテン26が封止材21から充分に離れ、仮想線で
示す記録紙27、インクリボンあの走行がスムーズにな
され、ヘッドの小型化も容易である。特に、封止材21
の溶液は、絶縁体基板3の凹部3a内に上方からポツテ
ィングによって注入されるので、注入時に周囲への流れ
が抑制される。その結果、封止材21が周囲に不必要に
広く広がることがなく、またICチップ4上の厚さも薄
くできる。
なお、第10図、第11図のヘッドでは、ワイヤ12A
はF P C14の先端側をまたぐようにして個別電極
10の端部とICチップ4との間を接続しているが、第
12図に拡大図示するように、個別電極10の端部を凹
部3aに臨むようにして、個別電極10の端部とICチ
ップ4との間を短距離で接続するようにしても良い。
以上の例は、ライン方式のヘッドの例であるが、シリア
ル方式のヘッドにも本発明が適用できることは言う迄も
ない。
その他、例えば、直線的に微小間隙を以て並んだ多数の
アモルファスシリコン層に対して共通電極と個別電極と
が接続するラインセンサ(像を光学的に読取って電気信
号に変える装置)にも本発明が適用可能である。ライン
センサは前記実施例のライン方式のヘッドと類似の構造
を有しており、発熱部に対応する位置に、光照射によっ
て比抵抗が下る性質を有するアモルファスシリコンの層
を設けたものである。そのほか、液晶デイスプレィ、液
晶シャッタ、LEDアレイ等種々の集積回路装置にも本
発明が適用可能である。
へ1発明の詳細 な説明したように、第一の発明は、回路素子が第二の回
路基板の開口内に位置し、この回路素子が第二の回路基
板の電極と第一の回路基板の電極との間に前記開口を介
してワイヤレスで接続されているので、回路素子の位置
決めが容易になされ、かつ回路素子の位置を低くするこ
とができる。
その結果、集積回路装置は信頼性が高く、小型化が容易
であると共に、コストも低減される。
また、第二の発明は、前記開口と略同じ位置にて第一の
回路基板に凹部が設けられ、この凹部から前記開口に亘
って回路素子が挿入されているので、回路素子の位置決
めが容易であり、その位置を一層低くできる。従って、
回路素子の接続方法の如何に拘らず、前記第一の発明と
同様の効果が奏せられる。
【図面の簡単な説明】
第1図〜第12図は本発明の実施例を示すものであって
、 第1図は感熱記録ヘッドの拡大部分断面図、第2図は感
熱記録ヘッド製造の手順を示す拡大部分断面図。 第3図は感熱記録ヘッドの平面図、 第4図は第3図のIV−IV線矢視断面図、第5図は感
熱記録ヘッドの斜視図、 第6図は他の例による感熱記録ヘッドの拡大部分断面図
、 第7図はICチップの概略回路図、 第8図は更に他の例による感熱記録ヘッドの拡大部分断
面図、 第9図は第8図の感熱記録ヘッドの製造手順を示す拡大
部分断面図、 第10図は更に他の例による感熱記録ヘッドの平面図、 第11図は第10図のXI−XI線矢視断面図、第12
図は更に他の例による感熱記録ヘッドの拡大部分断面図
、 第13図〜第18図は従来例を示すものであって、第1
3図は感熱記録ヘッドの平面図、 第14図は第1図のxrv −xrv線矢視断面図、第
15図は他の感熱記録ヘッドの平面図、第16図は第1
5図のXVI−■線矢視断面図、第17図は更に他の感
熱記録ヘッドの平面図、第18図は第17図の1−回線
矢視断面図である。 なお、図面に示された符号に於いて、 2・・・・・・・・・発熱部 3・・・・・・・・・絶縁体基板 4・・・・・・・・・ICチップ 4g、4b・・・・・・・・・バンブ 5・・・・・・・・・スペーサ 6・・・・・・・・・ニッケルめっき層7・・・・・・
・・・銅めっき層 8・・・・・・・・・発熱体層 9・・・・・・・・・共通電極 10・・・・・・・・・個別電極 12A、12B・・・・・・・・・ワイヤ14・・・・
・・・・・フレキシブル プリントサーキット(F’P
C) 15・・・・・・由ベースフィルム 16A、16B・・・・・・・・・銅箔の配線17・・
・・・・・・・カバーフィルム18・・・・・・・・・
開口 加・・・・・・・・・位置決め用銅めっき層21・・・
・・・・・・封止材 n・・・・・・・・・グレーズ層 31・・・・・・・・・信号電極 である。 代理人 弁理士 逢 坂   宏 <D      Ln

Claims (2)

    【特許請求の範囲】
  1. 1.第一の回路基板に第二の回路基板が取付けられた集
    積回路装置に於いて、前記第二の回路基板に開口が設け
    られ、この開口内に所定の回路素子が位置せしめられ、
    前記第一の回路基板の電極と前記第二の回路基板の電極
    との間に前記回路素子が前記開口を介してワイヤレス接
    続されていることを特徴とする集積回路装置。
  2. 2.第一の回路基板に第二の回路基板が取付けられた集
    積回路装置に於いて、前記第二の回路基板に開口が設け
    られ、この開口と略同じ位置にて前記第一の回路基板に
    凹部が設けられ、この凹部から前記開口に亘って所定の
    回路素子が挿入され、前記第一の回路基板の電極と前記
    第二の回路基板の電極との間に前記回路素子が接続され
    ていることを特徴とする集積回路装置。
JP2097688A 1988-01-29 1988-01-29 集積回路装置 Pending JPH01196132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2097688A JPH01196132A (ja) 1988-01-29 1988-01-29 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2097688A JPH01196132A (ja) 1988-01-29 1988-01-29 集積回路装置

Publications (1)

Publication Number Publication Date
JPH01196132A true JPH01196132A (ja) 1989-08-07

Family

ID=12042194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097688A Pending JPH01196132A (ja) 1988-01-29 1988-01-29 集積回路装置

Country Status (1)

Country Link
JP (1) JPH01196132A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002011900A (ja) * 2000-06-29 2002-01-15 Kyocera Corp サーマルヘッド
JP2008159956A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2012200954A (ja) * 2011-03-24 2012-10-22 Toshiba Hokuto Electronics Corp サーマルプリントヘッド
JP2013071353A (ja) * 2011-09-28 2013-04-22 Toshiba Hokuto Electronics Corp サーマルプリントヘッド
JP2019087695A (ja) * 2017-11-09 2019-06-06 シチズン電子株式会社 発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002011900A (ja) * 2000-06-29 2002-01-15 Kyocera Corp サーマルヘッド
JP2008159956A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2012200954A (ja) * 2011-03-24 2012-10-22 Toshiba Hokuto Electronics Corp サーマルプリントヘッド
JP2013071353A (ja) * 2011-09-28 2013-04-22 Toshiba Hokuto Electronics Corp サーマルプリントヘッド
JP2019087695A (ja) * 2017-11-09 2019-06-06 シチズン電子株式会社 発光装置

Similar Documents

Publication Publication Date Title
US6433414B2 (en) Method of manufacturing flexible wiring board
US4764659A (en) Thermal head
KR100375809B1 (ko) 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치
US5533664A (en) Method of manufacturing a semiconductor device
JPH01196132A (ja) 集積回路装置
JPS63179764A (ja) 感熱記録ヘツド
EP0474508A2 (en) Liquid crystal display device and mounting arrangement therefor
JP2931477B2 (ja) 薄膜磁気ヘッド構造体およびその製造方法
JPH0688420B2 (ja) サーマルヘッド
JPS63205249A (ja) 感熱記録ヘツド
JPH0351096B2 (ja)
JPS6148424B2 (ja)
JP2553615B2 (ja) フィルムキャリア
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
KR930000703B1 (ko) 감열기록소자의 조립방법
JP2542227B2 (ja) 混成ic基板装置
JP2820870B2 (ja) サーマルヘッド及び製造方法
JPH0939281A (ja) 熱印字ヘッド
JPS61237662A (ja) 集積回路装置
JPS6097871A (ja) 感熱記録ヘツド
JPS61280953A (ja) サ−マルプリントヘツド
JPH08213733A (ja) 混成集積回路装置
JPS62246745A (ja) サ−マルヘツド
JPH0878473A (ja) 半導体装置
JPS6027190A (ja) ダイレクトドライブ方式の電子装置