JPH0351096B2 - - Google Patents
Info
- Publication number
- JPH0351096B2 JPH0351096B2 JP58249507A JP24950783A JPH0351096B2 JP H0351096 B2 JPH0351096 B2 JP H0351096B2 JP 58249507 A JP58249507 A JP 58249507A JP 24950783 A JP24950783 A JP 24950783A JP H0351096 B2 JPH0351096 B2 JP H0351096B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bonding
- wire
- chip
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
１ 産業上の利用分野
本発明は集積回路装置、例えば感熱記録ヘツド
に関するものである。
に関するものである。
２ 従来技術
感熱記録ヘツド（以下、単にヘツドと略す。）
は、被記録紙又は感熱紙等の被記録体に対して直
接的に若しくはインクフイルムを介して当接され
た状態で、記録用の電気信号によつて発熱部がベ
ツト状に選択加熱され、これによつて被記録体に
画像等を記録できるように構成されている。
は、被記録紙又は感熱紙等の被記録体に対して直
接的に若しくはインクフイルムを介して当接され
た状態で、記録用の電気信号によつて発熱部がベ
ツト状に選択加熱され、これによつて被記録体に
画像等を記録できるように構成されている。
従来のヘツドでは一般に、基板上に発熱体層を
設け、この上に多数の対向電極を形成して発熱部
を構成しており、その（信号）電極に対し集積回
路（以下、ICと称する。）部から目的とする画像
パターンに対応した信号を与えるようにしてい
る。
設け、この上に多数の対向電極を形成して発熱部
を構成しており、その（信号）電極に対し集積回
路（以下、ICと称する。）部から目的とする画像
パターンに対応した信号を与えるようにしてい
る。
こうしたヘツドしては、例えば特開昭57−8177
号、57−8178号、57−8179号、57−8180号、57−
43883号、57−43884号、57−107866号、57−
107867号、57−107868号等各公報に開示されたも
のがある。
号、57−8178号、57−8179号、57−8180号、57−
43883号、57−43884号、57−107866号、57−
107867号、57−107868号等各公報に開示されたも
のがある。
従来のヘツド、例えばグイレクトドライブ方式
のヘツドでは、第１図に示す如き回路構成のIC
チツプ４が使用されている。ここで、Sinは記録
信号、CLKはクロツクパルス、STBはストロー
ブ信号、ENBはイネーブル信号、Vccは電源電
圧、PG及びVGは接地レベルを示す。シフトレジ
スタSRに入れたSinをCLKによつてラツチ回路
LTに送り、STBでラツチ回路LTに一旦メモリ
しておき、ゲートＧに選択入力されるENBによ
つて駆動トランジスタTrをオンさせ、ラツチ回
路LTから記録信号をTrを介して発熱部への出力
配線１２へ供給する。
のヘツドでは、第１図に示す如き回路構成のIC
チツプ４が使用されている。ここで、Sinは記録
信号、CLKはクロツクパルス、STBはストロー
ブ信号、ENBはイネーブル信号、Vccは電源電
圧、PG及びVGは接地レベルを示す。シフトレジ
スタSRに入れたSinをCLKによつてラツチ回路
LTに送り、STBでラツチ回路LTに一旦メモリ
しておき、ゲートＧに選択入力されるENBによ
つて駆動トランジスタTrをオンさせ、ラツチ回
路LTから記録信号をTrを介して発熱部への出力
配線１２へ供給する。
こうしたICチツプ４と周囲の配線とは、第２
図に示す如くに接続される。図中の２はライン状
に配列された発熱部（ドツト）、９は共通の接地
電極である。上記したIC制御用の信号又は電源
電圧は、実質的に平行な配線１２′によつてICチ
ツプ４に供給されるが、各配線１２′とICチツプ
４とを結ぶ接続配線１２″が配線１２′と交差する
箇所では必ず多層配線構造となつている。なお、
図示省略したが、ICチツプ４の各ボンデイング
パツドと配線１２″の端子との間はワイヤボンデ
イングで接続されている。第２図の接続方式で
は、上記の多層配線構造に必要な層間絶縁膜とス
ルーホールを形成する必要があるため、工程数が
増えて、コストアツプとなり、歩留も低下する。
また、特にスルーホール部分での絶縁膜の絶縁破
壊によるシヨート（短絡）が生じて信頼性が低下
し、かつ上下両配線の接続箇所がいわゆるドツグ
ボーン形状によつて面積をとるために集積度も低
下する。
図に示す如くに接続される。図中の２はライン状
に配列された発熱部（ドツト）、９は共通の接地
電極である。上記したIC制御用の信号又は電源
電圧は、実質的に平行な配線１２′によつてICチ
ツプ４に供給されるが、各配線１２′とICチツプ
４とを結ぶ接続配線１２″が配線１２′と交差する
箇所では必ず多層配線構造となつている。なお、
図示省略したが、ICチツプ４の各ボンデイング
パツドと配線１２″の端子との間はワイヤボンデ
イングで接続されている。第２図の接続方式で
は、上記の多層配線構造に必要な層間絶縁膜とス
ルーホールを形成する必要があるため、工程数が
増えて、コストアツプとなり、歩留も低下する。
また、特にスルーホール部分での絶縁膜の絶縁破
壊によるシヨート（短絡）が生じて信頼性が低下
し、かつ上下両配線の接続箇所がいわゆるドツグ
ボーン形状によつて面積をとるために集積度も低
下する。
一方、特開昭58−78786号公報によれば、第３
図に示す如く、上記したPG、ENB、STB、
CLK、Sin用の５本の配線１２′をICチツプ４の
一辺側に接続し、IC部での多層配線を経て同じ
一辺側に設けた各出力端子に導びき、これらの出
力端子から隣接する他のICチツプ４への各平行
配線１２′へと接続したものが提案されている。
但、GND端子は別の配線から供給し、VCCは各チ
ツプに共通に加えられる。第３図のヘツドでは、
第２図について述べた如き多層配線構造は回避で
きるようであるが、IC内部での多層配線が必要
であつてこれも工程数の増加となり、また上記出
力端子の分だけICのボンデイングパツド数及び
ボンデイングワイヤ本数が増えるためにチツプサ
イズの増大、ボンデイングの歩留低下の原因とな
る。
図に示す如く、上記したPG、ENB、STB、
CLK、Sin用の５本の配線１２′をICチツプ４の
一辺側に接続し、IC部での多層配線を経て同じ
一辺側に設けた各出力端子に導びき、これらの出
力端子から隣接する他のICチツプ４への各平行
配線１２′へと接続したものが提案されている。
但、GND端子は別の配線から供給し、VCCは各チ
ツプに共通に加えられる。第３図のヘツドでは、
第２図について述べた如き多層配線構造は回避で
きるようであるが、IC内部での多層配線が必要
であつてこれも工程数の増加となり、また上記出
力端子の分だけICのボンデイングパツド数及び
ボンデイングワイヤ本数が増えるためにチツプサ
イズの増大、ボンデイングの歩留低下の原因とな
る。
３ 発明の目的
本発明の目的は、多層配線を回避し、歩留及び
信頼性を高め、かつ高集積化が可能でコストダウ
ンも図ることのできる感熱記録ヘツド等の集積回
路装置を提供することにある。
信頼性を高め、かつ高集積化が可能でコストダウ
ンも図ることのできる感熱記録ヘツド等の集積回
路装置を提供することにある。
４ 発明の構成
即ち、本発明は、回路素子（例えばICチツプ）
のボンデイングパツドの配列方向に沿つて、前記
回路素子とは別の位置に複数の平行配線（例えば
ICチツプ制御用の配線）が設けられ、前記ボン
デイングパツトが前記平行配線に個々に接続され
ている集積回路装置において、前記接続がワイヤ
ボンデイングによつてなされ、このボンデイング
に使用されるワイヤの長さが各平行配線間で互い
に異なつており、かつ、前記回路素子のボンデイ
ングパツドのうちの両端のボンデイングパツド以
外のボンデイングパツドと接続される前記の各平
行配線が、接続される前記の各ボンデイングパツ
ドに対応する位置にてこれらボンデイングパツド
の側に折曲する折曲部を夫々有し、これら折曲部
の領域を含めて前記の各平行配線が互いに平行に
なつていて、前記折曲部にて前記ワイヤの一端が
接続していることを特徴とする集積回路装置に係
るものである。
のボンデイングパツドの配列方向に沿つて、前記
回路素子とは別の位置に複数の平行配線（例えば
ICチツプ制御用の配線）が設けられ、前記ボン
デイングパツトが前記平行配線に個々に接続され
ている集積回路装置において、前記接続がワイヤ
ボンデイングによつてなされ、このボンデイング
に使用されるワイヤの長さが各平行配線間で互い
に異なつており、かつ、前記回路素子のボンデイ
ングパツドのうちの両端のボンデイングパツド以
外のボンデイングパツドと接続される前記の各平
行配線が、接続される前記の各ボンデイングパツ
ドに対応する位置にてこれらボンデイングパツド
の側に折曲する折曲部を夫々有し、これら折曲部
の領域を含めて前記の各平行配線が互いに平行に
なつていて、前記折曲部にて前記ワイヤの一端が
接続していることを特徴とする集積回路装置に係
るものである。
５ 実施例
先ず、参考例について詳細に説明する。
参考例によれば、第４図及び第５図に示す如
く、例えば感熱記録ヘツドの駆動用のICチツプ
４がプリント基板５上にマウントされ、チツプの
一辺側に設けた各ボンデイングパツド１６と発熱
部への出力配線１２とがワイヤ１７によるワイヤ
ボンデイングで接続される点では従来のヘツドと
同様である。特徴的なことは、ICチツプ４の他
辺側に設けた各ボンデイングパツト１８と、これ
らパツドの列方向に沿う各平行配線１２′とがす
べてワイヤ１９で個々にワイヤボンデイングさ
れ、かつ各ワイヤ２１の長さが各平行配線１２′
間で互いに異なつていることである。各平行配線
１２′のボンデイング部分１２a′（第６図参照）は
配線幅より幾分拡大され、ボンテイングが容易に
行なわれるようにしているが、第６図に示す如く
そ拡大幅ｄは30μｍあれば充分である（但、配線
幅ｗは50μｍ程度、配線間の距離ｐは120μｍ以
下）から、各配線間のピツチを詰めることには支
障がなく、高集積化が可能である。また、ワイヤ
１９は例えばアルミニウムのボールボンデイング
でIC側のパツド１８に接続され、配線１２′側へ
はウエツジボンデイングで接続されてよいが、こ
うしたワイヤボンデイングは既存のオートボンダ
ーの使用によつて充二分に可能である。ワイヤ長
については、ICチツプ４からの平行配線１２′の
距離が離れる程長くなるが、ワイヤボンデイング
技術ではワイヤ長が３〜４mm以内では可能である
から、第４図の如きワイヤボンデイングは確実に
達成できる。
く、例えば感熱記録ヘツドの駆動用のICチツプ
４がプリント基板５上にマウントされ、チツプの
一辺側に設けた各ボンデイングパツド１６と発熱
部への出力配線１２とがワイヤ１７によるワイヤ
ボンデイングで接続される点では従来のヘツドと
同様である。特徴的なことは、ICチツプ４の他
辺側に設けた各ボンデイングパツト１８と、これ
らパツドの列方向に沿う各平行配線１２′とがす
べてワイヤ１９で個々にワイヤボンデイングさ
れ、かつ各ワイヤ２１の長さが各平行配線１２′
間で互いに異なつていることである。各平行配線
１２′のボンデイング部分１２a′（第６図参照）は
配線幅より幾分拡大され、ボンテイングが容易に
行なわれるようにしているが、第６図に示す如く
そ拡大幅ｄは30μｍあれば充分である（但、配線
幅ｗは50μｍ程度、配線間の距離ｐは120μｍ以
下）から、各配線間のピツチを詰めることには支
障がなく、高集積化が可能である。また、ワイヤ
１９は例えばアルミニウムのボールボンデイング
でIC側のパツド１８に接続され、配線１２′側へ
はウエツジボンデイングで接続されてよいが、こ
うしたワイヤボンデイングは既存のオートボンダ
ーの使用によつて充二分に可能である。ワイヤ長
については、ICチツプ４からの平行配線１２′の
距離が離れる程長くなるが、ワイヤボンデイング
技術ではワイヤ長が３〜４mm以内では可能である
から、第４図の如きワイヤボンデイングは確実に
達成できる。
このように、IC制御用の各平行配線１２′に対
し、ワイヤ長を変えることによつてICチツプと
の間をワイヤボンデイングで接続しているので、
従来の如き多層配線を全く設ける必要がなく、し
かもボンデイングの歩留、信頼性、更には工数削
減の面で大幅に改良された低コストな接続構造を
提供することができる。また、第３図に示した従
来技術の比較して、ICの端子数（従つてワイヤ
使用本数）を1/2程度に減らせるから、ワイヤボ
ンデイングの歩留は大幅に向上する。即ち、一般
に知られているように、全自動化されたワイヤボ
ンデイング時の歩留りは、ボンデイング位置のず
れ等の要因から0.998（99.8％）であるとされ、ワ
イヤ数（ｎ）に応じて（0.998）nになるものとさ
れている。しかるに、第３図のヘツドでは、IC
チツプ４と配線１２′との間のワイヤ本数は
（GNDを除いて）チツプ１個当り11本であり、ヘ
ツド全体としてはチツプ数を64個とするとワイヤ
の総本数は64×11＝704（本）となるから、ワイヤ
ボンデイングの歩留は（0.998）704≒0.2443とな
る。これに対し、第４図のこの参考例では、IC
チツプ１個当りのワイヤ本数は（Sin、Soutの分
を除いて）６本となり、総本数は64×６＝384
（本）であるから、歩留は（0.998）384≒0.4636と
なり、大幅に向上する。
し、ワイヤ長を変えることによつてICチツプと
の間をワイヤボンデイングで接続しているので、
従来の如き多層配線を全く設ける必要がなく、し
かもボンデイングの歩留、信頼性、更には工数削
減の面で大幅に改良された低コストな接続構造を
提供することができる。また、第３図に示した従
来技術の比較して、ICの端子数（従つてワイヤ
使用本数）を1/2程度に減らせるから、ワイヤボ
ンデイングの歩留は大幅に向上する。即ち、一般
に知られているように、全自動化されたワイヤボ
ンデイング時の歩留りは、ボンデイング位置のず
れ等の要因から0.998（99.8％）であるとされ、ワ
イヤ数（ｎ）に応じて（0.998）nになるものとさ
れている。しかるに、第３図のヘツドでは、IC
チツプ４と配線１２′との間のワイヤ本数は
（GNDを除いて）チツプ１個当り11本であり、ヘ
ツド全体としてはチツプ数を64個とするとワイヤ
の総本数は64×11＝704（本）となるから、ワイヤ
ボンデイングの歩留は（0.998）704≒0.2443とな
る。これに対し、第４図のこの参考例では、IC
チツプ１個当りのワイヤ本数は（Sin、Soutの分
を除いて）６本となり、総本数は64×６＝384
（本）であるから、歩留は（0.998）384≒0.4636と
なり、大幅に向上する。
なお、上記の接続構造においては、ワイヤ１９
自体が本来細いものであるから、上記した配線１
２′の拡大部分１２a′を設けなくても、配線１
２′に対し直接ワイヤボンデイングすることがで
きる。この場合には、配線１２′間のピツチを更
に詰め、集積度を上げることができる。
自体が本来細いものであるから、上記した配線１
２′の拡大部分１２a′を設けなくても、配線１
２′に対し直接ワイヤボンデイングすることがで
きる。この場合には、配線１２′間のピツチを更
に詰め、集積度を上げることができる。
第７図及び第８図は、本発明の実施例を示すも
のであるが、この例では、各平行配線１２′をIC
のパツド１８に対応した位置で斜めに折曲せし
め、この折曲部分１２b′にワイヤ１９をボンデイ
ングしている。
のであるが、この例では、各平行配線１２′をIC
のパツド１８に対応した位置で斜めに折曲せし
め、この折曲部分１２b′にワイヤ１９をボンデイ
ングしている。
この折曲部分１２b′の存在によつて、第８図に
示す如く、ワイヤのボンデイング方向（図面上下
方向）における配線１２′の幅が拡張されること
になり、かつその方向と直交する方向における幅
（即ちワイヤ１９を受入れる幅）も拡大されるか
ら、ワイヤボンデイングを確実に行なうことがで
き、しかも各平行配線１２′間のピツチも第７図
から理解されるように可能な限り小さくすること
ができる。
示す如く、ワイヤのボンデイング方向（図面上下
方向）における配線１２′の幅が拡張されること
になり、かつその方向と直交する方向における幅
（即ちワイヤ１９を受入れる幅）も拡大されるか
ら、ワイヤボンデイングを確実に行なうことがで
き、しかも各平行配線１２′間のピツチも第７図
から理解されるように可能な限り小さくすること
ができる。
次に、前述した参考例（第４図〜第６図の例）
による接続構造を第９図〜第１１図によつて説明
する。第７図〜第８図の上記実施例にあつても実
質的に異なるところは無い。
による接続構造を第９図〜第１１図によつて説明
する。第７図〜第８図の上記実施例にあつても実
質的に異なるところは無い。
このヘツド２０によれば、共通の基体（例えば
アルミニウム基板）１上に、発熱部２を設けた抵
抗体板（例えばアルミナ等のセラミツクス板）３
と、多数（例えば64個）のICチツプ４を固定し
たプリント基板（例えばガラス・エポキシ又はセ
ラミツクス板）５とが一定の間隙６を置いて対向
して固定されている。ICチツプ４と発熱部２と
の電気的接続は、上記間隙６上にてプリント基板
５と抵抗体板３との間に架け渡されたフイルムキ
ヤリアテープ７によつて行なわれている。
アルミニウム基板）１上に、発熱部２を設けた抵
抗体板（例えばアルミナ等のセラミツクス板）３
と、多数（例えば64個）のICチツプ４を固定し
たプリント基板（例えばガラス・エポキシ又はセ
ラミツクス板）５とが一定の間隙６を置いて対向
して固定されている。ICチツプ４と発熱部２と
の電気的接続は、上記間隙６上にてプリント基板
５と抵抗体板３との間に架け渡されたフイルムキ
ヤリアテープ７によつて行なわれている。
発熱部２は、抵抗体板３上に被着された発熱体
（例えば窒化タンタル）層８上に形成されている
例えばアルミニウム製の共通の接地電極９と、同
発熱体層８上において接地電極９の長さ方向に多
数配列せしめられている例えばアルミニウム製信
号電極１０との各対向部分１１によつて形成され
ている。一方、ICチツプ４は一定個数毎に、30
で示した分離ラインで互いに接合された別々のプ
リント基板５上にマウントされ、プリント基板５
上に所定パターンに設けられた例えばアルミニウ
ム製の配線１２に対し、Au又はAl等のワイヤ１
７によつてワイヤボンデイングされている。な
お、上記の各配線パターンは簡略図示されてい
る。フイルムキヤリアテープ７は、例えばポリイ
ミド基板１４上に、上記信号電極１０及び配線１
２に対応した本数（例えば64本）の例えば銅箔製
のリード１５が接着されたものからなつている。
これらのリード１５と信号電極１０との接続はい
わゆるビームリード方式で行なつてよく、リード
１５の両端部を予め幾分張出させておき、ここを
熱圧着して接続を行なうことができる。リード１
５と出力配線１２との間はワイヤ１３でワイヤボ
ンデイングされるか、或いは上記のビームリード
方式で接続されてもよい。
（例えば窒化タンタル）層８上に形成されている
例えばアルミニウム製の共通の接地電極９と、同
発熱体層８上において接地電極９の長さ方向に多
数配列せしめられている例えばアルミニウム製信
号電極１０との各対向部分１１によつて形成され
ている。一方、ICチツプ４は一定個数毎に、30
で示した分離ラインで互いに接合された別々のプ
リント基板５上にマウントされ、プリント基板５
上に所定パターンに設けられた例えばアルミニウ
ム製の配線１２に対し、Au又はAl等のワイヤ１
７によつてワイヤボンデイングされている。な
お、上記の各配線パターンは簡略図示されてい
る。フイルムキヤリアテープ７は、例えばポリイ
ミド基板１４上に、上記信号電極１０及び配線１
２に対応した本数（例えば64本）の例えば銅箔製
のリード１５が接着されたものからなつている。
これらのリード１５と信号電極１０との接続はい
わゆるビームリード方式で行なつてよく、リード
１５の両端部を予め幾分張出させておき、ここを
熱圧着して接続を行なうことができる。リード１
５と出力配線１２との間はワイヤ１３でワイヤボ
ンデイングされるか、或いは上記のビームリード
方式で接続されてもよい。
なお、上記した各電極又は配線の形成、ICチ
ツプのマウント及びワイヤボンデイングは、公知
の半導体実装技術によつて行なえるので、それら
の詳細な説明は省略する。また、図示省略した
が、第１１図において発熱体層８上には更に、
SiO2膜及び酸化タンタル膜（耐摩耗被膜）が順
次披着され、発熱体層８下にはSiO2等の熱保持
層が設けられる。
ツプのマウント及びワイヤボンデイングは、公知
の半導体実装技術によつて行なえるので、それら
の詳細な説明は省略する。また、図示省略した
が、第１１図において発熱体層８上には更に、
SiO2膜及び酸化タンタル膜（耐摩耗被膜）が順
次披着され、発熱体層８下にはSiO2等の熱保持
層が設けられる。
このヘツド２０によれば、発熱部２と共にIC
チツプ４を共通の支持体である基体１上に設けて
いるので、ヘツド構成が著しく簡略化若しくはコ
ンパクトなものとなる。この場合、特にIC部は、
ICチツプ４のマウント及び配線へのワイヤボン
デイングで実装されるが、作動時にICチツプ４
から発生する熱は下地の基板５（更には１）を通
して放散されるから、ICの熱破壊を効果的に防
止できる。また、プリント基板５は発熱部２側に
抵抗体板３に対し上記間隙６を置いて分離して対
向配置されているので、発熱部２で生じた熱はプ
リント基板５側へ殆んど伝達されることはなく、
この点でもIC部を有効に保護することができる。
チツプ４を共通の支持体である基体１上に設けて
いるので、ヘツド構成が著しく簡略化若しくはコ
ンパクトなものとなる。この場合、特にIC部は、
ICチツプ４のマウント及び配線へのワイヤボン
デイングで実装されるが、作動時にICチツプ４
から発生する熱は下地の基板５（更には１）を通
して放散されるから、ICの熱破壊を効果的に防
止できる。また、プリント基板５は発熱部２側に
抵抗体板３に対し上記間隙６を置いて分離して対
向配置されているので、発熱部２で生じた熱はプ
リント基板５側へ殆んど伝達されることはなく、
この点でもIC部を有効に保護することができる。
プリント基板５と抵抗体板３とが上記のように
分離して設けることの他の利点としては、そのよ
うに構成することによつて抵抗体板３自体の幅を
狭くできる（即ち小幅で長尺状の抵抗体板にでき
る）から、発熱体層８を例えばスパツタ法で形成
する際に抵抗体板３をスパツタ装置内に挿入し易
く、また一度に処理される抵抗体板の個数も増や
せるために量産性が向上することになる。
分離して設けることの他の利点としては、そのよ
うに構成することによつて抵抗体板３自体の幅を
狭くできる（即ち小幅で長尺状の抵抗体板にでき
る）から、発熱体層８を例えばスパツタ法で形成
する際に抵抗体板３をスパツタ装置内に挿入し易
く、また一度に処理される抵抗体板の個数も増や
せるために量産性が向上することになる。
また、ICチツプ４をマウントするプリント基
板５は、第９図及び第１０図に示した如く、IC
チツプの一定個数毎に別々に設けられていること
も重要である。これは、ICチツプのワイヤボン
デイングとの関連で顕著な効果がある。仮に、上
記とは異なつて１枚のみのプリント基板上に多数
のICチツプをマウントしたとき、例えばワイヤ
の総本数を3000本とすれば歩留は（0.998）3000≒
0.0025となることがある。これに対し、本実施例
のようにプリント基板５を幾つかに分けると、プ
リント基板上のICチツプ数（従つてワイヤ本数）
を減らせるから、各プリント基板５上のICチツ
プ数に対応したワイヤ本数を各プリント基板毎に
例えば500本にでき、このためにワイヤボンデイ
ングの歩留は各プリント基板について夫々
（0.998）500≒0.3675となる。従つて、本実施例の
ようにプリント基板を複数（例えば６枚）に分け
ることによつて、歩留が大幅に向上することにな
る。
板５は、第９図及び第１０図に示した如く、IC
チツプの一定個数毎に別々に設けられていること
も重要である。これは、ICチツプのワイヤボン
デイングとの関連で顕著な効果がある。仮に、上
記とは異なつて１枚のみのプリント基板上に多数
のICチツプをマウントしたとき、例えばワイヤ
の総本数を3000本とすれば歩留は（0.998）3000≒
0.0025となることがある。これに対し、本実施例
のようにプリント基板５を幾つかに分けると、プ
リント基板上のICチツプ数（従つてワイヤ本数）
を減らせるから、各プリント基板５上のICチツ
プ数に対応したワイヤ本数を各プリント基板毎に
例えば500本にでき、このためにワイヤボンデイ
ングの歩留は各プリント基板について夫々
（0.998）500≒0.3675となる。従つて、本実施例の
ようにプリント基板を複数（例えば６枚）に分け
ることによつて、歩留が大幅に向上することにな
る。
ICチツプ４は各プリント基板５毎にマウント
され、ワイヤボンデイングされた後に、各プリン
ト基板５が基板１上に接着等で固定されるが、こ
の際、基体１には必ずと言つてよい程反りがあ
り、その表面は全体として平担でない。このた
め、仮に、１枚のみのプリント基板を基体１上に
固定した場合、両者の密着性が悪く、接着不良が
生じ易い。しかし、本実施例によれば、プリント
基板を分割し、個々に基体１上に固定できるの
で、上記に比べて基体１の表面性の影響を緩和
し、個々のプリント基板５の基体１に対する密着
性は良くなり、接着強度が向上する。加えて、各
プリント基板５の位置は、その固定時に独立して
決めることができるから、例えばフイルムキヤリ
アテープ７上のリード１５に対し各配線１２が可
能な限り正確に対応するように各プリント基板５
を位置調整でき、その調整に自由度をもたせるこ
とができる。
され、ワイヤボンデイングされた後に、各プリン
ト基板５が基板１上に接着等で固定されるが、こ
の際、基体１には必ずと言つてよい程反りがあ
り、その表面は全体として平担でない。このた
め、仮に、１枚のみのプリント基板を基体１上に
固定した場合、両者の密着性が悪く、接着不良が
生じ易い。しかし、本実施例によれば、プリント
基板を分割し、個々に基体１上に固定できるの
で、上記に比べて基体１の表面性の影響を緩和
し、個々のプリント基板５の基体１に対する密着
性は良くなり、接着強度が向上する。加えて、各
プリント基板５の位置は、その固定時に独立して
決めることができるから、例えばフイルムキヤリ
アテープ７上のリード１５に対し各配線１２が可
能な限り正確に対応するように各プリント基板５
を位置調整でき、その調整に自由度をもたせるこ
とができる。
更に、本実施例によれば、上記の如くに位置調
整されたプリント基板５上の各配線１２と、発熱
部２側の信号電極配線１０との間が、上記したフ
イルムキヤリアテープ７のリード１５によつてビ
ームリード方式で電気的（及び機械的）に接続さ
れ、かつこの場合にICチツプ４の複数個（図面
では例えば２個）に対し１枚のテープ７が使用さ
れている。１個のICチツプ４に対し１枚のテー
プ７を使用してもよいが、上記のように複数の
ICチツプ当り１枚のテープ７を使用すれば、ヘ
ツド全体としてのフイルムキヤリアテープの使用
枚数を減らせ、この分かなりのコストダウンを図
れることになる。本例のフイルムキヤリアテープ
７は夫々、ICチツプ４を別のプリント基板５上
にマウントしたために、配線としてのCuリード
１５のみを所定パターンに設けるだけでよく、そ
のパターンは簡略化できる。しかも、ICチツプ
４をすべてプリント基板５側に配し、これを配線
１２、リード１５、配線１０を介して発熱部２に
接続する構造であるから、ICチツプの実装密度
を高めることができ、テープ７では配線本数に応
じた数のリードを公知のメタライジング技術で容
易かつ正確に形成することができる。
整されたプリント基板５上の各配線１２と、発熱
部２側の信号電極配線１０との間が、上記したフ
イルムキヤリアテープ７のリード１５によつてビ
ームリード方式で電気的（及び機械的）に接続さ
れ、かつこの場合にICチツプ４の複数個（図面
では例えば２個）に対し１枚のテープ７が使用さ
れている。１個のICチツプ４に対し１枚のテー
プ７を使用してもよいが、上記のように複数の
ICチツプ当り１枚のテープ７を使用すれば、ヘ
ツド全体としてのフイルムキヤリアテープの使用
枚数を減らせ、この分かなりのコストダウンを図
れることになる。本例のフイルムキヤリアテープ
７は夫々、ICチツプ４を別のプリント基板５上
にマウントしたために、配線としてのCuリード
１５のみを所定パターンに設けるだけでよく、そ
のパターンは簡略化できる。しかも、ICチツプ
４をすべてプリント基板５側に配し、これを配線
１２、リード１５、配線１０を介して発熱部２に
接続する構造であるから、ICチツプの実装密度
を高めることができ、テープ７では配線本数に応
じた数のリードを公知のメタライジング技術で容
易かつ正確に形成することができる。
次に、上述した各実施例によるヘツドを使用し
た感熱記録方法及びその装置を説明する。
た感熱記録方法及びその装置を説明する。
第１２図の例によれば、ヘツド２０をインクフ
イルム４１を介して被記録紙３３に当接させた感
熱転写タイプの感熱記録装置３９において、ケー
ス５３内に感熱記録のための各種装置が組込まれ
ている。
イルム４１を介して被記録紙３３に当接させた感
熱転写タイプの感熱記録装置３９において、ケー
ス５３内に感熱記録のための各種装置が組込まれ
ている。
被記録紙３３は、例えばカセツト３４内に折畳
み状態で収納され、ローラー２５を経て熱転写部
３６へ送られ、転写後は矢印Ａの如く装置外へ排
紙される。インクフイルム４１は、供給ロール４
２から、ガイドローラー４３、駆動ローラー４４
を経て熱転写部３６へ送られ、更に駆動ローラー
４５から巻取りローラー４６に巻取られる。な
お、インクフイルム４１は、例えば供給ロール４
２とガイドローラー４３との間で、熱溶融性イン
ク（図示せず）が塗布されるように構成されてい
る。
み状態で収納され、ローラー２５を経て熱転写部
３６へ送られ、転写後は矢印Ａの如く装置外へ排
紙される。インクフイルム４１は、供給ロール４
２から、ガイドローラー４３、駆動ローラー４４
を経て熱転写部３６へ送られ、更に駆動ローラー
４５から巻取りローラー４６に巻取られる。な
お、インクフイルム４１は、例えば供給ロール４
２とガイドローラー４３との間で、熱溶融性イン
ク（図示せず）が塗布されるように構成されてい
る。
インクフイルム４１の移動経路中において、駆
動ローラー４４の手前位置に熱溶融性インクを塗
布したインクフイルム４１を検出するためのフオ
トセンサ（例えば赤外光センサ）４７が配されて
いる。また被記録紙３３の検出用として、圧接ロ
ーラー４８の手前位置にフオトセンサ（例えば赤
外光センサ）４９が配されている。
動ローラー４４の手前位置に熱溶融性インクを塗
布したインクフイルム４１を検出するためのフオ
トセンサ（例えば赤外光センサ）４７が配されて
いる。また被記録紙３３の検出用として、圧接ロ
ーラー４８の手前位置にフオトセンサ（例えば赤
外光センサ）４９が配されている。
熱転写部３６には、上述したヘツド２０とプラ
テンローラー２４との組が設けられている。ま
た、被記録紙３３及びインクフイルム４１を挟着
するための圧接ローラー４８が配されている。
テンローラー２４との組が設けられている。ま
た、被記録紙３３及びインクフイルム４１を挟着
するための圧接ローラー４８が配されている。
なお、図面中に矢印Ｂは、圧接駆動機構を有す
ることを示している。
ることを示している。
こうした感熱記録装置３９において注目すべき
ことは、第１３図に拡大図示する如くにプラテン
ローラー２４とヘツド２０との間に被記録紙３３
とインクフイルム４１とを発熱部２の位置で挟着
して記録を行なう（即ち、インクフイルム４１上
の熱溶融性インク５０を選択的に加熱、溶融せし
めて被記録紙３３上に記録パターン５０′を形成
する）際に、上述した如きヘツド構成に基いて発
熱部２を図中のヘツド左端側に設けることができ
ることから、記録直後に被記録紙３３をヘツド２
０外へ取出せることである。この結果、記録後、
まもない時間内に被記録紙３３上の記録パターン
５０′を目視することができ、極めて都合がよい。
これに反し、従来のヘツドのように、発熱部がヘ
ツドの中間位置にある場合には、発熱部とヘツド
端部との間には本実施例のヘツドに比較してかな
りの距離があるため、その分だけ記録直後に被記
録紙が出てくるまでに時間を要し、使用者にとつ
て扱いずらいという問題が生じる。
ことは、第１３図に拡大図示する如くにプラテン
ローラー２４とヘツド２０との間に被記録紙３３
とインクフイルム４１とを発熱部２の位置で挟着
して記録を行なう（即ち、インクフイルム４１上
の熱溶融性インク５０を選択的に加熱、溶融せし
めて被記録紙３３上に記録パターン５０′を形成
する）際に、上述した如きヘツド構成に基いて発
熱部２を図中のヘツド左端側に設けることができ
ることから、記録直後に被記録紙３３をヘツド２
０外へ取出せることである。この結果、記録後、
まもない時間内に被記録紙３３上の記録パターン
５０′を目視することができ、極めて都合がよい。
これに反し、従来のヘツドのように、発熱部がヘ
ツドの中間位置にある場合には、発熱部とヘツド
端部との間には本実施例のヘツドに比較してかな
りの距離があるため、その分だけ記録直後に被記
録紙が出てくるまでに時間を要し、使用者にとつ
て扱いずらいという問題が生じる。
第１４図には、感熱紙を用いる感熱記録装置５
９を示し、これによれば、ケース５３内にて感熱
紙５１が供給ロール５２から繰出され、ヘツド２
０とプラテンローラー５４との間で挟着されてヘ
ツド２０による加熱で選択的に発色せしめられ
る。そして、この感熱紙は画像が色パターンとし
て記録された状態で搬送ローラー５５及び５６間
から排出される。
９を示し、これによれば、ケース５３内にて感熱
紙５１が供給ロール５２から繰出され、ヘツド２
０とプラテンローラー５４との間で挟着されてヘ
ツド２０による加熱で選択的に発色せしめられ
る。そして、この感熱紙は画像が色パターンとし
て記録された状態で搬送ローラー５５及び５６間
から排出される。
以上、本発明を例示したが、上述の例は本発明
の技術的思想に基いて更に変形が可能である。
の技術的思想に基いて更に変形が可能である。
例えば、発熱部及びIC部、配線の配置や形状、
層構成、材料、電気的接続方式等は種々変更して
よい。上述のプリント基板はヘツド全長に亘つて
１枚のみ使用してよいし、また発熱部とICとは
単一に基体に対し直接設けることもできる。
層構成、材料、電気的接続方式等は種々変更して
よい。上述のプリント基板はヘツド全長に亘つて
１枚のみ使用してよいし、また発熱部とICとは
単一に基体に対し直接設けることもできる。
また、本発明は、上述した感熱ヘツドに限ら
ず、集積回路装置一般に適用可能であり、ボンデ
イングされる回路素子は上述のICチツプ以外で
あつてよい。
ず、集積回路装置一般に適用可能であり、ボンデ
イングされる回路素子は上述のICチツプ以外で
あつてよい。
６ 発明の作用効果
本発明は上述した如く、回路素子の各ボンデイ
ングパツドと各平行配線とがワイヤ長を変えるこ
とによつて個々にワイヤボンデイングされるよう
にしたので、多層配線を用いることなく接続で
き、歩留、信頼性、コストの面で非常に有利であ
り、その上、各平行配線をボンデイングパツド側
へ折曲させ、かつ、この折曲部の領域を含めて平
行にし、この折曲部にてワイヤの一端を接続する
ようにしているので、上記折曲部の少なくとも片
側で各平行配線のピツチを小さくでき、その結
果、著しい高集積化が可能となる。
ングパツドと各平行配線とがワイヤ長を変えるこ
とによつて個々にワイヤボンデイングされるよう
にしたので、多層配線を用いることなく接続で
き、歩留、信頼性、コストの面で非常に有利であ
り、その上、各平行配線をボンデイングパツド側
へ折曲させ、かつ、この折曲部の領域を含めて平
行にし、この折曲部にてワイヤの一端を接続する
ようにしているので、上記折曲部の少なくとも片
側で各平行配線のピツチを小さくでき、その結
果、著しい高集積化が可能となる。
第１図〜第３図は従来例を示すものであつて、
第１図は感熱記録ヘツドに用いられるIC部の回
路図、第２図は同ICチツプ及びその配線を示す
等価回路図、第３図は他のヘツドにおけるICチ
ツプ及びその配線の等価回路図である。第４図〜
第６図は参考例を示すものであつて、第４図は感
熱記録ヘツドに用いられるICチツプ及びその配
線を示す一部分を平面図、第５図は第４図のＸ−
Ｘ線断面図、第６図は第４図の要部拡大図、第７
図〜第１４図は本発明の実施例を示すものであつ
て、第７図は他の例による第４図と同様の平面
図、第８図は第７図の要部拡大図、第９図は感熱
記録ヘツドの一部分の概略斜視図、第１０図は第
９図の拡大平面図、第１１図は第９図のX′−
X′線拡大断面図、第１２図は感熱転写記録装置
全体の概略断面図、第１３図は第１２図の要部拡
大図、第１４図は感熱紙を用いる感熱記録装置全
体の概略断面図である。 なお、図面に示された符号において、１……基
体、２……発熱部、３……抵抗体板、４……IC
チツプ、５……プリント基板、７……フイルムキ
ヤリアテープ、８……発熱体層、９……接地電
極、１０……信号電極、１２，１２′……配線、
１２b′…折曲部、１３，１７，１９……ワイヤ、
１５……リード、１６，１８……パツド、２０…
…感熱記録ヘツドである。
第１図は感熱記録ヘツドに用いられるIC部の回
路図、第２図は同ICチツプ及びその配線を示す
等価回路図、第３図は他のヘツドにおけるICチ
ツプ及びその配線の等価回路図である。第４図〜
第６図は参考例を示すものであつて、第４図は感
熱記録ヘツドに用いられるICチツプ及びその配
線を示す一部分を平面図、第５図は第４図のＸ−
Ｘ線断面図、第６図は第４図の要部拡大図、第７
図〜第１４図は本発明の実施例を示すものであつ
て、第７図は他の例による第４図と同様の平面
図、第８図は第７図の要部拡大図、第９図は感熱
記録ヘツドの一部分の概略斜視図、第１０図は第
９図の拡大平面図、第１１図は第９図のX′−
X′線拡大断面図、第１２図は感熱転写記録装置
全体の概略断面図、第１３図は第１２図の要部拡
大図、第１４図は感熱紙を用いる感熱記録装置全
体の概略断面図である。 なお、図面に示された符号において、１……基
体、２……発熱部、３……抵抗体板、４……IC
チツプ、５……プリント基板、７……フイルムキ
ヤリアテープ、８……発熱体層、９……接地電
極、１０……信号電極、１２，１２′……配線、
１２b′…折曲部、１３，１７，１９……ワイヤ、
１５……リード、１６，１８……パツド、２０…
…感熱記録ヘツドである。
Claims (1)
- １ 回路素子のボンデイングパツドの配列方向に
沿つて、前記回路素子とは別の位置に複数の平行
配線が設けられ、前記ボンデイングパツドが前記
平行配線に個々に接続されている集積回路装置に
おいて、前記接続がワイヤボンデイングによつて
なされ、このボンデイングに使用されるワイヤの
長さが各平行配線間で互いに異なつており、か
つ、前記回路素子のボンデイングパツドのうちの
両端のボンデイングパツド以外のボンデイングパ
ツドと接続される前記の各平行配線が、接続され
る前記の各ボンデイングパツドに対応する位置に
てこれらボンデイングパツドの側に折曲する折曲
部を夫々有し、これら折曲部の領域を含めて前記
の各平行配線が互いに平行になつていて、前記折
曲部にて前記ワイヤの一端が接続していることを
特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249507A JPS60143639A (ja) | 1983-12-29 | 1983-12-29 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249507A JPS60143639A (ja) | 1983-12-29 | 1983-12-29 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60143639A JPS60143639A (ja) | 1985-07-29 |
| JPH0351096B2 true JPH0351096B2 (ja) | 1991-08-05 |
Family
ID=17193990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249507A Granted JPS60143639A (ja) | 1983-12-29 | 1983-12-29 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143639A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239747A (en) * | 1991-09-18 | 1993-08-31 | Sgs-Thomson Microelectronics, Inc. | Method of forming integrated circuit devices |
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
| US5461544A (en) * | 1993-03-05 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Structure and method for connecting leads from multiple chips |
| KR0156622B1 (ko) * | 1995-04-27 | 1998-10-15 | 문정환 | 반도체 패키지,리드프레임 및 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519681A (ja) * | 1974-07-15 | 1976-01-26 | Seiko Instr & Electronics | |
| JPS5881181A (ja) * | 1981-11-06 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 感熱記録ヘツド |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111342Y2 (ja) * | 1971-12-29 | 1976-03-26 | ||
| JPS52120549U (ja) * | 1975-10-20 | 1977-09-13 | ||
| JPS5794946U (ja) * | 1980-12-03 | 1982-06-11 |
-
1983
- 1983-12-29 JP JP58249507A patent/JPS60143639A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519681A (ja) * | 1974-07-15 | 1976-01-26 | Seiko Instr & Electronics | |
| JPS5881181A (ja) * | 1981-11-06 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 感熱記録ヘツド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60143639A (ja) | 1985-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795887A (en) | Thermal printhead with common electrode formed directly over glazing layer | |
| JPH0351096B2 (ja) | ||
| KR930003275B1 (ko) | 고해상도를 위한 감열 기록소자 | |
| JPS63179764A (ja) | 感熱記録ヘツド | |
| JPS60182756A (ja) | 集積回路装置 | |
| JPH055669B2 (ja) | ||
| JPS6080233A (ja) | 集積回路装置 | |
| JPS6097871A (ja) | 感熱記録ヘツド | |
| JPH01196132A (ja) | 集積回路装置 | |
| JPS60143641A (ja) | 集積回路装置 | |
| JPS60135270A (ja) | 感熱記録ヘツド | |
| JPH0416023B2 (ja) | ||
| JPS62211157A (ja) | 高密度ｉｃ搭載形サ−マルヘツド | |
| JPS60183752A (ja) | 長尺電子装置 | |
| JP3320492B2 (ja) | サーマルヘッド | |
| JP3405724B2 (ja) | サーマルヘッド | |
| JPS60110475A (ja) | 感熱記録ヘッド | |
| JPS60143977A (ja) | 感熱記録ヘツド | |
| JPS60110467A (ja) | 感熱記録ヘッド | |
| JP2633701B2 (ja) | サーマルヘッド | |
| JPS6052365A (ja) | 感熱記録ヘッド | |
| JPS60110470A (ja) | 感熱記録ヘッド | |
| JPS60143640A (ja) | 集積回路装置 | |
| JPH06278313A (ja) | 画像装置 | |
| JPS6064865A (ja) | 感熱記録ヘッド |