JPS60143639A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60143639A JPS60143639A JP58249507A JP24950783A JPS60143639A JP S60143639 A JPS60143639 A JP S60143639A JP 58249507 A JP58249507 A JP 58249507A JP 24950783 A JP24950783 A JP 24950783A JP S60143639 A JPS60143639 A JP S60143639A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- bonding
- wiring
- wires
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１、産業上の利用分野
本発明は集積回路装置、例えば感熱記録ヘッドに関する
ものである。
ものである。
２、従来技術
感熱記録ヘッド（以下、単にヘッドと略す。）は、被記
録紙又は感熱紙等の被記録体に対して直接的に若しくは
インクフィルムを介して当接された状態で、記録用の電
気信号によって発熱部がドツト状に選択加熱され、これ
によって被記録体に画像等を記録できるように構成され
ている。
録紙又は感熱紙等の被記録体に対して直接的に若しくは
インクフィルムを介して当接された状態で、記録用の電
気信号によって発熱部がドツト状に選択加熱され、これ
によって被記録体に画像等を記録できるように構成され
ている。
従来のヘッドでは一般に、基板上に発熱体層を設け、こ
の上に多数の対向電極を形成して発熱部を構成しており
、その（信号）電極に対し集積回路（以下、ＩＣと称す
る。）部から目的とする画像パターンに対応した信号を
与えるようにしている０ こうしたヘッドとしては、例えば特開昭５７−８１７７
号、５７−８１７８号、５７−８１７９号、５７−８１
８０号、５７−４３８８３号、５７−４３８８４号、５
７−１０７８６６号、５７−１０７８６７号、５７−１
０７８６８号等各公報に開示されたものがある。
の上に多数の対向電極を形成して発熱部を構成しており
、その（信号）電極に対し集積回路（以下、ＩＣと称す
る。）部から目的とする画像パターンに対応した信号を
与えるようにしている０ こうしたヘッドとしては、例えば特開昭５７−８１７７
号、５７−８１７８号、５７−８１７９号、５７−８１
８０号、５７−４３８８３号、５７−４３８８４号、５
７−１０７８６６号、５７−１０７８６７号、５７−１
０７８６８号等各公報に開示されたものがある。
従来のヘッド、例えばダイレクトドライブ方式のヘッド
では、第一回に示す如き回路構成のＩＣチップ４が使用
されている。 ここで、Ｓｉｎは記録信号、ＣＬＫはク
ロックパルス、ＳＴＢはストローブ信号、ＥＮＢはイネ
ーブル信号、Ｖｃｃは電源電圧、ＰＣｒ及び盲は接地レ
ベルを示す。 シフトレジスタＳＲに入れたＳｉｎをＣ
ＬＫによりてラッチ回路ＬＴに送シ、ＳＴＢでラッチ回
路ＬＴに一旦メモリしておき、ゲートＧに選択入力され
るＥＮＢによって駆動トランジスタＴｒをオンさせ、ラ
ッチ回路ＬＴから記録信号をＴｒを介して発熱部への出
力配線１２へ供給する。
では、第一回に示す如き回路構成のＩＣチップ４が使用
されている。 ここで、Ｓｉｎは記録信号、ＣＬＫはク
ロックパルス、ＳＴＢはストローブ信号、ＥＮＢはイネ
ーブル信号、Ｖｃｃは電源電圧、ＰＣｒ及び盲は接地レ
ベルを示す。 シフトレジスタＳＲに入れたＳｉｎをＣ
ＬＫによりてラッチ回路ＬＴに送シ、ＳＴＢでラッチ回
路ＬＴに一旦メモリしておき、ゲートＧに選択入力され
るＥＮＢによって駆動トランジスタＴｒをオンさせ、ラ
ッチ回路ＬＴから記録信号をＴｒを介して発熱部への出
力配線１２へ供給する。
こうしたＩＣチップ４と周囲の配線とは、第２図に示す
如くに接続される。 図中の２はライン状に配列された
発熱部（ドツト）、９は共通の接地電極である。 上記
したＩＣ制御用の信号又は電源電圧は、実質的に平行な
配線１２！によってＩＣチップ４に供給されるが、各配
線１２′とＩＣチップ４とを結ぶ接続配線１２′が配線
１２′と交差する箇所では必ず多層配線構造となってい
る。 なお、図示省略したが、’ＩＣチップ４の各ポン
ディングパッドと配線１２＃の端子との間はワイヤボン
ディングで接続されている。 第２図の接続方式では、
上記の多層配線構造に必要な層間絶縁膜とスルーホール
を形成する必要があるため、工程数が増えて、コストア
ップとなシ、歩留も低下する。
如くに接続される。 図中の２はライン状に配列された
発熱部（ドツト）、９は共通の接地電極である。 上記
したＩＣ制御用の信号又は電源電圧は、実質的に平行な
配線１２！によってＩＣチップ４に供給されるが、各配
線１２′とＩＣチップ４とを結ぶ接続配線１２′が配線
１２′と交差する箇所では必ず多層配線構造となってい
る。 なお、図示省略したが、’ＩＣチップ４の各ポン
ディングパッドと配線１２＃の端子との間はワイヤボン
ディングで接続されている。 第２図の接続方式では、
上記の多層配線構造に必要な層間絶縁膜とスルーホール
を形成する必要があるため、工程数が増えて、コストア
ップとなシ、歩留も低下する。
また、特にスルーホール部分での絶縁膜の絶縁破壊によ
るショート（短絡）が生じて信頼性が低下し、かつ上下
両配線の接続箇所がいわゆるドツグボーン形状によって
面積をとるために集積度も低下する。
るショート（短絡）が生じて信頼性が低下し、かつ上下
両配線の接続箇所がいわゆるドツグボーン形状によって
面積をとるために集積度も低下する。
一方、特開昭５８−７８７８６号公報によれば、第３図
に示す如く、上記したＰ、、ＥＮＢ、ＳＴＢ、ＣＬＫ、
Ｓｉｎ用の５本の配線１２′をＩＣチップ４の一辺側に
接続し、ＩＣ部での多層配線を経て同じ一辺側に設けた
各出力端子に導びき、これらの出力端子から隣接する他
のＩＣチップ４への各平行配線１２′へと接続したもの
が提案されている。 但、ＧＮＤ端子は別の配線から供
給し、Ｖｅｅは各チップに共通に加えられる。第３図の
ヘッドでは、第２図について述べた如き多層配線構造は
回避できるようであるが、ＩＣ内部での多層配線が必要
であってこれも工程数の増加となシ、また上記出力端子
の分だけＩＣのボンディングバ（３） ラド数及びボンディングワイヤ本数が増えるためにチッ
プサイズの増大、ボンディングの歩留低下の原因となる
。
に示す如く、上記したＰ、、ＥＮＢ、ＳＴＢ、ＣＬＫ、
Ｓｉｎ用の５本の配線１２′をＩＣチップ４の一辺側に
接続し、ＩＣ部での多層配線を経て同じ一辺側に設けた
各出力端子に導びき、これらの出力端子から隣接する他
のＩＣチップ４への各平行配線１２′へと接続したもの
が提案されている。 但、ＧＮＤ端子は別の配線から供
給し、Ｖｅｅは各チップに共通に加えられる。第３図の
ヘッドでは、第２図について述べた如き多層配線構造は
回避できるようであるが、ＩＣ内部での多層配線が必要
であってこれも工程数の増加となシ、また上記出力端子
の分だけＩＣのボンディングバ（３） ラド数及びボンディングワイヤ本数が増えるためにチッ
プサイズの増大、ボンディングの歩留低下の原因となる
。
３、発明の目的
本発明の目的は、多層配線を回避し、歩留及び信頼性を
高め、かつ高集積化が可能でコストダウンも図ることの
できる感熱記録ヘッド等の集積回路装置を提供すること
にある。
高め、かつ高集積化が可能でコストダウンも図ることの
できる感熱記録ヘッド等の集積回路装置を提供すること
にある。
４、発明の構成
即ち、本発明は、回路素子（例えばＩＣチップ）のポン
ディングパッドの配列方向に沿って、前記回路素子とは
別の位置に複数の平行配線（例えばＩＣチップ制御用の
配線）が設けられ、前記ポンディングパッドが前記平行
配線に個々に接続されている集積回路装置において、前
記接続がワイヤボンディングによりてなされ、このボン
ディングに使用されるワイヤの長さが各平行配線間で互
いに異なっていることを特徴とする集積回路装置に係る
ものである。
ディングパッドの配列方向に沿って、前記回路素子とは
別の位置に複数の平行配線（例えばＩＣチップ制御用の
配線）が設けられ、前記ポンディングパッドが前記平行
配線に個々に接続されている集積回路装置において、前
記接続がワイヤボンディングによりてなされ、このボン
ディングに使用されるワイヤの長さが各平行配線間で互
いに異なっていることを特徴とする集積回路装置に係る
ものである。
５゜実施例
（４）
以下、本発明を実施例について詳細に説明する。
本実施例によれば、第４図及び第５図に示す如く、例え
ば感熱記録ヘッドの駆動用ＩＣチップ４がプリント基板
５上にマウントされ、チップの一辺側に設けた各ポンデ
ィングパッド１６と発熱部への出力配線１２とがワイヤ
１７によるワイヤボンディングで接続される点では従来
のヘッドと同様である。 特徴的なことは、ＩＣチップ
４の他辺側に設けた各ポンディングパッド１８と、これ
らパッドの列方向に沿う各平行配線１２′とがすべてワ
イヤ１９で個々にワイヤボンディングされ、かつ各ワイ
ヤ２１の長さが各平行配線１２′間で互いに異なってい
ることである。 各平行配線１２′のボンディング部分
１２′ｄは配線幅より幾分拡大され、ボンディングが容
易に行なわれるようにしているが、第６図に示す如くそ
の拡大幅ｄは３０．ｕｍあれば充分である（但、配線幅
Ｗは５０Ｐｍ程度、配線間の距離ｐは１２９ｍ以下）か
ら、各配線間のピッチを詰めることには支障がなく、高
集積化が可能である。 また、ワイヤ１９は例えばア゛
ルミニウムのポールボンディングでＩＣ側のパッド１
８に接続され、配線１２′側へはウェッジボンディング
で接続されてよいが、こうしたワイヤボンディングは既
存のオートボンダーの使用によりて充二分に可能である
。 ワイヤ長については、ＩＣチップ４からの平行配線
１２′の距離が離れる程長くなるが、ワイヤボンディン
グ技術ではワイヤ長が３〜４ｍｍ以内では可能であるか
ら、第４図の如きワイヤボンディングは確実に達成でき
る。
ば感熱記録ヘッドの駆動用ＩＣチップ４がプリント基板
５上にマウントされ、チップの一辺側に設けた各ポンデ
ィングパッド１６と発熱部への出力配線１２とがワイヤ
１７によるワイヤボンディングで接続される点では従来
のヘッドと同様である。 特徴的なことは、ＩＣチップ
４の他辺側に設けた各ポンディングパッド１８と、これ
らパッドの列方向に沿う各平行配線１２′とがすべてワ
イヤ１９で個々にワイヤボンディングされ、かつ各ワイ
ヤ２１の長さが各平行配線１２′間で互いに異なってい
ることである。 各平行配線１２′のボンディング部分
１２′ｄは配線幅より幾分拡大され、ボンディングが容
易に行なわれるようにしているが、第６図に示す如くそ
の拡大幅ｄは３０．ｕｍあれば充分である（但、配線幅
Ｗは５０Ｐｍ程度、配線間の距離ｐは１２９ｍ以下）か
ら、各配線間のピッチを詰めることには支障がなく、高
集積化が可能である。 また、ワイヤ１９は例えばア゛
ルミニウムのポールボンディングでＩＣ側のパッド１
８に接続され、配線１２′側へはウェッジボンディング
で接続されてよいが、こうしたワイヤボンディングは既
存のオートボンダーの使用によりて充二分に可能である
。 ワイヤ長については、ＩＣチップ４からの平行配線
１２′の距離が離れる程長くなるが、ワイヤボンディン
グ技術ではワイヤ長が３〜４ｍｍ以内では可能であるか
ら、第４図の如きワイヤボンディングは確実に達成でき
る。
このように、ＩＣ制御用の各平行配線１２′に対し、ワ
イヤ長を変えることによってＩＣチップとの間をワイヤ
ボンディングで接続しているので、従来の如き多層配線
を全く設ける必要がなく、シかもボンディングの歩留、
信頼性、更には工数削減の面で大幅に改良された低コス
トな接続構造を提供することができる。 また、第３図
に示した従来技術に比較して、ＩＣの端子数（従ってワ
イヤ使用本数）を１／２程度に減らせるから、ワイヤボ
ンディングの歩留は大幅に向上する。 即ち、一般に知
られているように、全自動化されたワイヤボンディング
時の歩留りは、ボンディング位置のずれ等の要因から０
．９９８（９９，８％）であるとされ、ワイヤ数（ｎ）
に応じて（０，９９８）ｎになるものとされている。
しかるに、第３図のヘッドでは、ＩＣチップ４と配線１
２′との間のワイヤ本数は（ＧＮＤを除いて）チン１１
個当シ１１本でなるから、ワイヤボンディングの歩瑠は
（０，９９８）”“−４＝０．２４４３となる。これに
対し、第４図の本実施例では、ＩＣチップ１個当りのワ
イヤ本数は（Ｓｉｎ 、 ５ｏｕｔの分を除いて）６本
となり、総本数は６４Ｘ６＝３８４（本）であるから、
歩留はぐ０．９９８ ）”″中０．４６３６となシ、大
幅に向上する。
イヤ長を変えることによってＩＣチップとの間をワイヤ
ボンディングで接続しているので、従来の如き多層配線
を全く設ける必要がなく、シかもボンディングの歩留、
信頼性、更には工数削減の面で大幅に改良された低コス
トな接続構造を提供することができる。 また、第３図
に示した従来技術に比較して、ＩＣの端子数（従ってワ
イヤ使用本数）を１／２程度に減らせるから、ワイヤボ
ンディングの歩留は大幅に向上する。 即ち、一般に知
られているように、全自動化されたワイヤボンディング
時の歩留りは、ボンディング位置のずれ等の要因から０
．９９８（９９，８％）であるとされ、ワイヤ数（ｎ）
に応じて（０，９９８）ｎになるものとされている。
しかるに、第３図のヘッドでは、ＩＣチップ４と配線１
２′との間のワイヤ本数は（ＧＮＤを除いて）チン１１
個当シ１１本でなるから、ワイヤボンディングの歩瑠は
（０，９９８）”“−４＝０．２４４３となる。これに
対し、第４図の本実施例では、ＩＣチップ１個当りのワ
イヤ本数は（Ｓｉｎ 、 ５ｏｕｔの分を除いて）６本
となり、総本数は６４Ｘ６＝３８４（本）であるから、
歩留はぐ０．９９８ ）”″中０．４６３６となシ、大
幅に向上する。
なお、上記の接続構造においては、ワイヤ１９自体が本
来細いものであるから、上記した配線１２′の拡大部分
１２８′を設けなくても、配線１２′に対し直接ワイヤ
ボンディングすることができる。
来細いものであるから、上記した配線１２′の拡大部分
１２８′を設けなくても、配線１２′に対し直接ワイヤ
ボンディングすることができる。
この場合には、配線１２′間のピッチを更に詰め、集積
度を上げることができる。
度を上げることができる。
（７）
第７図及び第８図は、他の実施例を示すものであるが、
この例では、各平行配線１２′をＩＣのパッド１８に対
応した位置で斜めに折曲せしめ、この折曲部分１２ｂ′
にワイヤ１９をボンディングしている。
この例では、各平行配線１２′をＩＣのパッド１８に対
応した位置で斜めに折曲せしめ、この折曲部分１２ｂ′
にワイヤ１９をボンディングしている。
この折曲部分１２ｂ′の存在によって、第８図に示す如
く、ワイヤのボンディング方向（図面上下方向）におけ
る配線１グの幅が拡張されることになり、かつその方向
と直交する方向における幅（即ちワイヤ１９を受入れる
幅）も拡大されるから、ワイヤボンディングを確実に行
なうことができ、しかも各平行配線１２′間のピッチも
第７図から理解されるように可能な限シ小さくすること
ができるＯ 次に、上記した例（例えば第４図〜第６図の例）による
接続構造を有する感熱記録ヘッドの具体例を第９図〜第
１１図につき説明する。
く、ワイヤのボンディング方向（図面上下方向）におけ
る配線１グの幅が拡張されることになり、かつその方向
と直交する方向における幅（即ちワイヤ１９を受入れる
幅）も拡大されるから、ワイヤボンディングを確実に行
なうことができ、しかも各平行配線１２′間のピッチも
第７図から理解されるように可能な限シ小さくすること
ができるＯ 次に、上記した例（例えば第４図〜第６図の例）による
接続構造を有する感熱記録ヘッドの具体例を第９図〜第
１１図につき説明する。
このヘッド２０によれば、共通の基体（例えばアルミニ
ウム基板）１上に、発熱部２を設けた抵抗体板（例えば
アルミナ等のセラミックス板）３（８） と、多数（例えば６４個）のＩＣチップ４を固定したプ
リント基板（例えばガラス働エポキシ又はセラミックス
板）５とが一定の間隙６を置いて対向して固定されてい
る。 ＩＣチップ４と発熱部２との電気的接続は、上記
間隙６上にてプリント基板５と抵抗体板３との間に架は
渡されたフィルムキャリアテープ７によって行なわれて
いる。
ウム基板）１上に、発熱部２を設けた抵抗体板（例えば
アルミナ等のセラミックス板）３（８） と、多数（例えば６４個）のＩＣチップ４を固定したプ
リント基板（例えばガラス働エポキシ又はセラミックス
板）５とが一定の間隙６を置いて対向して固定されてい
る。 ＩＣチップ４と発熱部２との電気的接続は、上記
間隙６上にてプリント基板５と抵抗体板３との間に架は
渡されたフィルムキャリアテープ７によって行なわれて
いる。
発熱部２は、抵抗体板３上に被着された発熱体（例えば
窒化タンタル）層８上に形成されている例えばアルミニ
ウム製の共通の接地電極９と、同発熱体層８上において
接地電極９の長さ方向に多数本配列せしめられている例
えばアルミニウム製の信号電極１０との各対向部分１１
によって形成されている。 一方、ＩＣチップ４は一定
個数毎に、３０で示した分離ラインで互いに接合された
別々のプリント基板５上にマウントされ、プリント基板
５上に所定パターンに設けられた例えばアルミニウム製
の配線１２に対し、Ａｕ又はＡＡ’等のワイヤ１７によ
ってワイヤボンディングされている。 なお、上記の各
配線パターンは簡略図示されている。 フィルムキャリ
アテープ７は、例えばポリイミド基板１４上に、上記信
号電極１０及び配線１２に対応した本数（例えば６４本
）の例えば銅箔製のり−ド１５が接着されたものからな
っている。 これらのリード１５と信号電極１０との接
続はいわゆるビームリード方式で行なってよく、リード
１５の両端部を予め幾分張出させておき、ここを熱圧着
して接続を行なうことができる。 リード１５と出力配
線１２との間はワイヤ１３でワイヤボンディングされる
か、或いは上記のビームリード方式で接続されてもよい
。
窒化タンタル）層８上に形成されている例えばアルミニ
ウム製の共通の接地電極９と、同発熱体層８上において
接地電極９の長さ方向に多数本配列せしめられている例
えばアルミニウム製の信号電極１０との各対向部分１１
によって形成されている。 一方、ＩＣチップ４は一定
個数毎に、３０で示した分離ラインで互いに接合された
別々のプリント基板５上にマウントされ、プリント基板
５上に所定パターンに設けられた例えばアルミニウム製
の配線１２に対し、Ａｕ又はＡＡ’等のワイヤ１７によ
ってワイヤボンディングされている。 なお、上記の各
配線パターンは簡略図示されている。 フィルムキャリ
アテープ７は、例えばポリイミド基板１４上に、上記信
号電極１０及び配線１２に対応した本数（例えば６４本
）の例えば銅箔製のり−ド１５が接着されたものからな
っている。 これらのリード１５と信号電極１０との接
続はいわゆるビームリード方式で行なってよく、リード
１５の両端部を予め幾分張出させておき、ここを熱圧着
して接続を行なうことができる。 リード１５と出力配
線１２との間はワイヤ１３でワイヤボンディングされる
か、或いは上記のビームリード方式で接続されてもよい
。
なお、上記した各電極又は配線の形成、ＩＣチップのマ
ウント及びワイヤボンディングは、公知の半導体装技術
によって行たえるので、それらの詳細な説明は省略する
。 また、図示省略したが、第１１図において発熱体層
８上には更に、５ＩＯ２膜及び酸化タンタル膜（耐摩耗
被膜）が順次被着され、発熱体層８下にはＳｔＯ，等の
熱保持層が設けられる。
ウント及びワイヤボンディングは、公知の半導体装技術
によって行たえるので、それらの詳細な説明は省略する
。 また、図示省略したが、第１１図において発熱体層
８上には更に、５ＩＯ２膜及び酸化タンタル膜（耐摩耗
被膜）が順次被着され、発熱体層８下にはＳｔＯ，等の
熱保持層が設けられる。
このヘッド２０によれば、発熱部２と共にＩＣチップ４
を共通の支持体である基体１上に設けているので、ヘッ
ド構成が著しく簡略化若しくはコンパクトなものとなる
。 この場合、特にＩＣ部は、ＩＣチップ４のマウント
及び配線へのワイヤボンディングで実装されるが、作動
時にＩＣチップ４から発生する熱は下地の基板５（更に
は１）を通して放散されるから、ＩＣの熱破壊を効果的
に防止できる。 また、プリント基板５は発熱部２側の
抵抗体板３に対し上記間隙６を置いて分離して対向配置
されているので、発熱部２で生じた熱はプリント基板５
側へ殆んど伝達されることはなく、この点でもＩＣ部を
有効に保護することができる。
を共通の支持体である基体１上に設けているので、ヘッ
ド構成が著しく簡略化若しくはコンパクトなものとなる
。 この場合、特にＩＣ部は、ＩＣチップ４のマウント
及び配線へのワイヤボンディングで実装されるが、作動
時にＩＣチップ４から発生する熱は下地の基板５（更に
は１）を通して放散されるから、ＩＣの熱破壊を効果的
に防止できる。 また、プリント基板５は発熱部２側の
抵抗体板３に対し上記間隙６を置いて分離して対向配置
されているので、発熱部２で生じた熱はプリント基板５
側へ殆んど伝達されることはなく、この点でもＩＣ部を
有効に保護することができる。
プリント基板５と抵抗体板３とが上記のように分離して
設けることの他の利点としては、そのように構成するこ
とによって抵抗体板３自体の幅を狭くできる（即ち小幅
で長尺状の抵抗体板にできる）から、発熱体層８を例え
ばスパッタ法で形成する際に抵抗体板３をスパッタ装置
内へ挿入し易く、また一度に処理される抵抗体板の個数
も増や（１１） せるために量産性が向上することになる。
設けることの他の利点としては、そのように構成するこ
とによって抵抗体板３自体の幅を狭くできる（即ち小幅
で長尺状の抵抗体板にできる）から、発熱体層８を例え
ばスパッタ法で形成する際に抵抗体板３をスパッタ装置
内へ挿入し易く、また一度に処理される抵抗体板の個数
も増や（１１） せるために量産性が向上することになる。
また、ＩＣチップ４をマウントするプリント基板５は、
第９図及び第１０図に示した如く、ＩＣチップの一定個
数毎に別々に設けられていることも重要である。 これ
は、ＩＣチップのワイヤボンディングとの関連で顕著な
効果がある。 仮に、上記とは異なって１枚のみのプリ
ント基板上に多数のＩＣチップをマウントしたとき、例
えばワイヤの総本数を３０００本とすれば歩留は（ｏ、
９ｑｓ）”’。
第９図及び第１０図に示した如く、ＩＣチップの一定個
数毎に別々に設けられていることも重要である。 これ
は、ＩＣチップのワイヤボンディングとの関連で顕著な
効果がある。 仮に、上記とは異なって１枚のみのプリ
ント基板上に多数のＩＣチップをマウントしたとき、例
えばワイヤの総本数を３０００本とすれば歩留は（ｏ、
９ｑｓ）”’。
中０．００２５となることがある。これに対し、本実施
例のようにプリント基板５を幾つかに分けると、プリン
ト基板上のＩＣチップ数（従ってワイヤ本数）を減らせ
るから、各プリント基板５上のＩＣチップ数に対応した
ワイヤ本数を各プリント基板毎に例えば５００本にでき
、このためにワイヤボンディングの歩留は各プリント基
板について夫々（０，９９８）ゝ０°中０．３６７５と
なる。 従って、本実施例のようにプリント基板を複数
（例えば６枚）に分けることによって、歩留が大幅に向
上することになる。
例のようにプリント基板５を幾つかに分けると、プリン
ト基板上のＩＣチップ数（従ってワイヤ本数）を減らせ
るから、各プリント基板５上のＩＣチップ数に対応した
ワイヤ本数を各プリント基板毎に例えば５００本にでき
、このためにワイヤボンディングの歩留は各プリント基
板について夫々（０，９９８）ゝ０°中０．３６７５と
なる。 従って、本実施例のようにプリント基板を複数
（例えば６枚）に分けることによって、歩留が大幅に向
上することになる。
（１２）
ＩＣチップ４は各プリント基板５毎にマウントされ、ワ
イヤボンディングされた後に、各プリント基板５が基体
１上に接着等で固定されるが、この際、基体１には必ず
と言ってよい程反シがあシ、その表面は全体として平担
ではない。 このため、仮に、１枚のみのプリント基板
を基体１上に固定した場合、両者の密着性が悪く、接着
不良が生じ易い。 しかし、本実施例によれば、プリン
ト基板を分割し、個々に基体１上に固定できるので、上
記に比べて基体１０表面性の影響を緩和し、個々のプリ
ント基板５の基体１に対する密着性は良くなり、接着強
度が向上する。 加えて、各プリント基板５の位置は、
その固定時に独立して決めることができるから、例えば
フィルムキャリアテープ７上の各リード１５に対し各配
線１２が可能な限り正確に対応するように各プリント基
板５を位置調整でき、その調整に自由度をもたせること
ができる。
イヤボンディングされた後に、各プリント基板５が基体
１上に接着等で固定されるが、この際、基体１には必ず
と言ってよい程反シがあシ、その表面は全体として平担
ではない。 このため、仮に、１枚のみのプリント基板
を基体１上に固定した場合、両者の密着性が悪く、接着
不良が生じ易い。 しかし、本実施例によれば、プリン
ト基板を分割し、個々に基体１上に固定できるので、上
記に比べて基体１０表面性の影響を緩和し、個々のプリ
ント基板５の基体１に対する密着性は良くなり、接着強
度が向上する。 加えて、各プリント基板５の位置は、
その固定時に独立して決めることができるから、例えば
フィルムキャリアテープ７上の各リード１５に対し各配
線１２が可能な限り正確に対応するように各プリント基
板５を位置調整でき、その調整に自由度をもたせること
ができる。
更に、本実施例によれば、上記の如くに位置調整された
プリント基板５上の各配線１２と、発熱部２側の信号電
極配線１０との間が、上記したフィルムキャリアテープ
７のリード１５によってビームリード方式で電気的（及
び機械的）に接続され、かつこの場合にＩＣチップ４の
複数個（図面では例えば２個）に対し１枚のテープ７が
使用されている。 １個のＩＣチップ４に対し１枚のテ
ープ７を使用してもよいが、上記のように複数のＩＣチ
ップ当り１枚のテープ７を使用すれば、ヘッド全体とし
てのフィルムキャリアテープの使用枚数を減らせ、この
分かなりのコストダウンを図れることになる。 本例の
フィルムキャリアテープ７は夫々、ＩＣチップ４を別の
プリント基板５上にマウントしただめに、配線としての
Ｃｕリード１５のみを所定パターンに設けるだけでよく
、そのパターンは簡略化できる。 しかも、ＩＣチップ
４をすべてプリント基板５側に配し、とれを配線１２、
リード１５、配線１０を介して発熱部２に接続する構造
であるから、ＩＣチップの実装密度を高めることができ
、テープ７では配線本数に応じた数のリードを公知のメ
タライジング技術で容易かつ正確に形成することができ
る。
プリント基板５上の各配線１２と、発熱部２側の信号電
極配線１０との間が、上記したフィルムキャリアテープ
７のリード１５によってビームリード方式で電気的（及
び機械的）に接続され、かつこの場合にＩＣチップ４の
複数個（図面では例えば２個）に対し１枚のテープ７が
使用されている。 １個のＩＣチップ４に対し１枚のテ
ープ７を使用してもよいが、上記のように複数のＩＣチ
ップ当り１枚のテープ７を使用すれば、ヘッド全体とし
てのフィルムキャリアテープの使用枚数を減らせ、この
分かなりのコストダウンを図れることになる。 本例の
フィルムキャリアテープ７は夫々、ＩＣチップ４を別の
プリント基板５上にマウントしただめに、配線としての
Ｃｕリード１５のみを所定パターンに設けるだけでよく
、そのパターンは簡略化できる。 しかも、ＩＣチップ
４をすべてプリント基板５側に配し、とれを配線１２、
リード１５、配線１０を介して発熱部２に接続する構造
であるから、ＩＣチップの実装密度を高めることができ
、テープ７では配線本数に応じた数のリードを公知のメ
タライジング技術で容易かつ正確に形成することができ
る。
次に、上述した各実施例によるヘッドを使用した感熱記
録方法及びその装置を説明する。
録方法及びその装置を説明する。
第１２図の例によれば、ヘッド２０をインクフィルム４
１を介して被記録紙３３に当接させた感熱転写タイプの
感熱記録装置３９において、ケース５３内に感熱記録の
ための各種装置が組込まれている。
１を介して被記録紙３３に当接させた感熱転写タイプの
感熱記録装置３９において、ケース５３内に感熱記録の
ための各種装置が組込まれている。
被記録紙３３は、例えばカセット３４内に折畳み状態で
収納され、ローラー２５を経て熱転写部３６へ送られ、
転写後は矢印Ａの如く装置外へ排紙される。 インクフ
ィルム４１は、供給ロール４２から、ガイドローラー４
３、駆動ローラー４４を経て熱転写部３６へ送られ、更
に駆動ローラー４５から巻取りローラー４６に巻取られ
る。 なお、インクフィルム４１は、例えば供給ロール
４２とガイドローラー４３との間で、熱溶融性インク（
図示せず）が塗布されるように構成されている。
収納され、ローラー２５を経て熱転写部３６へ送られ、
転写後は矢印Ａの如く装置外へ排紙される。 インクフ
ィルム４１は、供給ロール４２から、ガイドローラー４
３、駆動ローラー４４を経て熱転写部３６へ送られ、更
に駆動ローラー４５から巻取りローラー４６に巻取られ
る。 なお、インクフィルム４１は、例えば供給ロール
４２とガイドローラー４３との間で、熱溶融性インク（
図示せず）が塗布されるように構成されている。
インクフィルム４１の移動経路中において、駆動ローラ
ー４４の手前位置に熱溶融性インクを塗（１５） 布したインクフィルム４１を検出するだめのフォトセン
サ（例えば赤外光センサ）４７が配されている。 また
被記録紙３３の検出用として、圧接ローラー４８の手前
位置に７オトセンサ（例えば赤外光センサ）４９が配さ
れている。
ー４４の手前位置に熱溶融性インクを塗（１５） 布したインクフィルム４１を検出するだめのフォトセン
サ（例えば赤外光センサ）４７が配されている。 また
被記録紙３３の検出用として、圧接ローラー４８の手前
位置に７オトセンサ（例えば赤外光センサ）４９が配さ
れている。
熱転写部３６には、上述したヘッド２０とプラテンロー
ラー２４との組が設けられている。 また、被記録紙３
３及びインクフィルム４１を挾着するための圧接ローラ
ー４８が配されている。
ラー２４との組が設けられている。 また、被記録紙３
３及びインクフィルム４１を挾着するための圧接ローラ
ー４８が配されている。
なお、図面中の矢印Ｂは、圧接駆動機構を有することを
示している。
示している。
こうした感熱記録装置３９において注目すべきことは、
第１３図に拡大図示する如くにプラテンローラー２４と
ヘッド２０との間に被記録紙°３３とインクフィルム４
１とを発熱部２の位置で挾着して記録を行なう（即ち、
インクフィルム４１上の熱溶融性インク５０を選択的に
加熱、溶融せしめて被記録紙３３上に記録パターン５０
′を形成する）際に、上述した如きヘッド構成に基いて
発熱部２を図中のヘッド左端側に設けることができる（
１６） ことから、記録直後に被記録紙３３をヘッド２０外へ取
出せることである。 この結果、記録後、まもない時間
内に被記録紙３３上の記録パターン５０′を目視するこ
とができ、極めて都合がよい。
第１３図に拡大図示する如くにプラテンローラー２４と
ヘッド２０との間に被記録紙°３３とインクフィルム４
１とを発熱部２の位置で挾着して記録を行なう（即ち、
インクフィルム４１上の熱溶融性インク５０を選択的に
加熱、溶融せしめて被記録紙３３上に記録パターン５０
′を形成する）際に、上述した如きヘッド構成に基いて
発熱部２を図中のヘッド左端側に設けることができる（
１６） ことから、記録直後に被記録紙３３をヘッド２０外へ取
出せることである。 この結果、記録後、まもない時間
内に被記録紙３３上の記録パターン５０′を目視するこ
とができ、極めて都合がよい。
これに反し、従来のヘッドのように、発熱部がヘッドの
中間位置にある場合には、発熱部とヘッド端部との間に
は本実施例のヘッドに比較してかなシの距離があるため
、その分だけ記録直後に被記録紙が出てくるまでに時間
を要し、使用者にとって扱いすらいという問題が生じる
。
中間位置にある場合には、発熱部とヘッド端部との間に
は本実施例のヘッドに比較してかなシの距離があるため
、その分だけ記録直後に被記録紙が出てくるまでに時間
を要し、使用者にとって扱いすらいという問題が生じる
。
第１４図には、感熱紙を用いる感熱記録装置５９を示し
、これによれば、ケース５３内にて感熱紙５１が供給ロ
ール５２から繰出され、ヘッド２０とプラテンローラー
５４との間で挾着されてヘッド２０による加熱で選択的
に発色せしめられる。
、これによれば、ケース５３内にて感熱紙５１が供給ロ
ール５２から繰出され、ヘッド２０とプラテンローラー
５４との間で挾着されてヘッド２０による加熱で選択的
に発色せしめられる。
そして、この感熱紙は画像が色パターンとして記録され
た状態で搬送ローラー５５及び５６間から排出される。
た状態で搬送ローラー５５及び５６間から排出される。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基いて更に変形が可能である。
思想に基いて更に変形が可能である。
例えば、発熱部及びＩＣ部、配線の配置や形状、層構成
、材料、電気的接続方式等は種々変更してよい。 上述
のプリント基板はヘッド全長に亘って１枚のみ使用して
よいし、また発熱部とＩＣとは単一の基体に対し直接設
けることもできる。
、材料、電気的接続方式等は種々変更してよい。 上述
のプリント基板はヘッド全長に亘って１枚のみ使用して
よいし、また発熱部とＩＣとは単一の基体に対し直接設
けることもできる。
また、本発明は、上述した感熱ヘッドに限らず、集積回
路装置一般に適用可能であシ、ボンディングされる回路
素子は上述のＩＣチップ以外であってよい。
路装置一般に適用可能であシ、ボンディングされる回路
素子は上述のＩＣチップ以外であってよい。
６、発明の作用効果
本発明は上述した如く、回路素子の各ポンディングパッ
ドと各平行配線とがワイヤ長を変えることによって個々
にワイヤボンディングされるようにしたので、多層配線
を用いることなく接続でき、歩留、信頼性、コストの面
で非常に有利であシ、かつ高集積化も可能である。
ドと各平行配線とがワイヤ長を変えることによって個々
にワイヤボンディングされるようにしたので、多層配線
を用いることなく接続でき、歩留、信頼性、コストの面
で非常に有利であシ、かつ高集積化も可能である。
第１図〜第３図は従来例を示すものであって、第１図は
感熱記録ヘッドに用いられるＩＣ部の回路図、 第２図は同ＩＣチップ及びその配線を示す等価回路図、 第３図は他のヘッドにおけるＩＣチップ及びその配線の
等価回路図 である。 第４図〜第１４図は本発明の実施例を示すものであって
、 第４図は感熱記録ヘッドに用いられるＩＣチップ及びそ
の配線を示す一部分の平面図、第５図は第４図のＸ−Ｘ
線断面図、 第６図は第４図の要部拡大図、 第７図は他の例による第４図と同様の平面図、第８図は
第７図の要部拡大図、 第９図は感熱記録ヘッドの一部分の概略斜視図、第１０
図は第９図の拡大平面図、 第１１図は第９図のｘ’−ｘ’線拡大断面図、第１２図
は感熱転写記録装置全体の概略断面図、第１３図は第１
２図の要部拡大図、 第１４図は感熱紙を用いる感熱記録装置全体の概略断面
図 （１９） である。 なお、図面に示された符号において、 １・・・・・・・・・・・・・・・・１山・・基体２・
・・・・・・・・・・・・・・・旧・・・・・発熱部３
・・・・・・・・・・・・・・・・・・・・・・・・抵
抗体板４・・・・・・・・・・・・・・・・・・・・・
・・・ＩＣチップ５・・・・・・・・・・・・・・・・
・・・・・・・・プリント基板７・・・・・・・・・・
・・・・・・・・・・・・・・フィルムキャリアテープ
８・・・・・・・・・・・・・・・・・・・・・・・・
発熱体層９・・・・・・・・・・・・・・・・川・・・
・・接地電極１０・・・・・・・・・・・・・・・・・
・・・・信号電極１２．１２′・・・・・・・・・・・
・配線１３．１７．１９・・・ワイヤ １５・・・・・・・・・・・・・・・・・・・・・リー
ド！６．１８・・・・・・・・・・・・パッド２０・・
・・・・・・・・・・・・・・川・・感熱記録ヘッドで
ある。 代理人 弁理士 逢 坂 宏（他１名）（２０） 第５０ １９ 第６日 第７Ｎ 第８０ 第９０ ０ 第１１日 第１２０
感熱記録ヘッドに用いられるＩＣ部の回路図、 第２図は同ＩＣチップ及びその配線を示す等価回路図、 第３図は他のヘッドにおけるＩＣチップ及びその配線の
等価回路図 である。 第４図〜第１４図は本発明の実施例を示すものであって
、 第４図は感熱記録ヘッドに用いられるＩＣチップ及びそ
の配線を示す一部分の平面図、第５図は第４図のＸ−Ｘ
線断面図、 第６図は第４図の要部拡大図、 第７図は他の例による第４図と同様の平面図、第８図は
第７図の要部拡大図、 第９図は感熱記録ヘッドの一部分の概略斜視図、第１０
図は第９図の拡大平面図、 第１１図は第９図のｘ’−ｘ’線拡大断面図、第１２図
は感熱転写記録装置全体の概略断面図、第１３図は第１
２図の要部拡大図、 第１４図は感熱紙を用いる感熱記録装置全体の概略断面
図 （１９） である。 なお、図面に示された符号において、 １・・・・・・・・・・・・・・・・１山・・基体２・
・・・・・・・・・・・・・・・旧・・・・・発熱部３
・・・・・・・・・・・・・・・・・・・・・・・・抵
抗体板４・・・・・・・・・・・・・・・・・・・・・
・・・ＩＣチップ５・・・・・・・・・・・・・・・・
・・・・・・・・プリント基板７・・・・・・・・・・
・・・・・・・・・・・・・・フィルムキャリアテープ
８・・・・・・・・・・・・・・・・・・・・・・・・
発熱体層９・・・・・・・・・・・・・・・・川・・・
・・接地電極１０・・・・・・・・・・・・・・・・・
・・・・信号電極１２．１２′・・・・・・・・・・・
・配線１３．１７．１９・・・ワイヤ １５・・・・・・・・・・・・・・・・・・・・・リー
ド！６．１８・・・・・・・・・・・・パッド２０・・
・・・・・・・・・・・・・・川・・感熱記録ヘッドで
ある。 代理人 弁理士 逢 坂 宏（他１名）（２０） 第５０ １９ 第６日 第７Ｎ 第８０ 第９０ ０ 第１１日 第１２０
Claims (1)
- １、回路素子のポンディングパッドの配列方向に沿って
、前記回路素子とは別の位置に複数の平行配線が設けら
れ、前記ポンディングパッドが前記平行配線に個々に接
続されている集積回路装置において、前記接続がワイヤ
ボンディングによってなされ、このボンディングに使用
されるワイヤの長さが各平行配線間で互いに異なってい
ることを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249507A JPS60143639A (ja) | 1983-12-29 | 1983-12-29 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249507A JPS60143639A (ja) | 1983-12-29 | 1983-12-29 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60143639A true JPS60143639A (ja) | 1985-07-29 |
| JPH0351096B2 JPH0351096B2 (ja) | 1991-08-05 |
Family
ID=17193990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249507A Granted JPS60143639A (ja) | 1983-12-29 | 1983-12-29 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143639A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331515A (en) * | 1991-09-18 | 1994-07-19 | Sgs-Thomson Microelectronics, Inc. | Module with leads from multiple chips shorted together only at edge contact locations |
| US5461544A (en) * | 1993-03-05 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Structure and method for connecting leads from multiple chips |
| US5744858A (en) * | 1992-07-17 | 1998-04-28 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
| US5844779A (en) * | 1995-04-27 | 1998-12-01 | Lg Semicon Co., Ltd. | Semiconductor package, and semiconductor device using the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881778U (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS519681A (ja) * | 1974-07-15 | 1976-01-26 | Seiko Instr & Electronics | |
| JPS52120549U (ja) * | 1975-10-20 | 1977-09-13 | ||
| JPS5794946U (ja) * | 1980-12-03 | 1982-06-11 | ||
| JPS5881181A (ja) * | 1981-11-06 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 感熱記録ヘツド |
-
1983
- 1983-12-29 JP JP58249507A patent/JPS60143639A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881778U (ja) * | 1971-12-29 | 1973-10-05 | ||
| JPS519681A (ja) * | 1974-07-15 | 1976-01-26 | Seiko Instr & Electronics | |
| JPS52120549U (ja) * | 1975-10-20 | 1977-09-13 | ||
| JPS5794946U (ja) * | 1980-12-03 | 1982-06-11 | ||
| JPS5881181A (ja) * | 1981-11-06 | 1983-05-16 | Matsushita Electric Ind Co Ltd | 感熱記録ヘツド |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331515A (en) * | 1991-09-18 | 1994-07-19 | Sgs-Thomson Microelectronics, Inc. | Module with leads from multiple chips shorted together only at edge contact locations |
| US5744858A (en) * | 1992-07-17 | 1998-04-28 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
| US5461544A (en) * | 1993-03-05 | 1995-10-24 | Sgs-Thomson Microelectronics, Inc. | Structure and method for connecting leads from multiple chips |
| US5844779A (en) * | 1995-04-27 | 1998-12-01 | Lg Semicon Co., Ltd. | Semiconductor package, and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351096B2 (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795887A (en) | Thermal printhead with common electrode formed directly over glazing layer | |
| JPS60143639A (ja) | 集積回路装置 | |
| US5097271A (en) | High resolution thermal printing device | |
| JPS63179764A (ja) | 感熱記録ヘツド | |
| US4595934A (en) | Thermal recording head | |
| US4636813A (en) | Thermal print head | |
| JPS60182756A (ja) | 集積回路装置 | |
| JPS6097871A (ja) | 感熱記録ヘツド | |
| JP2658657B2 (ja) | サーマルヘッド及びその駆動用ｉｃ | |
| JPS6080233A (ja) | 集積回路装置 | |
| JPH055669B2 (ja) | ||
| JPS60135270A (ja) | 感熱記録ヘツド | |
| JPS60110475A (ja) | 感熱記録ヘッド | |
| JPS6052365A (ja) | 感熱記録ヘッド | |
| JPS60143641A (ja) | 集積回路装置 | |
| JPH01196132A (ja) | 集積回路装置 | |
| JPS60143640A (ja) | 集積回路装置 | |
| JPS62211157A (ja) | 高密度ｉｃ搭載形サ−マルヘツド | |
| JPS60183752A (ja) | 長尺電子装置 | |
| JP2633701B2 (ja) | サーマルヘッド | |
| JPS6097869A (ja) | 感熱記録ヘツド | |
| JPS60110467A (ja) | 感熱記録ヘッド | |
| JPS60143977A (ja) | 感熱記録ヘツド | |
| JPS60110470A (ja) | 感熱記録ヘッド | |
| JPS6092638A (ja) | 電気回路装置マウント用支持体 |