JPS60182756A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS60182756A JPS60182756A JP59038381A JP3838184A JPS60182756A JP S60182756 A JPS60182756 A JP S60182756A JP 59038381 A JP59038381 A JP 59038381A JP 3838184 A JP3838184 A JP 3838184A JP S60182756 A JPS60182756 A JP S60182756A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring
- pads
- bonding
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1、産業上の利用分野
本発明は集積回路装置、例えば感熱記録ヘッドの集積回
路チップに関するものである。
路チップに関するものである。
2、従来技術
例えば感熱記録ヘッド(以下、単にヘッドと略す。)は
、被記録紙又は感熱紙等の被記録体に対して直接的に若
しくはインクフィルムを介して当接された状態で、記録
用の電気信号によって発熱部がドツト状に選択加熱され
、これによって被記録体に画像等を記録できるように構
成されている。
、被記録紙又は感熱紙等の被記録体に対して直接的に若
しくはインクフィルムを介して当接された状態で、記録
用の電気信号によって発熱部がドツト状に選択加熱され
、これによって被記録体に画像等を記録できるように構
成されている。
従来のヘッドでは一般に、基板上に発熱体層を設け、こ
の上に多数の対向電極を形成して発熱部を構成しており
、その(信号)電極に対し集積回路(以下、ICと称す
る。)部から目的とする画像パターンに対応した信号を
与えるようにしている。
の上に多数の対向電極を形成して発熱部を構成しており
、その(信号)電極に対し集積回路(以下、ICと称す
る。)部から目的とする画像パターンに対応した信号を
与えるようにしている。
こうしたヘッドとしては、例えば特開昭57−8177
号、57−8178号、57−8179号、57−81
80号、57−43883号、57−43884号、5
7−107866号、57−107867号、57−1
07868号等各公報に開示されたちのがある。
号、57−8178号、57−8179号、57−81
80号、57−43883号、57−43884号、5
7−107866号、57−107867号、57−1
07868号等各公報に開示されたちのがある。
従来のヘッド、例えばダイレクトドライブ方式のヘッド
では、第1図に示す如き回路構成のICチップ4が使用
されている。ここで、Sinは記録信号、CLKはクロ
ックパルス、STBはストローブ信号、ENBはイネー
ブル信号、Vccは電源電圧、P(、及びv鼾は接地レ
ベルを示す。シフトレジスタSRに入れたSinをCL
Kによっ −てラッチ回路LTに送り、STBでランチ
回路LTに一旦メモリしておき、ゲートGに選択入力さ
れるENf3によって駆動トランジスタT、 rをオン
させ、ランチ回路LTから記録信号をTrを介して発熱
部への出力配線12へ供給する。
では、第1図に示す如き回路構成のICチップ4が使用
されている。ここで、Sinは記録信号、CLKはクロ
ックパルス、STBはストローブ信号、ENBはイネー
ブル信号、Vccは電源電圧、P(、及びv鼾は接地レ
ベルを示す。シフトレジスタSRに入れたSinをCL
Kによっ −てラッチ回路LTに送り、STBでランチ
回路LTに一旦メモリしておき、ゲートGに選択入力さ
れるENf3によって駆動トランジスタT、 rをオン
させ、ランチ回路LTから記録信号をTrを介して発熱
部への出力配線12へ供給する。
こうしたICチップ4と周囲の配線とは、第2図に示す
如くに接続される。図中の2はライン状に配列された発
熱部(ドツト)、9は共通の接地電極である。上記した
IC制御用の信号又は電源電圧は、実質的に平行な配線
12′によってICチ・ノブ4に供給されるが、各配線
1iとICチ・2プ4とを結ぶ接続配線1炎′が配線1
2′と交差する箇所では、多層配線構造となついる。
如くに接続される。図中の2はライン状に配列された発
熱部(ドツト)、9は共通の接地電極である。上記した
IC制御用の信号又は電源電圧は、実質的に平行な配線
12′によってICチ・ノブ4に供給されるが、各配線
1iとICチ・2プ4とを結ぶ接続配線1炎′が配線1
2′と交差する箇所では、多層配線構造となついる。
この場合、プリント基板5上にマウントされたICチッ
プ4からの出力配線12は多数本(例えば8本/mm)
あるが、ICチップ4には第3図のようにポンディング
パッド16が辺に沿って一列状にしか設けられていない
。パッド16のサイズ及び間隔は、ワイヤボンドで確実
に接続するために例えば約100μm幅、約100μm
間隔が必要となるので、上記の如くに一列状に配すると
ICチップ4の3辺分に亘って設けなければ、すべての
出力配線12に対しワイヤ13によるワイヤボンディン
グで接続することができない。このため、ICチップ4
のチップサイズが大き(なる上に、配線12をICチッ
プ4の周囲に引き回さねばならず、そのレイアウトが複
雑になりかつ配線領域が増えてヘッド面積も増加してし
まう。
プ4からの出力配線12は多数本(例えば8本/mm)
あるが、ICチップ4には第3図のようにポンディング
パッド16が辺に沿って一列状にしか設けられていない
。パッド16のサイズ及び間隔は、ワイヤボンドで確実
に接続するために例えば約100μm幅、約100μm
間隔が必要となるので、上記の如くに一列状に配すると
ICチップ4の3辺分に亘って設けなければ、すべての
出力配線12に対しワイヤ13によるワイヤボンディン
グで接続することができない。このため、ICチップ4
のチップサイズが大き(なる上に、配線12をICチッ
プ4の周囲に引き回さねばならず、そのレイアウトが複
雑になりかつ配線領域が増えてヘッド面積も増加してし
まう。
3、発明の目的
本発明の目的は、配線数に影響されることなく接続を容
易にし、かつICチップ又はICのサイズを小さくし、
配線のバターニングも単純化することにある。
易にし、かつICチップ又はICのサイズを小さくし、
配線のバターニングも単純化することにある。
4、発明の構成
即ち、本発明は、複数のポンディングパッド列が互いに
近接して設けられていることを特徴とする集積回路装置
に係るものである。
近接して設けられていることを特徴とする集積回路装置
に係るものである。
5、実施例
以下、本発明を実施例について詳細に説明する。
本実施例によれば、第4図に示す如く、ICチップ4上
のポンディングパッド16をチップの一辺側(即ち発熱
部側)にのみ複数列に設け、これらの各列16A、16
B、16Gを互いに近接せしめて同方向に形成している
ことが極めて特徴的な構成である。各列のポンディング
パッドは、夫々80〜100μmで100μmピッチ(
バンド間隔は10〜20μm)で設けられている。そし
て、ポンディングパッドに対応する出力配線12も、I
Cチップ4の一辺側でのみ約50μmのピッチで設けら
れ、同辺側にICチップ4の1個当り必要とされるすべ
ての出力配線工2が位置せしめられる。
のポンディングパッド16をチップの一辺側(即ち発熱
部側)にのみ複数列に設け、これらの各列16A、16
B、16Gを互いに近接せしめて同方向に形成している
ことが極めて特徴的な構成である。各列のポンディング
パッドは、夫々80〜100μmで100μmピッチ(
バンド間隔は10〜20μm)で設けられている。そし
て、ポンディングパッドに対応する出力配線12も、I
Cチップ4の一辺側でのみ約50μmのピッチで設けら
れ、同辺側にICチップ4の1個当り必要とされるすべ
ての出力配線工2が位置せしめられる。
次に、上記ポンディングパッド16と出力配線12との
接続について説明する。
接続について説明する。
まず指摘すべきことは、ICチップ4上のパッド】6は
以下の例においてすべて同一パターン、同一サイズ、同
一ピンチで設けられていて、目的とする接続態様に応じ
て所望のパッドをその都度選択でき、いわば「マスター
スライス方式」に基いて配線への接続が可能に構成され
ていることである。
以下の例においてすべて同一パターン、同一サイズ、同
一ピンチで設けられていて、目的とする接続態様に応じ
て所望のパッドをその都度選択でき、いわば「マスター
スライス方式」に基いて配線への接続が可能に構成され
ていることである。
第5図は、最前列16Aのバンドのみをワイヤ13で出
力配線12に個々にワイヤボンディングした例を示す。
力配線12に個々にワイヤボンディングした例を示す。
これに応じて出力配線12も、バンド列16Aと同じ1
00μmピッチで設ければよい。従って、100μmピ
ッチでの接続が可能であるが、各バッド16自体は相互
の間隔が10〜20μmと狭く詰めて設けられているた
めに、それだけ接続される出力配線120本数を従来の
ものよりICチップの一辺側でずっと多くすることがで
きる。
00μmピッチで設ければよい。従って、100μmピ
ッチでの接続が可能であるが、各バッド16自体は相互
の間隔が10〜20μmと狭く詰めて設けられているた
めに、それだけ接続される出力配線120本数を従来の
ものよりICチップの一辺側でずっと多くすることがで
きる。
第6図は、上記パッド列のうち16A、16Bの各バン
ドを1つ置きに使用してワイヤボンディングしているが
、第5図の例と同様に100μmピッチでの接続が可能
である。
ドを1つ置きに使用してワイヤボンディングしているが
、第5図の例と同様に100μmピッチでの接続が可能
である。
第7図は、200μ川ピツチでワイヤボンディングする
例を示すが、このためには例えばパッド列16Aのバン
ド16を1つ置きに使用する。
例を示すが、このためには例えばパッド列16Aのバン
ド16を1つ置きに使用する。
第8図は、すベテノハンド列16A、16B、16Cを
夫々使用するが、各パッド16を16A−16B−16
G−16B−16A−・・・の順に規則的に繰返して用
いることによって、50μmピッチと狭いピッチでワイ
ヤボンディングが可能な例を示している。従ってこの場
合、出力配線12の本数をICチップの一辺側で非常に
多く (第6図の例の2倍に)するこができる。第9図
にはボンディングの順序を示したが、1回目のボンディ
ングでは図中の“1”で示すパッド及び配線を使用し、
2回目のボンディングには“2”を、3回目のボンディ
ングには“3”を夫々使用する。従って各ボンディング
時に、パッド列16Aのパッド16を1つ置きに、バン
ド列16Bのバンドをすべて、パッド列16Cのパッド
を1つ置きに用いればよい。
夫々使用するが、各パッド16を16A−16B−16
G−16B−16A−・・・の順に規則的に繰返して用
いることによって、50μmピッチと狭いピッチでワイ
ヤボンディングが可能な例を示している。従ってこの場
合、出力配線12の本数をICチップの一辺側で非常に
多く (第6図の例の2倍に)するこができる。第9図
にはボンディングの順序を示したが、1回目のボンディ
ングでは図中の“1”で示すパッド及び配線を使用し、
2回目のボンディングには“2”を、3回目のボンディ
ングには“3”を夫々使用する。従って各ボンディング
時に、パッド列16Aのパッド16を1つ置きに、バン
ド列16Bのバンドをすべて、パッド列16Cのパッド
を1つ置きに用いればよい。
上記したことから明らかなように、各パッド列を選択的
に所望のピッチで使用し、その都度ボンディング位置を
変化させることができるので、出力配線12の本数に対
応して常に正確なボンディングが可能である。従って同
じICチップであるにも拘らず、如何なるピンチの出力
配線にも対応でき、特にピッチの綱かい接続も実現可能
である。
に所望のピッチで使用し、その都度ボンディング位置を
変化させることができるので、出力配線12の本数に対
応して常に正確なボンディングが可能である。従って同
じICチップであるにも拘らず、如何なるピンチの出力
配線にも対応でき、特にピッチの綱かい接続も実現可能
である。
また、第3図に示した従来のバンド16と同一幅、同一
ピッチのパッドを使用せねばならない場合でも、これを
本実施例のように複数列、互いに位置をずらせて設けれ
ば、%のピッチでボンディング可能(第8図参照)であ
り、既述した如き配線の引回しを行うことなく、ICチ
ップ4の一辺側でのみボンディングを行うことができる
。こうして、本実施例によれば、ICチップ自体を小さ
くできると共にプリント基板5上の配線領域も減らして
ヘッドの小型化、高集積化が可能となり、更に配線のレ
イアウト又はバターニングも容易となる。
ピッチのパッドを使用せねばならない場合でも、これを
本実施例のように複数列、互いに位置をずらせて設けれ
ば、%のピッチでボンディング可能(第8図参照)であ
り、既述した如き配線の引回しを行うことなく、ICチ
ップ4の一辺側でのみボンディングを行うことができる
。こうして、本実施例によれば、ICチップ自体を小さ
くできると共にプリント基板5上の配線領域も減らして
ヘッドの小型化、高集積化が可能となり、更に配線のレ
イアウト又はバターニングも容易となる。
なお、第5〜7図の如きボンディングバンドの使用方式
においては、IC内で使われない配線部が存在すること
になる。IC内部は第1図の様な構造であって信号をシ
フトレジスタでシリアルに順次送ることにすると、第5
〜7図のような使用方式では信号に抜けが出てしまう。
においては、IC内で使われない配線部が存在すること
になる。IC内部は第1図の様な構造であって信号をシ
フトレジスタでシリアルに順次送ることにすると、第5
〜7図のような使用方式では信号に抜けが出てしまう。
これを防ぐためには、第10図のようなIC内部の配線
を用いればよい。この図中、各トランジスタTri、T
r2、Tr3・・・・・・からの出力部はそれぞれ第9
図の電極パッド16に相当する。なお、この場合、電極
パッド16Aと16Gは第9図に一点鎖線で示すように
配線16′でつながっており、どちらのパッドを使用し
てもよい。このIC配線により、例えば第5図又は第6
図の如き使用の際は、第11図(a)の信号タイミング
(但、Tは周期を示す。)、第7図の際は第11図(b
)、第8図の際は第11図(C)の信号タイミングを送
れば、信号に抜けもなく使用可能である。なお、電極パ
ッドの使用法は、第5〜7図以外でもよく、またIC内
部も第10図のように分けなくてもよい。
を用いればよい。この図中、各トランジスタTri、T
r2、Tr3・・・・・・からの出力部はそれぞれ第9
図の電極パッド16に相当する。なお、この場合、電極
パッド16Aと16Gは第9図に一点鎖線で示すように
配線16′でつながっており、どちらのパッドを使用し
てもよい。このIC配線により、例えば第5図又は第6
図の如き使用の際は、第11図(a)の信号タイミング
(但、Tは周期を示す。)、第7図の際は第11図(b
)、第8図の際は第11図(C)の信号タイミングを送
れば、信号に抜けもなく使用可能である。なお、電極パ
ッドの使用法は、第5〜7図以外でもよく、またIC内
部も第10図のように分けなくてもよい。
また、上述の如きヘッドにおいては、ICチップ4の制
御配線とICチップとを多層配線を用いることなく接続
すると同時に配線を単純化する上で、出力配線12を上
記のように一辺側に設けることが望ましい。この場合、
制御配線(第2図の12′に相当)は、第12図に示す
ようにICチップ4の下側に設けるのが効果的である。
御配線とICチップとを多層配線を用いることなく接続
すると同時に配線を単純化する上で、出力配線12を上
記のように一辺側に設けることが望ましい。この場合、
制御配線(第2図の12′に相当)は、第12図に示す
ようにICチップ4の下側に設けるのが効果的である。
即ち、各制御配線12は、後述するように、フェイスア
ップタイプにマウントされたIcチップ4の各ボンディ
ングバンドにワイヤボンディングで接続される。従って
、このヘッドによれば、ICチップ4下の領域を配線領
域として有効利用し、制御配線12′とICチップ4と
をフィルムキャリア方式を採用せずかつ多層配線構造と
することなく接続することができる。従って、低コスト
、低工数にして歩留、信頼性の良い接続が可能であり、
かつプリント基板面積を減らしてヘッドの小型化が可能
となる。しかもフェイスアップにICチップ4をマウン
トしているので、その放熱を空気中に若しくは後記の絶
縁基板を介して効率良く行える。
ップタイプにマウントされたIcチップ4の各ボンディ
ングバンドにワイヤボンディングで接続される。従って
、このヘッドによれば、ICチップ4下の領域を配線領
域として有効利用し、制御配線12′とICチップ4と
をフィルムキャリア方式を採用せずかつ多層配線構造と
することなく接続することができる。従って、低コスト
、低工数にして歩留、信頼性の良い接続が可能であり、
かつプリント基板面積を減らしてヘッドの小型化が可能
となる。しかもフェイスアップにICチップ4をマウン
トしているので、その放熱を空気中に若しくは後記の絶
縁基板を介して効率良く行える。
次に、第12図に示したヘッドの構成を第13図〜16
図について具体的に説明する。
図について具体的に説明する。
このヘッド20によれば、共通の基体(例えばアルミニ
ウム基板)1上に、発熱部2を設けた抵抗体板(例えば
アルミナ等のセラミックス板)3と、多数(例えば64
11!a)のICチップ4を固定したプリント基板(例
えばガラス・エポキシ又はセラミックス板)5とが一定
の間隙6を置いて対向して固定されている。ICチップ
4と発熱部2との電気的接続は、上記間隙6上にてプリ
ント基板5と抵抗体板3との間に架は渡されたフィルム
キャリアテープ17によっておこなわれている。
ウム基板)1上に、発熱部2を設けた抵抗体板(例えば
アルミナ等のセラミックス板)3と、多数(例えば64
11!a)のICチップ4を固定したプリント基板(例
えばガラス・エポキシ又はセラミックス板)5とが一定
の間隙6を置いて対向して固定されている。ICチップ
4と発熱部2との電気的接続は、上記間隙6上にてプリ
ント基板5と抵抗体板3との間に架は渡されたフィルム
キャリアテープ17によっておこなわれている。
発熱部2は、抵抗体板3上に被着された発熱体(例えば
窒化タンタル)層8上に形成されている例えばアルミニ
ウム製の共通の接地電極9と、同発熱体層8上において
接地電極9の長さ方向に多数本配列せしめられている例
えばアルミニウム製の信号電極10との各対向部分11
によって形成されている。一方、ICチップ4は上記し
たよψチリント基板5上に所定パターンに設けられた例
えばアルミニウム製の配線12に対し、Au又はA1等
のワイヤ13によってワイヤボンディングされている。
窒化タンタル)層8上に形成されている例えばアルミニ
ウム製の共通の接地電極9と、同発熱体層8上において
接地電極9の長さ方向に多数本配列せしめられている例
えばアルミニウム製の信号電極10との各対向部分11
によって形成されている。一方、ICチップ4は上記し
たよψチリント基板5上に所定パターンに設けられた例
えばアルミニウム製の配線12に対し、Au又はA1等
のワイヤ13によってワイヤボンディングされている。
なお、上記の各配線パターンは簡略図示されている。フ
ィルムキャリアテープ17は、例えばポリイミド基板2
4上に、上記信号電極10及び配線12に対応した本数
(例えば64本)の例えば銅箔製のり一ド25が接着さ
れたものからなっている。これらのり一ド15と信号電
極10及び配線12との接続はいわゆるビームリード方
式で行ってよく、リード15の両端部を予め幾分張出さ
せておき、ここを熱圧着して接続を行なうことができる
。
ィルムキャリアテープ17は、例えばポリイミド基板2
4上に、上記信号電極10及び配線12に対応した本数
(例えば64本)の例えば銅箔製のり一ド25が接着さ
れたものからなっている。これらのり一ド15と信号電
極10及び配線12との接続はいわゆるビームリード方
式で行ってよく、リード15の両端部を予め幾分張出さ
せておき、ここを熱圧着して接続を行なうことができる
。
また、プリント基板5上にはICチップ4の各制御配線
12’/l<チップ列に沿って平行に設けられ、これら
の制御配線12′上に絶縁性接着剤18を介して各IC
チップ4が所定間隔を置いて固定(マウント)されてい
る。そして、各ICチップ4−4間に露出した制御配線
12′に対し、ワイヤ1コによってICチップ4の各ポ
ンディングパッド16がワイヤボンディングされている
。このポンディングパッド16は、本発明に従って1
、Cチップ4の他辺側に複数列(例えば2列)に設けら
れている。但、第16図に示すように、ICチップ4上
には上述したポンディングパッド16は2列に設けられ
ている(第4図〜第9図の例では3列であるが、目的に
応じてパッドの列数は種々変更してよい)。
12’/l<チップ列に沿って平行に設けられ、これら
の制御配線12′上に絶縁性接着剤18を介して各IC
チップ4が所定間隔を置いて固定(マウント)されてい
る。そして、各ICチップ4−4間に露出した制御配線
12′に対し、ワイヤ1コによってICチップ4の各ポ
ンディングパッド16がワイヤボンディングされている
。このポンディングパッド16は、本発明に従って1
、Cチップ4の他辺側に複数列(例えば2列)に設けら
れている。但、第16図に示すように、ICチップ4上
には上述したポンディングパッド16は2列に設けられ
ている(第4図〜第9図の例では3列であるが、目的に
応じてパッドの列数は種々変更してよい)。
ここで第16図に示す如く、制御配線12′に対し、2
列のパッド16′を夫々交互に使用してワイヤボンディ
ングしているので、制御配線12もそのピッチを詰める
ことが可能である。従って、ICチップ4をさらに小型
化することができる。
列のパッド16′を夫々交互に使用してワイヤボンディ
ングしているので、制御配線12もそのピッチを詰める
ことが可能である。従って、ICチップ4をさらに小型
化することができる。
上述した各側では、ワイヤ13.13によってワイヤボ
ンディングしているが、他の接続方式、例えばフリップ
チップ方式を採用してもよい。また、上記の出力配線1
2、制御配線12′のパターンは上記したものに限らず
、種々の形状にしてよい。
ンディングしているが、他の接続方式、例えばフリップ
チップ方式を採用してもよい。また、上記の出力配線1
2、制御配線12′のパターンは上記したものに限らず
、種々の形状にしてよい。
なお、第15図において再配線12− io間をワイヤ
によるワイヤボンディングで接続すると、フィルムキャ
リア方式とは違って、再記線間の位置合せ精度が、多少
悪くてもワイヤボンディングではその誤差を吸収して対
応する配線間を確実に接続できる。
によるワイヤボンディングで接続すると、フィルムキャ
リア方式とは違って、再記線間の位置合せ精度が、多少
悪くてもワイヤボンディングではその誤差を吸収して対
応する配線間を確実に接続できる。
なお、上記した各電極又は配線の形成、ICチップのマ
ウント及びワイヤポインディングは、公知の半導体装技
術によって行なえるので、それらの詳細な説明は省略す
る。また、図示省略したが、第15図において発熱体層
8上には更に、SiOλ膜及び酸化タンタル膜(耐摩耗
被膜)が順次被着され、発熱体層8下にばSiOよ等の
熱保持層が設りられる。また、上記の例において発熱部
2と共にICチップ4を共通の支持体である基体1」二
に設けているので、ヘッド構成が著しく簡略化若しくは
コンパクトなものとなる。この場合、特にIC部は、I
Cチップ4のマウント及び配線へのワイヤボンディング
で実装されるが、作動時にICチップ4から発生する熱
は下地の基板5 (更)友 には1)を通して放散されるから、ICO熱被壊を効果
的に防止できる。また、プリント基板5は発熱部2例の
抵抗体板3に対し上記間隙6を置いて分離して対向配置
されているので、発熱部2で生じた熱はプリント基板5
側へ殆んど伝達されることはなく、この点でもIC部を
有効に保護することができる。
ウント及びワイヤポインディングは、公知の半導体装技
術によって行なえるので、それらの詳細な説明は省略す
る。また、図示省略したが、第15図において発熱体層
8上には更に、SiOλ膜及び酸化タンタル膜(耐摩耗
被膜)が順次被着され、発熱体層8下にばSiOよ等の
熱保持層が設りられる。また、上記の例において発熱部
2と共にICチップ4を共通の支持体である基体1」二
に設けているので、ヘッド構成が著しく簡略化若しくは
コンパクトなものとなる。この場合、特にIC部は、I
Cチップ4のマウント及び配線へのワイヤボンディング
で実装されるが、作動時にICチップ4から発生する熱
は下地の基板5 (更)友 には1)を通して放散されるから、ICO熱被壊を効果
的に防止できる。また、プリント基板5は発熱部2例の
抵抗体板3に対し上記間隙6を置いて分離して対向配置
されているので、発熱部2で生じた熱はプリント基板5
側へ殆んど伝達されることはなく、この点でもIC部を
有効に保護することができる。
プリント基板5と抵抗体板3とが上記のように分離して
設けることの他の利点としては、そのように構成するこ
とによって抵抗体板3自体の幅を狭くできる(即ち小幅
で長尺状の抵抗体板にできる)から、発熱体層8を例え
ばスパッタ法で形成する際に抵抗体板3をスパッタ装置
内へ装入し易く、また一度に処理される抵抗体板の個数
も増やせるために量産性が向上することになる。
設けることの他の利点としては、そのように構成するこ
とによって抵抗体板3自体の幅を狭くできる(即ち小幅
で長尺状の抵抗体板にできる)から、発熱体層8を例え
ばスパッタ法で形成する際に抵抗体板3をスパッタ装置
内へ装入し易く、また一度に処理される抵抗体板の個数
も増やせるために量産性が向上することになる。
更に、上記した第15図の例によれば、プリント基板5
状の各配線12と、発熱部2側の信号電極配線10との
間が、上記したフィルムキャリアテープ17のリード2
5によってビームリード方式で電気的(及び機械的)に
接続されるが、ICチップ4を別のプリント基板5上に
マウントしたために、配線としてのCuリード25のみ
を所定パターンに設けるだけでよく、そのパターンは簡
略化できる。
状の各配線12と、発熱部2側の信号電極配線10との
間が、上記したフィルムキャリアテープ17のリード2
5によってビームリード方式で電気的(及び機械的)に
接続されるが、ICチップ4を別のプリント基板5上に
マウントしたために、配線としてのCuリード25のみ
を所定パターンに設けるだけでよく、そのパターンは簡
略化できる。
しかも、ICチップ4をすべてプリント基板5側に配し
、これを配線12、リード25、配線1oを介して発熱
部2に接続する構造であるから、ICチップの実装密度
を高めることができ、テープ17では配線本数に応じた
数のリードを公知のメタライジング技術で容易かつ正確
に形成することができる。
、これを配線12、リード25、配線1oを介して発熱
部2に接続する構造であるから、ICチップの実装密度
を高めることができ、テープ17では配線本数に応じた
数のリードを公知のメタライジング技術で容易かつ正確
に形成することができる。
次に、上述した各実施例によるヘッドを使用した感熱記
録方法及びその装置を説明する。
録方法及びその装置を説明する。
第17図の例によれば、例えば第15図に示したヘッド
20をインクフィルム41を介して被記録紙33に当接
させた感熱転写タイプの感熱記録装置39において、ケ
ース53内に感熱記録のための各種装置が組込まれてい
る。
20をインクフィルム41を介して被記録紙33に当接
させた感熱転写タイプの感熱記録装置39において、ケ
ース53内に感熱記録のための各種装置が組込まれてい
る。
被記録紙33は、例えばカセット34内に折畳み状態で
収納され、ローラー65を経て熱転写部36へ送られ、
転写後は矢印への如く装置外へ排紙される。
収納され、ローラー65を経て熱転写部36へ送られ、
転写後は矢印への如く装置外へ排紙される。
インクフィルム41は、供給ロール42がら、ガイドロ
ーラー43、駆動ローラー44を経て熱転写部36へ送
られ、更に駆動ローラー45から巻取りローラー46に
巻取られる。なお、インクフィルム41は、例えば供給
ロール42とガイドローラー43との間で、熱溶融性イ
ンク(図示せず)が塗布されるように構成されている。
ーラー43、駆動ローラー44を経て熱転写部36へ送
られ、更に駆動ローラー45から巻取りローラー46に
巻取られる。なお、インクフィルム41は、例えば供給
ロール42とガイドローラー43との間で、熱溶融性イ
ンク(図示せず)が塗布されるように構成されている。
インクフィルム41の移動経路中において、駆動ローラ
ー44の手前位置に熱溶融性インクを塗布したインクフ
ィルム41を検出するためのフォトセンサ(例えば赤外
光センサ)47が配されている。また被記録紙33の検
出用として、圧接ローラー48の手前位置にフォトセン
サ(例えば赤外光センサ)49が配されている。
ー44の手前位置に熱溶融性インクを塗布したインクフ
ィルム41を検出するためのフォトセンサ(例えば赤外
光センサ)47が配されている。また被記録紙33の検
出用として、圧接ローラー48の手前位置にフォトセン
サ(例えば赤外光センサ)49が配されている。
熱転写部36には、上述したヘッド2oとプラテンロー
ラー64との組が設けられている。また、被記録紙33
及びインクフィルム41を挟着するための圧接ローラー
48が配されている。なお、図面中の矢印Bは、圧接駆
動機構を有することを示している。
ラー64との組が設けられている。また、被記録紙33
及びインクフィルム41を挟着するための圧接ローラー
48が配されている。なお、図面中の矢印Bは、圧接駆
動機構を有することを示している。
こうした感熱記録装置39において注目すべきことは、
第18図に拡大図示する如くにプラテンローう(即ち、
インクフィルム41上の熱溶融性インク50を選択的に
加熱、溶融せしめて被記録紙33上に記録パターン50
を形成する)際に、上述した如きヘッド構成に基いて発
熱部2を図中のヘッド左端側に設けることができること
から、記録直後に被記録紙33をヘッド20外へ取出せ
ることである。この結果、記録後、まもない時間内に被
記録紙33上の記録パターン50′を目視することがで
き、極めて都合がよい。これに反し、従来のヘッドのよ
うに、発熱部が、ヘッドの中間位置にある場合には、発
熱部とヘッド端部との間には本実施例のヘッドに比較し
てかなりの距離があるため、その分だけ記録直後に被記
録紙が出てくるまでに時間を要し、使用者にとって扱い
すらいという問題が生じる。
第18図に拡大図示する如くにプラテンローう(即ち、
インクフィルム41上の熱溶融性インク50を選択的に
加熱、溶融せしめて被記録紙33上に記録パターン50
を形成する)際に、上述した如きヘッド構成に基いて発
熱部2を図中のヘッド左端側に設けることができること
から、記録直後に被記録紙33をヘッド20外へ取出せ
ることである。この結果、記録後、まもない時間内に被
記録紙33上の記録パターン50′を目視することがで
き、極めて都合がよい。これに反し、従来のヘッドのよ
うに、発熱部が、ヘッドの中間位置にある場合には、発
熱部とヘッド端部との間には本実施例のヘッドに比較し
てかなりの距離があるため、その分だけ記録直後に被記
録紙が出てくるまでに時間を要し、使用者にとって扱い
すらいという問題が生じる。
第19図には、感熱紙を用いる感熱記録装置59を ゛
示し、これによれば、ケース53内にて感熱紙51が供
給ロール52から繰出され、ヘッド20とプラテンロー
ラー54との間で挟着されてヘッド2oによる加熱で選
択的に発色せしめられる。そして、この感熱紙は画像が
色パターンとして記録された状態で搬送ローラー55及
び56間から排出される。
示し、これによれば、ケース53内にて感熱紙51が供
給ロール52から繰出され、ヘッド20とプラテンロー
ラー54との間で挟着されてヘッド2oによる加熱で選
択的に発色せしめられる。そして、この感熱紙は画像が
色パターンとして記録された状態で搬送ローラー55及
び56間から排出される。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基いて更に変形が可能である。
思想に基いて更に変形が可能である。
例えば、発熱部及びIC部の配置や形状、層構成、材料
、電気的接続方式等は種々変更してよい。
、電気的接続方式等は種々変更してよい。
また発熱部とICとは単一の基体に対し直接設けること
もできる。また、ICチップのパッド(上述16、更に
は16′)の配置パターン、個数、形状等も種々変更し
てよい。パッドはICチップの周辺113だけでよく、
内部回路上(アクティブエリア上)に位置せしめても差
支えない。なお、上述の例)よICチップのバンドを複
数列にしたが、本発明、よICチップに限らず、例えば
第20図の如く、プリント基板5上に対向した配線端子
21−21が存在[る場合に、これら端子のパッド列を
上述した如くに複数列にし、配線同士をワイヤ22でボ
ンブイノブするときにも適用可能である。この場合にも
配線ピンチを狭くして配線密度を上げることができる。
もできる。また、ICチップのパッド(上述16、更に
は16′)の配置パターン、個数、形状等も種々変更し
てよい。パッドはICチップの周辺113だけでよく、
内部回路上(アクティブエリア上)に位置せしめても差
支えない。なお、上述の例)よICチップのバンドを複
数列にしたが、本発明、よICチップに限らず、例えば
第20図の如く、プリント基板5上に対向した配線端子
21−21が存在[る場合に、これら端子のパッド列を
上述した如くに複数列にし、配線同士をワイヤ22でボ
ンブイノブするときにも適用可能である。この場合にも
配線ピンチを狭くして配線密度を上げることができる。
また、本発明は上述のヘッド以外のICチップ又はIC
にも適用可能である。
にも適用可能である。
6、発明の作用効果
本発明は上述した如く、複数のボンデイングパッド列を
互いに近接して設けているので、各列のバンドを選択的
にボンディングに用いて多数本の配線に対してでも接続
を容易に行うことができる。
互いに近接して設けているので、各列のバンドを選択的
にボンディングに用いて多数本の配線に対してでも接続
を容易に行うことができる。
しかも、ボンディング箇所を増やせるためにIC(又は
ICチップ)のサイズを小さくでき、配線の引回しが不
要となってそのバターニングを単純化することができる
。
ICチップ)のサイズを小さくでき、配線の引回しが不
要となってそのバターニングを単純化することができる
。
第1図〜第3図は従来列を示すものであって、第1図の
感熱記録ヘッドに用いられるIC部の回路図、 第2図は同ICチップ及びその配線を示す等価回路図、 第3図は第2図の要部を示す拡大平面図である。 0 第4図〜第幼図は本発明の実施例を示すものであって、 第4図はICチップ及びその出力配線の拡大平面図、 第5図、第6図、第7図、第8図、第9図は第4図の一
部を更に拡大してボンディング状態を示す各拡大図、 第10図は他のIC部の回路図、 第11図(a)、(b)、(C)は各場合における信号
のタイミングチャート、 第12図は感熱記録ヘッドのICチップ及びその配線を
示す等価回路図、 第13図はヘッドの一部分の概略斜視図、第14図は第
12図の拡大平面図、 第15図は第14図のX−X線拡大断面図、第16図は
他の例によるヘッドの一部分の拡大平面図 第17図は感熱転写記録装置全体の概略断面図、第18
図は第17図の要部拡大図、 第19図は感熱紙を用いる感熱記録装置全体の概略断面
図、 第20図は他の例による配線端子部分を示す平面図であ
る。 なお、図面に示された符号において、 1−・−一一一一・−〜−−−・−−一−−−−−−−
−−−−−−−基体2・・−・−−−−−−一−−−−
−−−−−−−−−−−−−〜・発熱部3・−・−−−
−−・−−−−−・−・−・・−・・・−抵抗体板4・
−・−−−−−−−−−−−−−−−−−−−−−−−
−I Cチップ5−−−−−〜−−−−−−−−−−−
−・−−一−−・−・−プリント基板8−・−・−−−
−−−−一−−−−−−−−−−−−−−−−−発熱体
層9−−−−−・−・−・−一−−−−−−・−−一−
−−−−−−接地電極i o−−−−−−−−−−−一
・−・−・・・−・−・・信号電極12.12′−・−
−−−一・−一−−−−−−−−−・−・配線13.1
3.26−−−−・・−・−・−・ワイヤ15−・・−
・−−−−−一一−−−−・−一一−−−−・−一−−
リード16.16−−−−−−−−−−−−−−−−−
−−・・−バッド16A、16B、16C−パッド列 20・−・−・−−一−−−−−−−−−−−−−−・
−・−感熱記録ヘッドである。 代理人 弁理士 逢 坂 宏(他1名)第1図 2 第2図 第3図 第4rスI 第5図 第6図 第7図 1フ 第8図 1フ 第9図 1り ¥210図 第11図 1T−1 (b) CLに1 第12図 第13図 n 第14図 第15図 0 第17図 q 第18図
感熱記録ヘッドに用いられるIC部の回路図、 第2図は同ICチップ及びその配線を示す等価回路図、 第3図は第2図の要部を示す拡大平面図である。 0 第4図〜第幼図は本発明の実施例を示すものであって、 第4図はICチップ及びその出力配線の拡大平面図、 第5図、第6図、第7図、第8図、第9図は第4図の一
部を更に拡大してボンディング状態を示す各拡大図、 第10図は他のIC部の回路図、 第11図(a)、(b)、(C)は各場合における信号
のタイミングチャート、 第12図は感熱記録ヘッドのICチップ及びその配線を
示す等価回路図、 第13図はヘッドの一部分の概略斜視図、第14図は第
12図の拡大平面図、 第15図は第14図のX−X線拡大断面図、第16図は
他の例によるヘッドの一部分の拡大平面図 第17図は感熱転写記録装置全体の概略断面図、第18
図は第17図の要部拡大図、 第19図は感熱紙を用いる感熱記録装置全体の概略断面
図、 第20図は他の例による配線端子部分を示す平面図であ
る。 なお、図面に示された符号において、 1−・−一一一一・−〜−−−・−−一−−−−−−−
−−−−−−−基体2・・−・−−−−−−一−−−−
−−−−−−−−−−−−−〜・発熱部3・−・−−−
−−・−−−−−・−・−・・−・・・−抵抗体板4・
−・−−−−−−−−−−−−−−−−−−−−−−−
−I Cチップ5−−−−−〜−−−−−−−−−−−
−・−−一−−・−・−プリント基板8−・−・−−−
−−−−一−−−−−−−−−−−−−−−−−発熱体
層9−−−−−・−・−・−一−−−−−−・−−一−
−−−−−−接地電極i o−−−−−−−−−−−一
・−・−・・・−・−・・信号電極12.12′−・−
−−−一・−一−−−−−−−−−・−・配線13.1
3.26−−−−・・−・−・−・ワイヤ15−・・−
・−−−−−一一−−−−・−一一−−−−・−一−−
リード16.16−−−−−−−−−−−−−−−−−
−−・・−バッド16A、16B、16C−パッド列 20・−・−・−−一−−−−−−−−−−−−−−・
−・−感熱記録ヘッドである。 代理人 弁理士 逢 坂 宏(他1名)第1図 2 第2図 第3図 第4rスI 第5図 第6図 第7図 1フ 第8図 1フ 第9図 1り ¥210図 第11図 1T−1 (b) CLに1 第12図 第13図 n 第14図 第15図 0 第17図 q 第18図
Claims (1)
- ■、複数のポンディングパッド列が互いに近接して設け
られていることを特徴とする集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59038381A JPS60182756A (ja) | 1984-02-29 | 1984-02-29 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59038381A JPS60182756A (ja) | 1984-02-29 | 1984-02-29 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60182756A true JPS60182756A (ja) | 1985-09-18 |
Family
ID=12523694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59038381A Pending JPS60182756A (ja) | 1984-02-29 | 1984-02-29 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60182756A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
US5424248A (en) * | 1991-12-10 | 1995-06-13 | Vlsi Technology, Inc. | Method of making an integrated circuit with variable pad pitch |
WO1998026452A1 (en) * | 1996-12-09 | 1998-06-18 | Microbonds, Inc. | High density integrated circuits and the method of packaging the same |
KR100768493B1 (ko) * | 1999-04-27 | 2007-10-18 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
JP2012178524A (ja) * | 2011-02-28 | 2012-09-13 | Kawasaki Microelectronics Inc | 半導体装置および半導体集積回路の設計方法 |
-
1984
- 1984-02-29 JP JP59038381A patent/JPS60182756A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
US5424248A (en) * | 1991-12-10 | 1995-06-13 | Vlsi Technology, Inc. | Method of making an integrated circuit with variable pad pitch |
US5610417A (en) * | 1991-12-10 | 1997-03-11 | Vlsi Technology, Inc. | Integrated circuit with variable pad pitch |
WO1998026452A1 (en) * | 1996-12-09 | 1998-06-18 | Microbonds, Inc. | High density integrated circuits and the method of packaging the same |
KR100768493B1 (ko) * | 1999-04-27 | 2007-10-18 | 오끼 덴끼 고오교 가부시끼가이샤 | 반도체장치 |
JP2012178524A (ja) * | 2011-02-28 | 2012-09-13 | Kawasaki Microelectronics Inc | 半導体装置および半導体集積回路の設計方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8194413B2 (en) | Head substrate and thermal head substrate | |
JPS59164158A (ja) | サ−マルヘツド | |
JPS60182756A (ja) | 集積回路装置 | |
US4795887A (en) | Thermal printhead with common electrode formed directly over glazing layer | |
KR930003275B1 (ko) | 고해상도를 위한 감열 기록소자 | |
JPS63179764A (ja) | 感熱記録ヘツド | |
JPS60143639A (ja) | 集積回路装置 | |
US5729275A (en) | Thermal printhead, drive IC for the same and method for controlling the thermal printhead | |
US4595934A (en) | Thermal recording head | |
JPS62261465A (ja) | 光プリンタヘツド | |
US6392685B1 (en) | Drive IC chip and printhead | |
JPS60143641A (ja) | 集積回路装置 | |
US4899185A (en) | High density tape-automated bonding (TAB) of electronic components | |
JPS6052365A (ja) | 感熱記録ヘッド | |
JP2020179514A (ja) | サーマルプリントヘッド用のドライバic、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン | |
JPS62211157A (ja) | 高密度ic搭載形サ−マルヘツド | |
JPS6080233A (ja) | 集積回路装置 | |
JPH0723006B2 (ja) | 発光ダイオードプリントヘッド | |
JP2633701B2 (ja) | サーマルヘッド | |
JPH0694216B2 (ja) | 光プリントヘツド | |
JPS60135270A (ja) | 感熱記録ヘツド | |
JPH01196132A (ja) | 集積回路装置 | |
JPS60143640A (ja) | 集積回路装置 | |
JPS6097871A (ja) | 感熱記録ヘツド | |
JP3534842B2 (ja) | 半導体素子 |