JP2020179514A - サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン - Google Patents

Abstract

【課題】 印字密度の異なるサーマルプリントヘッドのどちらにも用いることができるドライバＩＣを提供する。【解決手段】 サーマルプリントヘッド用のドライバＩＣ６において、シリアルに入力される複数の印字データを格納するシフトレジスタ６１０と、シフトレジスタ６１０が第１個数の印字データを格納する第１状態と、シフトレジスタ６１０が第１個数より多い第２個数の印字データを格納する第２状態とを切り替える切替手段（マルチプレクサ６５１）とを備えた。【選択図】 図６

Description

本開示は、サーマルプリントヘッドを駆動するためのドライバＩＣ、当該ドライバＩＣを備えたサーマルプリントヘッド、および、サーマルプリントヘッドの配線パターンに関する。

サーマルプリントヘッドは、所定ピッチで一列に配置された複数の発熱部を、入力される印字データにしたがって選択駆動することで発熱させ、たとえば感熱記録紙に印字を行う。サーマルプリントヘッドが備えるドライバＩＣは、入力される印字データにしたがって、発熱させる発熱部にのみ電流を流すように構成されている。たとえば特許文献１には、サーマルプリントヘッド用のドライバＩＣが開示されている。

サーマルプリントヘッドの印字密度は、複数種類のものが普及している。例えば、印字密度が２００ｄｐｉの場合、１インチの範囲に２００ドット（１ｍｍの範囲に８ドット）が印字され、印字密度が３００ｄｐｉの場合、１インチの範囲に３００ドット（１ｍｍの範囲に１２ドット）が印字される。従来、ドライバＩＣは、印字密度ごとに開発されていた。たとえば３００ｄｐｉ用のドライバＩＣを２００ｄｐｉのサーマルプリントヘッドに用いた場合、ドライバＩＣと発熱部とを接続する配線を、副走査方向に対してより傾斜させる必要があり、配線の断線の可能性が高くなるので、それぞれ対応するドライバＩＣが用いられる。しかしながら、２００ｄｐｉ用のドライバＩＣと、３００ｄｐｉ用のドライバＩＣとを別々に開発すると、開発にかかる費用が余分にかかるので、各ドライバＩＣの単価が高くなる。また、それぞれの在庫を持つ必要があるので、在庫数が増加する。

特開２００１‐３０１２１１号公報

本開示は、上記した事情のもとで考え出されたものであって、印字密度の異なるサーマルプリントヘッドのどちらにも用いることができるドライバＩＣを提供することをその課題とする。

本開示によって提供されるドライバＩＣは、サーマルプリントヘッド用のドライバＩＣであって、シリアルに入力される複数の印字データを格納するシフトレジスタと、前記シフトレジスタが第１個数の印字データを格納する第１状態と、前記シフトレジスタが前記第１個数より多い第２個数の印字データを格納する第２状態とを切り替える切替手段とを備える。

本開示によれば、切替手段は、シフトレジスタが第１個数の印字データを格納する第１状態と、第２個数の印字データを格納する第２状態とを切り替える。したがって、本開示に係るドライバＩＣは、印字密度の小さいサーマルプリントヘッドに用いられる場合、第１状態に切り替えられて、第１個数の印字データに応じて発熱部を選択駆動することができる。また、印字密度の大きいサーマルプリントヘッドに用いられる場合、第２状態に切り替えられて、第２個数の印字データに応じて発熱部を選択駆動することができる。つまり、本開示に係るドライバＩＣは、印字密度の異なるサーマルプリントヘッドのどちらにも用いることができる

本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本開示の第１実施形態に係るドライバＩＣが搭載されたサーマルプリントヘッドを示す平面図である。 図１に示すサーマルプリントヘッドの要部平面図である。 図１に示すサーマルプリントヘッドの要部拡大平面図である。 図１のＩＶ−ＩＶ線に沿う断面図である。 図１に示すサーマルプリントヘッドの要部断面図である。 第１実施形態に係るドライバＩＣの回路構成を示す回路図である。 第１実施形態に係るドライバＩＣが搭載された他のサーマルプリントヘッドの要部拡大平面図である。 第１実施形態に係るドライバＩＣの回路構成を示す回路図であり、図７に示すサーマルプリントヘッドに用いられた場合に選択される経路を示す図である。 本開示の第２実施形態に係るドライバＩＣの回路構成を示す回路図である。 本開示の第３実施形態に係るドライバＩＣの回路構成を示す回路図である。 （ａ）は本開示の第４実施形態に係るドライバＩＣが搭載されたサーマルプリントヘッドを示す要部拡大平面図であり、（ｂ）は当該ドライバＩＣが搭載された他のサーマルプリントヘッドを示す要部拡大平面図である。 本開示の第５実施形態に係るドライバＩＣが搭載されたサーマルプリントヘッドを示す要部平面図である。 本開示の第５実施形態に係るドライバＩＣが搭載された他のサーマルプリントヘッドを示す要部平面図である。 本開示の第６実施形態に係るドライバＩＣが搭載されたサーマルプリントヘッドを示す断面図である。

以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

＜第１実施形態＞
図１〜図８は、本開示の第１実施形態に係るドライバＩＣが搭載されたサーマルプリントヘッドを示している。本実施形態に係るドライバＩＣは、印字密度の異なる複数種類のサーマルプリントヘッドに搭載可能である。図１〜図６は、当該ドライバＩＣが搭載された、印字密度が２００ｄｐｉであるサーマルプリントヘッドＡ１を示している。また、図７および図８は、当該ドライバＩＣが搭載された、印字密度が３００ｄｐｉであるサーマルプリントヘッドＡ１’を示している。なお、サーマルプリントヘッドＡ１、Ａ１’の印字密度は限定されない。

本実施形態のサーマルプリントヘッドＡ１は、第１基板１、保護層２、導電層３、抵抗体層４、絶縁層１８、ドライバＩＣ６、第２基板５、コネクタ５９、および放熱部材８を備えている。サーマルプリントヘッドＡ１は、プラテンローラ９１との間に挟まれて搬送される印刷媒体（図示略）に印刷を施すプリンタに組み込まれるものである。このような印刷媒体としては、たとえばバーコードシートやデートコードシートを作成するための感熱紙が挙げられる。

図１は、サーマルプリントヘッドＡ１を示す平面図である。図２は、サーマルプリントヘッドＡ１を示す要部平面図である。図３は、サーマルプリントヘッドＡ１を示す要部拡大平面図である。図４は、図１のＩＶ−ＩＶ線に沿う断面図である。図５は、サーマルプリントヘッドＡ１を示す要部断面図である。図６は、ドライバＩＣ６の回路構成を示す回路図である。図１〜図４においては、理解の便宜上、保護層２を省略している。図２および図３においては、理解の便宜上、後述の保護樹脂７１を省略している。図２および図３においては、理解の便宜上、ドライバＩＣ６を透過して、外形を二点鎖線で表している。また、これらの図において、第１基板１の長手方向（主走査方向）をｘ方向とし、短手方向（副走査方向）をｙ方向とし、厚さ方向をｚ方向として説明する。また、ｙ方向については、図１〜図３の下方（図４〜図５の右方）を印刷媒体が送られてくる上流側とし、図１〜図３の上方（図４〜図５の左方）を印刷媒体が排出される下流側とする。以下の図においても同様である。

第１基板１は、導電層３および抵抗体層４を支持するものである。第１基板１は、ｘ方向を長手方向とし、ｙ方向を幅方向とする細長矩形状である。第１基板１の大きさは特に限定されないが、一例を挙げると、第１基板１の厚さは、たとえば０．５〜１ｍｍ程度である。また、第１基板１のｘ方向寸法は、たとえば５０〜１００ｍｍ程度であり、ｙ方向寸法は、たとえば１〜５ｍｍ程度である。

本実施形態においては、第１基板１は、単結晶半導体からなり、たとえばＳｉによって形成されている。図４および図５に示すように、第１基板１は、第１基板主面１１および第１基板裏面１２を有する。第１基板主面１１および第１基板裏面１２は、ｚ方向において互いに反対側を向いており、互いに平行である。第１基板主面１１は、図４および図５における上側を向く面である。第１基板裏面１２は、図４および図５における下側を向く面である。

また、図５に示すように、第１基板１は、凸部１３を有する。凸部１３は、第１基板主面１１からｚ方向に突出しており、ｘ方向に延びている。また、凸部１３は、ｙ方向下流側寄りに形成されている。第１基板１は、たとえばＳｉウエハなどの単結晶半導体材料の（１００）面にマスク層を形成し、異方性エッチングを行うことにより形成される。マスク層によって残った頂上部分とエッチングされた傾斜部分とが凸部１３になる。本実施形態では、２回の異方性エッチングが行われることで、各傾斜部分が、異なる傾斜を有する２個の傾斜面を備えている。各傾斜面が頂上部分となす角度は、異方性エッチングに応じた所定の角度になっている。また、異方性エッチングにより表れた、第１基板裏面１２に平行な部分が、第１基板主面１１になる。したがって、凸部１３の頂上部分および第１基板主面１１は、（１００）面である。

図５に示すように、絶縁層１８は、第１基板主面１１および凸部１３を覆っており、第１基板１を、抵抗体層４および導電層３に対してより確実に絶縁するためのものである。絶縁層１８は、第１基板１の、抵抗体層４または導電層３が形成される領域に形成されていればよい。絶縁層１８は、絶縁性材料からなり、たとえばＳｉＯ₂やＳｉＮまたはＴＥＯＳ（オルトケイ酸テトラエチル）からなる。本実施形態においては、絶縁層１８は、ＴＥＯＳである。なお、絶縁層１８の材料は限定されない。絶縁層１８の厚さは特に限定されず、その一例を挙げるとたとえば５μｍ〜１５μｍであり、好ましくは５μｍ〜１０μｍである。

抵抗体層４は、絶縁層１８を介して第１基板１に支持されている。抵抗体層４は、第１基板主面１１および凸部１３の少なくとも一部を覆っている。抵抗体層４は、複数の発熱部４１を有している。複数の発熱部４１は、各々に選択的に通電されることにより、印刷媒体を局所的に加熱するものである。本実施形態においては、発熱部４１は、抵抗体層４のうち導電層３から露出した領域であり、凸部１３の傾斜部分（より詳しくは、頂上部分に繋がる、ｙ方向下流側の傾斜面）に配置されている。なお、発熱部４１は、凸部１３の頂上部分や他の傾斜部分に配置されてもよく、第１基板１に凸部１３を設けないで、第１基板主面１１の所定の位置に配置されてもよい。複数の発熱部４１は、ｘ方向に沿って配置されており、ｘ方向において互いに離間している。発熱部４１の形状は特に限定されず、本実施形態においては、ｚ方向視においてｙ方向を長手方向とする長矩形状である。抵抗体層４は、たとえばＴａＮからなる。抵抗体層４の厚さは特に限定されず、たとえば０．０２μｍ〜０．１μｍであり、好ましくは０．０８μｍ程度である。

導電層３は、複数の発熱部４１に通電するための通電経路を構成するためのものである。導電層３は、第１基板１に支持されており、本実施形態においては、図５に示すように、抵抗体層４上に積層されている。導電層３は、抵抗体層４の発熱部４１となるべき部分を露出させている。導電層３は、抵抗体層４よりも低抵抗な金属材料からなり、たとえばＣｕからなる。導電層３の厚さは特に限定されず、たとえば０．３μｍ〜２．０μｍである。

図２および図５に示すように、本実施形態においては、導電層３は、共通電極３１、複数の個別電極３５、複数の中継電極３８、および複数の制御電極３９を有する。導電層３は、本開示の「配線パターン」に相当する。

中継電極３８は、２個の帯状部３８１および連結部３８２を備えている。２個の帯状部３８１は、ｙ方向に延びる帯状であり、互いに離間して配置されている。各帯状部３８１は、隣接する発熱部４１にそれぞれ接続している。連結部３８２は、２個の帯状部３８１の発熱部４１とは反対側の端部にそれぞれ接続し、ｘ方向に延びる帯状である。中継電極３８は、開口をｙ方向上流側に向けたコの字形状をなし、ｘ方向に等ピッチで、発熱部４１のｙ方向下流側に複数配列されている。

共通電極３１は、連結部３３、および、それぞれ複数の帯状部３２、分岐部３１１、直行部３１２、ボンディング部３１３、接続部３１４を備えている。連結部３３は、ドライバＩＣ６に覆われる位置に配置されており、ｘ方向に延びる帯状である。連結部３３は、第１基板１の配線および第２基板５の配線を介してコネクタ５９に接続しており、駆動電圧を印加される。直行部３１２は、ｙ方向に延びる帯状であり、ｘ方向に等ピッチで複数配列されている。各直行部３１２の先端側（ｙ方向下流側）に、分岐部３１１および２個の帯状部３２が設けられている。２個の帯状部３２は、ｙ方向に延びる帯状であり、互いに離間して配置されている。各帯状部３２は、隣接する発熱部４１にそれぞれ接続している。分岐部３１１は、２個の帯状部３２の発熱部４１とは反対側の端部にそれぞれ接続し、直行部３１２の先端に接続している。ボンディング部３１３は、直行部３１２の基端側（ｙ方向上流側）に設けられている。各ボンディング部３１３は、それぞれ接続部３１４を介して、連結部３３に接続されている。各ボンディング部３１３は、ドライバＩＣ６の共通パッド６９（後述）のいずれかに接続している。本実施形態においては、共通電極３１の直行部３１２が本開示の「第２配線」に相当し、連結部３３が本開示の「連結配線」に相当し、ボンディング部３１３が「第２ボンディング部」に相当し、接続部３１４が本開示の「接続配線」に相当する。

個別電極３５は、共通電極３１に対して逆極性となる部位である。個別電極３５は、ｘ方向に離間して複数配列されており、各々が帯状部３６およびボンディング部３７を有している。帯状部３６は、ｙ方向に延びる帯状であり、発熱部４１のｙ方向上流側に位置する。帯状部３６は、先端側（ｙ方向下流側）で発熱部４１に接続している。ボンディング部３７は、帯状部３６のｙ方向上流側端部に設けられている。各ボンディング部３７は、ドライバＩＣ６の出力パッド６８（後述）のいずれかに接続している。ボンディング部３７は、略Ｌ字形状になっており、帯状部３６に接続してｙ方向に延びる第１部３７１と、第１部３７１に接続してｘ方向に延びる第２部３７２とを備えている。サーマルプリントヘッドＡ１においては、個別電極３５が本開示の「第１配線」に相当し、帯状部３６が本開示の「第１帯状部」に相当し、ボンディング部３７が本開示の「第１ボンディング部」に相当する。

本実施形態においては、共通電極３１の直行部３１２が、２個の個別電極３５の帯状部３６に挟まれて配置されている。１個の中継電極３８の一方の帯状部３８１が接続する発熱部４１は共通電極３１に接続しており、他方の帯状部３８１が接続する発熱部４１はいずれかの個別電極３５に接続している。したがって、個別電極３５が通電することで、これに接続する発熱部４１と、当該発熱部４１に中継電極３８を介して接続する発熱部４１とに電流が流れて発熱する。つまり、２個の発熱部４１が、同時に発熱する。また、サーマルプリントヘッドＡ１においては、２個の個別電極３５と、当該２個の個別電極３５の間に配置された直行部３１２とが第１配線群３ａを構成し、第１配線群３ａがｘ方向に並んでいる。各第１配線群３ａにおいて、２個の個別電極３５の各ボンディング部３７の間に、接続部３１４が配置されており、各ボンディング部３７の第２部３７２は、それぞれ、接続部３１４に向かって延びている。

制御電極３９は、共通電極３１、個別電極３５および中継電極３８と離間して形成され、ドライバＩＣ６の下方からｙ方向上流側に延びている。各制御電極３９は、ドライバＩＣ６の各入力パッド（後述）のいずれかに接続し、第２基板５の配線を介してコネクタ５９に接続している。なお、導電層３の形状および配置は限定されない。

保護層２は、第１基板１の第１基板主面１１および凸部１３と重なるように形成され、導電層３および抵抗体層４を覆っている。保護層２は、絶縁性の材料からなり、導電層３および抵抗体層４を保護している。保護層２の材料は、たとえばＳｉＯ₂、ＳｉＮ、ＳｉＣ、ＡｌＮ等であり、これらの単層もしくは複数層によって構成される。保護層２の厚さは特に限定されず、たとえば１．０μｍ〜１０μｍ程度である。

図５に示すように、本実施形態においては、保護層２は、開口２１を有する。開口２１は、保護層２をｚ方向に貫通している。開口２１は、各個別電極３５のボンディング部３７、共通電極３１の各ボンディング部３１３、および制御電極３９を露出させている。

第２基板５は、図１および図４に示すように、第１基板１に対してｙ方向上流側に配置されている。第２基板５は、たとえばフレキシブルプリント基板であり、第２基板主面５１および第２基板裏面５２を有する。第２基板主面５１は、第１基板１の第１基板主面１１と同じ側を向く面であり、第２基板裏面５２は、第１基板１の第１基板裏面１２と同じ側を向く面である。第２基板裏面５２のｙ方向上流側は、第１基板１の第１基板主面１１のｙ方向下流側に接合されている。第２基板５には、第１基板１の制御電極３９に接続する配線が形成されている。第２基板５の配線と制御電極３９とは、たとえばはんだを介して接続されている。第２基板５の形状等は特に限定されず、本実施形態においては、ｘ方向を長手方向とする長矩形状である。第２基板５には、図示しない各種回路素子が搭載されている。また、本実施形態では、第２基板裏面５２に、コネクタ５９が搭載されている。なお、第２基板５は、たとえばＰＣＢ基板などであってもよい。

コネクタ５９は、サーマルプリントヘッドＡ１をプリンタ（図示略）に接続するために用いられる。コネクタ５９は、第２基板裏面５２に取付けられており、第２基板５の配線および制御電極３９を介して、ドライバＩＣ６の入力パッド６７に接続している。

ドライバＩＣ６は、複数の発熱部４１を選択駆動するために、発熱させる発熱部４１に個別に電流を流すためのものである。ドライバＩＣ６は、発熱部４１の個数に応じて、複数設けられている。ドライバＩＣ６の通電制御は、コネクタ５９、第２基板５の配線、および制御電極３９を介してサーマルプリントヘッドＡ１外から入力される指令信号に従う。ドライバＩＣ６は、第１基板１の第１基板主面１１に、フリップチップ実装により搭載されている。図５に示すように、ドライバＩＣ６は、ドライバ主面６ａおよびドライバ裏面６ｂを有する。ドライバ主面６ａおよびドライバ裏面６ｂは、ｚ方向において互いに反対側を向いており、互いに平行である。ドライバ主面６ａは、第１基板１の第１基板主面１１と同じ側を向く面である。ドライバ裏面６ｂは、第１基板１の第１基板裏面１２と同じ側を向く面であり、第１基板主面１１に対向している。ドライバ裏面６ｂには、複数の入力パッド６７、複数の出力パッド６８、および複数の共通パッド６９が配置されている。

出力パッド６８は、発熱部４１を駆動する電流を流す端子である。図２および図３に示すように、出力パッド６８は、ドライバ裏面６ｂのｙ方向下流側の端部に配置されている。各出力パッド６８は、接合部材７５を介して、個別電極３５のボンディング部３７に接続している。出力パッド６８は、第１出力パッド６８１および第２出力パッド６８２を含んでいる。本実施形態では、第１出力パッド６８１は、ｘ方向に一列に並んで配置されている。また、第２出力パッド６８２は、第１出力パッド６８１よりｙ方向上流側で、ｘ方向に一列に並んで配置されている。なお、第２出力パッド６８２は、第１出力パッド６８１よりｙ方向下流側に配置されてもよい。サーマルプリントヘッドＡ１においては、１個の第１出力パッド６８１と１個の第２出力パッド６８２とが、同じ個別電極３５のボンディング部３７に接続している。具体的には、１個の第１出力パッド６８１がボンディング部３７の第１部３７１に接続し、１個の第２出力パッド６８２がボンディング部３７の第２部３７２に接続している。つまり、各第１出力パッド６８１は、第２出力パッド６８２のいずれかと、ドライバＩＣ６の外部の配線で接続されている。

図３に示すように、各第１出力パッド６８１および各第２出力パッド６８２は、他と識別するための名前が付されている。本実施形態では、ドライバＩＣ６は９６個の第１出力パッド６８１を備えており、図３の左から順に、ＤＯ１，ＤＯ３，ＤＯ４，ＤＯ６，…，ＤＯ１４２，ＤＯ１４４となっている。また、ドライバＩＣ６は９６個の第２出力パッド６８２を備えており、図３の左から順に、ＤＯ２Ｌ，ＤＯ２Ｈ，ＤＯ５Ｌ，ＤＯ５Ｈ，…，ＤＯ１４３Ｌ，ＤＯ１４３Ｈとなっている。ＤＯ１の第１出力パッド６８１（以下では、「出力パッドＤＯ１」とし、他の第１出力パッド６８１も同様である）と、ＤＯ２Ｌの第２出力パッド６８２（以下では、「出力パッドＤＯ２Ｌ」とし、他の第２出力パッド６８２も同様である）とが、同じ個別電極３５のボンディング部３７に接続している。また、出力パッドＤＯ３と出力パッドＤＯ２Ｈとが、同じ個別電極３５のボンディング部３７に接続している。以下、同様に、第１出力パッド６８１と第２出力パッド６８２とが、同じ個別電極３５のボンディング部３７に接続している。つまり、出力パッドＤＯ（３ｎ＋１）と出力パッドＤＯ（３ｎ＋２）Ｌとが同じ個別電極３５に接続し、出力パッドＤＯ（３ｎ＋３）と出力パッドＤＯ（３ｎ＋２）Ｈとが同じ個別電極３５に接続している。なお、ｎ＝０，１，２，…，４７である。これにより、１個のドライバＩＣ６は９６個の個別電極３５に繋がる発熱部４１の駆動を制御する。

共通パッド６９は、共通電極３１のボンディング部３１３に接続される。全ての共通パッド６９は、ドライバＩＣ６の内部の配線層を介して互いに接続されており、後述するＶＨパッドに接続される。これにより、駆動電圧を供給する経路のインピーダンスが低下される。本実施形態では、共通パッド６９は、ｘ方向に並ぶ２個の第１出力パッド６８１の間、または、ｘ方向に並ぶ２個の第２出力パッド６８２の間に、配置されている。より具体的には、共通パッド６９は、出力パッドＤＯ（３ｎ＋１）と出力パッドＤＯ（３ｎ＋３）との間（ｎ＝０，１，２，…，４７）、または、出力パッドＤＯ（３ｎ＋２）Ｈと出力パッドＤＯ（３ｎ＋５）Ｌとの間（ｎ＝０，２，４，…，４６）に配置されている。つまり、本実施形態では、ドライバＩＣ６は、７２個の共通パッド６９を備えている。各共通パッド６９は、接合部材７５を介して、共通電極３１のボンディング部３１３に接続している。なお、第１出力パッド６８１、第２出力パッド６８２、および共通パッド６９の個数は限定されない。

入力パッド６７は、ドライバＩＣ６を制御するための各種信号などが入力される端子である。図２および図３においては図示されていないが、入力パッド６７は、ドライバ裏面６ｂのｙ方向上流側の端部、または、ｘ方向の両端部に配置されている。各入力パッド６７は、接合部材７５を介して、制御電極３９に接続している。図６に示すように、入力パッド６７は、ＶＤＤパッド、ＧＮＤパッド、ＥＮＬパッド、ＥＮＨパッド、ＤＰＩパッド、ＬＡＴパッド、ＳＩパッド、ＳＯパッド、ＣＬＫパッド、ＶＨパッドなどを含んでいる。

ＶＤＤパッドには、ドライバＩＣ６を駆動するための電圧Ｖ_DDが供給される。ＧＮＤパッドには、グラウンド電圧が供給される。ＥＮＬパッドおよびＥＮＨパッドには、発熱部４１に電流を通電する時間を制御するストローブ信号を生成するためのイネーブル信号が入力される。ＬＡＴパッドには、ラッチ信号が入力される。ＳＩパッドには、印字データがシリアルに入力される。印字データは各印刷画素に対応するデータであり、印刷することを示す「１」および印刷しないことを示す「０」のビット列で構成される。印字データは、印刷することを示す「１」をハイレベル信号とし、印刷しないことを示す「０」をローレベル信号として入力される。ＳＯパッドは、別のドライバＩＣ６のＳＩパッドに接続されて、印字データを出力する。ＣＬＫパッドは、所定の周波数のクロック信号が入力される。ＶＨパッドは、共通電極３１の連結部３３に接続され、駆動電圧を供給する経路のインピーダンスの低下に寄与する。なお、ＶＨパッドは設けられていなくてもよい。

ＤＰＩパッドには、ドライバＩＣ６を２００ｄｐｉ用として用いるか、３００ｄｐｉ用として用いるかを切り替えるためのＤＰＩ信号が入力される。サーマルプリントヘッドＡ１では、ドライバＩＣ６を２００ｄｐｉ用として用いるためのローレベル信号がＤＰＩ信号として入力されている。なお、ドライバＩＣ６を３００ｄｐｉ用として用いる場合は、ハイレベル信号がＤＰＩ信号として入力される。ドライバＩＣ６を３００ｄｐｉ用として用いる場合についての詳細は後述する。

また、図６に示すように、ドライバＩＣ６は、複数のフリップフロップ６１、複数のラッチ回路６２、複数のアンド回路６３、複数のスイッチ６４、および複数のマルチプレクサ６５を備えている。

フリップフロップ６１は、印字データを記憶するための論理回路であり、本実施形態では、Ｄ型フリップフロップである。なお、フリップフロップ６１は限定されない。複数のフリップフロップ６１は、直列接続されて、シフトレジスタ６１０を構成している。本実施形態では、１４４個のフリップフロップ６１が直列接続されている。各フリップフロップ６１は同じものであるが、説明の便宜上、他と識別するために、上流側（図６においては左側）から３個のフリップフロップ６１を順に、フリップフロップ６１１、フリップフロップ６１２、フリップフロップ６１３としている。

フリップフロップ６１１は、最も上流側のフリップフロップ６１であり、Ｄ入力がＳＩパッド（入力パッド６７）に接続されている。フリップフロップ６１１のＱ出力は、フリップフロップ６１２のＤ入力に接続されている。フリップフロップ６１１のＱ出力およびフリップフロップ６１２のＱ出力は、マルチプレクサ６５（説明の便宜上、他と識別するために、「マルチプレクサ６５１」とする）によって選択されて、フリップフロップ６１３のＤ入力に入力される。フリップフロップ６１３のＱ出力は、下流側のフリップフロップ６１のＤ入力に接続されている。同様に、上流側から（３ｎ＋１）番目のフリップフロップ６１のＤ入力は上流側のフリップフロップ６１のＱ出力に接続され、Ｑ出力は（３ｎ＋２）番目のフリップフロップ６１のＤ入力に接続されている（ｎ＝１，２，…，４７）。また、（３ｎ＋１）番目のフリップフロップ６１のＱ出力および（３ｎ＋２）番目のフリップフロップ６１のＱ出力は、マルチプレクサ６５によって選択されて、（３ｎ＋３）番目のフリップフロップ６１のＤ入力に入力される。（３ｎ＋３）番目のフリップフロップ６１のＱ出力は、下流側のフリップフロップ６１のＤ入力に接続されている。最も下流側のフリップフロップ６１のＱ出力は、ＳＯパッド（入力パッド６７）に接続されている。各フリップフロップ６１のＣ入力は、２個のインバータを介して、ＣＬＫパッド（入力パッド６７）に接続されており、クロック信号を入力される。

マルチプレクサ６５は、制御入力に応じて２個の入力のうちの一方を出力する論理回路である。各マルチプレクサ６５の制御入力は、ＤＰＩパッド（入力パッド６７）に接続されており、ＤＰＩ信号を入力される。

マルチプレクサ６５１の一方の入力はフリップフロップ６１１のＱ出力に接続されており、他方の入力はフリップフロップ６１２のＱ出力に接続されている。また、マルチプレクサ６５１の出力はフリップフロップ６１３のＤ入力に接続されている。これにより、マルチプレクサ６５１は、ＤＰＩ信号に応じて、フリップフロップ６１１のＱ出力またはフリップフロップ６１２のＱ出力を、フリップフロップ６１３のＤ入力に出力する。サーマルプリントヘッドＡ１では、ドライバＩＣ６を２００ｄｐｉ用として用いるために、ローレベル信号がＤＰＩ信号として入力されている。したがって、マルチプレクサ６５１は、フリップフロップ６１１のＱ出力をフリップフロップ６１３のＤ入力に出力する（図６における破線で示す経路参照）。これにより、フリップフロップ６１２は、マルチプレクサ６５１によってスルーされて、使用されない。

同様に、（３ｎ＋１）番目のフリップフロップ６１のＱ出力および（３ｎ＋２）番目のフリップフロップ６１のＱ出力が入力されるマルチプレクサ６５は、ＤＰＩ信号に応じていずれかの入力を、（３ｎ＋３）番目のフリップフロップ６１のＤ入力に入力する（ｎ＝１，２，…，４７）。サーマルプリントヘッドＡ１ではローレベル信号がＤＰＩ信号として入力されるので、当該マルチプレクサ６５は、（３ｎ＋１）番目のフリップフロップ６１のＱ出力を、（３ｎ＋３）番目のフリップフロップ６１のＤ入力に出力する。これにより、（３ｎ＋２）番目のフリップフロップ６１は、マルチプレクサ６５によってスルーされて、使用されない。

つまり、サーマルプリントヘッドＡ１では、フリップフロップ６１２および（３ｎ＋２）番目のフリップフロップ６１（ｎ＝１，２，…，４７）は、使用されない。サーマルプリントヘッドＡ１では、１４４個のフリップフロップ６１のうちの９６（＝１４４−４８）個のフリップフロップ６１が、ＳＩパッドとＳＯパッドとの間で直列接続された状態となる。シフトレジスタ６１０のうち使用される各フリップフロップ６１は、クロック信号のタイミングに同期して、ＳＩパッドからシリアルに入力される印字データを、下流側のフリップフロップ６１に順次転送していく。シフトレジスタ６１０は、シリアルに入力される印字データを９６ビット分格納するシフトレジスタとして機能する。

各フリップフロップ６１が、本開示の「順次転送手段」に相当する。本実施形態では、ドライバＩＣ６を２００ｄｐｉ用として用いる状態が本開示の「第１状態」に相当し、本開示の「第１個数」が９６個である。また、マルチプレクサ６５が、本開示の「切替手段」に相当する。また、ドライバＩＣ６を２００ｄｐｉ用として用いる場合に、用いられる（３ｎ＋１）番目のフリップフロップ６１および（３ｎ＋３）番目のフリップフロップ６１と、用いられない（３ｎ＋２）番目のフリップフロップ６１とからなるフリップフロップ群（ｎ＝０，１，２，…，４７）が、本開示の「順次転送手段群」に相当する。

ラッチ回路６２は、シリアルに入力される印字データをパラレルなデータとして使用するために用いられる論理回路である。本実施形態では、フリップフロップ６１の数に合わせて、１４４個のラッチ回路６２が備えられている。各ラッチ回路６２は、シフトレジスタ６１０に９６ビットの印字データが格納されたときに、対応するフリップフロップ６１に記憶されているデータを入力されて保持する。各ラッチ回路６２は、シフトレジスタ６１０に９６ビットの印字データが格納されたときに変化するラッチ信号に応じて、対応するフリップフロップ６１のＱ出力を入力される。各ラッチ回路６２は同じものであるが、説明の便宜上、他と識別するために、フリップフロップ６１１、フリップフロップ６１２およびフリップフロップ６１３に対応するラッチ回路６２を、それぞれ、ラッチ回路６２１、ラッチ回路６２２およびラッチ回路６２３としている。

アンド回路６３は、ラッチ回路６２から入力されるデータと、ストローブ信号との論理積を演算して出力する論理回路である。ストローブ信号は、電流を通電する時間を制御するための信号であり、たとえば、通電する期間をハイレベルとし通電しない期間をローレベルとする信号である。ストローブ信号は、ＥＮＬパッドおよびＥＮＨパッドから入力されるイネーブル信号などに基づいて、図示しない所定の論理回路により生成される。アンド回路６３は、ラッチ回路６２から入力されるデータがハイレベル「１」であり、かつ、ストローブ信号がハイレベル「１」の間だけ、出力がハイレベル「１」になる。なお、アンド回路６３に代えて、ＮＯＲ回路を用い、２つの入力をインバータを介して入力してもよい。この場合でも、アンド回路６３と同じ論理での出力が可能である。アンド回路６３は、２８８個備えられている。各アンド回路６３は同じものであるが、説明の便宜上、他と識別するために、上流側（図６においては左側）から６個のアンド回路６３を順に、アンド回路６３１、アンド回路６３２、アンド回路６３３、アンド回路６３４、アンド回路６３５、アンド回路６３６としている。

アンド回路６３１およびアンド回路６３２は、それぞれラッチ回路６２１からデータを入力される。アンド回路６３３は、マルチプレクサ６５（説明の便宜上、他と識別するために、「マルチプレクサ６５２」とする）からデータを入力される。マルチプレクサ６５２の一方の入力はラッチ回路６２１の出力に接続されており、他方の入力はラッチ回路６２２の出力に接続されている。これにより、マルチプレクサ６５２は、ＤＰＩ信号に応じて、ラッチ回路６２１の出力またはラッチ回路６２２の出力を、アンド回路６３３に入力する。サーマルプリントヘッドＡ１では、ローレベル信号がＤＰＩ信号として入力されているので、マルチプレクサ６５２は、ラッチ回路６２１の出力をアンド回路６３３に出力する（図６における破線で示す経路参照）。これにより、ラッチ回路６２１の出力が、３個のアンド回路６３１〜６３３にそれぞれ入力される。

アンド回路６３５およびアンド回路６３６は、それぞれラッチ回路６２３からデータを入力される。アンド回路６３４は、マルチプレクサ６５（説明の便宜上、他と識別するために、「マルチプレクサ６５３」とする）からデータを入力される。マルチプレクサ６５３の一方の入力はラッチ回路６２３の出力に接続されており、他方の入力はラッチ回路６２２の出力に接続されている。これにより、マルチプレクサ６５３は、ＤＰＩ信号に応じて、ラッチ回路６２３の出力またはラッチ回路６２２の出力を、アンド回路６３４に入力する。サーマルプリントヘッドＡ１では、ローレベル信号がＤＰＩ信号として入力されているので、マルチプレクサ６５３は、ラッチ回路６２３の出力をアンド回路６３４に出力する（図６における破線で示す経路参照）。これにより、ラッチ回路６２３の出力が、３個のアンド回路６３４〜６３６にそれぞれ入力される。サーマルプリントヘッドＡ１では、ラッチ回路６２２の出力は使用されない。

各アンド回路６３は、同様に接続されている。したがって、上流側から（３ｎ＋１）番目のフリップフロップ６１に対応するラッチ回路６２の出力、および、上流側から（３ｎ＋３）番目のフリップフロップ６１に対応するラッチ回路６２の出力が、それぞれ、３個のアンド回路６３に入力される（ｎ＝０，１，２，…，４７）。

スイッチ６４は、対応するアンド回路６３の出力に応じて、通電されるスイッチである。スイッチ６４は、アンド回路６３の数に合わせて、２８８個備えられている。本実施形態では、スイッチ６４は、Ｎ型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。なお、スイッチ６４は、限定されない。各スイッチ６４のゲート端子は、対応するアンド回路６３の出力に接続されている。各スイッチ６４のソース端子は、ＧＮＤパッドに接続されている。各スイッチ６４のドレイン端子は、出力パッド６８に接続されている。各スイッチ６４は、ゲート端子に接続されているアンド回路６３の出力がハイレベル「１」の間、ドレイン端子が接続されている出力パッド６８に電流を流す。各スイッチ６４は同じものであるが、説明の便宜上、他と識別するために、アンド回路６３１〜６３６に対応するスイッチ６４を、それぞれ、スイッチ６４１〜６４６としている。

スイッチ６４１〜６４６は、それぞれアンド回路６３１〜６３６の出力に応じて作動する。サーマルプリントヘッドＡ１においては、３個のアンド回路６３１〜６３３がフリップフロップ６１１に格納されていた印字データに基づいた出力を行うので、３個のスイッチ６４１〜６４３は、当該印字データに応じて作動する。同様に、３個のアンド回路６３４〜６３６がフリップフロップ６１３に格納されていた印字データに基づいた出力を行うので、３個のスイッチ６４４〜６４６は、当該印字データに応じて作動する。

スイッチ６４１およびスイッチ６４２のドレイン端子は、出力パッドＤＯ１（第１出力パッド６８１）に接続されている。スイッチ６４３のドレイン端子は、出力パッドＤＯ２Ｌ（第２出力パッド６８２）に接続されている。図３および図６に示すように、出力パッドＤＯ１（第１出力パッド６８１）と出力パッドＤＯ２Ｌ（第２出力パッド６８２）とは、同じ個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。スイッチ６４４のドレイン端子は、出力パッドＤＯ２Ｈ（第２出力パッド６８２）に接続されている。スイッチ６４５およびスイッチ６４６のドレイン端子は、出力パッドＤＯ３（第１出力パッド６８１）に接続されている。出力パッドＤＯ３（第１出力パッド６８１）と出力パッドＤＯ２Ｈ（第２出力パッド６８２）とは、同じ個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。スイッチ６４１〜６４６は、いずれも、通電時に所定の電流Ｉ₀（たとえば２５ｍＡ）を流すことができる。したがって、出力パッドＤＯ１と出力パッドＤＯ２Ｌとに接続された発熱部４１、および、出力パッドＤＯ３と出力パッドＤＯ２Ｈとに接続された発熱部４１には、通電時にＩ₀の３倍の電流（たとえば７５ｍＡ）が流れる。

各スイッチ６４は、同様に接続されている。すなわち、各第１出力パッド６８１は、２個のスイッチ６４を接続され、通電時にＩ₀の２倍の電流（たとえば５０ｍＡ）を流す。各第２出力パッド６８２は、１個のスイッチ６４を接続され、通電時にＩ₀の電流（たとえば２５ｍＡ）を流す。そして、１個の第１出力パッド６８１と１個の第２出力パッド６８２とが同じ個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。したがって、いずれの発熱部４１にも、通電時にＩ₀の３倍の電流（たとえば７５ｍＡ）が流れる。

図１、図４、および図５に示すように、ドライバＩＣ６は、保護樹脂７１によって覆われている。保護樹脂７１は、たとえば絶縁性樹脂からなりたとえば黒色である。保護樹脂７１は、第１基板１と第２基板５とに跨るように形成されている。

図４に示すように、放熱部材８は、第１基板１および第２基板５を支持しており、複数の発熱部４１によって生じた熱の一部を、第１基板１を介して外部へ放熱するためのものである。放熱部材８は、たとえばアルミニウム等の金属からなるブロック状の部材であり、たとえば押し出し成型によって形成される。なお、放熱部材８の材料および形成方法は限定されない。図４に示すように、放熱部材８は、第１支持面８１および第２支持面８２を有する。第１支持面８１および第２支持面８２は、図４における上側を向いて、ｙ方向に並んで配置されている。第１支持面８１には、第１基板１の第１基板裏面１２が接合されている。第２支持面８２には、第２基板５の第２基板裏面５２が接合されている。

次に、ドライバＩＣ６が搭載された、印字密度が３００ｄｐｉであるサーマルプリントヘッドＡ１’について説明する。図７は、サーマルプリントヘッドＡ１’を示す要部拡大平面図である。図８は、ドライバＩＣ６の回路構成を示す回路図であり、選択された経路を破線で示している。図８の回路図自体は、図６の回路図と同じである。

図７および図８に示すように、ドライバＩＣ６の回路構成および各パッドの配置は、サーマルプリントヘッドＡ１に搭載された場合と同じである。しかし、図８に示すように、ハイレベル信号がＤＰＩ信号として入力されることで、マルチプレクサ６５による出力が、サーマルプリントヘッドＡ１に搭載された場合と異なり、信号の経路が異なっている。また、図７に示すように、導電層３（共通電極３１および複数の個別電極３５）の形状が異なっており、各個別電極３５のボンディング部３７に接続される出力パッド６８が異なっている。

図７に示すように、サーマルプリントヘッドＡ１’においては、個別電極３５は、個別電極３５１および個別電極３５２を含んでいる。個別電極３５１は、サーマルプリントヘッドＡ１における個別電極３５と同様であって、ボンディング部３７が略Ｌ字形状になっており、第１部３７１と第２部３７２とを備えている。１個の第２出力パッド６８２がボンディング部３７の第１部３７１に接続し、１個の第２出力パッド６８２がボンディング部３７の第２部３７２に接続している。このように、２個の第２出力パッド６８２が、同じ個別電極３５（３５１）のボンディング部３７に接続している。つまり、各第２出力パッド６８２は、他の第２出力パッド６８２のいずれかと、ドライバＩＣ６の外部の配線で接続されている。一方、個別電極３５２のボンディング部３７には、１個の第１出力パッド６８１のみが接続している。つまり、各第１出力パッド６８１は、それぞれ異なる個別電極３５（３５２）のボンディング部３７に接続している。サーマルプリントヘッドＡ１’においては、個別電極３５１が本開示の「第１配線」に相当し、個別電極３５１のボンディング部３７が本開示の「第１ボンディング部」に相当する。また、個別電極３５２が本開示の「第３配線」に相当し、個別電極３５２のボンディング部３７が本開示の「第３ボンディング部」に相当する。

また、サーマルプリントヘッドＡ１’においては、１個の個別電極３５１、１個の個別電極３５２、および当該個別電極３５１と個別電極３５２との間に配置された１個の直行部３１２が、第２配線群３ｂを構成する。また、２個の個別電極３５２および当該２個の個別電極３５２の間に配置された１個の直行部３１２が、第３配線群３ｃを構成する。そして、２個の第２配線群３ｂおよび当該２個の第２配線群３ｂの間に配置された１個の第３配線群３ｃが第４配線群３ｄを構成し、第４配線群３ｄがｘ方向に並んでいる。各第２配線群３ｂにおいて、個別電極３５１のボンディング部３７の第２部３７２は、接続部３１４に向かって延びている。

各出力パッドの接続をより具体的に説明すると、出力パッドＤＯ２Ｌと出力パッドＤＯ２Ｈとが、同じ個別電極３５（３５１）のボンディング部３７に接続している。また、出力パッドＤＯ１および出力パッドＤＯ３は、それぞれ単独で個別電極３５（３５２）のボンディング部３７に接続している。以下、同様に、隣り合う第２出力パッド６８２は、同じ個別電極３５（３５１）のボンディング部３７に接続している。また、第１出力パッド６８１は、それぞれ単独で、個別電極３５（３５２）のボンディング部３７に接続している。つまり、出力パッドＤＯ（３ｎ＋２）Ｌと出力パッドＤＯ（３ｎ＋２）Ｈとが同じ個別電極３５（３５１）に接続し、出力パッドＤＯ（３ｎ＋１）および出力パッドＤＯ（３ｎ＋３）は、それぞれ単独で、個別電極３５（３５２）に接続している。なお、ｎ＝０，１，２，…，４７である。これにより、１個のドライバＩＣ６は１４４個の個別電極３５に繋がる発熱部４１の駆動を制御する。

また、各共通パッド６９は、それぞれ異なるボンディング部３１３に接続している。共通電極３１の各ボンディング部３１３、および、各個別電極３５のボンディング部３７は、それぞれ離間しつつ、所定の共通パッド６９または出力パッド６８に接続できるように、配置されている。なお、導電層３の形状および配置は限定されない。

また、サーマルプリントヘッドＡ１’では、ドライバＩＣ６を３００ｄｐｉ用として用いるために、ハイレベル信号がＤＰＩ信号として入力されている。したがって、図８に示すように、マルチプレクサ６５１は、フリップフロップ６１２のＱ出力をフリップフロップ６１３のＤ入力に出力する（図８における破線で示す経路参照）。同様に、（３ｎ＋１）番目のフリップフロップ６１のＱ出力および（３ｎ＋２）番目のフリップフロップ６１のＱ出力が入力されるマルチプレクサ６５は、ＤＰＩ信号に応じて、（３ｎ＋２）番目のフリップフロップ６１のＱ出力を、（３ｎ＋３）番目のフリップフロップ６１のＤ入力に出力する（ｎ＝１，２，…，４７）。つまり、サーマルプリントヘッドＡ１’では、全てのフリップフロップ６１が使用され、１４４個のフリップフロップ６１が、ＳＩパッドとＳＯパッドとの間で直列接続された状態となる。シフトレジスタ６１０は、シリアルに入力される印字データを１４４ビット分格納するシフトレジスタとして機能する。

本実施形態では、ドライバＩＣ６を３００ｄｐｉ用として用いる状態が本開示の「第２状態」に相当し、本開示の「第２個数」が１４４個である。

サーマルプリントヘッドＡ１’では、ラッチ信号は、シフトレジスタ６１０に１４４ビットの印字データが格納されたときに変化する。また、サーマルプリントヘッドＡ１’では、ハイレベル信号がＤＰＩ信号として入力されているので、マルチプレクサ６５２は、ラッチ回路６２２の出力をアンド回路６３３に出力する（図８における破線で示す経路参照）。これにより、ラッチ回路６２１の出力が、２個のアンド回路６３１，６３２にのみ入力される。また、ラッチ回路６２２の出力が、アンド回路６３３に入力される。また、マルチプレクサ６５３は、ラッチ回路６２２の出力をアンド回路６３４に出力する（図８における破線で示す経路参照）。これにより、ラッチ回路６２３の出力が、２個のアンド回路６３５，６３６にのみ入力される。また、ラッチ回路６２２の出力が、アンド回路６３４に入力される。つまり、ラッチ回路６２２の出力が、２個のアンド回路６３３，６３４にのみ入力される。同様に、各フリップフロップ６１に対応するラッチ回路６２の出力が、それぞれ、２個のアンド回路６３に入力される。

サーマルプリントヘッドＡ１’では、２個のアンド回路６３１，６３２がフリップフロップ６１１に格納されていた印字データに基づいた出力を行うので、２個のスイッチ６４１，６４２は、当該印字データに応じて作動する。同様に、２個のアンド回路６３３，６３４がフリップフロップ６１２に格納されていた印字データに基づいた出力を行うので、２個のスイッチ６４３，６４４は、当該印字データに応じて作動する。また、２個のアンド回路６３５，６３６がフリップフロップ６１３に格納されていた印字データに基づいた出力を行うので、２個のスイッチ６４５，６４６は、当該印字データに応じて作動する。

スイッチ６４１およびスイッチ６４２のドレイン端子は、出力パッドＤＯ１（第１出力パッド６８１）に接続されている。スイッチ６４５およびスイッチ６４６のドレイン端子は、出力パッドＤＯ３（第１出力パッド６８１）に接続されている。出力パッドＤＯ１（第１出力パッド６８１）、および、出力パッドＤＯ３（第１出力パッド６８１）は、それぞれ異なる個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。スイッチ６４３のドレイン端子は、出力パッドＤＯ２Ｌ（第２出力パッド６８２）に接続されている。スイッチ６４４のドレイン端子は、出力パッドＤＯ２Ｈ（第２出力パッド６８２）に接続されている。図７および図８に示すように、出力パッドＤＯ２Ｌ（第２出力パッド６８２）と出力パッドＤＯ２Ｈ（第２出力パッド６８２）とは、同じ個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。スイッチ６４１〜６４６は、いずれも、通電時に所定の電流Ｉ₀（たとえば２５ｍＡ）を流すことができる。したがって、出力パッドＤＯ１に接続された発熱部４１、出力パッドＤＯ３に接続された発熱部４１、および、出力パッドＤＯ２Ｌと出力パッドＤＯ２Ｈとに接続された発熱部４１には、通電時にＩ₀の２倍の電流（たとえば５０ｍＡ）が流れる。

各スイッチ６４は、同様に接続されている。すなわち、各第１出力パッド６８１は、２個のスイッチ６４を接続され、通電時にＩ₀の２倍の電流（たとえば５０ｍＡ）を流す。各第２出力パッド６８２は、１個のスイッチ６４を接続され、通電時にＩ₀の電流（たとえば２５ｍＡ）を流す。そして、２個の第２出力パッド６８２が同じ個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。したがって、いずれの発熱部４１にも、通電時にＩ₀の２倍の電流（たとえば５０ｍＡ）が流れる。

次に、ドライバＩＣ６の作用について説明する。

本実施形態によると、シフトレジスタ６１０は、ＤＰＩ信号がローレベル信号の場合、印字データを９６ビット分格納するシフトレジスタとして機能し、ＤＰＩ信号がハイレベル信号の場合、印字データを１４４ビット分格納するシフトレジスタとして機能する。したがって、ドライバＩＣ６は、印字密度の小さいサーマルプリントヘッドＡ１に用いられる場合、９６ビット分の印字データに応じて発熱部４１を選択駆動することができる。また、印字密度の大きいサーマルプリントヘッドＡ１’に用いられる場合、１４４ビット分の印字データに応じて発熱部４１を選択駆動することができる。つまり、ドライバＩＣ６は、印字密度の異なるサーマルプリントヘッドＡ１およびサーマルプリントヘッドＡ１’のどちらにも用いることができる。

また、本実施形態によると、ドライバＩＣ６は、サーマルプリントヘッドＡ１に搭載される場合、１個の第１出力パッド６８１と１個の第２出力パッド６８２とが１個の発熱部４１に接続されるように配線され、ＤＰＩ信号としてローレベル信号が入力される。これにより、各発熱部４１に対してそれぞれ３個のスイッチ６４が接続された状態になる。したがって、各発熱部４１に流れる電流を同程度にすることができる。また、ドライバＩＣ６は、サーマルプリントヘッドＡ１’に搭載される場合、１個の第１出力パッド６８１が１個の発熱部４１に接続され、２個の第２出力パッド６８２が１個の発熱部４１に接続されるように配線され、ＤＰＩ信号としてハイレベル信号が入力される。これにより、各発熱部４１に対してそれぞれ２個のスイッチ６４が接続された状態になる。したがって、各発熱部４１に流れる電流を同程度にすることができる。

また、ドライバＩＣ６は、サーマルプリントヘッドＡ１に搭載される場合、９６ビットの各印字データに基づいてそれぞれ３個ずつスイッチ６４を作動させ、サーマルプリントヘッドＡ１’に搭載される場合、１４４ビットの各印字データに基づいてそれぞれ２個ずつスイッチ６４を作動させる。これにより、２８８個のスイッチ６４を偏りなく均等に作動させることができ、一部のスイッチ６４の作動が集中することによる当該スイッチ６４の劣化を抑制できる。

また、本実施形態によると、ドライバＩＣ６は、第１基板１の第１基板主面１１に、フリップチップ実装により搭載されている。このことは、サーマルプリントヘッドＡ１（Ａ１’）の小型化に寄与する。

また、本実施形態によると、共通電極３１の直行部３１２が２個の個別電極３５の帯状部３６に挟まれて配置され、１個の中継電極３８の一方の帯状部３８１が接続する発熱部４１は共通電極３１に接続しており、他方の帯状部３８１が接続する発熱部４１はいずれかの個別電極３５に接続している。したがって、電流が経路の一部に集中することを抑制できるので、同時印加ドット数の違いによる濃度ムラを抑制できる。

なお、本実施形態においては、マルチプレクサ６５によって経路を変更することで、ドライバＩＣ６を２００ｄｐｉ用と３００ｄｐｉ用とで切り替える場合について説明したが、これに限られない。ドライバＩＣ６の回路構成は限定されず、フリップフロップ６１の使用数を変更でき、使用されるフリップフロップ６１に格納されていた印字データに応じて、いずれかの出力パッド６８に接続されたスイッチ６４を作動できればよい。例えば、ドライバＩＣ６は、３００ｄｐｉ用と６００ｄｐｉ用とで切り替えられてもよい。

また、本実施形態においては、ＤＰＩパッドから入力されるＤＰＩ信号により、ドライバＩＣ６を２００ｄｐｉ用と３００ｄｐｉ用とで切り替える場合について説明したが、これに限られない。たとえば、ドライバＩＣ６は、外面にスイッチを備えて、当該スイッチにより２００ｄｐｉ用と３００ｄｐｉ用とが切り替えられてもよい。

また、本実施形態においては、第１基板１が単結晶半導体からなる場合について説明したが、これに限られない。第１基板１の材料は限定されず、たとえばセラミックスなどであってもよい。この場合、第１基板１は、絶縁層１８を形成されず、代わりに、導電層３の密着性を向上させるために、ガラスペーストを厚膜印刷して焼成したグレーズ層が形成される。また、グレーズ層は、発熱部４１に重なる位置に、凸部が形成されてもよい。

また、本実施形態においては、サーマルプリントヘッドＡ１（Ａ１’）が、いわゆる薄膜タイプである場合について説明したが、これに限られない。サーマルプリントヘッドＡ１（Ａ１’）は、いわゆる厚膜タイプであってもよい。

図９〜図１４は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

＜第２実施形態＞
図９は、本開示の第２実施形態に係るドライバＩＣ６０２を説明するための図であり、ドライバＩＣ６０２の回路構成を示す回路図である。図９においては、ドライバＩＣ６０２が、印字密度２００ｄｐｉのサーマルプリントヘッドＡ２に搭載された状態を示している。本実施形態のドライバＩＣ６０２は、回路構成が、上記第１実施形態と異なっている。

図９に示すように、ドライバＩＣ６０２は、それぞれが１４４個のフリップフロップ６１、ラッチ回路６２、アンド回路６３、およびスイッチ６４と、１個のマルチプレクサ６５とを備えている。

１４４個のフリップフロップ６１は、直列接続されて、シフトレジスタ６１０を構成している。最も上流側のフリップフロップ６１１は、Ｄ入力がＳＩパッド（入力パッド６７）に接続されている。フリップフロップ６１１のＱ出力は、フリップフロップ６１２のＤ入力に接続されている。以下、各フリップフロップ６１のＱ出力は、下流側のフリップフロップ６１のＤ入力に接続されている。最も下流側のフリップフロップ６１のＱ出力は、マルチプレクサ６５の一方の入力に接続されている。当該マルチプレクサ６５は、他方の入力が上流側から９６番目のフリップフロップ６１のＱ出力に接続され、出力がＳＯパッド（入力パッド６７）に接続されている。これにより、マルチプレクサ６５は、ＤＰＩ信号に応じて、９６番目のフリップフロップ６１１のＱ出力または最も下流側（上流側から１４４番目）のフリップフロップ６１２のＱ出力を、ＳＯパッド（入力パッド６７）に出力する。

サーマルプリントヘッドＡ２では、ドライバＩＣ６０２を２００ｄｐｉ用として用いるために、ローレベル信号がＤＰＩ信号として入力されている。したがって、マルチプレクサ６５は、９６番目のフリップフロップ６１１のＱ出力を、ＳＯパッド（入力パッド６７）に出力する（図９における破線で示す経路参照）。これにより、９７番目から１４４番目までのフリップフロップ６１は、マルチプレクサ６５によってスルーされて、使用されない。つまり、サーマルプリントヘッドＡ２では、１４４個のフリップフロップ６１のうちの上流側の９６個のフリップフロップ６１が、ＳＩパッドとＳＯパッドとの間で直列接続された状態となり、シフトレジスタ６１０は、シリアルに入力される印字データを９６ビット分格納するシフトレジスタとして機能する。

各ラッチ回路６２には、それぞれ対応するフリップフロップ６１に記憶されているデータが入力される。各アンド回路６３には、それぞれ対応するラッチ回路６２からデータを入力される。各スイッチ６４は、それぞれ対応するアンド回路６３の出力に応じて作動する。各スイッチ６４のドレイン端子は、それぞれ対応する出力パッド６８に接続されている。つまり、各出力パッド６８は、対応するフリップフロップ６１に記憶されているデータに応じて通電される。サーマルプリントヘッドＡ２においては、上流側から９６番目までのフリップフロップ６１にそれぞれ対応する出力パッド６８（ＤＯ１〜ＤＯ９６）は、それぞれ異なる個別電極３５のボンディング部３７に接続されて、発熱部４１に接続されている。上流側から９７番目以降のフリップフロップ６１にそれぞれ対応する出力パッド６８（ＤＯ９７〜ＤＯ１４４）は使用されない。各スイッチ６４は、いずれも、通電時に所定の電流Ｉ₁（たとえば５０ｍＡ）を流すことができる。したがって、各発熱部４１には、通電時に電流Ｉ₁（たとえば５０ｍＡ）が流れる。

ドライバＩＣ６０２は、印字密度３００ｄｐｉのサーマルプリントヘッドＡ２’（図示なし）に搭載される場合、ハイレベル信号がＤＰＩ信号として入力される。したがって、マルチプレクサ６５は、上流側から１４４番目のフリップフロップ６１１のＱ出力を、ＳＯパッド（入力パッド６７）に出力する。つまり、サーマルプリントヘッドＡ２’では、全てのフリップフロップ６１が使用され、１４４個のフリップフロップ６１が、ＳＩパッドとＳＯパッドとの間で直列接続された状態となり、シフトレジスタ６１０は、シリアルに入力される印字データを１４４ビット分格納するシフトレジスタとして機能する。また、サーマルプリントヘッドＡ２’においては、上流側から９７番目から１４４番目までのフリップフロップ６１にそれぞれ対応する出力パッド６８（ＤＯ９７〜ＤＯ１４４）も、それぞれ異なる個別電極３５のボンディング部３７に接続されて、発熱部４１（図９において破線で示す）に接続されている。

本実施形態においても、シフトレジスタ６１０は、ＤＰＩ信号がローレベル信号の場合、印字データを９６ビット分格納するシフトレジスタとして機能し、ＤＰＩ信号がハイレベル信号の場合、印字データを１４４ビット分格納するシフトレジスタとして機能する。したがって、ドライバＩＣ６０２は、印字密度の小さいサーマルプリントヘッドＡ２に用いられる場合、９６ビット分の印字データに応じて発熱部４１を選択駆動することができる。また、印字密度の大きいサーマルプリントヘッドＡ２’に用いられる場合、１４４ビット分の印字データに応じて発熱部４１を選択駆動することができる。つまり、ドライバＩＣ６０２は、印字密度の異なるサーマルプリントヘッドＡ２およびサーマルプリントヘッドＡ２’のどちらにも用いることができる。

また、本実施形態によると、ドライバＩＣ６０２は、１個の出力パッド６８が１個の発熱部４１に接続されるように配線され、各発熱部４１に対してそれぞれ１個のスイッチ６４が接続された状態になる。したがって、ドライバＩＣ６０２は、サーマルプリントヘッドＡ２に搭載される場合も、サーマルプリントヘッドＡ２’に搭載される場合も、各発熱部４１に流れる電流を同程度にすることができる。

＜第３実施形態＞
図１０は、本開示の第３実施形態に係るドライバＩＣ６０３を説明するための図であり、ドライバＩＣ６０３の回路構成を示す回路図である。図１０においては、ドライバＩＣ６０３が、印字密度２００ｄｐｉのサーマルプリントヘッドＡ３に搭載された状態を示している。なお、図１０においては、ドライバＩＣ６０３の一部のみを示している。本実施形態のドライバＩＣ６０３は、回路構成が、上記第１実施形態と異なっている。

図１０に示すように、ドライバＩＣ６０３は、複数の切替スイッチ６６をさらに備えている。切替スイッチ６６は、一部のスイッチ６４のドレイン端子が接続する出力パッド６８を、ＤＰＩ信号に応じて切り替えるスイッチである。図１０に示す切替スイッチ６６は、スイッチ６４３のドレイン端子を、ＤＰＩ信号がローレベル信号の場合には出力パッドＤＯ１に接続し、ＤＰＩ信号がハイレベル信号の場合には出力パッドＤＯ２に接続する。また、スイッチ６４４のドレイン端子を、ＤＰＩ信号がローレベル信号の場合には出力パッドＤＯ３に接続し、ＤＰＩ信号がハイレベル信号の場合には出力パッドＤＯ２に接続する。切替スイッチ６６は、６個のスイッチ６４に対して１個備えられており、それぞれ同様に接続されている。なお、切替スイッチ６６の具体的な回路構成は限定されない。

サーマルプリントヘッドＡ３では、ドライバＩＣ６０２を２００ｄｐｉ用として用いるために、ローレベル信号がＤＰＩ信号として入力されている。したがって、切替スイッチ６６は、スイッチ６４３のドレイン端子を出力パッドＤＯ１に接続し、スイッチ６４４のドレイン端子を出力パッドＤＯ２に接続している（図１０の切替スイッチ６６参照）。スイッチ６４１〜６４３のドレイン端子は、出力パッドＤＯ１に接続されている。出力パッドＤＯ１は、発熱部４１に接続されている。また、スイッチ６４４〜６４６のドレイン端子は、出力パッドＤＯ３に接続されている。出力パッドＤＯ３は、発熱部４１に接続されている。出力パッドＤＯ２は、使用されない。

ドライバＩＣ６０３は、印字密度３００ｄｐｉのサーマルプリントヘッドＡ３’（図示なし）に搭載される場合、ハイレベル信号がＤＰＩ信号として入力される。したがって、切替スイッチ６６は、スイッチ６４３およびスイッチ６４４のドレイン端子を出力パッドＤＯ２に接続する（図１０の切替スイッチ６６において破線で示す）。スイッチ６４１，６４２のドレイン端子は、出力パッドＤＯ１に接続されて、発熱部４１に接続されている。スイッチ６４３，６４４のドレイン端子は、出力パッドＤＯ２に接続されて、発熱部４１に接続されている。スイッチ６４５，６４６のドレイン端子は、出力パッドＤＯ３に接続されて、発熱部４１に接続されている。

つまり、ドライバＩＣ６０３は、各発熱部４１に接続されるスイッチ６４を、ドライバＩＣ６０３の外部の配線で切り替えるのではなく、ＤＰＩ信号に基づいて内部の切替スイッチ６６によって切り替える。

本実施形態においても、ドライバＩＣ６０３は、印字密度の異なるサーマルプリントヘッドＡ３およびサーマルプリントヘッドＡ３’のどちらにも用いることができる。

また、本実施形態によると、ドライバＩＣ６０３は、サーマルプリントヘッドＡ３に搭載される場合、切替スイッチ６６によって、各発熱部４１に対してそれぞれ３個のスイッチ６４が接続された状態に切り替える。したがって、各発熱部４１に流れる電流を同程度にすることができる。また、ドライバＩＣ６０３は、サーマルプリントヘッドＡ３’に搭載される場合、切替スイッチ６６によって、各発熱部４１に対してそれぞれ２個のスイッチ６４が接続された状態に切り替える。したがって、各発熱部４１に流れる電流を同程度にすることができる。

また、ドライバＩＣ６０３は、サーマルプリントヘッドＡ３に搭載される場合、９６ビットの各印字データに基づいてそれぞれ３個ずつスイッチ６４を作動させ、サーマルプリントヘッドＡ３’に搭載される場合、１４４ビットの各印字データに基づいてそれぞれ２個ずつスイッチ６４を作動させる。これにより、２８８個のスイッチ６４を偏りなく均等に作動させることができ、一部のスイッチ６４の作動が集中することによる当該スイッチ６４の劣化を抑制できる。

さらに、本実施形態によると、ラッチ回路６２と同数である１４４個の出力パッド６８が配置される。第１実施形態に係るドライバＩＣ６においては１９２個の出力パッド６８を配置する必要があったことと比べると、ドライバＩＣ６０３は、配置される出力パッド６８の数を削減することができる。また、配置される出力パッド６８の数の削減は、ドライバＩＣ６０４の小型化に寄与する。

＜第４実施形態＞
図１１は、本開示の第４実施形態に係るドライバＩＣ６０４を説明するための図であり、ドライバＩＣ６０４が搭載されたサーマルプリントヘッドを示す要部拡大平面図である。図１１（ａ）は、ドライバＩＣ６０４が搭載された、印字密度が２００ｄｐｉであるサーマルプリントヘッドＡ４を示している。図１１（ｂ）は、ドライバＩＣ６０４が搭載された、印字密度が３００ｄｐｉであるサーマルプリントヘッドＡ４’を示している。図１１においては、理解の便宜上、保護樹脂７１を省略し、ドライバＩＣ６０４を透過して、外形を二点鎖線で表している。本実施形態のドライバＩＣ６０４は、第１出力パッド６８１および第２出力パッド６８２が一列に配置されている点で、上記第１実施形態と異なっている。

図１１（ａ），（ｂ）に示すように、第１出力パッド６８１、第２出力パッド６８２、および共通パッド６９は、ｘ方向に一列に並んで配置されている。具体的には、第１出力パッド６８１、第２出力パッド６８２、共通パッド６９、第２出力パッド６８２、第１出力パッド６８１、共通パッド６９の順で繰り返して、互いに等間隔で一列に並んでいる。図１１（ａ）は、サーマルプリントヘッドＡ４における導電層３の配置の一例を示している。図１１（ｂ）は、サーマルプリントヘッドＡ４’における導電層３の配置の一例を示している。なお、導電層３の形状および配置は限定されない。

本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、出力パッド６８を２列に配置した場合と比較して、ドライバＩＣ６０４のｙ方向の寸法を小さくすることができる。

なお、ドライバＩＣ６０４の各パッドの配置方法は限定されない。たとえば、第１出力パッド６８１、第２出力パッド６８２、および共通パッドがそれぞれｘ方向に一列に並んで配置され、ｙ方向に三列が並ぶように配置されてもよい。この場合、ドライバＩＣ６０４のｘ方向の寸法を小さくすることができる。

＜第５実施形態＞
図１２および図１３は、本開示の第５実施形態に係るドライバＩＣ６０５を説明するための図であり、ドライバＩＣ６０５が搭載されたサーマルプリントヘッドを示す要部平面図である。図１２は、ドライバＩＣ６０５が搭載された、印字密度が２００ｄｐｉであるサーマルプリントヘッドＡ５を示している。図１３は、ドライバＩＣ６０５が搭載された、印字密度が３００ｄｐｉであるサーマルプリントヘッドＡ５’を示している。図１２および図１３においては、理解の便宜上、保護層２および保護樹脂７１を省略し、ドライバＩＣ６０５を透過して、外形を二点鎖線で表している。本実施形態のドライバＩＣ６０５は、共通パッド６９を備えていない点で、上記第１実施形態と異なっている。

サーマルプリントヘッドＡ１（Ａ１’）の共通電極３１は、直行部３１２が２個の個別電極３５の帯状部３６に挟まれて配置されていた。一方、本実施形態のサーマルプリントヘッドＡ５（Ａ５’）の共通電極３１は、図１２および図１３に示すように、複数の帯状部３２、連結部３３、および迂回部３４を備えている。連結部３３は、第１基板１のｙ方向下流側の端部寄りに配置されており、ｘ方向に延びる帯状である。帯状部３２は、連結部３３からｙ方向上流側に延びており、ｘ方向に等ピッチで複数配列されている。各帯状部３２は、発熱部４１のいずれかに接続している。迂回部３４は、連結部３３のｘ方向の一端からｙ方向に延び、第２基板５の配線を介してコネクタ５９に接続している。共通電極３１には、コネクタ５９および第２基板５の配線を介して、駆動電圧が印加される。本実施形態においては、共通電極３１の各帯状部３２が接続する発熱部４１は、いずれかの個別電極３５の帯状部３６に接続している。したがって、個別電極３５が通電することで、これに接続する発熱部４１に電流が流れて発熱する。

本実施形態では、共通電極３１がドライバＩＣ６を迂回して形成されているので、ドライバＩＣ６０５は、共通パッド６９を備えていない。図１２および図１３に示すように、ドライバＩＣ６０５は、共通パッド６９を備えておらず、第１出力パッド６８１および第２出力パッド６８２がｘ方向に一列に並んで配置されている。具体的には、第１出力パッド６８１、第２出力パッド６８２、第２出力パッド６８２、第１出力パッド６８１の順で繰り返して、互いに等間隔で一列に並んでいる。図１２に示すように、サーマルプリントヘッドＡ５では、互いに隣り合う１個の第１出力パッド６８１と１個の第２出力パッド６８２とが、個別電極３５のボンディング部３７に接続している。一方、図１３に示すように、サーマルプリントヘッドＡ５’では、２個の第２出力パッド６８２が同じ個別電極３５のボンディング部３７に接続し、各第１出力パッド６８１がそれぞれ異なる個別電極３５のボンディング部３７に接続している。

なお、ドライバＩＣ６０５は、第１出力パッド６８１がｘ方向に一列に並んで配置され、第２出力パッド６８２が第１出力パッド６８１よりｙ方向上流側でｘ方向に一列に並んで配置されてもよい。また、第２出力パッド６８２は、第１出力パッド６８１よりｙ方向下流側に配置されてもよい。また、図１２および図１３は、サーマルプリントヘッドＡ５（Ａ５’）における導電層３の配置の一例を示しているにすぎず、導電層３の形状および配置は限定されない。

本実施形態においても、ドライバＩＣ６０５は、印字密度の異なるサーマルプリントヘッドＡ５およびサーマルプリントヘッドＡ５’のどちらにも用いることができる。また、ドライバＩＣ６０５は、サーマルプリントヘッドＡ５に搭載される場合、各発熱部４１に対してそれぞれ３個のスイッチ６４が接続された状態になるので、各発熱部４１に流れる電流を同程度にすることができる。また、ドライバＩＣ６０５は、サーマルプリントヘッドＡ５’に搭載される場合、各発熱部４１に対してそれぞれ２個のスイッチ６４が接続された状態になるので、各発熱部４１に流れる電流を同程度にすることができる。また、ドライバＩＣ６０５は、２８８個のスイッチ６４を偏りなく均等に作動させることができ、一部のスイッチ６４の作動が集中することによる当該スイッチ６４の劣化を抑制できる。さらに、本実施形態によると、共通電極３１の一部を個別電極３５の間に配線する必要がないので、導電層３の形成が容易である。また、ドライバＩＣ６０５は、共通パッド６９が配置されないので、共通パッド６９が配置されるものと比較して、より小型化することができる。

＜第６実施形態＞
図１４は、本開示の第６実施形態に係るドライバＩＣ６０６を説明するための図であり、ドライバＩＣ６０６が搭載されたサーマルプリントヘッドＡ６を示す断面図である。図１４においては、理解の便宜上、保護層２を省略している。本実施形態のドライバＩＣ６０６は、第２基板５’にワイヤボンディングにより実装されている点で、上記第１実施形態と異なっている。

サーマルプリントヘッドＡ６は、第２基板５に代えて第２基板５’を備えている。第２基板５’は、たとえばガラスエポキシ樹脂からなる基材にたとえばＣｕからなる配線パターンが形成されたプリント配線基板である。第２基板５’は、第２基板主面５１’および第２基板裏面５２’を有する。第２基板主面５１’は、第１基板１の第１基板主面１１と同じ側を向く面であり、第２基板裏面５２’は、第１基板１の第１基板裏面１２と同じ側を向く面である。第２基板主面５１’には、制御電極３９が形成されている。第２基板裏面５２’は、放熱部材８の第２支持面８２に接合されている。

ドライバＩＣ６０６は、ドライバ主面６ａを第２基板５’の第２基板主面５１’に対向させて、第２基板主面５１’に搭載されている。ドライバＩＣ６０６のドライバ裏面６ｂに配置された出力パッド６８は、ボンディングワイヤ７７によって、第１基板１の第１基板主面１１に形成された個別電極３５のボンディング部３７に接続されている。また、ドライバＩＣ６０６のドライバ裏面６ｂに配置された共通パッド６９は、ボンディングワイヤ７７によって、第１基板１の第１基板主面１１に形成された共通電極３１のボンディング部３１３に接続されている。また、ドライバＩＣ６０６のドライバ裏面６ｂに配置された入力パッド６７は、ボンディングワイヤ７７によって、第２基板５’の第２基板主面５１’に形成された制御電極３９に接続されている。ドライバＩＣ６０６およびボンディングワイヤ７７は、保護樹脂７１によって覆われている。

本実施形態においても、第１実施形態と同様の効果を奏することができる。また、本実施形態によると、ドライバＩＣ６０６を第１基板１に搭載する場合と比較して、第１基板１のｙ方向の寸法を小さくすることができる。なお、ドライバＩＣ６０６は、第２基板主面５１’ではなく、第１基板１の第１基板主面１１に搭載されてもよい。

第５および第６実施形態に示すように、本開示にかかるドライバＩＣ６（６０２〜６０６）が用いられるサーマルプリントヘッドの構造は限定されない。本開示にかかるドライバＩＣ６（６０２〜６０６）は、サーマルプリントヘッドの発熱部４１の構造、導電層３の配置および形状、搭載位置および搭載方法にかかわらず、用いることができる。

上記第１〜第６実施形態においては、ドライバＩＣ６（６０２〜６０６）が、印字密度の異なる２種類のサーマルプリントヘッドに搭載される場合について説明したが、これに限られない。ドライバＩＣ６（６０２〜６０６）は、印字密度の異なる３種類以上のサーマルプリントヘッドに搭載できるように構成されてもよい。たとえば、ドライバＩＣ６において、シフトレジスタ６１０が備える複数のフリップフロップ６１のうち使用するフリップフロップ６１の個数を３段階で切り替えて、使用されたフリップフロップ６１に格納された印字データに基づいて、いずれかの出力パッド６８に接続されたスイッチ６４が作動するように構成すれば、印字密度の異なる３種類のサーマルプリントヘッドに搭載可能である。たとえば、ドライバＩＣ６（６０２〜６０６）は、使用するフリップフロップ６１の個数を３段階（９６個、１４４個、２８８個）で切り替えて、印字密度の異なる３種類（２００ｄｐｉ、３００ｄｐｉ、６００ｄｐｉ）のサーマルプリントヘッドに搭載できるように構成されてもよい。

本開示に係るサーマルプリントヘッド用のドライバＩＣ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターンは、上述した実施形態に限定されるものではない。本開示に係るサーマルプリントヘッド用のドライバＩＣ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターンの各部の具体的な構成は、種々に設計変更自在である。

〔付記１〕
サーマルプリントヘッド用のドライバＩＣであって、
シリアルに入力される複数の印字データを格納するシフトレジスタと、
前記シフトレジスタが第１個数の印字データを格納する第１状態と、前記シフトレジスタが前記第１個数より多い第２個数の印字データを格納する第２状態とを切り替える切替手段と、
を備えるドライバＩＣ。
〔付記２〕
前記シフトレジスタは、入力される印字データを順次転送する複数の順次転送手段を備え、
前記切替手段は、前記複数の順次転送手段の一部のみを用いるように切り替えることで前記第１状態とし、前記複数の順次転送手段の全てを用いるように切り替えることで前記第２状態とする、
付記１に記載のドライバＩＣ。
〔付記３〕
前記切替手段は、前記第１状態では、前記複数の順次転送手段のうち、上流側の前記第１個数のみを用いるように切り替える、
付記２に記載のドライバＩＣ。
〔付記４〕
前記切替手段は、前記第１状態では、用いられる前記順次転送手段と用いられない前記順次転送手段とが所定の順番で並んだ順次転送手段群が複数並ぶように切り替える、
付記２に記載のドライバＩＣ。
〔付記５〕
前記順次転送手段群は、２個の用いられる前記順次転送手段の間に１個の用いられない前記順次転送手段が並んだものである、
付記４に記載のドライバＩＣ。
〔付記６〕
複数の出力パッドと、
前記出力パッドに電流を流す状態と流さない状態とを切り替える複数のスイッチと、
をさらに備え、
前記各順次転送手段に格納された印字データに応じて作動する前記スイッチは、それぞれ２個以上である、
付記４または５に記載のドライバＩＣ。
〔付記７〕
前記切替手段は、前記各順次転送手段に格納された印字データに応じて作動する前記スイッチの数を切り替える、
付記６に記載のドライバＩＣ。
〔付記８〕
前記出力パッドは、第１出力パッドと第２出力パッドとを含み、
前記第１出力パッドに接続されている前記スイッチの数と、前記第２出力パッドに接続されている前記スイッチの数とは異なる、
付記６または７に記載のドライバＩＣ。
〔付記９〕
前記第１出力パッドに接続されている前記スイッチの数は２個であり、前記第２出力パッドに接続されている前記スイッチの数は１個である、
付記８に記載のドライバＩＣ。
〔付記１０〕
前記第１出力パッドおよび前記第２出力パッドは、主走査方向に一列に並んで配置されている、
付記８または９に記載のドライバＩＣ。
〔付記１１〕
前記第１出力パッドは、主走査方向に一列に並んで配置されており、
前記第２出力パッドは、前記第１出力パッドより副走査方向上流側で、主走査方向に一列に並んで配置されている、
付記８または９に記載のドライバＩＣ。
〔付記１２〕
前記各第１出力パッドは、前記第２出力パッドのいずれかと、外部の配線で接続されている、
付記８ないし１１のいずれかに記載のドライバＩＣ。
〔付記１３〕
前記各第２出力パッドは、前記第２出力パッドのいずれかと、外部の配線で接続されている、
付記８ないし１１のいずれかに記載のドライバＩＣ。
〔付記１４〕
互いに接続されている複数の共通パッドをさらに備え、
前記各共通パッドは、主走査方向に並ぶ２個の前記出力パッドの間にそれぞれ配置されている、
付記６ないし１３のいずれかに記載のドライバＩＣ。
〔付記１５〕
前記切替手段は、さらに、前記シフトレジスタが、前記第１個数より少ない第３個数の印字データを格納する状態にも切り替える、
付記１ないし１４のいずれかに記載のドライバＩＣ。
〔付記１６〕
第１基板と、
前記第１基板に支持された抵抗体層と、
前記第１基板に支持され且つ前記抵抗体層に通電するための導電層と、
付記１ないし１５のいずれかに記載のドライバＩＣと、
を備えるサーマルプリントヘッド。
〔付記１７〕
前記ドライバＩＣは、前記第１基板に搭載されている、
付記１６に記載のサーマルプリントヘッド。
〔付記１８〕
前記ドライバＩＣは、フリップチップ実装により搭載されている、
付記１７に記載のサーマルプリントヘッド。
〔付記１９〕
前記第１基板の副走査方向上流側に配置される第２基板をさらに備え、
前記ドライバＩＣは、前記第２基板に搭載されている、
付記１６に記載のサーマルプリントヘッド。
〔付記２０〕
第１基板と、前記第１基板上に配置された複数の発熱部と、前記各発熱部を選択駆動するドライバＩＣと、を備えたサーマルプリントヘッドにおいて、前記各発熱部と前記ドライバＩＣの各出力パッドとを接続する配線パターンであって、
複数の前記出力パッドに接続されている第１配線を複数備えている、
サーマルプリントヘッドの配線パターン。
〔付記２１〕
前記第１配線は、前記出力パッドが接続される第１ボンディング部を備え、
前記第１ボンディング部は略Ｌ字形状である、
付記２０に記載のサーマルプリントヘッドの配線パターン。
〔付記２２〕
前記第１配線は、前記発熱部のいずれかに接続し、かつ、副走査方向に延びる第１帯状部をさらに備え、
前記第１ボンディング部は、
前記第１帯状部に接続し、かつ、副走査方向に延びる第１部と、
前記第１部に接続し、かつ、主走査方向に延びる第２部とを有し、
１個の前記出力パッドが前記第１部に接続し、他の１個の前記出力パッドが前記第２部に接続している、
付記２１に記載のサーマルプリントヘッドの配線パターン。
〔付記２３〕
駆動電圧が印加され、かつ、主走査方向に延びる連結配線と、
副走査方向に延びる複数の第２配線と、
前記各第２配線と前記連結配線とをそれぞれ接続する複数の接続配線と、
をさらに備える、
付記２１または２２に記載のサーマルプリントヘッドの配線パターン。
〔付記２４〕
前記第２配線は、２個の前記第１配線の間に配置され、
前記接続配線は、当該２個の第１配線の各第１ボンディング部の間に配置されている、
付記２３に記載のサーマルプリントヘッドの配線パターン。
〔付記２５〕
２個の前記第１配線と、当該２個の第１配線の間に配置された１個の前記第２配線とからなる第１配線群が、主走査方向に並んでいる、
付記２４に記載のサーマルプリントヘッドの配線パターン。
〔付記２６〕
前記第１配線群を構成する２個の第１配線の各第２部は、それぞれ、当該第１配線群を構成する第２配線に接続する接続線に向かって延びている、
付記２５に記載のサーマルプリントヘッドの配線パターン。
〔付記２７〕
１個の前記出力パッドが接続される第３ボンディング部を有し、かつ、副走査方向に延びる第３配線をさらに備え、
前記第２配線は、１個の前記第１配線と１個の前記第３配線との間、または、２個の前記第３配線の間に配置されている、
付記２３に記載のサーマルプリントヘッドの配線パターン。
〔付記２８〕
１個の前記第１配線、１個の前記第３配線、および当該第１配線と第３配線との間に配置された１個の前記第２配線からなる第２配線群と、２個の前記第３配線および当該２個の第３配線の間に配置された１個の前記第２配線からなる第３配線群とが、主走査方向に並んでいる、
付記２７に記載のサーマルプリントヘッドの配線パターン。
〔付記２９〕
２個の前記第２配線群と、当該２個の第２配線群の間に配置された１個の前記第３配線群とからなる第４配線群が、主走査方向に並んでいる、
付記２８に記載のサーマルプリントヘッドの配線パターン。
〔付記３０〕
前記第２配線群を構成する第１配線の第２部は、当該第２配線群を構成する第２配線に接続する接続線に向かって延びている、
付記２８または２９に記載のサーマルプリントヘッドの配線パターン。
〔付記３１〕
前記第２配線に接続する第２ボンディング部をさらに備え、
ドライバＩＣの内部で互いに接されている各共通パッドが、それぞれ、前記第２ボンディング部に接続している、
付記２３ないし３０のいずれかに記載のサーマルプリントヘッドの配線パターン。

Ａ１，Ａ１’，Ａ２，Ａ３，Ａ４，Ａ４’，Ａ５，Ａ６：サーマルプリントヘッド
１ ：第１基板
１１ ：第１基板主面
１２ ：第１基板裏面
１３ ：凸部
１８ ：絶縁層
２ ：保護層
２１ ：開口
３ ：導電層
３１ ：共通電極
３１１ ：分岐部
３１２ ：直行部
３１３ ：ボンディング部
３１４ ：接続部
３２ ：帯状部
３３ ：連結部
３４ ：迂回部
３５，３５１，３５２：個別電極
３６ ：帯状部
３７ ：ボンディング部
３７１ ：第１部
３７２ ：第２部
３８ ：中継電極
３８１ ：帯状部
３８２ ：連結部
３９ ：制御電極
３ａ ：第１配線群
３ｂ ：第２配線群
３ｃ ：第３配線群
３ｄ ：第４配線群
４ ：抵抗体層
４１ ：発熱部
５ ：第２基板
５１ ：第２基板主面
５２ ：第２基板裏面
５' ：第２基板
５１' ：第２基板主面
５２' ：第２基板裏面
５９ ：コネクタ
６，６０１〜６０６：ドライバＩＣ
６ａ ：ドライバ主面
６ｂ ：ドライバ裏面
６１０ ：シフトレジスタ
６１，６１１〜６１３：フリップフロップ
６２，６２１〜６２３：ラッチ回路
６３，６３１〜６３６：アンド回路
６４，６４１〜６４６：スイッチ
６５，６５１〜６５３：マルチプレクサ
６６ ：切替スイッチ
６７ ：入力パッド
６８ ：出力パッド
６８１ ：第１出力パッド
６８２ ：第２出力パッド
６９ ：共通パッド
７１ ：保護樹脂
７５ ：接合部材
７７ ：ボンディングワイヤ
８ ：放熱部材
８１ ：第１支持面
８２ ：第２支持面
９１ ：プラテンローラ

Claims (31)

1. サーマルプリントヘッド用のドライバＩＣであって、
   シリアルに入力される複数の印字データを格納するシフトレジスタと、
   前記シフトレジスタが第１個数の印字データを格納する第１状態と、前記シフトレジスタが前記第１個数より多い第２個数の印字データを格納する第２状態とを切り替える切替手段と、
   を備えるドライバＩＣ。
2. 前記シフトレジスタは、入力される印字データを順次転送する複数の順次転送手段を備え、
   前記切替手段は、前記複数の順次転送手段の一部のみを用いるように切り替えることで前記第１状態とし、前記複数の順次転送手段の全てを用いるように切り替えることで前記第２状態とする、
   請求項１に記載のドライバＩＣ。
3. 前記切替手段は、前記第１状態では、前記複数の順次転送手段のうち、上流側の前記第１個数のみを用いるように切り替える、
   請求項２に記載のドライバＩＣ。
4. 前記切替手段は、前記第１状態では、用いられる前記順次転送手段と用いられない前記順次転送手段とが所定の順番で並んだ順次転送手段群が複数並ぶように切り替える、
   請求項２に記載のドライバＩＣ。
5. 前記順次転送手段群は、２個の用いられる前記順次転送手段の間に１個の用いられない前記順次転送手段が並んだものである、
   請求項４に記載のドライバＩＣ。
6. 複数の出力パッドと、
   前記出力パッドに電流を流す状態と流さない状態とを切り替える複数のスイッチと、
   をさらに備え、
   前記各順次転送手段に格納された印字データに応じて作動する前記スイッチは、それぞれ２個以上である、
   請求項４または５に記載のドライバＩＣ。
7. 前記切替手段は、前記各順次転送手段に格納された印字データに応じて作動する前記スイッチの数を切り替える、
   請求項６に記載のドライバＩＣ。
8. 前記出力パッドは、第１出力パッドと第２出力パッドとを含み、
   前記第１出力パッドに接続されている前記スイッチの数と、前記第２出力パッドに接続されている前記スイッチの数とは異なる、
   請求項６または７に記載のドライバＩＣ。
9. 前記第１出力パッドに接続されている前記スイッチの数は２個であり、前記第２出力パッドに接続されている前記スイッチの数は１個である、
   請求項８に記載のドライバＩＣ。
10. 前記第１出力パッドおよび前記第２出力パッドは、主走査方向に一列に並んで配置されている、
    請求項８または９に記載のドライバＩＣ。
11. 前記第１出力パッドは、主走査方向に一列に並んで配置されており、
    前記第２出力パッドは、前記第１出力パッドより副走査方向上流側で、主走査方向に一列に並んで配置されている、
    請求項８または９に記載のドライバＩＣ。
12. 前記各第１出力パッドは、前記第２出力パッドのいずれかと、外部の配線で接続されている、
    請求項８ないし１１のいずれかに記載のドライバＩＣ。
13. 前記各第２出力パッドは、前記第２出力パッドのいずれかと、外部の配線で接続されている、
    請求項８ないし１１のいずれかに記載のドライバＩＣ。
14. 互いに接続されている複数の共通パッドをさらに備え、
    前記各共通パッドは、主走査方向に並ぶ２個の前記出力パッドの間にそれぞれ配置されている、
    請求項６ないし１３のいずれかに記載のドライバＩＣ。
15. 前記切替手段は、さらに、前記シフトレジスタが、前記第１個数より少ない第３個数の印字データを格納する状態にも切り替える、
    請求項１ないし１４のいずれかに記載のドライバＩＣ。
16. 第１基板と、
    前記第１基板に支持された抵抗体層と、
    前記第１基板に支持され且つ前記抵抗体層に通電するための導電層と、
    請求項１ないし１５のいずれかに記載のドライバＩＣと、
    を備えるサーマルプリントヘッド。
17. 前記ドライバＩＣは、前記第１基板に搭載されている、
    請求項１６に記載のサーマルプリントヘッド。
18. 前記ドライバＩＣは、フリップチップ実装により搭載されている、
    請求項１７に記載のサーマルプリントヘッド。
19. 前記第１基板の副走査方向上流側に配置される第２基板をさらに備え、
    前記ドライバＩＣは、前記第２基板に搭載されている、
    請求項１６に記載のサーマルプリントヘッド。
20. 第１基板と、前記第１基板上に配置された複数の発熱部と、前記各発熱部を選択駆動するドライバＩＣと、を備えたサーマルプリントヘッドにおいて、前記各発熱部と前記ドライバＩＣの各出力パッドとを接続する配線パターンであって、
    複数の前記出力パッドに接続されている第１配線を複数備えている、
    サーマルプリントヘッドの配線パターン。
21. 前記第１配線は、前記出力パッドが接続される第１ボンディング部を備え、
    前記第１ボンディング部は略Ｌ字形状である、
    請求項２０に記載のサーマルプリントヘッドの配線パターン。
22. 前記第１配線は、前記発熱部のいずれかに接続し、かつ、副走査方向に延びる第１帯状部をさらに備え、
    前記第１ボンディング部は、
    前記第１帯状部に接続し、かつ、副走査方向に延びる第１部と、
    前記第１部に接続し、かつ、主走査方向に延びる第２部とを有し、
    １個の前記出力パッドが前記第１部に接続し、他の１個の前記出力パッドが前記第２部に接続している、
    請求項２１に記載のサーマルプリントヘッドの配線パターン。
23. 駆動電圧が印加され、かつ、主走査方向に延びる連結配線と、
    副走査方向に延びる複数の第２配線と、
    前記各第２配線と前記連結配線とをそれぞれ接続する複数の接続配線と、
    をさらに備える、
    請求項２１または２２に記載のサーマルプリントヘッドの配線パターン。
24. 前記第２配線は、２個の前記第１配線の間に配置され、
    前記接続配線は、当該２個の第１配線の各第１ボンディング部の間に配置されている、
    請求項２３に記載のサーマルプリントヘッドの配線パターン。
25. ２個の前記第１配線と、当該２個の第１配線の間に配置された１個の前記第２配線とからなる第１配線群が、主走査方向に並んでいる、
    請求項２４に記載のサーマルプリントヘッドの配線パターン。
26. 前記第１配線群を構成する２個の第１配線の各第２部は、それぞれ、当該第１配線群を構成する第２配線に接続する接続線に向かって延びている、
    請求項２５に記載のサーマルプリントヘッドの配線パターン。
27. １個の前記出力パッドが接続される第３ボンディング部を有し、かつ、副走査方向に延びる第３配線をさらに備え、
    前記第２配線は、１個の前記第１配線と１個の前記第３配線との間、または、２個の前記第３配線の間に配置されている、
    請求項２３に記載のサーマルプリントヘッドの配線パターン。
28. １個の前記第１配線、１個の前記第３配線、および当該第１配線と第３配線との間に配置された１個の前記第２配線からなる第２配線群と、２個の前記第３配線および当該２個の第３配線の間に配置された１個の前記第２配線からなる第３配線群とが、主走査方向に並んでいる、
    請求項２７に記載のサーマルプリントヘッドの配線パターン。
29. ２個の前記第２配線群と、当該２個の第２配線群の間に配置された１個の前記第３配線群とからなる第４配線群が、主走査方向に並んでいる、
    請求項２８に記載のサーマルプリントヘッドの配線パターン。
30. 前記第２配線群を構成する第１配線の第２部は、当該第２配線群を構成する第２配線に接続する接続線に向かって延びている、
    請求項２８または２９に記載のサーマルプリントヘッドの配線パターン。
31. 前記第２配線に接続する第２ボンディング部をさらに備え、
    ドライバＩＣの内部で互いに接されている各共通パッドが、それぞれ、前記第２ボンディング部に接続している、
    請求項２３ないし３０のいずれかに記載のサーマルプリントヘッドの配線パターン。

Images