以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
<第1実施形態>
図1~図8は、本開示の第1実施形態に係るドライバICが搭載されたサーマルプリントヘッドを示している。本実施形態に係るドライバICは、印字密度の異なる複数種類のサーマルプリントヘッドに搭載可能である。図1~図6は、当該ドライバICが搭載された、印字密度が200dpiであるサーマルプリントヘッドA1を示している。また、図7および図8は、当該ドライバICが搭載された、印字密度が300dpiであるサーマルプリントヘッドA1’を示している。なお、サーマルプリントヘッドA1、A1’の印字密度は限定されない。
本実施形態のサーマルプリントヘッドA1は、第1基板1、保護層2、導電層3、抵抗体層4、絶縁層18、ドライバIC6、第2基板5、コネクタ59、および放熱部材8を備えている。サーマルプリントヘッドA1は、プラテンローラ91との間に挟まれて搬送される印刷媒体(図示略)に印刷を施すプリンタに組み込まれるものである。このような印刷媒体としては、たとえばバーコードシートやデートコードシートを作成するための感熱紙が挙げられる。
図1は、サーマルプリントヘッドA1を示す平面図である。図2は、サーマルプリントヘッドA1を示す要部平面図である。図3は、サーマルプリントヘッドA1を示す要部拡大平面図である。図4は、図1のIV-IV線に沿う断面図である。図5は、サーマルプリントヘッドA1を示す要部断面図である。図6は、ドライバIC6の回路構成を示す回路図である。図1~図4においては、理解の便宜上、保護層2を省略している。図2および図3においては、理解の便宜上、後述の保護樹脂71を省略している。図2および図3においては、理解の便宜上、ドライバIC6を透過して、外形を二点鎖線で表している。また、これらの図において、第1基板1の長手方向(主走査方向)をx方向とし、短手方向(副走査方向)をy方向とし、厚さ方向をz方向として説明する。また、y方向については、図1~図3の下方(図4~図5の右方)を印刷媒体が送られてくる上流側とし、図1~図3の上方(図4~図5の左方)を印刷媒体が排出される下流側とする。以下の図においても同様である。
第1基板1は、導電層3および抵抗体層4を支持するものである。第1基板1は、x方向を長手方向とし、y方向を幅方向とする細長矩形状である。第1基板1の大きさは特に限定されないが、一例を挙げると、第1基板1の厚さは、たとえば0.5~1mm程度である。また、第1基板1のx方向寸法は、たとえば50~100mm程度であり、y方向寸法は、たとえば1~5mm程度である。
本実施形態においては、第1基板1は、単結晶半導体からなり、たとえばSiによって形成されている。図4および図5に示すように、第1基板1は、第1基板主面11および第1基板裏面12を有する。第1基板主面11および第1基板裏面12は、z方向において互いに反対側を向いており、互いに平行である。第1基板主面11は、図4および図5における上側を向く面である。第1基板裏面12は、図4および図5における下側を向く面である。
また、図5に示すように、第1基板1は、凸部13を有する。凸部13は、第1基板主面11からz方向に突出しており、x方向に延びている。また、凸部13は、y方向下流側寄りに形成されている。第1基板1は、たとえばSiウエハなどの単結晶半導体材料の(100)面にマスク層を形成し、異方性エッチングを行うことにより形成される。マスク層によって残った頂上部分とエッチングされた傾斜部分とが凸部13になる。本実施形態では、2回の異方性エッチングが行われることで、各傾斜部分が、異なる傾斜を有する2個の傾斜面を備えている。各傾斜面が頂上部分となす角度は、異方性エッチングに応じた所定の角度になっている。また、異方性エッチングにより表れた、第1基板裏面12に平行な部分が、第1基板主面11になる。したがって、凸部13の頂上部分および第1基板主面11は、(100)面である。
図5に示すように、絶縁層18は、第1基板主面11および凸部13を覆っており、第1基板1を、抵抗体層4および導電層3に対してより確実に絶縁するためのものである。絶縁層18は、第1基板1の、抵抗体層4または導電層3が形成される領域に形成されていればよい。絶縁層18は、絶縁性材料からなり、たとえばSiO2やSiNまたはTEOS(オルトケイ酸テトラエチル)からなる。本実施形態においては、絶縁層18は、TEOSである。なお、絶縁層18の材料は限定されない。絶縁層18の厚さは特に限定されず、その一例を挙げるとたとえば5μm~15μmであり、好ましくは5μm~10μmである。
抵抗体層4は、絶縁層18を介して第1基板1に支持されている。抵抗体層4は、第1基板主面11および凸部13の少なくとも一部を覆っている。抵抗体層4は、複数の発熱部41を有している。複数の発熱部41は、各々に選択的に通電されることにより、印刷媒体を局所的に加熱するものである。本実施形態においては、発熱部41は、抵抗体層4のうち導電層3から露出した領域であり、凸部13の傾斜部分(より詳しくは、頂上部分に繋がる、y方向下流側の傾斜面)に配置されている。なお、発熱部41は、凸部13の頂上部分や他の傾斜部分に配置されてもよく、第1基板1に凸部13を設けないで、第1基板主面11の所定の位置に配置されてもよい。複数の発熱部41は、x方向に沿って配置されており、x方向において互いに離間している。発熱部41の形状は特に限定されず、本実施形態においては、z方向視においてy方向を長手方向とする長矩形状である。抵抗体層4は、たとえばTaNからなる。抵抗体層4の厚さは特に限定されず、たとえば0.02μm~0.1μmであり、好ましくは0.08μm程度である。
導電層3は、複数の発熱部41に通電するための通電経路を構成するためのものである。導電層3は、第1基板1に支持されており、本実施形態においては、図5に示すように、抵抗体層4上に積層されている。導電層3は、抵抗体層4の発熱部41となるべき部分を露出させている。導電層3は、抵抗体層4よりも低抵抗な金属材料からなり、たとえばCuからなる。導電層3の厚さは特に限定されず、たとえば0.3μm~2.0μmである。
図2および図5に示すように、本実施形態においては、導電層3は、共通電極31、複数の個別電極35、複数の中継電極38、および複数の制御電極39を有する。導電層3は、本開示の「配線パターン」に相当する。
中継電極38は、2個の帯状部381および連結部382を備えている。2個の帯状部381は、y方向に延びる帯状であり、互いに離間して配置されている。各帯状部381は、隣接する発熱部41にそれぞれ接続している。連結部382は、2個の帯状部381の発熱部41とは反対側の端部にそれぞれ接続し、x方向に延びる帯状である。中継電極38は、開口をy方向上流側に向けたコの字形状をなし、x方向に等ピッチで、発熱部41のy方向下流側に複数配列されている。
共通電極31は、連結部33、および、それぞれ複数の帯状部32、分岐部311、直行部312、ボンディング部313、接続部314を備えている。連結部33は、ドライバIC6に覆われる位置に配置されており、x方向に延びる帯状である。連結部33は、第1基板1の配線および第2基板5の配線を介してコネクタ59に接続しており、駆動電圧を印加される。直行部312は、y方向に延びる帯状であり、x方向に等ピッチで複数配列されている。各直行部312の先端側(y方向下流側)に、分岐部311および2個の帯状部32が設けられている。2個の帯状部32は、y方向に延びる帯状であり、互いに離間して配置されている。各帯状部32は、隣接する発熱部41にそれぞれ接続している。分岐部311は、2個の帯状部32の発熱部41とは反対側の端部にそれぞれ接続し、直行部312の先端に接続している。ボンディング部313は、直行部312の基端側(y方向上流側)に設けられている。各ボンディング部313は、それぞれ接続部314を介して、連結部33に接続されている。各ボンディング部313は、ドライバIC6の共通パッド69(後述)のいずれかに接続している。本実施形態においては、共通電極31の直行部312が本開示の「第2配線」に相当し、連結部33が本開示の「連結配線」に相当し、ボンディング部313が「第2ボンディング部」に相当し、接続部314が本開示の「接続配線」に相当する。
個別電極35は、共通電極31に対して逆極性となる部位である。個別電極35は、x方向に離間して複数配列されており、各々が帯状部36およびボンディング部37を有している。帯状部36は、y方向に延びる帯状であり、発熱部41のy方向上流側に位置する。帯状部36は、先端側(y方向下流側)で発熱部41に接続している。ボンディング部37は、帯状部36のy方向上流側端部に設けられている。各ボンディング部37は、ドライバIC6の出力パッド68(後述)のいずれかに接続している。ボンディング部37は、略L字形状になっており、帯状部36に接続してy方向に延びる第1部371と、第1部371に接続してx方向に延びる第2部372とを備えている。サーマルプリントヘッドA1においては、個別電極35が本開示の「第1配線」に相当し、帯状部36が本開示の「第1帯状部」に相当し、ボンディング部37が本開示の「第1ボンディング部」に相当する。
本実施形態においては、共通電極31の直行部312が、2個の個別電極35の帯状部36に挟まれて配置されている。1個の中継電極38の一方の帯状部381が接続する発熱部41は共通電極31に接続しており、他方の帯状部381が接続する発熱部41はいずれかの個別電極35に接続している。したがって、個別電極35が通電することで、これに接続する発熱部41と、当該発熱部41に中継電極38を介して接続する発熱部41とに電流が流れて発熱する。つまり、2個の発熱部41が、同時に発熱する。また、サーマルプリントヘッドA1においては、2個の個別電極35と、当該2個の個別電極35の間に配置された直行部312とが第1配線群3aを構成し、第1配線群3aがx方向に並んでいる。各第1配線群3aにおいて、2個の個別電極35の各ボンディング部37の間に、接続部314が配置されており、各ボンディング部37の第2部372は、それぞれ、接続部314に向かって延びている。
制御電極39は、共通電極31、個別電極35および中継電極38と離間して形成され、ドライバIC6の下方からy方向上流側に延びている。各制御電極39は、ドライバIC6の各入力パッド(後述)のいずれかに接続し、第2基板5の配線を介してコネクタ59に接続している。なお、導電層3の形状および配置は限定されない。
保護層2は、第1基板1の第1基板主面11および凸部13と重なるように形成され、導電層3および抵抗体層4を覆っている。保護層2は、絶縁性の材料からなり、導電層3および抵抗体層4を保護している。保護層2の材料は、たとえばSiO2、SiN、SiC、AlN等であり、これらの単層もしくは複数層によって構成される。保護層2の厚さは特に限定されず、たとえば1.0μm~10μm程度である。
図5に示すように、本実施形態においては、保護層2は、開口21を有する。開口21は、保護層2をz方向に貫通している。開口21は、各個別電極35のボンディング部37、共通電極31の各ボンディング部313、および制御電極39を露出させている。
第2基板5は、図1および図4に示すように、第1基板1に対してy方向上流側に配置されている。第2基板5は、たとえばフレキシブルプリント基板であり、第2基板主面51および第2基板裏面52を有する。第2基板主面51は、第1基板1の第1基板主面11と同じ側を向く面であり、第2基板裏面52は、第1基板1の第1基板裏面12と同じ側を向く面である。第2基板裏面52のy方向上流側は、第1基板1の第1基板主面11のy方向下流側に接合されている。第2基板5には、第1基板1の制御電極39に接続する配線が形成されている。第2基板5の配線と制御電極39とは、たとえばはんだを介して接続されている。第2基板5の形状等は特に限定されず、本実施形態においては、x方向を長手方向とする長矩形状である。第2基板5には、図示しない各種回路素子が搭載されている。また、本実施形態では、第2基板裏面52に、コネクタ59が搭載されている。なお、第2基板5は、たとえばPCB基板などであってもよい。
コネクタ59は、サーマルプリントヘッドA1をプリンタ(図示略)に接続するために用いられる。コネクタ59は、第2基板裏面52に取付けられており、第2基板5の配線および制御電極39を介して、ドライバIC6の入力パッド67に接続している。
ドライバIC6は、複数の発熱部41を選択駆動するために、発熱させる発熱部41に個別に電流を流すためのものである。ドライバIC6は、発熱部41の個数に応じて、複数設けられている。ドライバIC6の通電制御は、コネクタ59、第2基板5の配線、および制御電極39を介してサーマルプリントヘッドA1外から入力される指令信号に従う。ドライバIC6は、第1基板1の第1基板主面11に、フリップチップ実装により搭載されている。図5に示すように、ドライバIC6は、ドライバ主面6aおよびドライバ裏面6bを有する。ドライバ主面6aおよびドライバ裏面6bは、z方向において互いに反対側を向いており、互いに平行である。ドライバ主面6aは、第1基板1の第1基板主面11と同じ側を向く面である。ドライバ裏面6bは、第1基板1の第1基板裏面12と同じ側を向く面であり、第1基板主面11に対向している。ドライバ裏面6bには、複数の入力パッド67、複数の出力パッド68、および複数の共通パッド69が配置されている。
出力パッド68は、発熱部41を駆動する電流を流す端子である。図2および図3に示すように、出力パッド68は、ドライバ裏面6bのy方向下流側の端部に配置されている。各出力パッド68は、接合部材75を介して、個別電極35のボンディング部37に接続している。出力パッド68は、第1出力パッド681および第2出力パッド682を含んでいる。本実施形態では、第1出力パッド681は、x方向に一列に並んで配置されている。また、第2出力パッド682は、第1出力パッド681よりy方向上流側で、x方向に一列に並んで配置されている。なお、第2出力パッド682は、第1出力パッド681よりy方向下流側に配置されてもよい。サーマルプリントヘッドA1においては、1個の第1出力パッド681と1個の第2出力パッド682とが、同じ個別電極35のボンディング部37に接続している。具体的には、1個の第1出力パッド681がボンディング部37の第1部371に接続し、1個の第2出力パッド682がボンディング部37の第2部372に接続している。つまり、各第1出力パッド681は、第2出力パッド682のいずれかと、ドライバIC6の外部の配線で接続されている。
図3に示すように、各第1出力パッド681および各第2出力パッド682は、他と識別するための名前が付されている。本実施形態では、ドライバIC6は96個の第1出力パッド681を備えており、図3の左から順に、DO1,DO3,DO4,DO6,…,DO142,DO144となっている。また、ドライバIC6は96個の第2出力パッド682を備えており、図3の左から順に、DO2L,DO2H,DO5L,DO5H,…,DO143L,DO143Hとなっている。DO1の第1出力パッド681(以下では、「出力パッドDO1」とし、他の第1出力パッド681も同様である)と、DO2Lの第2出力パッド682(以下では、「出力パッドDO2L」とし、他の第2出力パッド682も同様である)とが、同じ個別電極35のボンディング部37に接続している。また、出力パッドDO3と出力パッドDO2Hとが、同じ個別電極35のボンディング部37に接続している。以下、同様に、第1出力パッド681と第2出力パッド682とが、同じ個別電極35のボンディング部37に接続している。つまり、出力パッドDO(3n+1)と出力パッドDO(3n+2)Lとが同じ個別電極35に接続し、出力パッドDO(3n+3)と出力パッドDO(3n+2)Hとが同じ個別電極35に接続している。なお、n=0,1,2,…,47である。これにより、1個のドライバIC6は96個の個別電極35に繋がる発熱部41の駆動を制御する。
共通パッド69は、共通電極31のボンディング部313に接続される。全ての共通パッド69は、ドライバIC6の内部の配線層を介して互いに接続されており、後述するVHパッドに接続される。これにより、駆動電圧を供給する経路のインピーダンスが低下される。本実施形態では、共通パッド69は、x方向に並ぶ2個の第1出力パッド681の間、または、x方向に並ぶ2個の第2出力パッド682の間に、配置されている。より具体的には、共通パッド69は、出力パッドDO(3n+1)と出力パッドDO(3n+3)との間(n=0,1,2,…,47)、または、出力パッドDO(3n+2)Hと出力パッドDO(3n+5)Lとの間(n=0,2,4,…,46)に配置されている。つまり、本実施形態では、ドライバIC6は、72個の共通パッド69を備えている。各共通パッド69は、接合部材75を介して、共通電極31のボンディング部313に接続している。なお、第1出力パッド681、第2出力パッド682、および共通パッド69の個数は限定されない。
入力パッド67は、ドライバIC6を制御するための各種信号などが入力される端子である。図2および図3においては図示されていないが、入力パッド67は、ドライバ裏面6bのy方向上流側の端部、または、x方向の両端部に配置されている。各入力パッド67は、接合部材75を介して、制御電極39に接続している。図6に示すように、入力パッド67は、VDDパッド、GNDパッド、ENLパッド、ENHパッド、DPIパッド、LATパッド、SIパッド、SOパッド、CLKパッド、VHパッドなどを含んでいる。
VDDパッドには、ドライバIC6を駆動するための電圧VDDが供給される。GNDパッドには、グラウンド電圧が供給される。ENLパッドおよびENHパッドには、発熱部41に電流を通電する時間を制御するストローブ信号を生成するためのイネーブル信号が入力される。LATパッドには、ラッチ信号が入力される。SIパッドには、印字データがシリアルに入力される。印字データは各印刷画素に対応するデータであり、印刷することを示す「1」および印刷しないことを示す「0」のビット列で構成される。印字データは、印刷することを示す「1」をハイレベル信号とし、印刷しないことを示す「0」をローレベル信号として入力される。SOパッドは、別のドライバIC6のSIパッドに接続されて、印字データを出力する。CLKパッドは、所定の周波数のクロック信号が入力される。VHパッドは、共通電極31の連結部33に接続され、駆動電圧を供給する経路のインピーダンスの低下に寄与する。なお、VHパッドは設けられていなくてもよい。
DPIパッドには、ドライバIC6を200dpi用として用いるか、300dpi用として用いるかを切り替えるためのDPI信号が入力される。サーマルプリントヘッドA1では、ドライバIC6を200dpi用として用いるためのローレベル信号がDPI信号として入力されている。なお、ドライバIC6を300dpi用として用いる場合は、ハイレベル信号がDPI信号として入力される。ドライバIC6を300dpi用として用いる場合についての詳細は後述する。
また、図6に示すように、ドライバIC6は、複数のフリップフロップ61、複数のラッチ回路62、複数のアンド回路63、複数のスイッチ64、および複数のマルチプレクサ65を備えている。
フリップフロップ61は、印字データを記憶するための論理回路であり、本実施形態では、D型フリップフロップである。なお、フリップフロップ61は限定されない。複数のフリップフロップ61は、直列接続されて、シフトレジスタ610を構成している。本実施形態では、144個のフリップフロップ61が直列接続されている。各フリップフロップ61は同じものであるが、説明の便宜上、他と識別するために、上流側(図6においては左側)から3個のフリップフロップ61を順に、フリップフロップ611、フリップフロップ612、フリップフロップ613としている。
フリップフロップ611は、最も上流側のフリップフロップ61であり、D入力がSIパッド(入力パッド67)に接続されている。フリップフロップ611のQ出力は、フリップフロップ612のD入力に接続されている。フリップフロップ611のQ出力およびフリップフロップ612のQ出力は、マルチプレクサ65(説明の便宜上、他と識別するために、「マルチプレクサ651」とする)によって選択されて、フリップフロップ613のD入力に入力される。フリップフロップ613のQ出力は、下流側のフリップフロップ61のD入力に接続されている。同様に、上流側から(3n+1)番目のフリップフロップ61のD入力は上流側のフリップフロップ61のQ出力に接続され、Q出力は(3n+2)番目のフリップフロップ61のD入力に接続されている(n=1,2,…,47)。また、(3n+1)番目のフリップフロップ61のQ出力および(3n+2)番目のフリップフロップ61のQ出力は、マルチプレクサ65によって選択されて、(3n+3)番目のフリップフロップ61のD入力に入力される。(3n+3)番目のフリップフロップ61のQ出力は、下流側のフリップフロップ61のD入力に接続されている。最も下流側のフリップフロップ61のQ出力は、SOパッド(入力パッド67)に接続されている。各フリップフロップ61のC入力は、2個のインバータを介して、CLKパッド(入力パッド67)に接続されており、クロック信号を入力される。
マルチプレクサ65は、制御入力に応じて2個の入力のうちの一方を出力する論理回路である。各マルチプレクサ65の制御入力は、DPIパッド(入力パッド67)に接続されており、DPI信号を入力される。
マルチプレクサ651の一方の入力はフリップフロップ611のQ出力に接続されており、他方の入力はフリップフロップ612のQ出力に接続されている。また、マルチプレクサ651の出力はフリップフロップ613のD入力に接続されている。これにより、マルチプレクサ651は、DPI信号に応じて、フリップフロップ611のQ出力またはフリップフロップ612のQ出力を、フリップフロップ613のD入力に出力する。サーマルプリントヘッドA1では、ドライバIC6を200dpi用として用いるために、ローレベル信号がDPI信号として入力されている。したがって、マルチプレクサ651は、フリップフロップ611のQ出力をフリップフロップ613のD入力に出力する(図6における破線で示す経路参照)。これにより、フリップフロップ612は、マルチプレクサ651によってスルーされて、使用されない。
同様に、(3n+1)番目のフリップフロップ61のQ出力および(3n+2)番目のフリップフロップ61のQ出力が入力されるマルチプレクサ65は、DPI信号に応じていずれかの入力を、(3n+3)番目のフリップフロップ61のD入力に入力する(n=1,2,…,47)。サーマルプリントヘッドA1ではローレベル信号がDPI信号として入力されるので、当該マルチプレクサ65は、(3n+1)番目のフリップフロップ61のQ出力を、(3n+3)番目のフリップフロップ61のD入力に出力する。これにより、(3n+2)番目のフリップフロップ61は、マルチプレクサ65によってスルーされて、使用されない。
つまり、サーマルプリントヘッドA1では、フリップフロップ612および(3n+2)番目のフリップフロップ61(n=1,2,…,47)は、使用されない。サーマルプリントヘッドA1では、144個のフリップフロップ61のうちの96(=144-48)個のフリップフロップ61が、SIパッドとSOパッドとの間で直列接続された状態となる。シフトレジスタ610のうち使用される各フリップフロップ61は、クロック信号のタイミングに同期して、SIパッドからシリアルに入力される印字データを、下流側のフリップフロップ61に順次転送していく。シフトレジスタ610は、シリアルに入力される印字データを96ビット分格納するシフトレジスタとして機能する。
各フリップフロップ61が、本開示の「順次転送手段」に相当する。本実施形態では、ドライバIC6を200dpi用として用いる状態が本開示の「第1状態」に相当し、本開示の「第1個数」が96個である。また、マルチプレクサ65が、本開示の「切替手段」に相当する。また、ドライバIC6を200dpi用として用いる場合に、用いられる(3n+1)番目のフリップフロップ61および(3n+3)番目のフリップフロップ61と、用いられない(3n+2)番目のフリップフロップ61とからなるフリップフロップ群(n=0,1,2,…,47)が、本開示の「順次転送手段群」に相当する。
ラッチ回路62は、シリアルに入力される印字データをパラレルなデータとして使用するために用いられる論理回路である。本実施形態では、フリップフロップ61の数に合わせて、144個のラッチ回路62が備えられている。各ラッチ回路62は、シフトレジスタ610に96ビットの印字データが格納されたときに、対応するフリップフロップ61に記憶されているデータを入力されて保持する。各ラッチ回路62は、シフトレジスタ610に96ビットの印字データが格納されたときに変化するラッチ信号に応じて、対応するフリップフロップ61のQ出力を入力される。各ラッチ回路62は同じものであるが、説明の便宜上、他と識別するために、フリップフロップ611、フリップフロップ612およびフリップフロップ613に対応するラッチ回路62を、それぞれ、ラッチ回路621、ラッチ回路622およびラッチ回路623としている。
アンド回路63は、ラッチ回路62から入力されるデータと、ストローブ信号との論理積を演算して出力する論理回路である。ストローブ信号は、電流を通電する時間を制御するための信号であり、たとえば、通電する期間をハイレベルとし通電しない期間をローレベルとする信号である。ストローブ信号は、ENLパッドおよびENHパッドから入力されるイネーブル信号などに基づいて、図示しない所定の論理回路により生成される。アンド回路63は、ラッチ回路62から入力されるデータがハイレベル「1」であり、かつ、ストローブ信号がハイレベル「1」の間だけ、出力がハイレベル「1」になる。なお、アンド回路63に代えて、NOR回路を用い、2つの入力をインバータを介して入力してもよい。この場合でも、アンド回路63と同じ論理での出力が可能である。アンド回路63は、288個備えられている。各アンド回路63は同じものであるが、説明の便宜上、他と識別するために、上流側(図6においては左側)から6個のアンド回路63を順に、アンド回路631、アンド回路632、アンド回路633、アンド回路634、アンド回路635、アンド回路636としている。
アンド回路631およびアンド回路632は、それぞれラッチ回路621からデータを入力される。アンド回路633は、マルチプレクサ65(説明の便宜上、他と識別するために、「マルチプレクサ652」とする)からデータを入力される。マルチプレクサ652の一方の入力はラッチ回路621の出力に接続されており、他方の入力はラッチ回路622の出力に接続されている。これにより、マルチプレクサ652は、DPI信号に応じて、ラッチ回路621の出力またはラッチ回路622の出力を、アンド回路633に入力する。サーマルプリントヘッドA1では、ローレベル信号がDPI信号として入力されているので、マルチプレクサ652は、ラッチ回路621の出力をアンド回路633に出力する(図6における破線で示す経路参照)。これにより、ラッチ回路621の出力が、3個のアンド回路631~633にそれぞれ入力される。
アンド回路635およびアンド回路636は、それぞれラッチ回路623からデータを入力される。アンド回路634は、マルチプレクサ65(説明の便宜上、他と識別するために、「マルチプレクサ653」とする)からデータを入力される。マルチプレクサ653の一方の入力はラッチ回路623の出力に接続されており、他方の入力はラッチ回路622の出力に接続されている。これにより、マルチプレクサ653は、DPI信号に応じて、ラッチ回路623の出力またはラッチ回路622の出力を、アンド回路634に入力する。サーマルプリントヘッドA1では、ローレベル信号がDPI信号として入力されているので、マルチプレクサ653は、ラッチ回路623の出力をアンド回路634に出力する(図6における破線で示す経路参照)。これにより、ラッチ回路623の出力が、3個のアンド回路634~636にそれぞれ入力される。サーマルプリントヘッドA1では、ラッチ回路622の出力は使用されない。
各アンド回路63は、同様に接続されている。したがって、上流側から(3n+1)番目のフリップフロップ61に対応するラッチ回路62の出力、および、上流側から(3n+3)番目のフリップフロップ61に対応するラッチ回路62の出力が、それぞれ、3個のアンド回路63に入力される(n=0,1,2,…,47)。
スイッチ64は、対応するアンド回路63の出力に応じて、通電されるスイッチである。スイッチ64は、アンド回路63の数に合わせて、288個備えられている。本実施形態では、スイッチ64は、N型のMOSFET(metal-oxide-semiconductor field-effect transistor)である。なお、スイッチ64は、限定されない。各スイッチ64のゲート端子は、対応するアンド回路63の出力に接続されている。各スイッチ64のソース端子は、GNDパッドに接続されている。各スイッチ64のドレイン端子は、出力パッド68に接続されている。各スイッチ64は、ゲート端子に接続されているアンド回路63の出力がハイレベル「1」の間、ドレイン端子が接続されている出力パッド68に電流を流す。各スイッチ64は同じものであるが、説明の便宜上、他と識別するために、アンド回路631~636に対応するスイッチ64を、それぞれ、スイッチ641~646としている。
スイッチ641~646は、それぞれアンド回路631~636の出力に応じて作動する。サーマルプリントヘッドA1においては、3個のアンド回路631~633がフリップフロップ611に格納されていた印字データに基づいた出力を行うので、3個のスイッチ641~643は、当該印字データに応じて作動する。同様に、3個のアンド回路634~636がフリップフロップ613に格納されていた印字データに基づいた出力を行うので、3個のスイッチ644~646は、当該印字データに応じて作動する。
スイッチ641およびスイッチ642のドレイン端子は、出力パッドDO1(第1出力パッド681)に接続されている。スイッチ643のドレイン端子は、出力パッドDO2L(第2出力パッド682)に接続されている。図3および図6に示すように、出力パッドDO1(第1出力パッド681)と出力パッドDO2L(第2出力パッド682)とは、同じ個別電極35のボンディング部37に接続されて、発熱部41に接続されている。スイッチ644のドレイン端子は、出力パッドDO2H(第2出力パッド682)に接続されている。スイッチ645およびスイッチ646のドレイン端子は、出力パッドDO3(第1出力パッド681)に接続されている。出力パッドDO3(第1出力パッド681)と出力パッドDO2H(第2出力パッド682)とは、同じ個別電極35のボンディング部37に接続されて、発熱部41に接続されている。スイッチ641~646は、いずれも、通電時に所定の電流I0(たとえば25mA)を流すことができる。したがって、出力パッドDO1と出力パッドDO2Lとに接続された発熱部41、および、出力パッドDO3と出力パッドDO2Hとに接続された発熱部41には、通電時にI0の3倍の電流(たとえば75mA)が流れる。
各スイッチ64は、同様に接続されている。すなわち、各第1出力パッド681は、2個のスイッチ64を接続され、通電時にI0の2倍の電流(たとえば50mA)を流す。各第2出力パッド682は、1個のスイッチ64を接続され、通電時にI0の電流(たとえば25mA)を流す。そして、1個の第1出力パッド681と1個の第2出力パッド682とが同じ個別電極35のボンディング部37に接続されて、発熱部41に接続されている。したがって、いずれの発熱部41にも、通電時にI0の3倍の電流(たとえば75mA)が流れる。
図1、図4、および図5に示すように、ドライバIC6は、保護樹脂71によって覆われている。保護樹脂71は、たとえば絶縁性樹脂からなりたとえば黒色である。保護樹脂71は、第1基板1と第2基板5とに跨るように形成されている。
図4に示すように、放熱部材8は、第1基板1および第2基板5を支持しており、複数の発熱部41によって生じた熱の一部を、第1基板1を介して外部へ放熱するためのものである。放熱部材8は、たとえばアルミニウム等の金属からなるブロック状の部材であり、たとえば押し出し成型によって形成される。なお、放熱部材8の材料および形成方法は限定されない。図4に示すように、放熱部材8は、第1支持面81および第2支持面82を有する。第1支持面81および第2支持面82は、図4における上側を向いて、y方向に並んで配置されている。第1支持面81には、第1基板1の第1基板裏面12が接合されている。第2支持面82には、第2基板5の第2基板裏面52が接合されている。
次に、ドライバIC6が搭載された、印字密度が300dpiであるサーマルプリントヘッドA1’について説明する。図7は、サーマルプリントヘッドA1’を示す要部拡大平面図である。図8は、ドライバIC6の回路構成を示す回路図であり、選択された経路を破線で示している。図8の回路図自体は、図6の回路図と同じである。
図7および図8に示すように、ドライバIC6の回路構成および各パッドの配置は、サーマルプリントヘッドA1に搭載された場合と同じである。しかし、図8に示すように、ハイレベル信号がDPI信号として入力されることで、マルチプレクサ65による出力が、サーマルプリントヘッドA1に搭載された場合と異なり、信号の経路が異なっている。また、図7に示すように、導電層3(共通電極31および複数の個別電極35)の形状が異なっており、各個別電極35のボンディング部37に接続される出力パッド68が異なっている。
図7に示すように、サーマルプリントヘッドA1’においては、個別電極35は、個別電極351および個別電極352を含んでいる。個別電極351は、サーマルプリントヘッドA1における個別電極35と同様であって、ボンディング部37が略L字形状になっており、第1部371と第2部372とを備えている。1個の第2出力パッド682がボンディング部37の第1部371に接続し、1個の第2出力パッド682がボンディング部37の第2部372に接続している。このように、2個の第2出力パッド682が、同じ個別電極35(351)のボンディング部37に接続している。つまり、各第2出力パッド682は、他の第2出力パッド682のいずれかと、ドライバIC6の外部の配線で接続されている。一方、個別電極352のボンディング部37には、1個の第1出力パッド681のみが接続している。つまり、各第1出力パッド681は、それぞれ異なる個別電極35(352)のボンディング部37に接続している。サーマルプリントヘッドA1’においては、個別電極351が本開示の「第1配線」に相当し、個別電極351のボンディング部37が本開示の「第1ボンディング部」に相当する。また、個別電極352が本開示の「第3配線」に相当し、個別電極352のボンディング部37が本開示の「第3ボンディング部」に相当する。
また、サーマルプリントヘッドA1’においては、1個の個別電極351、1個の個別電極352、および当該個別電極351と個別電極352との間に配置された1個の直行部312が、第2配線群3bを構成する。また、2個の個別電極352および当該2個の個別電極352の間に配置された1個の直行部312が、第3配線群3cを構成する。そして、2個の第2配線群3bおよび当該2個の第2配線群3bの間に配置された1個の第3配線群3cが第4配線群3dを構成し、第4配線群3dがx方向に並んでいる。各第2配線群3bにおいて、個別電極351のボンディング部37の第2部372は、接続部314に向かって延びている。
各出力パッドの接続をより具体的に説明すると、出力パッドDO2Lと出力パッドDO2Hとが、同じ個別電極35(351)のボンディング部37に接続している。また、出力パッドDO1および出力パッドDO3は、それぞれ単独で個別電極35(352)のボンディング部37に接続している。以下、同様に、隣り合う第2出力パッド682は、同じ個別電極35(351)のボンディング部37に接続している。また、第1出力パッド681は、それぞれ単独で、個別電極35(352)のボンディング部37に接続している。つまり、出力パッドDO(3n+2)Lと出力パッドDO(3n+2)Hとが同じ個別電極35(351)に接続し、出力パッドDO(3n+1)および出力パッドDO(3n+3)は、それぞれ単独で、個別電極35(352)に接続している。なお、n=0,1,2,…,47である。これにより、1個のドライバIC6は144個の個別電極35に繋がる発熱部41の駆動を制御する。
また、各共通パッド69は、それぞれ異なるボンディング部313に接続している。共通電極31の各ボンディング部313、および、各個別電極35のボンディング部37は、それぞれ離間しつつ、所定の共通パッド69または出力パッド68に接続できるように、配置されている。なお、導電層3の形状および配置は限定されない。
また、サーマルプリントヘッドA1’では、ドライバIC6を300dpi用として用いるために、ハイレベル信号がDPI信号として入力されている。したがって、図8に示すように、マルチプレクサ651は、フリップフロップ612のQ出力をフリップフロップ613のD入力に出力する(図8における破線で示す経路参照)。同様に、(3n+1)番目のフリップフロップ61のQ出力および(3n+2)番目のフリップフロップ61のQ出力が入力されるマルチプレクサ65は、DPI信号に応じて、(3n+2)番目のフリップフロップ61のQ出力を、(3n+3)番目のフリップフロップ61のD入力に出力する(n=1,2,…,47)。つまり、サーマルプリントヘッドA1’では、全てのフリップフロップ61が使用され、144個のフリップフロップ61が、SIパッドとSOパッドとの間で直列接続された状態となる。シフトレジスタ610は、シリアルに入力される印字データを144ビット分格納するシフトレジスタとして機能する。
本実施形態では、ドライバIC6を300dpi用として用いる状態が本開示の「第2状態」に相当し、本開示の「第2個数」が144個である。
サーマルプリントヘッドA1’では、ラッチ信号は、シフトレジスタ610に144ビットの印字データが格納されたときに変化する。また、サーマルプリントヘッドA1’では、ハイレベル信号がDPI信号として入力されているので、マルチプレクサ652は、ラッチ回路622の出力をアンド回路633に出力する(図8における破線で示す経路参照)。これにより、ラッチ回路621の出力が、2個のアンド回路631,632にのみ入力される。また、ラッチ回路622の出力が、アンド回路633に入力される。また、マルチプレクサ653は、ラッチ回路622の出力をアンド回路634に出力する(図8における破線で示す経路参照)。これにより、ラッチ回路623の出力が、2個のアンド回路635,636にのみ入力される。また、ラッチ回路622の出力が、アンド回路634に入力される。つまり、ラッチ回路622の出力が、2個のアンド回路633,634にのみ入力される。同様に、各フリップフロップ61に対応するラッチ回路62の出力が、それぞれ、2個のアンド回路63に入力される。
サーマルプリントヘッドA1’では、2個のアンド回路631,632がフリップフロップ611に格納されていた印字データに基づいた出力を行うので、2個のスイッチ641,642は、当該印字データに応じて作動する。同様に、2個のアンド回路633,634がフリップフロップ612に格納されていた印字データに基づいた出力を行うので、2個のスイッチ643,644は、当該印字データに応じて作動する。また、2個のアンド回路635,636がフリップフロップ613に格納されていた印字データに基づいた出力を行うので、2個のスイッチ645,646は、当該印字データに応じて作動する。
スイッチ641およびスイッチ642のドレイン端子は、出力パッドDO1(第1出力パッド681)に接続されている。スイッチ645およびスイッチ646のドレイン端子は、出力パッドDO3(第1出力パッド681)に接続されている。出力パッドDO1(第1出力パッド681)、および、出力パッドDO3(第1出力パッド681)は、それぞれ異なる個別電極35のボンディング部37に接続されて、発熱部41に接続されている。スイッチ643のドレイン端子は、出力パッドDO2L(第2出力パッド682)に接続されている。スイッチ644のドレイン端子は、出力パッドDO2H(第2出力パッド682)に接続されている。図7および図8に示すように、出力パッドDO2L(第2出力パッド682)と出力パッドDO2H(第2出力パッド682)とは、同じ個別電極35のボンディング部37に接続されて、発熱部41に接続されている。スイッチ641~646は、いずれも、通電時に所定の電流I0(たとえば25mA)を流すことができる。したがって、出力パッドDO1に接続された発熱部41、出力パッドDO3に接続された発熱部41、および、出力パッドDO2Lと出力パッドDO2Hとに接続された発熱部41には、通電時にI0の2倍の電流(たとえば50mA)が流れる。
各スイッチ64は、同様に接続されている。すなわち、各第1出力パッド681は、2個のスイッチ64を接続され、通電時にI0の2倍の電流(たとえば50mA)を流す。各第2出力パッド682は、1個のスイッチ64を接続され、通電時にI0の電流(たとえば25mA)を流す。そして、2個の第2出力パッド682が同じ個別電極35のボンディング部37に接続されて、発熱部41に接続されている。したがって、いずれの発熱部41にも、通電時にI0の2倍の電流(たとえば50mA)が流れる。
次に、ドライバIC6の作用について説明する。
本実施形態によると、シフトレジスタ610は、DPI信号がローレベル信号の場合、印字データを96ビット分格納するシフトレジスタとして機能し、DPI信号がハイレベル信号の場合、印字データを144ビット分格納するシフトレジスタとして機能する。したがって、ドライバIC6は、印字密度の小さいサーマルプリントヘッドA1に用いられる場合、96ビット分の印字データに応じて発熱部41を選択駆動することができる。また、印字密度の大きいサーマルプリントヘッドA1’に用いられる場合、144ビット分の印字データに応じて発熱部41を選択駆動することができる。つまり、ドライバIC6は、印字密度の異なるサーマルプリントヘッドA1およびサーマルプリントヘッドA1’のどちらにも用いることができる。
また、本実施形態によると、ドライバIC6は、サーマルプリントヘッドA1に搭載される場合、1個の第1出力パッド681と1個の第2出力パッド682とが1個の発熱部41に接続されるように配線され、DPI信号としてローレベル信号が入力される。これにより、各発熱部41に対してそれぞれ3個のスイッチ64が接続された状態になる。したがって、各発熱部41に流れる電流を同程度にすることができる。また、ドライバIC6は、サーマルプリントヘッドA1’に搭載される場合、1個の第1出力パッド681が1個の発熱部41に接続され、2個の第2出力パッド682が1個の発熱部41に接続されるように配線され、DPI信号としてハイレベル信号が入力される。これにより、各発熱部41に対してそれぞれ2個のスイッチ64が接続された状態になる。したがって、各発熱部41に流れる電流を同程度にすることができる。
また、ドライバIC6は、サーマルプリントヘッドA1に搭載される場合、96ビットの各印字データに基づいてそれぞれ3個ずつスイッチ64を作動させ、サーマルプリントヘッドA1’に搭載される場合、144ビットの各印字データに基づいてそれぞれ2個ずつスイッチ64を作動させる。これにより、288個のスイッチ64を偏りなく均等に作動させることができ、一部のスイッチ64の作動が集中することによる当該スイッチ64の劣化を抑制できる。
また、本実施形態によると、ドライバIC6は、第1基板1の第1基板主面11に、フリップチップ実装により搭載されている。このことは、サーマルプリントヘッドA1(A1’)の小型化に寄与する。
また、本実施形態によると、共通電極31の直行部312が2個の個別電極35の帯状部36に挟まれて配置され、1個の中継電極38の一方の帯状部381が接続する発熱部41は共通電極31に接続しており、他方の帯状部381が接続する発熱部41はいずれかの個別電極35に接続している。したがって、電流が経路の一部に集中することを抑制できるので、同時印加ドット数の違いによる濃度ムラを抑制できる。
なお、本実施形態においては、マルチプレクサ65によって経路を変更することで、ドライバIC6を200dpi用と300dpi用とで切り替える場合について説明したが、これに限られない。ドライバIC6の回路構成は限定されず、フリップフロップ61の使用数を変更でき、使用されるフリップフロップ61に格納されていた印字データに応じて、いずれかの出力パッド68に接続されたスイッチ64を作動できればよい。例えば、ドライバIC6は、300dpi用と600dpi用とで切り替えられてもよい。
また、本実施形態においては、DPIパッドから入力されるDPI信号により、ドライバIC6を200dpi用と300dpi用とで切り替える場合について説明したが、これに限られない。たとえば、ドライバIC6は、外面にスイッチを備えて、当該スイッチにより200dpi用と300dpi用とが切り替えられてもよい。
また、本実施形態においては、第1基板1が単結晶半導体からなる場合について説明したが、これに限られない。第1基板1の材料は限定されず、たとえばセラミックスなどであってもよい。この場合、第1基板1は、絶縁層18を形成されず、代わりに、導電層3の密着性を向上させるために、ガラスペーストを厚膜印刷して焼成したグレーズ層が形成される。また、グレーズ層は、発熱部41に重なる位置に、凸部が形成されてもよい。
また、本実施形態においては、サーマルプリントヘッドA1(A1’)が、いわゆる薄膜タイプである場合について説明したが、これに限られない。サーマルプリントヘッドA1(A1’)は、いわゆる厚膜タイプであってもよい。
図9~図14は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
<第2実施形態>
図9は、本開示の第2実施形態に係るドライバIC602を説明するための図であり、ドライバIC602の回路構成を示す回路図である。図9においては、ドライバIC602が、印字密度200dpiのサーマルプリントヘッドA2に搭載された状態を示している。本実施形態のドライバIC602は、回路構成が、上記第1実施形態と異なっている。
図9に示すように、ドライバIC602は、それぞれが144個のフリップフロップ61、ラッチ回路62、アンド回路63、およびスイッチ64と、1個のマルチプレクサ65とを備えている。
144個のフリップフロップ61は、直列接続されて、シフトレジスタ610を構成している。最も上流側のフリップフロップ611は、D入力がSIパッド(入力パッド67)に接続されている。フリップフロップ611のQ出力は、フリップフロップ612のD入力に接続されている。以下、各フリップフロップ61のQ出力は、下流側のフリップフロップ61のD入力に接続されている。最も下流側のフリップフロップ61のQ出力は、マルチプレクサ65の一方の入力に接続されている。当該マルチプレクサ65は、他方の入力が上流側から96番目のフリップフロップ61のQ出力に接続され、出力がSOパッド(入力パッド67)に接続されている。これにより、マルチプレクサ65は、DPI信号に応じて、96番目のフリップフロップ611のQ出力または最も下流側(上流側から144番目)のフリップフロップ612のQ出力を、SOパッド(入力パッド67)に出力する。
サーマルプリントヘッドA2では、ドライバIC602を200dpi用として用いるために、ローレベル信号がDPI信号として入力されている。したがって、マルチプレクサ65は、96番目のフリップフロップ611のQ出力を、SOパッド(入力パッド67)に出力する(図9における破線で示す経路参照)。これにより、97番目から144番目までのフリップフロップ61は、マルチプレクサ65によってスルーされて、使用されない。つまり、サーマルプリントヘッドA2では、144個のフリップフロップ61のうちの上流側の96個のフリップフロップ61が、SIパッドとSOパッドとの間で直列接続された状態となり、シフトレジスタ610は、シリアルに入力される印字データを96ビット分格納するシフトレジスタとして機能する。
各ラッチ回路62には、それぞれ対応するフリップフロップ61に記憶されているデータが入力される。各アンド回路63には、それぞれ対応するラッチ回路62からデータを入力される。各スイッチ64は、それぞれ対応するアンド回路63の出力に応じて作動する。各スイッチ64のドレイン端子は、それぞれ対応する出力パッド68に接続されている。つまり、各出力パッド68は、対応するフリップフロップ61に記憶されているデータに応じて通電される。サーマルプリントヘッドA2においては、上流側から96番目までのフリップフロップ61にそれぞれ対応する出力パッド68(DO1~DO96)は、それぞれ異なる個別電極35のボンディング部37に接続されて、発熱部41に接続されている。上流側から97番目以降のフリップフロップ61にそれぞれ対応する出力パッド68(DO97~DO144)は使用されない。各スイッチ64は、いずれも、通電時に所定の電流I1(たとえば50mA)を流すことができる。したがって、各発熱部41には、通電時に電流I1(たとえば50mA)が流れる。
ドライバIC602は、印字密度300dpiのサーマルプリントヘッドA2’(図示なし)に搭載される場合、ハイレベル信号がDPI信号として入力される。したがって、マルチプレクサ65は、上流側から144番目のフリップフロップ611のQ出力を、SOパッド(入力パッド67)に出力する。つまり、サーマルプリントヘッドA2’では、全てのフリップフロップ61が使用され、144個のフリップフロップ61が、SIパッドとSOパッドとの間で直列接続された状態となり、シフトレジスタ610は、シリアルに入力される印字データを144ビット分格納するシフトレジスタとして機能する。また、サーマルプリントヘッドA2’においては、上流側から97番目から144番目までのフリップフロップ61にそれぞれ対応する出力パッド68(DO97~DO144)も、それぞれ異なる個別電極35のボンディング部37に接続されて、発熱部41(図9において破線で示す)に接続されている。
本実施形態においても、シフトレジスタ610は、DPI信号がローレベル信号の場合、印字データを96ビット分格納するシフトレジスタとして機能し、DPI信号がハイレベル信号の場合、印字データを144ビット分格納するシフトレジスタとして機能する。したがって、ドライバIC602は、印字密度の小さいサーマルプリントヘッドA2に用いられる場合、96ビット分の印字データに応じて発熱部41を選択駆動することができる。また、印字密度の大きいサーマルプリントヘッドA2’に用いられる場合、144ビット分の印字データに応じて発熱部41を選択駆動することができる。つまり、ドライバIC602は、印字密度の異なるサーマルプリントヘッドA2およびサーマルプリントヘッドA2’のどちらにも用いることができる。
また、本実施形態によると、ドライバIC602は、1個の出力パッド68が1個の発熱部41に接続されるように配線され、各発熱部41に対してそれぞれ1個のスイッチ64が接続された状態になる。したがって、ドライバIC602は、サーマルプリントヘッドA2に搭載される場合も、サーマルプリントヘッドA2’に搭載される場合も、各発熱部41に流れる電流を同程度にすることができる。
<第3実施形態>
図10は、本開示の第3実施形態に係るドライバIC603を説明するための図であり、ドライバIC603の回路構成を示す回路図である。図10においては、ドライバIC603が、印字密度200dpiのサーマルプリントヘッドA3に搭載された状態を示している。なお、図10においては、ドライバIC603の一部のみを示している。本実施形態のドライバIC603は、回路構成が、上記第1実施形態と異なっている。
図10に示すように、ドライバIC603は、複数の切替スイッチ66をさらに備えている。切替スイッチ66は、一部のスイッチ64のドレイン端子が接続する出力パッド68を、DPI信号に応じて切り替えるスイッチである。図10に示す切替スイッチ66は、スイッチ643のドレイン端子を、DPI信号がローレベル信号の場合には出力パッドDO1に接続し、DPI信号がハイレベル信号の場合には出力パッドDO2に接続する。また、スイッチ644のドレイン端子を、DPI信号がローレベル信号の場合には出力パッドDO3に接続し、DPI信号がハイレベル信号の場合には出力パッドDO2に接続する。切替スイッチ66は、6個のスイッチ64に対して1個備えられており、それぞれ同様に接続されている。なお、切替スイッチ66の具体的な回路構成は限定されない。
サーマルプリントヘッドA3では、ドライバIC602を200dpi用として用いるために、ローレベル信号がDPI信号として入力されている。したがって、切替スイッチ66は、スイッチ643のドレイン端子を出力パッドDO1に接続し、スイッチ644のドレイン端子を出力パッドDO2に接続している(図10の切替スイッチ66参照)。スイッチ641~643のドレイン端子は、出力パッドDO1に接続されている。出力パッドDO1は、発熱部41に接続されている。また、スイッチ644~646のドレイン端子は、出力パッドDO3に接続されている。出力パッドDO3は、発熱部41に接続されている。出力パッドDO2は、使用されない。
ドライバIC603は、印字密度300dpiのサーマルプリントヘッドA3’(図示なし)に搭載される場合、ハイレベル信号がDPI信号として入力される。したがって、切替スイッチ66は、スイッチ643およびスイッチ644のドレイン端子を出力パッドDO2に接続する(図10の切替スイッチ66において破線で示す)。スイッチ641,642のドレイン端子は、出力パッドDO1に接続されて、発熱部41に接続されている。スイッチ643,644のドレイン端子は、出力パッドDO2に接続されて、発熱部41に接続されている。スイッチ645,646のドレイン端子は、出力パッドDO3に接続されて、発熱部41に接続されている。
つまり、ドライバIC603は、各発熱部41に接続されるスイッチ64を、ドライバIC603の外部の配線で切り替えるのではなく、DPI信号に基づいて内部の切替スイッチ66によって切り替える。
本実施形態においても、ドライバIC603は、印字密度の異なるサーマルプリントヘッドA3およびサーマルプリントヘッドA3’のどちらにも用いることができる。
また、本実施形態によると、ドライバIC603は、サーマルプリントヘッドA3に搭載される場合、切替スイッチ66によって、各発熱部41に対してそれぞれ3個のスイッチ64が接続された状態に切り替える。したがって、各発熱部41に流れる電流を同程度にすることができる。また、ドライバIC603は、サーマルプリントヘッドA3’に搭載される場合、切替スイッチ66によって、各発熱部41に対してそれぞれ2個のスイッチ64が接続された状態に切り替える。したがって、各発熱部41に流れる電流を同程度にすることができる。
また、ドライバIC603は、サーマルプリントヘッドA3に搭載される場合、96ビットの各印字データに基づいてそれぞれ3個ずつスイッチ64を作動させ、サーマルプリントヘッドA3’に搭載される場合、144ビットの各印字データに基づいてそれぞれ2個ずつスイッチ64を作動させる。これにより、288個のスイッチ64を偏りなく均等に作動させることができ、一部のスイッチ64の作動が集中することによる当該スイッチ64の劣化を抑制できる。
さらに、本実施形態によると、ラッチ回路62と同数である144個の出力パッド68が配置される。第1実施形態に係るドライバIC6においては192個の出力パッド68を配置する必要があったことと比べると、ドライバIC603は、配置される出力パッド68の数を削減することができる。また、配置される出力パッド68の数の削減は、ドライバIC604の小型化に寄与する。
<第4実施形態>
図11は、本開示の第4実施形態に係るドライバIC604を説明するための図であり、ドライバIC604が搭載されたサーマルプリントヘッドを示す要部拡大平面図である。図11(a)は、ドライバIC604が搭載された、印字密度が200dpiであるサーマルプリントヘッドA4を示している。図11(b)は、ドライバIC604が搭載された、印字密度が300dpiであるサーマルプリントヘッドA4’を示している。図11においては、理解の便宜上、保護樹脂71を省略し、ドライバIC604を透過して、外形を二点鎖線で表している。本実施形態のドライバIC604は、第1出力パッド681および第2出力パッド682が一列に配置されている点で、上記第1実施形態と異なっている。
図11(a),(b)に示すように、第1出力パッド681、第2出力パッド682、および共通パッド69は、x方向に一列に並んで配置されている。具体的には、第1出力パッド681、第2出力パッド682、共通パッド69、第2出力パッド682、第1出力パッド681、共通パッド69の順で繰り返して、互いに等間隔で一列に並んでいる。図11(a)は、サーマルプリントヘッドA4における導電層3の配置の一例を示している。図11(b)は、サーマルプリントヘッドA4’における導電層3の配置の一例を示している。なお、導電層3の形状および配置は限定されない。
本実施形態においても、第1実施形態と同様の効果を奏することができる。また、本実施形態によると、出力パッド68を2列に配置した場合と比較して、ドライバIC604のy方向の寸法を小さくすることができる。
なお、ドライバIC604の各パッドの配置方法は限定されない。たとえば、第1出力パッド681、第2出力パッド682、および共通パッドがそれぞれx方向に一列に並んで配置され、y方向に三列が並ぶように配置されてもよい。この場合、ドライバIC604のx方向の寸法を小さくすることができる。
<第5実施形態>
図12および図13は、本開示の第5実施形態に係るドライバIC605を説明するための図であり、ドライバIC605が搭載されたサーマルプリントヘッドを示す要部平面図である。図12は、ドライバIC605が搭載された、印字密度が200dpiであるサーマルプリントヘッドA5を示している。図13は、ドライバIC605が搭載された、印字密度が300dpiであるサーマルプリントヘッドA5’を示している。図12および図13においては、理解の便宜上、保護層2および保護樹脂71を省略し、ドライバIC605を透過して、外形を二点鎖線で表している。本実施形態のドライバIC605は、共通パッド69を備えていない点で、上記第1実施形態と異なっている。
サーマルプリントヘッドA1(A1’)の共通電極31は、直行部312が2個の個別電極35の帯状部36に挟まれて配置されていた。一方、本実施形態のサーマルプリントヘッドA5(A5’)の共通電極31は、図12および図13に示すように、複数の帯状部32、連結部33、および迂回部34を備えている。連結部33は、第1基板1のy方向下流側の端部寄りに配置されており、x方向に延びる帯状である。帯状部32は、連結部33からy方向上流側に延びており、x方向に等ピッチで複数配列されている。各帯状部32は、発熱部41のいずれかに接続している。迂回部34は、連結部33のx方向の一端からy方向に延び、第2基板5の配線を介してコネクタ59に接続している。共通電極31には、コネクタ59および第2基板5の配線を介して、駆動電圧が印加される。本実施形態においては、共通電極31の各帯状部32が接続する発熱部41は、いずれかの個別電極35の帯状部36に接続している。したがって、個別電極35が通電することで、これに接続する発熱部41に電流が流れて発熱する。
本実施形態では、共通電極31がドライバIC6を迂回して形成されているので、ドライバIC605は、共通パッド69を備えていない。図12および図13に示すように、ドライバIC605は、共通パッド69を備えておらず、第1出力パッド681および第2出力パッド682がx方向に一列に並んで配置されている。具体的には、第1出力パッド681、第2出力パッド682、第2出力パッド682、第1出力パッド681の順で繰り返して、互いに等間隔で一列に並んでいる。図12に示すように、サーマルプリントヘッドA5では、互いに隣り合う1個の第1出力パッド681と1個の第2出力パッド682とが、個別電極35のボンディング部37に接続している。一方、図13に示すように、サーマルプリントヘッドA5’では、2個の第2出力パッド682が同じ個別電極35のボンディング部37に接続し、各第1出力パッド681がそれぞれ異なる個別電極35のボンディング部37に接続している。
なお、ドライバIC605は、第1出力パッド681がx方向に一列に並んで配置され、第2出力パッド682が第1出力パッド681よりy方向上流側でx方向に一列に並んで配置されてもよい。また、第2出力パッド682は、第1出力パッド681よりy方向下流側に配置されてもよい。また、図12および図13は、サーマルプリントヘッドA5(A5’)における導電層3の配置の一例を示しているにすぎず、導電層3の形状および配置は限定されない。
本実施形態においても、ドライバIC605は、印字密度の異なるサーマルプリントヘッドA5およびサーマルプリントヘッドA5’のどちらにも用いることができる。また、ドライバIC605は、サーマルプリントヘッドA5に搭載される場合、各発熱部41に対してそれぞれ3個のスイッチ64が接続された状態になるので、各発熱部41に流れる電流を同程度にすることができる。また、ドライバIC605は、サーマルプリントヘッドA5’に搭載される場合、各発熱部41に対してそれぞれ2個のスイッチ64が接続された状態になるので、各発熱部41に流れる電流を同程度にすることができる。また、ドライバIC605は、288個のスイッチ64を偏りなく均等に作動させることができ、一部のスイッチ64の作動が集中することによる当該スイッチ64の劣化を抑制できる。さらに、本実施形態によると、共通電極31の一部を個別電極35の間に配線する必要がないので、導電層3の形成が容易である。また、ドライバIC605は、共通パッド69が配置されないので、共通パッド69が配置されるものと比較して、より小型化することができる。
<第6実施形態>
図14は、本開示の第6実施形態に係るドライバIC606を説明するための図であり、ドライバIC606が搭載されたサーマルプリントヘッドA6を示す断面図である。図14においては、理解の便宜上、保護層2を省略している。本実施形態のドライバIC606は、第2基板5’にワイヤボンディングにより実装されている点で、上記第1実施形態と異なっている。
サーマルプリントヘッドA6は、第2基板5に代えて第2基板5’を備えている。第2基板5’は、たとえばガラスエポキシ樹脂からなる基材にたとえばCuからなる配線パターンが形成されたプリント配線基板である。第2基板5’は、第2基板主面51’および第2基板裏面52’を有する。第2基板主面51’は、第1基板1の第1基板主面11と同じ側を向く面であり、第2基板裏面52’は、第1基板1の第1基板裏面12と同じ側を向く面である。第2基板主面51’には、制御電極39が形成されている。第2基板裏面52’は、放熱部材8の第2支持面82に接合されている。
ドライバIC606は、ドライバ主面6aを第2基板5’の第2基板主面51’に対向させて、第2基板主面51’に搭載されている。ドライバIC606のドライバ裏面6bに配置された出力パッド68は、ボンディングワイヤ77によって、第1基板1の第1基板主面11に形成された個別電極35のボンディング部37に接続されている。また、ドライバIC606のドライバ裏面6bに配置された共通パッド69は、ボンディングワイヤ77によって、第1基板1の第1基板主面11に形成された共通電極31のボンディング部313に接続されている。また、ドライバIC606のドライバ裏面6bに配置された入力パッド67は、ボンディングワイヤ77によって、第2基板5’の第2基板主面51’に形成された制御電極39に接続されている。ドライバIC606およびボンディングワイヤ77は、保護樹脂71によって覆われている。
本実施形態においても、第1実施形態と同様の効果を奏することができる。また、本実施形態によると、ドライバIC606を第1基板1に搭載する場合と比較して、第1基板1のy方向の寸法を小さくすることができる。なお、ドライバIC606は、第2基板主面51’ではなく、第1基板1の第1基板主面11に搭載されてもよい。
第5および第6実施形態に示すように、本開示にかかるドライバIC6(602~606)が用いられるサーマルプリントヘッドの構造は限定されない。本開示にかかるドライバIC6(602~606)は、サーマルプリントヘッドの発熱部41の構造、導電層3の配置および形状、搭載位置および搭載方法にかかわらず、用いることができる。
上記第1~第6実施形態においては、ドライバIC6(602~606)が、印字密度の異なる2種類のサーマルプリントヘッドに搭載される場合について説明したが、これに限られない。ドライバIC6(602~606)は、印字密度の異なる3種類以上のサーマルプリントヘッドに搭載できるように構成されてもよい。たとえば、ドライバIC6において、シフトレジスタ610が備える複数のフリップフロップ61のうち使用するフリップフロップ61の個数を3段階で切り替えて、使用されたフリップフロップ61に格納された印字データに基づいて、いずれかの出力パッド68に接続されたスイッチ64が作動するように構成すれば、印字密度の異なる3種類のサーマルプリントヘッドに搭載可能である。たとえば、ドライバIC6(602~606)は、使用するフリップフロップ61の個数を3段階(96個、144個、288個)で切り替えて、印字密度の異なる3種類(200dpi、300dpi、600dpi)のサーマルプリントヘッドに搭載できるように構成されてもよい。
本開示に係るサーマルプリントヘッド用のドライバIC、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターンは、上述した実施形態に限定されるものではない。本開示に係るサーマルプリントヘッド用のドライバIC、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターンの各部の具体的な構成は、種々に設計変更自在である。
〔付記1〕
サーマルプリントヘッド用のドライバICであって、
シリアルに入力される複数の印字データを格納するシフトレジスタと、
前記シフトレジスタが第1個数の印字データを格納する第1状態と、前記シフトレジスタが前記第1個数より多い第2個数の印字データを格納する第2状態とを切り替える切替手段と、
を備えるドライバIC。
〔付記2〕
前記シフトレジスタは、入力される印字データを順次転送する複数の順次転送手段を備え、
前記切替手段は、前記複数の順次転送手段の一部のみを用いるように切り替えることで前記第1状態とし、前記複数の順次転送手段の全てを用いるように切り替えることで前記第2状態とする、
付記1に記載のドライバIC。
〔付記3〕
前記切替手段は、前記第1状態では、前記複数の順次転送手段のうち、上流側の前記第1個数のみを用いるように切り替える、
付記2に記載のドライバIC。
〔付記4〕
前記切替手段は、前記第1状態では、用いられる前記順次転送手段と用いられない前記順次転送手段とが所定の順番で並んだ順次転送手段群が複数並ぶように切り替える、
付記2に記載のドライバIC。
〔付記5〕
前記順次転送手段群は、2個の用いられる前記順次転送手段の間に1個の用いられない前記順次転送手段が並んだものである、
付記4に記載のドライバIC。
〔付記6〕
複数の出力パッドと、
前記出力パッドに電流を流す状態と流さない状態とを切り替える複数のスイッチと、
をさらに備え、
前記各順次転送手段に格納された印字データに応じて作動する前記スイッチは、それぞれ2個以上である、
付記4または5に記載のドライバIC。
〔付記7〕
前記切替手段は、前記各順次転送手段に格納された印字データに応じて作動する前記スイッチの数を切り替える、
付記6に記載のドライバIC。
〔付記8〕
前記出力パッドは、第1出力パッドと第2出力パッドとを含み、
前記第1出力パッドに接続されている前記スイッチの数と、前記第2出力パッドに接続されている前記スイッチの数とは異なる、
付記6または7に記載のドライバIC。
〔付記9〕
前記第1出力パッドに接続されている前記スイッチの数は2個であり、前記第2出力パッドに接続されている前記スイッチの数は1個である、
付記8に記載のドライバIC。
〔付記10〕
前記第1出力パッドおよび前記第2出力パッドは、主走査方向に一列に並んで配置されている、
付記8または9に記載のドライバIC。
〔付記11〕
前記第1出力パッドは、主走査方向に一列に並んで配置されており、
前記第2出力パッドは、前記第1出力パッドより副走査方向上流側で、主走査方向に一列に並んで配置されている、
付記8または9に記載のドライバIC。
〔付記12〕
前記各第1出力パッドは、前記第2出力パッドのいずれかと、外部の配線で接続されている、
付記8ないし11のいずれかに記載のドライバIC。
〔付記13〕
前記各第2出力パッドは、前記第2出力パッドのいずれかと、外部の配線で接続されている、
付記8ないし11のいずれかに記載のドライバIC。
〔付記14〕
互いに接続されている複数の共通パッドをさらに備え、
前記各共通パッドは、主走査方向に並ぶ2個の前記出力パッドの間にそれぞれ配置されている、
付記6ないし13のいずれかに記載のドライバIC。
〔付記15〕
前記切替手段は、さらに、前記シフトレジスタが、前記第1個数より少ない第3個数の印字データを格納する状態にも切り替える、
付記1ないし14のいずれかに記載のドライバIC。
〔付記16〕
第1基板と、
前記第1基板に支持された抵抗体層と、
前記第1基板に支持され且つ前記抵抗体層に通電するための導電層と、
付記1ないし15のいずれかに記載のドライバICと、
を備えるサーマルプリントヘッド。
〔付記17〕
前記ドライバICは、前記第1基板に搭載されている、
付記16に記載のサーマルプリントヘッド。
〔付記18〕
前記ドライバICは、フリップチップ実装により搭載されている、
付記17に記載のサーマルプリントヘッド。
〔付記19〕
前記第1基板の副走査方向上流側に配置される第2基板をさらに備え、
前記ドライバICは、前記第2基板に搭載されている、
付記16に記載のサーマルプリントヘッド。
〔付記20〕
第1基板と、前記第1基板上に配置された複数の発熱部と、前記各発熱部を選択駆動するドライバICと、を備えたサーマルプリントヘッドにおいて、前記各発熱部と前記ドライバICの各出力パッドとを接続する配線パターンであって、
複数の前記出力パッドに接続されている第1配線を複数備えている、
サーマルプリントヘッドの配線パターン。
〔付記21〕
前記第1配線は、前記出力パッドが接続される第1ボンディング部を備え、
前記第1ボンディング部は略L字形状である、
付記20に記載のサーマルプリントヘッドの配線パターン。
〔付記22〕
前記第1配線は、前記発熱部のいずれかに接続し、かつ、副走査方向に延びる第1帯状部をさらに備え、
前記第1ボンディング部は、
前記第1帯状部に接続し、かつ、副走査方向に延びる第1部と、
前記第1部に接続し、かつ、主走査方向に延びる第2部とを有し、
1個の前記出力パッドが前記第1部に接続し、他の1個の前記出力パッドが前記第2部に接続している、
付記21に記載のサーマルプリントヘッドの配線パターン。
〔付記23〕
駆動電圧が印加され、かつ、主走査方向に延びる連結配線と、
副走査方向に延びる複数の第2配線と、
前記各第2配線と前記連結配線とをそれぞれ接続する複数の接続配線と、
をさらに備える、
付記21または22に記載のサーマルプリントヘッドの配線パターン。
〔付記24〕
前記第2配線は、2個の前記第1配線の間に配置され、
前記接続配線は、当該2個の第1配線の各第1ボンディング部の間に配置されている、
付記23に記載のサーマルプリントヘッドの配線パターン。
〔付記25〕
2個の前記第1配線と、当該2個の第1配線の間に配置された1個の前記第2配線とからなる第1配線群が、主走査方向に並んでいる、
付記24に記載のサーマルプリントヘッドの配線パターン。
〔付記26〕
前記第1配線群を構成する2個の第1配線の各第2部は、それぞれ、当該第1配線群を構成する第2配線に接続する接続線に向かって延びている、
付記25に記載のサーマルプリントヘッドの配線パターン。
〔付記27〕
1個の前記出力パッドが接続される第3ボンディング部を有し、かつ、副走査方向に延びる第3配線をさらに備え、
前記第2配線は、1個の前記第1配線と1個の前記第3配線との間、または、2個の前記第3配線の間に配置されている、
付記23に記載のサーマルプリントヘッドの配線パターン。
〔付記28〕
1個の前記第1配線、1個の前記第3配線、および当該第1配線と第3配線との間に配置された1個の前記第2配線からなる第2配線群と、2個の前記第3配線および当該2個の第3配線の間に配置された1個の前記第2配線からなる第3配線群とが、主走査方向に並んでいる、
付記27に記載のサーマルプリントヘッドの配線パターン。
〔付記29〕
2個の前記第2配線群と、当該2個の第2配線群の間に配置された1個の前記第3配線群とからなる第4配線群が、主走査方向に並んでいる、
付記28に記載のサーマルプリントヘッドの配線パターン。
〔付記30〕
前記第2配線群を構成する第1配線の第2部は、当該第2配線群を構成する第2配線に接続する接続線に向かって延びている、
付記28または29に記載のサーマルプリントヘッドの配線パターン。
〔付記31〕
前記第2配線に接続する第2ボンディング部をさらに備え、
ドライバICの内部で互いに接されている各共通パッドが、それぞれ、前記第2ボンディング部に接続している、
付記23ないし30のいずれかに記載のサーマルプリントヘッドの配線パターン。