JP4906951B2 - サーマルヘッド - Google Patents

Description

本発明は、感熱式プリンタや熱転写式プリンタ、ＦＡＸ等で用いられ、発熱体素子を列状に配置したライン型サーマルヘッドに関し、特に、発熱体素子駆動用集積回路の個数を削減できる構成として低コスト化を図るライン型サーマルヘッドに関する。

従来、感熱式プリンタや熱転写式プリンタ、ＦＡＸ等にて用いられているサーマルヘッドは、発熱体素子を列状に配置したライン型サーマルヘッドである。
そこで、図１に、従来のライン型サーマルヘッドについて、その概略構成を示す。

複数の発熱体素子２₁乃至２_2nが、基板の片面上に互いに絶縁された状態で、一列に配置されている。この数は、１ラインのドット数である。図１では、２ｎ個の発熱体素子が示されている。これらの発熱体素子２₁乃至２_2nに通電されると、各発熱体素子は、この通電によってジュール熱を発し、対向して密着される感熱紙又は転写フィルム等に熱エネルギを供給するものである。

一列に配置された各発熱体素子に通電するため、共通電極１が、各発熱体素子の配置面と同じ側の絶縁基板面上において、各発熱体素子が形成する列と平行になるように配線されている。この共通電極１の平行部には、各発熱体素子に通電するため、発熱体素子の数に対応して複数の個別電極１₁乃至１_2nが備えられており、各個別電極が対応する各発熱体素子の一端に接続されている。各個別電極により、各発熱体素子に共通電極１から電圧を印加することができる。

共通電極１の他端は、基板上で、給電点まで延びている。
発熱体素子２₁乃至２_2nのそれぞれには、個別電極が接続されるのとは反対側に、駆動電極３₁乃至３_2nがそれぞれ設けられている。
発熱体駆動用集積回路装置（以下、駆動用ＩＣという。）４及び５が、基板上に取り付けられ、駆動用ＩＣ４及び５に設けられた駆動用端子と、駆動電極３₁乃至３_2nとの間は、それぞれ導体パターンで接続されている。

図１では、駆動用ＩＣ４の各駆動用端子が、駆動電極２₁乃至２_nにそれぞれ接続され、駆動用ＩＣ５の各駆動端子が、駆動電極２_n+1乃至２ｎにそれぞれ接続されている。従って、２つの駆動用ＩＣ４及び５は、２ｎ個の発熱体素子をｎ個ずつ分担しており、それぞれの駆動用ＩＣが、ｎ個の発熱体素子を選択的に通電し駆動するものである。駆動用ＩＣは、発熱体素子の数に応じて、適宜複数のもので分担するように設けられる。

このように、従来のライン型サーマルヘッドにおいては、個別電極１₁乃至１_2nと駆動用ＩＣの駆動端子はｌ対ｌに接続されているため、サーマルヘッド内の総発熱体素子数をＮ、駆動用ＩＣが有する駆動端子数をｍとした場合、必要となる駆動用ＩＣの数はＮ／ｍとなる（Ｎがｍの整数倍である必要がある）。

ところで、近年、ライン型サーマルヘッドを内蔵した感熱式プリンタ（サーマルプリンタ）は、静粛性や保守性、高速印字等の特徴があり、また使用される感熱紙の保存性の向上も伴って、金融ＡＴＭ、ＰＯＳシステム、可撤型端末装置等における印刷での需要が高まっている。

しかしながら、一方では、プリンタの低価格化に対する市場要求も高くなっている。この要求を満足するためには、サーマルプリンタの主要部品の中でコスト比率の高いサーマルヘッド部分のコスト削減が必須となっている。
さらに、サーマルヘッド単体におけるコスト構成を見た場合、発熱体駆動用ＩＣのコストが構成比率的に一番大きく、発熱体駆動用ＩＣの削減が可能となれば、サーマルヘッド、惹いてはサーマルプリンタを安価で提供することができる。しかし、印字精度の向上による発熱体素子数の増加に伴って、駆動用ＩＣも増加しなければならないが、この増加は、サーマルヘッドの生産コストを増加するものである。

本発明では、上記の課題に鑑みてなされており、サーマルヘッドを低価格で提供するため、発熱体駆動用ＩＣの個数を削減することが可能なサーマルヘッドの構成とすることを目的としている。

そこで、上記課題を解決するために、本発明では、サーマルヘッドにおいて、絶縁基板上に列状に配置された複数の発熱体素子と、前記絶縁基板上に配置され、前記発熱体素子の各々の一端が接続されており、前記発熱体素子を同数の２つの群に分けて該群毎に給電する２つの共通電極と、前記発熱体素子を駆動する入力データに応じて、前記群毎に、前記発熱体素子の各々の他端に通電信号を供給する複数の出力端子を有する制御回路と、前記出力端子と前記他端とを接続する導電体とを備えている。

そして、前記発熱体素子を２×ｎの群に分け、該群毎に、前記共通電極を設け、隣接する２つの群における前記発熱体素子を通電制御するｎ個の前記制御回路を有し、前記制御回路へのデータ入力は、全ての前記制御回路をカスケード接続した単一の信号線によるか、制御回路毎に一つの信号線が割り当てられているか、又は前記制御回路の複数をカスケード接続し、カスケード接続された前記制御回路毎の複数の信号線により行われる。

また、前記共通電極と、前記発熱体素子と、前記他端に接続される導体パターンとが、前記絶縁基板の同一面上に形成されるようにした。
さらに、前記制御回路は、パッケージに収納され、前記出力端子が、前記パッケージの表面に設けられており、前記パッケージは、該パッケージの長手方向の中心線が前記発熱体素子の列線に対して角度を有し、前記出力端子の各々は、各発熱体素子に接続された前記導電体とボンディングワイヤで接続されるか、又は異なる前記群に含まれる各一つの発熱体素子に接続された２つの導電体とボンディングワイヤで接続される。

また、前記制御回路は、前記群に対応する発熱体素子駆動データを入力とするシフトレジスタ回路を含んでおり、該シフトレジスタ回路へのデータ入力方向を切り換えることにより、前記群毎に、前記通電信号パターンを変更することができ、あるいは前記群に対応する発熱体素子駆動データを一時的にラッチするラッチレジスタ回路を含んでおり、該ラッチレジスタ回路への前記データの読み込みとき、又は該ラッチレジスタ回路からラッチした前記データを読み出すとき、前記群毎に、前記通電信号パターンを変更することができるようにした。

以上のように、本発明によれば、サーマルヘッドの印字機能を劣化させることなく、発熱体駆動用ＩＣの数を従来のサーマルヘッドにおける数の半分で実現することが可能となり、安価なサーマルヘッドを提供することができる。

従来のサーマルヘッドの概略構成を示す図である。 本発明による実施形態おけるサーマルヘッドの概略構成を示す図である。 図２に示した本実施形態のサーマルヘッドにおける発熱体駆動の等価回路を示す図である。 図３に示した回路構成における動作タイミングチャートを説明する図である。 本発明の他の実施形態によるサーマルヘッドの概略構成を示す図である。 図５による発熱体駆動用ＩＣへのデータ入力についての第１の具体例である。 図５による発熱体駆動用ＩＣへのデータ入力についての第２の具体例である。 図５による発熱体駆動用ＩＣへのデータ入力についての第１の具体例である。 本実施形態による発熱体駆動用ＩＣのサーマルヘッドにおける配置例である。 本実施形態における発熱体駆動用ＩＣへのワイヤボンディングの具体例を示す図である。 本実施形態によるシフトレジスタ回路を用いて鏡像変換を行う具体例を示す図である。

本発明による実施形態について、図２乃至図１１を参照しながら説明する。
図２に、本実施形態によるサーマルヘッドの概略構成を示している。２ｎ個の発熱体素子２₁乃至２_2nが、絶縁基板上で一列に配置され、各発熱体素子は、個別電極１₁乃至１_2nと駆動電極３₁乃至３_2nとに接続されて通電されるライン型サーマルヘッドであるところは、図１に示されたライン型サーマルヘッドと同様である。図２において、同様の構成には、同じ符号を付した。

本実施形態のサーマルヘッドの構成が、図１の従来のサーマルヘッドと大きく異なる点は、次のとおりである。
(a)従来のサーマルヘッドでは、共通電極が、発熱体素子列に平行して一体的に形成されていたのに対し、本実施形態のサーマルヘッドの共通電極は、複数に分割され、発熱体素子列の中央部で、又は複数に分割された部分で分けて、各発熱体素子に接続されている。
(b) 発熱体駆動用ＩＣに設けられた駆動端子の一つの端子で駆動できる発熱体素子を２個としている。
(c) 共通電極、個別電極及び導体パターンを基板上の単一層で形成している。

図２に示したサーマルヘッドの構成は、発熱体素子列の中央部に対応して、共通電極１を２分割して、共通電極１−１及び１−２とした場合である。
共通電極１−１に設けられた個別電極２₁乃至２_nが、発熱体素子１₁乃至１_nにそれぞれ接続され、共通電極１−２に設けられた個別電極１_n+1乃至１_2nが、発熱体素子２₁乃至２_2nにそれぞれ接続されており、発熱体素子のｎ個ずつを分けて、２つの共通電極でそれぞれのグループに電圧を供給できる。

そして、発熱体素子２₁乃至２_nに設けられた駆動電極３₁乃至３_nと、駆動用ＩＣパッケージ６に備えられた駆動端子６３との間には、導体パターン６１がそれぞれを接続するように形成されている。この導体パターンは、例えば、基板上にプリント配線により形成される。
また、発熱体素子２_n+1乃至２_2nに設けられた駆動電極３_n+1乃至３_2nと、駆動用ＩＣパッケージ６に備えられた駆動端子６３との間には、導体パターン６２がそれぞれを接続するように形成されている。

なお、駆動端子６３と、導体パターン６１及び６２との接続の仕方については後述する。
このような導体パターンの接続構成とすることにより、２ｎ個の発熱体素子からなる素子列を、ｎ個毎の２つの素子列に分けて発熱駆動することができる。そのため、発熱体素子列を駆動する駆動用ＩＣパッケージ６が一つで済む。そして、共通電極１−１及び１−２と、発熱体素子２₁乃至２_2nと、導体パターン６１及び６２とを、基板の片側同一面上において、多層とすることなく単一層で形成することができる。

これらのことにより、サーマルヘッドの製造コストを低減できるばかりでなく、サーマルヘッド自体の小型化を図ることができる。
ここで、発熱体素子２₁乃至２_2nで形成する一列によって、１ラインを印字するものと考える。そうすると、発熱体素子２₁乃至２_2nを２グループに分け、一つの駆動用ＩＣで各発熱体素子を駆動しようとするには、１ラインを印字できるように、発熱体素子列の駆動タイミングを考慮した回路構成とする必要がある。

図３に、本実施形態によるサーマルヘッドに搭載する駆動用ＩＣの等価回路を示す。
図３において、図２と同様の部分には、同じ符号を付した。ただ、共通電極１−１及び１−２に対して、電圧供給端子ＣＯＭ１及びＣＯＭ２とした。同図で見て、駆動端子６３より下の部分が、駆動用ＩＣの主要回路を形成している。

駆動用ＩＣの主要回路は、ナンド回路７、ラッチレジスタ回路８、そしてシフトレジスタ回路９で構成される。ここで、ナンド回路７におけるナンド回路Ａ₁乃至Ａ_nは、発熱体素子の１グループを形成する発熱体素子の数だけ、つまり、図２に対応してｎ個が用意され、発熱体素子の発熱駆動のための駆動スイッチ手段として機能している。

ナンド回路Ａ₁乃至Ａ_nの入力には、ラッチレジスタ回路８の出力と、通電制御信号ＳＴＢとが接続される。
シフトレジスタ回路９は、データ入力同期クロック信号ＣＬＫに応じて、発熱体素子の１グループ分のデータを１ビットずつシフトしながら入力できる。データ入力信号Ｄｉは、レジスタＳ_n側から入力され、順次レジスタＳ₁までシフトして１グループ分のデータをレジストする。

このように、データ入力信号ＤｉをレジスタＳ_n側から入力する理由を説明する。発熱体素子を発熱駆動する信号が、発熱体素子２₁から２_nへの順番で送信されてくるため、仮に、送信されたデータをレジスタＳ₁から入力した場合、１グループ分のデータがシフトレジスタ回路９へ入力がされた後、ラッチ回路８にレジストされたデータをそのまま出力すると、ラッチレジスタ回路８に出力されるデータ配列が、発熱体素子２₁から２_nの順と逆になってしまう。

そのため、そのデータ配列が発熱体素子の配列順にラッチレジスタ回路８から駆動出力が送出されるように、シフトレジスタ回路９からラッチレジスタ回路８にデータ送出するとき、あるいは、ラッチレジスタ回路８から駆動出力をナンド回路７に送出するとき、各発熱体素子への駆動出力が入力データ配列順になるように、特別に、論理回路を組み込まなくてはならない。

この論理回路を組み込まなくてもよいようにしたものであり、シフトレジスタ回路９への入力データをレジスタＳ_n側から入力すると、例えば、発熱体素子２１へのデータが、レジスタＳ₁にレジストされるので、レジスタＳ₁のデータをそのままラッチレジスタ回路８のレジスタＦ₁にラッチすれば、発熱体素子２₁に対応するデータが出力され、発熱駆動することができる。

ただ、本実施形態では、導体パターン６１及び６２が交差しないように、導体パターン６１及び６２を基板上で引き回したことから、基本的に、発熱体素子グループ２₁乃至２_nと発熱体素子グループ２_n+1乃至２_2nとは、配線上では互いにシンメトリの関係となる。そのため、例えば、サーマルヘッドの駆動制御側で、一行分の文字データを、ｌドットライン単位で印字データを展開しながら印字を行なう場合には、発熱体素子グループ２_n+1乃至２_2nへ通電するときの入力データは、発熱体素子グループ２₁乃至２_nに転送するデータイメージに対し、左右反転した（鏡像変換）形態によって、データを入力する必要がある。

従って、図３の等価回路の入力端子Ｄｉには、発熱体素子グループ２_n+1乃至２_2nへ通電する入力データＤｉは、シフトレジスタ回路９に入力される以前に、左右反転されたデータ配列に変換されているものとする。
このように構成された回路の動作について、図４のタイムチャートを参照して説明する。

データ入力端子に、データ入力信号Ｄｉとして、１ライン分のデータＤ１、Ｄ２が順次入力されるものとする。
先ず、データＤ１に対して、シフトレジスタ回路９では、同期クロック信号ＣＬＫ毎に、データＤ１内の１発熱体素子駆動データ毎に、レジスタＳ_nからＳ₁へ入力された順にシフトしながらレジストする。

シフトレジスタ回路９に、データＤ１内の全てのデータがレジストされると、ラッチ信号ＬＡＴがラッチ回路８に入力される。このとき、ラッチ回路８は、シフトレジスタ回路９から、対応するデータを取り込み、ラッチする。例えば、レジスタＳ₁のデータは、レジスタＦ₁に、レジスタＳ₂のデータは、レジスタＦ₂にというように、それぞれラッチされる。

データＤ１内の全てのデータがラッチされたところで、通信制御信号ＳＴＢをハイ（Ｈ）レベルにしてナンド回路７に供給する。このとき、共通電極１−１の電圧供給端子ＣＯＭ１に通電電圧を供給する。そこで、例えば、レジスタＦ１に駆動データが存在するときには、ナンド回路Ａ₁の２入力が共にハイ（Ｈ）レベルであるので、ナンド回路Ａ₁の出力は、ロー（Ｌ）レベルとなる。ところが、電圧供給端子ＣＯＭ１には、通電電圧のハイ（Ｈ）レベルが供給されるので、発熱体素子２₁は、このレベル差によって発熱駆動される。このように、他のレジスタＦ₂乃至Ｆ_nに駆動データが存在すれば、それに対応する各発熱体素子を発熱駆動できる。

一方、データＤ２については、データＤ１内のデータ全てがラッチレジスタ回路８にラッチされた後、直ちに、データＤ１と同様の手順でシフトレジスタ回路９に入力を行うことにする。そのようにすると、時間的な遅れを生じさせることがない。
データＤ１に対応するラッチレジスタ回路８のラッチデータが、発熱体素子２₁乃至２_nを駆動し終わった時点では、データＤ２内の全てのデータは、シフトレジスタ回路９に入力されているので、ラッチ信号ＬＡＴをラッチレジスタ回路８に供給し、シフトレジスタ回路９のデータをラッチレジスタ回路８に取り込みラッチする。

そして、通電制御信号ＳＴＢをハイ（Ｈ）レベルにし、さらに、共通電極１−２の電圧供給端子ＣＯＭ２をハイ（Ｈ）レベルにする。ここでは、共通電極１−１の電圧供給端子ＣＯＭ１には、ロー（Ｌ）レベルが供給されているので、発熱体素子２₁乃至２_nには、通電されることがない。ラッチレジスタ回路８に、発熱体素子２_n+1乃至２_2nに対応する駆動データがラッチされていれば、ナンド回路Ａ₁乃至Ａ_nが動作することにより、発熱体素子２_n+1乃至２_2nを発熱駆動できる。

このようにして、データＤ３以降の入力データＤｉに対しても、以上の手順と同様に処理され、発熱体素子列を発熱駆動する。
これまでは、サーマルヘッドを構成する発熱体素子列を２グループとし、共通電極を２分割した具体例で説明してきたが、必ずしもこれに限定されるものでなく、発熱体素子数に応じて多数分割としてもよい。

例えば、図５に示すように、４分割にしてもよい。発熱体素子列を、発熱体素子２₁乃至２_m、２_m+1乃至２_2m、２_2m+1乃至２_3m、そして２_3m+1乃至２_4mのような４グループに分割し、各グループに対応させて共通電極１１乃至１４を配置する。
従来のサーマルヘッドでは、駆動用ＩＣが４つ必要であったが、この４分割の例では、駆動用ＩＣ１０及び１１の２つで済み、個数を削減できる。そして、共通電極の数が増えても、図５に示されるように、基板面上で、並列配置することができ、発熱体素子列や導体パターンを、一層で同一平面上に形成することができる。

さらに、発熱体素子列を分割して、８つのグループにした場合、駆動用ＩＣ１５乃至１８内の各シフトレジスタ回路へのデータＤｉの供給の仕方を、図６乃至図８に例示した。
駆動用ＩＣ１５乃至１８の同期を取るため、同期クロック信号ＣＬＫが全てのＩＣのクロック入力端子ＣＫに入力される。そして、入力データＤｉは、各ＩＣのデータ入力端子Ｄｉに入力される。

図６の例では、駆動用ＩＣ１６乃至１８は、それぞれの入力端子Ｄｉに、前段の駆動用ＩＣのデータ出力端子Ｄｏから供給され、順次各々のシフトレジスタ回路に入力される。
また、図７の例では、駆動用ＩＣ１５乃至１８の入力端子Ｄｉには、それぞれ独立してデータＤｉ₀、Ｄｉ₁、Ｄｉ₂、Ｄｉ₃が供給され、各々のシフトレジスタ回路に並列的に入力される。

さらに、図８の例では、駆動用ＩＣ１５の入力端子Ｄｉに入力されたデータＤｉ₀が供給され、駆動用ＩＣ１６の入力端子Ｄｉには、入力データＤｉ₀が前段の駆動用ＩＣ１５の出力端子Ｄｏから、データＤｉ₀が入力される。そして、同様にして、駆動用ＩＣ１８の入力端子Ｄｉには、駆動用ＩＣ１７に入力されたデータＤｉ₁が供給される。

次に、駆動用ＩＣの配置の仕方によって、サーマルヘッドの小型化を図ることについて説明する。
本実施形態によれば、配線等が多層となることがなく、一層で形成できるので、サーマルヘッドの小型化を図ることができる。しかし、さらにサーマルヘッドの小型化を図るには、基板上での駆動用ＩＣの配置を工夫することにより、用意する基板の面積をより小さくすることが考えられる。その具体例を、図９に示した。

図９の（ａ）では、図２に示したサーマルヘッドにおける駆動用ＩＣパッケージ６と導体パターン６１及び６２との関係を示している。
一般的に用いられる発熱体駆動用ＩＣパッケージ６は、長方体であることが多い。図２に示されるように、パッケージ６の長辺を発熱体素子列に平行に配置すると、駆動端子６３に接続される導体パターン６１を短くすることができる。しかし、同じく駆動端子６３に接続される導体パターン６２は、導体パターン６１との重なりを考慮すると、図示のように迂回する配線となる。

ここで、ＩＣパッケージ６の短辺をａ、その長辺をｂ、そして、導体パターン６２の迂回部分の幅をｃとする。ＩＣパッケージ６の位置を図９（ａ）に示した状態で、導体パターンの配線面積を小さくしようとした場合、小さくできる要素は幅ｃである。しかし、この幅ｃは、導体パターン６２の導体パターン幅や配線密度の関係で、限界がある。そのため、ｄ₁＝ａ＋ｃの関係にある幅ｄ₁を小さくする必要がある。

このことから、さらに、導体パターン６１及び６２の引き回しを考慮して、ＩＣパッケージ６の配置を、パッケージ６の長手方向の中心線と発熱体素子群の列線がθの傾斜角を持つように配置する。
このようにＩＣパッケージ６を発熱体素子列に対し傾けて配置すると、幅ｄ₁に相当する幅ｄ₂は、ｃｏｓθ×（ａ²＋ｂ²）^1/2 となる。

ここで、ａ＝２mm、ｂ＝８mm、ｃ＝３mm、θ＝４５°とした場合、ｄ₁＝ｌｌmmとなり、またｄ₂＝４．ｌ２mmとなる。従って、ｄ₁−ｄ₂＝６．８８mmだけ、高さ方向の省スペース化が図れる。
これにより、導体パターンの設計余裕度が大きくなるとともに、サーマルヘッドの小型化が実現可能となる。

なお、ＩＣパッケージ６を発熱体素子列に対して傾けるだけでなく、ＩＣパッケージ６自体の配置位置を調整することによっても、発熱体素子列から導体パターンの下端までの幅をより小さくできる。また、ＩＣパッケージ６の傾き方向は、図９（ｂ）に示した傾き方向に限らず、ＩＣパッケージ６の配置位置をずらして、図９（ｂ）に示したＩＣパッケージ６の傾き方向と逆であってもよい。

次に、図２に示した発熱体駆動用ＩＣパッケージ６に設けられた駆動端子６３に、導体パターン６１及び６２を接続する場合について、図１０を参照して説明する。
図１０では、（ａ）と（ｂ）において、二通りの接続形態を示している。同図中で、図２と同様の部分には、同じ符号を付し、一部を拡大して示した。

（ａ）においては、基板上に、導体パターン６１及び６２とともに、各導体パターンに繋がる接続パッド６４を形成しておく。そして、導体パターン６２上を跨ぐ形で、駆動用ＩＣパッケージ６を基板上に設置する。そこで、駆動用ＩＣパッケージ６に設けられた駆動端子６３と接続パッド６４とをボンディングワイヤ６５で接続する。

なお、この接続形態では、駆動用ＩＣパッケージ６に設けられた複数の駆動端子６３を、該パッケージの長辺の片方に沿って設けておくとよい。また、ボンディングワイヤによる接続形態の代わりに、駆動用ＩＣをボールグリップパッケージとすることもできる。駆動用ＩＣパッケージ６の裏面に、駆動端子としてのボールグリップを設けておき、接続パッド６４に接続してもよい。

（ｂ）においては、基板上に、導体パターン６１に繋がる接続パッド６４と、導体パターン６２に繋がる接続パッド６６とを離して形成しておく。そして、接続パッド６４と６６との間に、駆動用ＩＣパッケージ６を設置する。そこで、駆動端子６３と接続パッド６４とをボンディングワイヤ６５によって、また、駆動端子６３と接続パッド６６とをボンディングワイヤ６７によって、それぞれを接続する。

なお、（ｂ）の接続形態においても、駆動端子の設け方は、（ａ）の接続形態と同様である。
図２でも示されているように、本実施形態においては、導体パターン６１及び６２が交差しないように、導体パターン６１及び６２を基板上で引き回したことから、基本的に、発熱体素子グループ２₁乃至２_nと発熱体素子グループ２_n+1乃至２_2nとは、配線上では互いにシンメトリの関係となっている。そのため、発熱体素子グループ２_n+1乃至２_2nへ通電するときの入力データは、発熱体素子グループ２₁乃至２_nに転送するデータイメージに対し、左右反転した（鏡像変換）形態によって、データを入力する必要がある。

図３の等価回路では、ｌドットライン単位での印字データが、入力データＤｉとしてシフトレジスタ回路９に入力される前に、各発熱体素子グループのシンメトリ関係に対応して、グループ毎に配列順が反転した入力データに変換されている。そこで、シリアルに送信された入力データＤｉに対し、発熱体駆動用ＩＣ内において、発熱体素子グループ毎に配列順が反転された（鏡像関係）形態に変換した駆動データを作成して通電する場合について説明する。

駆動用ＩＣ内のシフトレジスタ回路９の構成を変更して、入力データＤｉを、発熱体素子グループ毎に配列順が反転された（鏡像関係）形態に変換して転送できるようにした。図１１に、そのシフトレジスタ回路１９の回路構成を示した。同図では、図３における一グループの発熱体素子数が、ｎ＝１４４の場合を示しており、一ラインのドット数が２８８である。

シフトレジスタ回路１９には、レジスタＳ₁乃至Ｓ₁₄₄が配列されており、同期クロックＣＬＫに同期して、入力データＤｉが１ビットずつシフトされ、入力される。そこで、選択端子ＳＥＬに入力される選択信号レベルに応じて、入力データＤｉが、レジスタＳ₁側から入力される場合と、レジスタＳ₁₄₄側から入力される場合とで選択される。

例えば、選択端子ＳＥＬにハイ（Ｈ）レベルの信号が入力されると、増幅器ＡＭＰ１がアクティブとなり、入力データＤｉは、レジスタＳ１側から１ビットずつ入力される。このとき、増幅器ＡＭＰ２には、インバータＩＮＶによりロー（Ｌ）レベルが供給されるので、増幅器ＡＭＰ２は動作せず、レジスタＳ₁₄₄側からの入力が阻止される。また、選択端子ＳＥＬにロー（Ｌ）レベルの信号が入力された場合、シフトレジスタ回路１９は、逆の動作をする。

このシフトレジスタ回路１９を、図３のシフトレジスタ回路９の代わりに組み込むことにより、シリアルで入力された入力データＤｉに対して、選択端子ＳＥＬの信号に基づくタイミングで、シフトレジスタ回路１９のラッチレジスタ回路８への転送データの配列順を反転することができる。そのため、発熱体素子列における２グループが互いに反転関係で接続されていても、入力データＤｉのデータ配列に従って、２８８個の発熱体素子を一ラインで発熱駆動することができるものである。

また、シフトレジスタ回路の入力方向の切り換えにより、入力データＤｉのデータ配列に従って、発熱体素子の一ラインを発熱駆動する場合を説明したが、ラッチレジスタ回路８のデータラッチ手順、あるいはラッチデータのナンド回路７への転送手順を、発熱体素子グループ毎の発熱駆動タイミングに応じて切り換えることにより、入力データＤｉのデータ配列に従って、２８８個の発熱体素子を一ラインで発熱駆動することもできる。

例えば、シフトレジスタ回路９にレジストされたデータを、ラッチレジスタ回路８に転送するとき、レジスタＳ１乃至ＳｎとレジスタＦ１乃至Ｆｎとの対応関係について論理を取り、駆動すべき発熱体素子グループ毎に、データ配列を反転させることができる。ナンド回路７へのデータ転送するときに反転させる場合も同様である。

このように、本実施形態では、サーマルヘッドの共通電極を、対応する発熱体素子列の中央部、又は複数に分割して、各発熱体素子に接続したこと、発熱体駆動用ＩＣに設けられた駆動端子の一つの端子で駆動できる発熱体素子を２個としたことにより、共通電極、個別電極及び導体パターンを基板上の単一層で形成することができ、そして発熱体駆動用ＩＣの個数を削減できるので、サーマルヘッドの生産コストを低減でき、小型化を図ることができる。

また、各発熱体素子に電圧供給する共通電極が、複数に分割されても、各共通電極が基板上で互いに交差することがなく、電圧給電点の設計が容易である。

１、１−１、１−２、１１〜１４ 共通電極
２ 発熱体素子
３ 発熱体個別電極
４〜６、１０〜１８ 発熱体駆動用ＩＣパッケージ
６１、６２ 導体パターン
６３ 駆動端子
６４、６６ 接続パッド
６５、６７ ボンディングワイヤ
７ 発熱体駆動回路
８ ラッチ回路
９、１９ シフトレジスタ回路

Claims (1)

1. 絶縁基板上に列状に配置された複数の発熱体素子と、前記絶縁基板上に配置され、前記発熱体素子の各々の一端が接続されており、前記発熱体素子を同数の２つの群に分けて該群毎に給電する２つの共通電極と、前記発熱体素子を駆動する入力データに応じて、前記群毎に、前記発熱体素子の各々の他端に通電信号を供給する複数の出力端子を有する制御回路と、前記出力端子と前記他端とを接続する導電体とを有し、
   前記制御回路は、パッケージに収納され、前記出力端子が、前記パッケージの表面に設けられ、さらに、前記パッケージは、該パッケージの長手方向の中心線が前記発熱体素子の列線に対して角度を有し、
   前記制御回路は、前記群に対応する発熱体素子駆動データを入力とするシフトレジスタ回路を含んでおり、該シフトレジスタ回路へのデータ入力方向を切り換えることにより、
   前記群毎に、前記通電信号パターンを変更すること、または、
   前記制御回路は、前記群に対応する発熱体素子駆動データを一時的にラッチするラッチレジスタ回路を含んでおり、該ラッチレジスタ回路への前記データの読み込むとき、又は該ラッチレジスタ回路からラッチした前記データを読み出すとき、前記群毎に、前記通電信号パターンを変更すること
   を特徴とするサーマルヘッド。

Images