JPS59123364A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS59123364A JPS59123364A JP57229802A JP22980282A JPS59123364A JP S59123364 A JPS59123364 A JP S59123364A JP 57229802 A JP57229802 A JP 57229802A JP 22980282 A JP22980282 A JP 22980282A JP S59123364 A JPS59123364 A JP S59123364A
- Authority
- JP
- Japan
- Prior art keywords
- heating element
- shift register
- latch
- bit
- print data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/032—Details of scanning heads ; Means for illuminating the original for picture information reproduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Fax Reproducing Arrangements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、サーマルヘッドに関し、特にその印字デー
タ転送装置に関するものである。
タ転送装置に関するものである。
従来この棟の装置として第1図に示すものがあった。図
において、(la)(lb)は第1,42のコモン側共
則′市極、(2)はn個の発熱素子(2a)〜(2n)
からなる発熱素子群、(3)は発熱素子(2a)〜(2
n)を・作動させるためのn/2個のトランジスタ(4
)からなるトランジスタアレイ、(5)はトランジスタ
アレイ(3)を論理的にスイッチングするn/2ピント
のシフトレジスタ、(5a)はシフトレジスタ(5)の
クロック入力、(5b)はシフトレジスタ(5)のデー
タ入力である。
において、(la)(lb)は第1,42のコモン側共
則′市極、(2)はn個の発熱素子(2a)〜(2n)
からなる発熱素子群、(3)は発熱素子(2a)〜(2
n)を・作動させるためのn/2個のトランジスタ(4
)からなるトランジスタアレイ、(5)はトランジスタ
アレイ(3)を論理的にスイッチングするn/2ピント
のシフトレジスタ、(5a)はシフトレジスタ(5)の
クロック入力、(5b)はシフトレジスタ(5)のデー
タ入力である。
また第2図は従来のサーマルヘッドの各入力のタイミン
グチャートである。
グチャートである。
第1ン1において、発熱素子群(2)を選択的に駆動す
る場合、まず第1の共通市、極(1a)に増圧な電圧C
□を印加し、発熱素子群(2)のうち第1の共通71J
j極(la)ニ接続された発熱素子(2a)(2d)(
2e)(2h)(21)・・を選択的に発熱させる。こ
のとき、シフトレジスタ(5)のデータ入力(5りには
第2図の(a) (c) (d) ニ示すように市、圧
C□の印加前にクロック入力(5a)のクロック信号C
L1に同期して印字データ信号D□が転送されて、該シ
フトレジスタ(5)はn/2ビツトのシリアル信号を保
持しており、ンの11/2ビツトのパラレル出力にはそ
れぞれ信号”1”又は”0”が出力されている。
る場合、まず第1の共通市、極(1a)に増圧な電圧C
□を印加し、発熱素子群(2)のうち第1の共通71J
j極(la)ニ接続された発熱素子(2a)(2d)(
2e)(2h)(21)・・を選択的に発熱させる。こ
のとき、シフトレジスタ(5)のデータ入力(5りには
第2図の(a) (c) (d) ニ示すように市、圧
C□の印加前にクロック入力(5a)のクロック信号C
L1に同期して印字データ信号D□が転送されて、該シ
フトレジスタ(5)はn/2ビツトのシリアル信号を保
持しており、ンの11/2ビツトのパラレル出力にはそ
れぞれ信号”1”又は”0”が出力されている。
次に第2の共3JJ1電極(1b)に電圧C2を印加し
、発にノへ素子群(2)のうち第2の共通η〕、極(1
b)に接続された発熱素子(2+))(2C)(2f)
(2g)・・・を選択間ニ発熱させる。このときシフト
レジスタ(blにはそのデータ入力(5b)に第2図の
(b) (C1(d)に示すようにクロック信号CL
2と同期してデータ信号D2が加えられることによって
、改めてn/2ビツトのシリアル信号が転送されている
。トランジスタアレイ(3)は発熱素子群(2)をスイ
ッチングするバッファの役目を有するにすきない。
、発にノへ素子群(2)のうち第2の共通η〕、極(1
b)に接続された発熱素子(2+))(2C)(2f)
(2g)・・・を選択間ニ発熱させる。このときシフト
レジスタ(blにはそのデータ入力(5b)に第2図の
(b) (C1(d)に示すようにクロック信号CL
2と同期してデータ信号D2が加えられることによって
、改めてn/2ビツトのシリアル信号が転送されている
。トランジスタアレイ(3)は発熱素子群(2)をスイ
ッチングするバッファの役目を有するにすきない。
従来の受力、リード方式のサーマルヘッドにおいては、
印字データ転送装置が以上のように構成されているので
、共通゛屯極を切換えたり、1ラインを分割印字したり
する場合に、外部回路での印字データの並び換えや印字
データの繰返し転送をしなければならず、発熱素子群の
素子順にデータの転送ができず、多くのクロック信号を
必要とするという欠点があり、又サーマルヘッド使用の
機器が複雑になってコスト高になるという欠点があった
。
印字データ転送装置が以上のように構成されているので
、共通゛屯極を切換えたり、1ラインを分割印字したり
する場合に、外部回路での印字データの並び換えや印字
データの繰返し転送をしなければならず、発熱素子群の
素子順にデータの転送ができず、多くのクロック信号を
必要とするという欠点があり、又サーマルヘッド使用の
機器が複雑になってコスト高になるという欠点があった
。
この発明は上記のような従来のものの欠点を除去4−る
ためになされたもので、発熱素子と同数のビット数を有
する双方同性のシフトレジスタと2系統のランチ機能回
路とを設け、シフトレジスタの右シフト及び左シフトを
適宜行ない、そのときのシフトレジスタのパラレル出力
信号を適宜ラッチ機能回路でラッチしてトランジスタア
レイを駆動することにより、共通電極の切換えに係わり
なく、1ラインの印字データを1回の転送ですむように
したサーマルヘッドを4芹供することを目11’Jとし
ている。
ためになされたもので、発熱素子と同数のビット数を有
する双方同性のシフトレジスタと2系統のランチ機能回
路とを設け、シフトレジスタの右シフト及び左シフトを
適宜行ない、そのときのシフトレジスタのパラレル出力
信号を適宜ラッチ機能回路でラッチしてトランジスタア
レイを駆動することにより、共通電極の切換えに係わり
なく、1ラインの印字データを1回の転送ですむように
したサーマルヘッドを4芹供することを目11’Jとし
ている。
以上本発明の一実施例を図について説明する。
第3図は本発明の一実施例によるサーマルヘッドを示す
。図において、(1aX1b)は第1、第2のコモン側
共通71玉極、(2)は第1、弔2の共通電極(11X
1b)にタイオード(6)を介してn/2個ずつ接続さ
れたn個の発熱素子(2a)〜(2n)からなる発熱素
子群で、該発熱素子群(2)のうち第1の発〃を素子(
2a)は第1の共通電極(1a)に接続され、これに続
く発熱素子(2b)〜(2n−1)は2個ずつ順次交互
に第2又は弔1の共通゛電極(Ib)(la)に並列接
続され、第nの発熱素子(2n)は第2の共通電極(1
1))に接続されている。(3)は発熱菓子群(2)の
うち2個の隣接する発熱素子からなる1組の発熱素子(
2a)〜(2n)とアース間に接続されたn72個のト
ランジスタ(4)からなるトランジスタアレイである。
。図において、(1aX1b)は第1、第2のコモン側
共通71玉極、(2)は第1、弔2の共通電極(11X
1b)にタイオード(6)を介してn/2個ずつ接続さ
れたn個の発熱素子(2a)〜(2n)からなる発熱素
子群で、該発熱素子群(2)のうち第1の発〃を素子(
2a)は第1の共通電極(1a)に接続され、これに続
く発熱素子(2b)〜(2n−1)は2個ずつ順次交互
に第2又は弔1の共通゛電極(Ib)(la)に並列接
続され、第nの発熱素子(2n)は第2の共通電極(1
1))に接続されている。(3)は発熱菓子群(2)の
うち2個の隣接する発熱素子からなる1組の発熱素子(
2a)〜(2n)とアース間に接続されたn72個のト
ランジスタ(4)からなるトランジスタアレイである。
また(7)はトランジスタアレイ(3)を論理的にスイ
ッチングするnビットの双方同性シフトレジスタ(7a
)は左シフト入力、(7b)は右シフト入力、(7c)
はクロック入力、(7d)はシフトレジスタ(7)の左
シフトと右シフトとを切換えるモード切換入力である。
ッチングするnビットの双方同性シフトレジスタ(7a
)は左シフト入力、(7b)は右シフト入力、(7c)
はクロック入力、(7d)はシフトレジスタ(7)の左
シフトと右シフトとを切換えるモード切換入力である。
(8)は各々が第1又は第2のラッチ入力(8a)(8
b)に接続され、上古己シフトレジスタ(7)のnビッ
トのパラレル出力のうち最下位ビットの出力、2ビット
間隔毎の相隣接する2つの各用カ及び最上位ピントの出
力からの信号をランチするn/2個のラッチ回路、(9
a)〜(9m)は1ラインをm個に分割印字するための
ストローブ入ツバ曲)はランチ回路(8)の出力信号と
ストローブ入力(9a)〜(9m)のストローブ信号と
のアンドをとって上記各トランジスタ(4)をオン・オ
フするn/2個のアンド回路であり、上記ランチ回路(
8)とアンド回路(1o)とによ・ってラッチ機能回路
(11)か構成されている。
b)に接続され、上古己シフトレジスタ(7)のnビッ
トのパラレル出力のうち最下位ビットの出力、2ビット
間隔毎の相隣接する2つの各用カ及び最上位ピントの出
力からの信号をランチするn/2個のラッチ回路、(9
a)〜(9m)は1ラインをm個に分割印字するための
ストローブ入ツバ曲)はランチ回路(8)の出力信号と
ストローブ入力(9a)〜(9m)のストローブ信号と
のアンドをとって上記各トランジスタ(4)をオン・オ
フするn/2個のアンド回路であり、上記ランチ回路(
8)とアンド回路(1o)とによ・ってラッチ機能回路
(11)か構成されている。
また第4図は上記サーマルヘッドの各入力のタイミング
チャートである。
チャートである。
次に作用について説明する。
櫛状の交互リード方式のサーマルヘッドでは、1ライン
分の印字は第1の共通電極(1a)の電圧印加タイミン
グと第2の共通電極(1b)の電圧印加りイミンクとに
分けて行なわれる。従って1ライン分の印字データは、
2ビツト間隔の2ビツトずつの組で、第1の共通電極(
1a)側の発熱素子(2a)(2d) (2e)・・・
のための第1の印字データと第2の共通↑h極(1b)
側の発熱素子(2b)(2C)(2f)・・・のための
第2の印字データとが組み合わさって4TQ成されてい
る。n個の発熱素子(2a)〜(2n)で1ラインがa
f fixされるサーマルヘッドで、nビットのシフト
レジスタ(7)にシリアルに1ラインの印字データを入
力した後、第1の印字データと第2の印字データとを入
れ替えて、n個の発熱素子(2a)〜(2n)に接続さ
れたn/2個のトランジスタアレイ(3)を駆動するよ
うにすれは、共通電極(1a)(1b)の切換えに係ら
ず、あるいは分割印字の場合の分割係数!nに係らず、
1ラインの印字データの転送は1回でスム。このトラン
ジスタアレイ(3)に対する第1の印字データと第2の
印字データとの入れ替えは、双方同性のシフトレジスタ
(6)であれは、その右シフト及び左シフトを数回行な
い、ランチ機能を用いることにより実現できる。
分の印字は第1の共通電極(1a)の電圧印加タイミン
グと第2の共通電極(1b)の電圧印加りイミンクとに
分けて行なわれる。従って1ライン分の印字データは、
2ビツト間隔の2ビツトずつの組で、第1の共通電極(
1a)側の発熱素子(2a)(2d) (2e)・・・
のための第1の印字データと第2の共通↑h極(1b)
側の発熱素子(2b)(2C)(2f)・・・のための
第2の印字データとが組み合わさって4TQ成されてい
る。n個の発熱素子(2a)〜(2n)で1ラインがa
f fixされるサーマルヘッドで、nビットのシフト
レジスタ(7)にシリアルに1ラインの印字データを入
力した後、第1の印字データと第2の印字データとを入
れ替えて、n個の発熱素子(2a)〜(2n)に接続さ
れたn/2個のトランジスタアレイ(3)を駆動するよ
うにすれは、共通電極(1a)(1b)の切換えに係ら
ず、あるいは分割印字の場合の分割係数!nに係らず、
1ラインの印字データの転送は1回でスム。このトラン
ジスタアレイ(3)に対する第1の印字データと第2の
印字データとの入れ替えは、双方同性のシフトレジスタ
(6)であれは、その右シフト及び左シフトを数回行な
い、ランチ機能を用いることにより実現できる。
即ぢ、弔4しζlにタイミングチャートで示すように、
1ラインの印字データDをクロック人力(7C)のクロ
ック信号C[5と同期させて左シフト入力(7α)より
nビットの双方同性シフトレジスタ(7)に転送し、該
印字データ転送後、第1、第2のランチ入力(8a)(
8b)にラッチ信号LA1.LA2を加え、第1の共通
電極(la)+−屯電圧□を印加するとともに、゛スト
ローブ入力(9a)にストローブ信号S1を加える。
1ラインの印字データDをクロック人力(7C)のクロ
ック信号C[5と同期させて左シフト入力(7α)より
nビットの双方同性シフトレジスタ(7)に転送し、該
印字データ転送後、第1、第2のランチ入力(8a)(
8b)にラッチ信号LA1.LA2を加え、第1の共通
電極(la)+−屯電圧□を印加するとともに、゛スト
ローブ入力(9a)にストローブ信号S1を加える。
その後、トランジスタアレイ(3)に対するデータを弔
1の印字データから第2の印字データに入れ替えるため
、クロック入力(7C)にクロック信号CLを1(le
t目1ム送j−てシフト1ノジスタ(7)を1ビツト左
にシフトさせ、この状態で第1のラッチ入力(8a)i
qラッチイトf号LA□を加えて、第1のラッチ入力(
8a)側のランチ回路(8)を作動させ、次にシフトレ
ジスタ(7)のモードを右シフトに切換えた後、クロッ
ク入力(7C)にクロック信号CLを2個転送してシフ
トレジスタ(7)を2ビツト右にシフトさせ、この状態
で第2のラッチ入力(8b)にランチ信号LA2を加え
て、第2のランチ入力(8b)側のランチ回路(8)を
「1動さぜる。このことによってトランジスタアレイ(
3)を論J’41!uJにスイッチングするデータは弔
1の印字データから第2の印字データに入れ替わるので
、弔2の共=電極(1b)に′重圧C2を印加するとと
もに、ストローブ入力(9a)にストローブ信号S1を
加える。その後は、ストローブ信号S□〜SmのψJり
侯えに伴い、上記と同様に、第1の共通′電極(1a)
に電圧C1を印加する1)↑Jにクロック信号CLを1
個転送してシフトレジスタ(7)を左に1ビツトシフト
させ、その状態でラッチ信号LA1.−′える。また第
2の共通゛電極(1b)に屯B−,C2を印加す加える
。
1の印字データから第2の印字データに入れ替えるため
、クロック入力(7C)にクロック信号CLを1(le
t目1ム送j−てシフト1ノジスタ(7)を1ビツト左
にシフトさせ、この状態で第1のラッチ入力(8a)i
qラッチイトf号LA□を加えて、第1のラッチ入力(
8a)側のランチ回路(8)を作動させ、次にシフトレ
ジスタ(7)のモードを右シフトに切換えた後、クロッ
ク入力(7C)にクロック信号CLを2個転送してシフ
トレジスタ(7)を2ビツト右にシフトさせ、この状態
で第2のラッチ入力(8b)にランチ信号LA2を加え
て、第2のランチ入力(8b)側のランチ回路(8)を
「1動さぜる。このことによってトランジスタアレイ(
3)を論J’41!uJにスイッチングするデータは弔
1の印字データから第2の印字データに入れ替わるので
、弔2の共=電極(1b)に′重圧C2を印加するとと
もに、ストローブ入力(9a)にストローブ信号S1を
加える。その後は、ストローブ信号S□〜SmのψJり
侯えに伴い、上記と同様に、第1の共通′電極(1a)
に電圧C1を印加する1)↑Jにクロック信号CLを1
個転送してシフトレジスタ(7)を左に1ビツトシフト
させ、その状態でラッチ信号LA1.−′える。また第
2の共通゛電極(1b)に屯B−,C2を印加す加える
。
こうして1ラインの印字データを左右にシフトさせると
ともに、ラッチ信号を制御し、またストローブ信号を切
り換入ることにより、1ラインの分割印字が行なわれる
。
ともに、ラッチ信号を制御し、またストローブ信号を切
り換入ることにより、1ラインの分割印字が行なわれる
。
従って木芙施例のサーマルヘッドて′は、共通電極の切
り換えや1ラインの印字分割数に係わりなく、1ライン
の印字データを1回で転送でき、又転送りロック数を低
減でさ、その結果サーマルヘッド便用機器の構成を簡単
化して低コスト化を達成できる。
り換えや1ラインの印字分割数に係わりなく、1ライン
の印字データを1回で転送でき、又転送りロック数を低
減でさ、その結果サーマルヘッド便用機器の構成を簡単
化して低コスト化を達成できる。
なお本発明は上記実施例に駆足されるものではなく、例
えは第1、第2の印字データのトランジスタアレイへの
入れ替えは論理的なスイッチ等番こよる切換で行なうよ
うにしてもよく、上記実施例と同様の効果を奏する。
えは第1、第2の印字データのトランジスタアレイへの
入れ替えは論理的なスイッチ等番こよる切換で行なうよ
うにしてもよく、上記実施例と同様の効果を奏する。
以北のように、本発明によれば、発熱素子と同数のビッ
ト数を有する双方向性シフトレジスタと2系にJeのラ
ッチ機能回路とを設け、シフトレジスタの右シフト及び
左シフトを適当に行な0、そのときのシフトレジスタの
パラレル出力信号を適宜ラッチ機能回路でラッチしてト
ランジスタアレイを駆動するようにしたので、共通電極
の切換(こ係わりなく、1ラインの印字データを1回で
転送てさ、又qiム送ビット数を低減でさ、これにより
サーマルヘッド1史用機器の梠成の1)11単化と低コ
スト化とを達成できる効果がある。
ト数を有する双方向性シフトレジスタと2系にJeのラ
ッチ機能回路とを設け、シフトレジスタの右シフト及び
左シフトを適当に行な0、そのときのシフトレジスタの
パラレル出力信号を適宜ラッチ機能回路でラッチしてト
ランジスタアレイを駆動するようにしたので、共通電極
の切換(こ係わりなく、1ラインの印字データを1回で
転送てさ、又qiム送ビット数を低減でさ、これにより
サーマルヘッド1史用機器の梠成の1)11単化と低コ
スト化とを達成できる効果がある。
弔11¥1は従来のサーマルヘッドの構成図、第2区口
a)〜((りは従来のサーマルヘッドにおける第1の共
通゛屯極への電圧の印加、第2の共通電極へのη。 圧の印加、シフトレジスタへのデータの転送及びクロッ
ク信号の入力の各タイミングを示す図、第3図は本発明
の一実施例によるサーマルヘッドのM 数量、第419
+ (a)〜(k)はシフトレジスタのシフトの切換え
、データの転送、クロック4−M号の入力、ランチ信号
LA1 の入力、ラッチ4;g 号LA2の入力1、I
S 1の共通?l:t IIIへの市、圧の印加、第2
の共通rj(極への′電圧の印加及びストローブ信号5
1〜SInの入力の各タイミングを示す図である。 (la)(lb)・・・第1、第2の共通電極、(2)
・・・発熱素子J(Y、(2a)i〜(2n)・・・発
熱素子、(4)・・・トランジスタ、(7)・・・シフ
トレジスタ、(8)・・・ラッチ回路、(8a)(81
3)・・・第1.第2のラッチ信号入力、(9a)〜(
9m)・・・ストローブ信号入力、(10)・・・アン
ド回路、(11)・・・ラッチ機能回路。 なお図中、同−祠号は同−又は相当部分を示す。 代理人 葛 野 信 − 第1図 第3図 昭和 年 月 Fl 才1許庁長宮殿 1′−1?訃の表示 特願昭57−22 (l s
02号2 、 発”Jl )名称 ヶーマルヘ
ッド:3.補正をする者 代表者片+11仁八部 5、補正命令の日付 昭和58年3月9日 6、補正の対象 明細刊の図面の簡単な説明の欄及び図面(第4図) 7、補正の内容 (11明細書第11頁第11行の1(a)〜(k)」を
1+al〜fj)jl二訂正する。 (2)第4図を別紙の通り訂正する。 以 上
a)〜((りは従来のサーマルヘッドにおける第1の共
通゛屯極への電圧の印加、第2の共通電極へのη。 圧の印加、シフトレジスタへのデータの転送及びクロッ
ク信号の入力の各タイミングを示す図、第3図は本発明
の一実施例によるサーマルヘッドのM 数量、第419
+ (a)〜(k)はシフトレジスタのシフトの切換え
、データの転送、クロック4−M号の入力、ランチ信号
LA1 の入力、ラッチ4;g 号LA2の入力1、I
S 1の共通?l:t IIIへの市、圧の印加、第2
の共通rj(極への′電圧の印加及びストローブ信号5
1〜SInの入力の各タイミングを示す図である。 (la)(lb)・・・第1、第2の共通電極、(2)
・・・発熱素子J(Y、(2a)i〜(2n)・・・発
熱素子、(4)・・・トランジスタ、(7)・・・シフ
トレジスタ、(8)・・・ラッチ回路、(8a)(81
3)・・・第1.第2のラッチ信号入力、(9a)〜(
9m)・・・ストローブ信号入力、(10)・・・アン
ド回路、(11)・・・ラッチ機能回路。 なお図中、同−祠号は同−又は相当部分を示す。 代理人 葛 野 信 − 第1図 第3図 昭和 年 月 Fl 才1許庁長宮殿 1′−1?訃の表示 特願昭57−22 (l s
02号2 、 発”Jl )名称 ヶーマルヘ
ッド:3.補正をする者 代表者片+11仁八部 5、補正命令の日付 昭和58年3月9日 6、補正の対象 明細刊の図面の簡単な説明の欄及び図面(第4図) 7、補正の内容 (11明細書第11頁第11行の1(a)〜(k)」を
1+al〜fj)jl二訂正する。 (2)第4図を別紙の通り訂正する。 以 上
Claims (2)
- (1) 相互に隣接して配設されたn個(nは整数)
の発熱素子からなる発熱素子群と、該発熱素子群のうち
隣接する2個の発熱素子を1組とし該1組の両発熱素子
の一端を接続したn/2個のトランジスタと、隣接する
2組の4個の発熱素子のうち各組から1個ずつ取り出し
た相互に隣接する2個の発熱素子の他端を相互に接続し
芝の接続点を1つおきに順次接続した第1、第2の共通
TI箋極と、上記発熱素子群に与えるべき印字データを
有するnビットの双方同性シフトレジスタと、該シフト
レジスタのパラレル出力信号を−り記第1、第2の共通
’![極に接続された発熱素子ごとにラッチし上a己ト
ランジスタをオンオフするn/2個のラッチ機能回路と
を備え、1ラインの印字データを1回の入力で印字でき
るようにしたことを特徴とするサーマルヘッド。 - (2) 上記ラッチ機能回路は、ランチ回路と、該ラ
ッチ回路の出力と分割印字のためのストローブ信号との
アンドをとるアンド回路とからなることを特徴とする特
許請求の範囲第1項記載のサーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57229802A JPS59123364A (ja) | 1982-12-29 | 1982-12-29 | サ−マルヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57229802A JPS59123364A (ja) | 1982-12-29 | 1982-12-29 | サ−マルヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59123364A true JPS59123364A (ja) | 1984-07-17 |
Family
ID=16897891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57229802A Pending JPS59123364A (ja) | 1982-12-29 | 1982-12-29 | サ−マルヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59123364A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610650A (en) * | 1992-12-28 | 1997-03-11 | Mitsubishi Denki Kabushiki Kaisha | Electronic parts, thermal head, manufacturing method of the thermal head, and heat sensitive recording apparatus |
US6329705B1 (en) * | 1998-05-20 | 2001-12-11 | Micron Technology, Inc. | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes |
JP2011011557A (ja) * | 2010-09-15 | 2011-01-20 | Fujitsu Component Ltd | サーマルヘッド |
-
1982
- 1982-12-29 JP JP57229802A patent/JPS59123364A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610650A (en) * | 1992-12-28 | 1997-03-11 | Mitsubishi Denki Kabushiki Kaisha | Electronic parts, thermal head, manufacturing method of the thermal head, and heat sensitive recording apparatus |
US6329705B1 (en) * | 1998-05-20 | 2001-12-11 | Micron Technology, Inc. | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes |
JP2011011557A (ja) * | 2010-09-15 | 2011-01-20 | Fujitsu Component Ltd | サーマルヘッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100229380B1 (ko) | 디지탈방식의 액정표시판넬 구동회로 | |
JPS59123364A (ja) | サ−マルヘツド | |
TW200425028A (en) | Digital data driver and LCD | |
JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
JPS59123363A (ja) | サ−マルヘツド | |
JP2676077B2 (ja) | 直並列変換回路 | |
JPH0316749A (ja) | サーマルヘッドの印字方式 | |
JP2565144B2 (ja) | 直並列変換器 | |
JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
JPS6271084A (ja) | 半導体集積回路 | |
JPS61289448A (ja) | バツフア記憶装置 | |
JP2570259B2 (ja) | 多出力ドライバ | |
JPH01130961A (ja) | サーマルヘッド | |
SU734670A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный код | |
SU1287142A1 (ru) | Устройство дл сравнени чисел | |
JPS5858588A (ja) | 電気回路 | |
JPS61133987A (ja) | カラ−表示装置 | |
JPS6189771A (ja) | 感熱プリンタの駆動方法 | |
JPH06230743A (ja) | 表示データ駆動用集積回路 | |
JPH0234395B2 (ja) | Ekishokudokaironohyojideetatensohoshiki | |
JPS62171378A (ja) | 熱転写における階調記録方法 | |
JPS62117460A (ja) | サ−マルヘツド | |
JPH0193360A (ja) | 多階調感熱プリンタ | |
JPH011557A (ja) | ドツトシリアルプリンタ | |
JPS62180599A (ja) | 双方向シフト・レジスタ |