JP2570259B2

JP2570259B2 - 多出力ドライバ

Info

Publication number: JP2570259B2
Application number: JP61048870A
Authority: JP
Inventors: 忠雄門脇
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1986-03-06
Filing date: 1986-03-06
Publication date: 1997-01-08
Anticipated expiration: 2012-01-08
Also published as: JPS62205395A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶ディスプレイやプラズマ・ディスプレ
イなどの表示体や、サーマル・プリンタの発熱部である
サーマル・ヘッドなどを駆動する多出力ドライバの回路
方式に関する。

〔発明の概要〕

本発明は、ｎビットのシリアル・データを直並列変換
し、駆動信号として出力する多出力ドライバにおいて、
ｍ番目（１ｍｎ）のデータをｍ番目のドライバ回路
が出力し、ｍ−ｎ＋１番目のデータをｍ−ｎ＋１番目の
ドライバ回路が出力する場合と、ｍ番目のデータをｍ−
ｎ＋１番目のドライバ回路が出力し、ｍ−ｎ＋１番目の
データをｍ番目のドライバ回路が出力する場合とを、同
一切替信号によって切替えることにより、最初に入力さ
れるシリアル・データを１番目のドライバ回路が出力
し、最後に入力されるシリアル・データをｎ番目のドラ
イバ回路が出力する順序の場合と、最初に入力されるシ
リアル・データをｎ番目のドライバ回路が出力し、最後
に入力されるシリアル・データを１番目のドライバ回路
が出力する順序の場合とを切替えられるようにしたもの
である。

〔従来の技術〕

シリアル・データを入力し、前記シリアル・データを
直並列変換し、ドライバ出力して出力する多出力ドライ
バと、前記多出力ドライバによって駆動される被駆動体
との実装上の位置関係は、前記多出力ドライバと前期被
駆動体とによって構成されるモジュールの、配線上の都
合や形状上の都合などの理由により、種々の関係が有り
得る。第２図ａは多出力ドライバを被駆動体の上に配置
した図であり、第２図ｂは多出力ドライバを被駆動体の
下に配置した図である。10は多出力ドライバ、９は多出
力ドライバ10のドライバ出力、11は多出力ドライバ10に
よって駆動される被駆動体、12は被駆動体11の入力であ
りドライバ出力９と接続されている。第２図ａと第２図
ｂとの比較のように、多出力ドライバ10と被駆動体11と
の位置関係が変わると、ドライバ出力９と被駆動体入力
12との対応関係が逆転してしまう。第２図ａのように多
出力ドライバ10を被駆動体の上に配置した場合には、ド
ライバ出力９と被駆動体入力12の対応は下表のようにな
る。

第２図ｂのように、多出力ドライバ10を被駆動体11の
下に配置した場合には、ドライバ出力９と被駆動体入力
12の対応は下表のようになる。

上述した表とのように、ドライバ出力９と被駆動
体入力12との対応が逆転してしまうと、例えば被駆動体
11が文字などを表示するディスプレイの場合は、文字が
左右反転した字体となってしまう不都合が生じてしま
う。この不都合を防止する手段としては、多出力ドライ
バ10にドライバ出力９の順序を切替える機能を持たせる
事が一般的である。ドライバ出力９の順序を切替える機
能とは、多出力ドライバ10に入力する１番目のシリアル
・データを１番目のドライバ出力へ、２番目に入力する
シリアル・データを２番目のドライバ出力へ、………ｎ
番目に入力するシリアル・データをｎ番目のドライバ出
力へ出力する場合と、１番目に入力するシリアル・デー
タをｎ番目のドライバ出力へ、２番目に入力するシリア
ル・データをｎ−１番目のドライバ出力へ、………ｎ番
目に入力するシリアル・データを１番目のドライバ出力
へ出力する場合とを切替える機能である。

従来より、多出力ドライバのドライバ出力順序を切り
替える技術としては、双方向シフト・レジスタを用いる
方式が多用されている。双方向シフト・レジスタの回路
図を第４図に示す。第４図に示すように、信号SHLが
“H"の時は、データは→へ転送し、SHLが“L"の時
は、データは→へ転送する。この双方向シフト・レ
ジスタを用いた従来例の液晶ドライバのブロック図を第
３図に示す。信号LPはラッチ回路20のラッチ・パルス。
信号CKは双方向シフト・レジスタ19のデータを転送する
転送クロック。信号DIはシリアル・データで、双方向シ
フト・レジスタ19のデータ入力。表示データDIは、双方
向シフト・レジスタ19内を転送された後Ｄより出力さ
れる。信号SHLはドライバ出力順序を切り換える信号。

表データDIは、転送クロックCKにより双方向シフト・
レジスタ19に転送された後、ラッチ・パルスLPによって
ラッチ回路20に取り込まれ、ドライバ回路21によって出
力される。

ここで、信号SHLが“H"の場合、クロックド・ゲート1
5とクロックド・ゲート18がオンし、クロックド・ゲー
ト16とクロックド・ゲート17がオフするので、シリアル
・データDIは、第３図の多出力ドライバ内のシフト・レ
ジスタ19の中を時計方向に転送される。一方、信号SHL
が“L"の場合は、クロックド・ゲート16とクロックド・
ゲート17がオンし、クロックド・ゲート15とクロックド
・ゲート18がオフするので、シリアル・データDIは前記
多出力ドライバの中を反時計方向に転送される。ドライ
バ出力は、転送されたシリアル・データDIが、ラッチ・
パルスLPによってラッチ回路20に取り込まれる事によっ
て出力されるので、信号SHLを切り換える事により、ド
ライバ出力順序を時計方向が、反時計方向かに切り換え
す事ができる。

〔発明が解決しようとする問題点〕

しかしながら、前述の第３図の従来例の場合、以下に
示す問題点がある。

大型のプラズマ・ディスプレイや液晶ディスプレイ、
またサーマル・ヘッドを駆動する場合は、複数個の多出
力ドライバをカスケード接続して駆動するのが一般的で
ある。カスケード接続した場合、第３のシリアル・デー
タ出力Ｄは次段の多出力ドライバのシリアル・データ
入力DIとなる。従来例の第３図の場合、次段の多出力ド
ライバのシリアル・データ入力となるシリアル・データ
出力Ｄの経路で、クロックド・インバータ17がオンの
時はクロックド．インバータ18が、逆にクロックド・イ
ンバータ18がオンの時はクロックド・インバータ17が容
量負荷として付いてしまう。この事はシリアル・データ
出力Ｄに遅延時間の増加を生じさせ、転送クロックCK
の高速化を制限してしまう問題となってしまう。第５図
でこの事を説明する。第５図ａにおいて、転送クロック
CKの１のパルス立ち下がりでシリアル・データ出力Ｄ
が出力されたとすると、次段の多出力ドライバは、前記
の転送クロックCKの１パルスで出力されたシリアル・デ
ータを、転送クロックCKの２のパルスの立ち下がりで取
り込む必要がある。ここで第５図ｂに示すように、転送
クロックCKの１のパルスで出力されたシリアル・データ
出力Ｄの遅延時間が大きく、転送クロックCKの２のパ
ルスの立ち下がりよりも遅れてしまうと、次段の多出力
ドライバは転送クロックCKの３のパルスの立ち下がりで
取り込む事となる。この様な事になると、ドライバ出力
が転送クロックの１クロック分だけずれてしまうので、
多出力ドライバで文字などの表示体を駆動している場合
は、文字が１列ずれてしまう不具合が生じる。

上述した不具合を防止するには、転送クロックCKの周
期を大きくとれば良い。しかし、大容量の被駆動体を駆
動するには、転送クロックCKを高速化し、一定の時間内
に大量のシリアル・データを処理する事が最も必要であ
る。従って、従来方式のように、シリアル・データ出力
の遅延時間を増加させる方式では、大容量の被駆動体を
駆動しにくいという問題がある。

また、第６図に示す通常のシフト・レジスタかインバ
ータ２ケ、クロックド・インバータ４ケで構成できるの
に対し、前述した双方向シフト・レジスタは第４図に示
すようにクロックド・インバータが８ケ必要である。従
ってシフト・レジスタの占有面積が大きくなり、コスト
高となる問題点がある。

本発明は、前述した問題点を解決するもので、その目
的とするところは、シリアル・データ出力の遅延時間が
極力少なく、低コストで、且つ容易に多出力ドライバの
ドライバ出力順序を制御できる回路を提供する事にあ
る。

〔問題点を解決するための手段〕

上記問題点を解決するために本発明の多出力ドライバ
は、入力したシリアル・データを直並列変換し、複数の
出力端子より並列に出力する多出力ドライバにおいて、
前記シリアル・データを転送クロックに基づき順次入力
し、入力した前記シリアル・データを各段毎に出力す
る、ｎ（ｎは２以上の整数）段シフト・レジスタと、前
記シフト・レジスタの出力を保持し、並列データに変換
するｎ段の保持回路と、前記保持回路の出力を入力する
ｎ段のドライバ回路と、前記シリアル・データのｍ（１
≦ｍ≦ｎ）番目のデータが入力される前記シフト・レジ
スタの出力を入力し、ｍ番目の前記保持回路へ出力する
第１のクロックド・インバータと、前記シリアル・デー
タｍ（１≦ｍ≦ｎ）番目のデータが入力される前記シフ
ト・レジスタの出力を入力し、（ｎ−ｍ＋１）番目の前
記保持回路へ出力する第２のクロックド・インバータ
と、前記第１のクロックド・インバータと第２のクロッ
クド・インバータを選択的に出力可能状態にする制御信
号を入力する制御信号入力端子と、前記シフト・レジス
タの最終段の出力端子と前記第１及び第２のクロックド
ゲートとの交点に接続される、次段の多出力ドライバへ
前記シリアル・データを出力するための出力端子を有す
ることを特徴とする。

〔作用〕

本発明の上記の構成によれば、多出力ドライバのドラ
イバ出力順序の切替えを、多出力ドライバ内の、ｍ番目
のデータを入力するレジスタもしくはラッチ回路と、ｎ
−ｍ＋１番目のデータを入力するレジスタもしくはラッ
チ回路との間で、データの交換を行うので、シリアル・
データを出力する回路に容量負荷の原因となる余分な回
路がつかず、シリアル・データを高速で転送できる。ま
た、双方向シフト・レジスタを必要としないので、低コ
ストでドライバ出力順序を切替える事ができるのであ
る。

〔実施例〕

本発明の一実施例を第１図に示す。第１図は、本発明
の多出力ドライバのブロック図である。信号LPはラッチ
回路７のラッチ・パルス。信号CKはシフト・レジスタ６
のデータを転送する転送クロック。信号DIはシリアル・
データでシフト・レジスタ６の中を転送された後、シリ
アル・データ出力としてＤへ出力する。シリアル・デ
ータ出力DIは、ｎビットのシフト・レジスタ６に入力さ
れると、ラッチ・パルスLPによりラッチ回路７に出力さ
れる。前記シフト・レジスタ６の出力がラッチ回路７に
入力される経路には、クロックド・ゲート1,2とクロッ
クド・ゲート3,4とが、ｍ番目（１ｍｎ）のデータ
を入力するシフト・レジスタもしくはラッチ回路と、ｎ
−ｍ＋１番目のデータを入力するシフト・レジスタもし
くはラッチ回路との間に介在している。第１図のブロッ
クの動作を説明する。シリアル・データDIが転送クロッ
クCKによってa,b,c…………X,Y,Zの順で転送されたとす
ると、１番からｎ番までのシフト・レジスタ６に取りこ
まれる順序は下表のようになる。

ここで信号SHLが“H"の場合は、クロックド・インバ
ータ１と３がオンし、クロックド・インバータ２と４が
オフする。従って、ラッチ・パルスLPによりｎ番目のシ
フト・レジスタの出力はｎ番目のラッチ回路に入力され
るので、シリアル・データの入力順序とドライバ出力の
順序とは下表のようになる。

一方、信号SHLが“L"の場合は、クロックド・インバ
ータ２と４がオンし、クロックド・インバータ１と３が
オフする。従って、ｍ番目のシリアル・データを入力し
たシフト・レジスタの出力と、ｎ−ｍ＋１番目のシフト
・レジスタの出力とが交替されてラッチ回路に出力され
る。

従って、シリアル・データDIの入力順序とドライバ出
力の順序との関係は下表のようになる。

上述した表とのように、信号SHLによりドライバ
出力の順序を切り換える事ができる。

第１図の実施例では、シフト・レジスタ間のデータの
交換でドライバ出力順序を切替えたが、ｍ番目とｍ−ｎ
＋１番とのラッチ回路間でデータを交換しても同様の結
果を得られる。従って、第１図の実施例では、データを
順次シフトするシフト・レジスタを用いて説明したが、
データをシフトせず、単純にデータをラッチするだけの
レジスタの場合にもドライバ出力順序の切替えが可能で
ある。

以上述べた実施例によればドライバ出力順序を切替え
るのに、ｍ番目（１ｍｎ）のシフト・レジスタとｍ
−ｎ＋１番目のシフト・レジスタ間のデータの交換で行
うので、カスケード接続した場合に、次段の多出力ドラ
イバのシリアル・データ入力となるシリアル・データ出
力Ｄを出力する回路内に、容量負荷の原因となる余分
な回路がつかず、双方向出力機能を有しながらデータ転
送を高速化できる利点がある。従って、上下駆動を必要
とする大容量のLCDやPDPなどのフラット・ディスプレイ
を作成する上で、一つの多出力ドライバICで上下それぞ
れの画面を駆動するドライバとして使えるので、部品点
数の削減による残庫管理負担が減る効果がある。

また、本発明によれば、１ケのシフト・レジスタ当
り、２ケのクロックド・インバータの追加でドライバ出
力順序を切替えれるので、従来例のように双方向シフト
・レジスタを用いた場合の４ケのクロックド・インバー
タが必要であるのに比較して、シフト・レジスタの占有
面積が小さくなりコストを低減できる利点がある。

〔発明の効果〕

以上述べたように、本発明によれば、第１又は第２の
クロックド・インバータの容量負荷が次段の多出力ドラ
イバーへのシリアル・データの出力に影響を与えず、ま
た、容量負荷になるような回路を多出力ドライバーへの
シリアル・データの出力する配線に接続する必要がない
ため、シリアル・データの出力の遅延時間の増加を防ぐ
ことができるという効果を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す多出力ドライバのブ
ロック図。第２図ａと第２図ｂは、多出力ドライバと被駆動体の配
置を示した平面図。第３図は、従来技術の多出力ドライバを示すブロック
図。第４図は、双方向シフト・レジスタの回路図。第５図ａと第５図ｂは、転送クロックCKとシリアル・デ
ータ出力Ｄとの関係を示すタイム・チャート図。第６図は、通常のシフト・レジスタの回路図。 1,2,3,4……クロックド・インバータ６……シフト・レジスタ７……ラッチ回路８……ドライバ回路９……ドライバ出力 10……多出力ドライバ 11……被駆動体 12……被駆動体入力 15,16,17,18……クロックド・インバータ 19……双方向シフト・レジスタ 20……ラッチ回路 21……ドライバ回路

Claims

(57)【特許請求の範囲】

【請求項１】入力したシリアル・データを直並列変換
し、複数の出力端子より並列に出力する多出力ドライバ
において、前記シリアル・データを転送クロックに基づき順次入力
し、入力した前記シリアル・データを各段毎に出力す
る、ｎ（ｎは２以上の整数）段のシフト・レジスタと、前記シフト・レジスタの出力を保持し、並列データに変
換するｎ段の保持回路と、前記保持回路の出力を入力するｎ段のドライバ回路と、前記シリアル・データのｍ（１≦ｍ≦ｎ）番目のデータ
が入力される前記シフト・レジスタの出力を入力し、ｍ
番目の前記保持回路へ出力する第１のクロックド・イン
バータと、前記シリアル・データのｍ（１≦ｍ≦ｎ）番目のデータ
が入力される前記シフト・レジスタの出力を入力し、
（ｎ−ｍ＋１）番目の前記保持回路へ出力する第２のク
ロックド・インバータと、前記第１のクロックド・インバータと第２のクロックド
・インバータを選択的に出力可能状態にする制御信号を
入力する制御信号入力端子と、前記シフト・レジスタの最終段の出力端子と前記第１及
び第２のクロックドゲートとの交点に接続される、次段
の多出力ドライバへ前記シリアル・データを出力するた
めの出力端子を有することを特徴とする多出力ドライ
バ。