KR100463465B1 - 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치 - Google Patents

전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치 Download PDF

Info

Publication number
KR100463465B1
KR100463465B1 KR10-1999-0044792A KR19990044792A KR100463465B1 KR 100463465 B1 KR100463465 B1 KR 100463465B1 KR 19990044792 A KR19990044792 A KR 19990044792A KR 100463465 B1 KR100463465 B1 KR 100463465B1
Authority
KR
South Korea
Prior art keywords
image data
shift registers
pairs
shift
latched
Prior art date
Application number
KR10-1999-0044792A
Other languages
English (en)
Other versions
KR20000029112A (ko
Inventor
오자와도쿠로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20000029112A publication Critical patent/KR20000029112A/ko
Application granted granted Critical
Publication of KR100463465B1 publication Critical patent/KR100463465B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F7/00—Optical analogue/digital converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명에 따른 전기 광학 장치를 위한 구동 회로는 이미지 데이터의 비트를 나타내는 신호들을 래치하여 유지하는 복수의 시프트 레지스터 쌍들과, 상기 시프트 레지스터에 의해 래치된 이미지 데이터에 대한 D/A 변환을 n 비트씩 행하고, 2N개의 그레이 스케일에 대응하는 전압을 발생하여 발생된 전압을 신호 라인에 공급하는 D/A 변환기와, 상기 시프트 레지스터 쌍들 각각의 시프트 레지스터들 중 하나의 시프트 레지스터에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 공급하는 스위치 그룹을 포함한다. 상기 구동 회로는 이미지 데이터가 다른 시프트 레지스터에 의해 래치되는 동안 D/A 변환기에 상기 시프트 레지스터 쌍들 각각의 시프트 레지스터들 중 하나의 시프트 레지스터에 의해 유지된 이미지 데이터를 D/A 변환기에 공급하는 동작을 반복적으로 수행한다. 따라서, 이미지 데이터는 고속으로 입력될 수 있다.

Description

전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치{Electro-optical device drive circuit, electro-optical device and electronic equipment using the same}
본 발명은 전기 광학 장치 구동 회로에 관한 것으로서, 특히 D/A 변환기를 갖는 액정 구동 회로(즉, 디지털-아날로그 변환 회로)와, 상기 구동 회로를 이용하는 전기 광학 장치와, 상기 전기 광학 장치를 이용하여 이미지를 디스플레이하는 전자 장치에 관한 것이다.
도 10에 도시된 바와 같이, 종래의 전기 광학 장치 구동 회로는 외부 제어 장치로부터 단자(D0, D1, D2)로 공급된 디지털 이미지 데이터(이하, 간단히 이미지 데이터라 함)를 각각 순차적으로 래치하여 유지(hold)하는 래치 회로들(XLT1-1 내지 XLT3-1)의 제1 그룹과, 한 라인의 이미지 데이터가 래치 회로들의 제 1 그룹에 의해 래치되는 래치 회로들의 제 2 그룹으로 이루어진 래칭 수단(91)을 포함한다. 상기 구동 회로는 클록 신호를 발생하는 시프트 레지스터(92)를 포함하며, 상기 시프트 레지스터는 외부 회로로부터 공급된 클록(CLK 및)에 따라서, 데이터 라인(L0, L1, L2) 상에 존재하는 이미지 데이터를 연속적으로 래칭하는 타이밍을 제공한다. 상기 구동 회로는 소정의 전압을 픽셀 영역 내의 각 신호 라인에 공급하기 위하여, 래치 회로들(XLT1-2 내지 XLT3-2)의 제 2 그룹에 의해 래치된 이미지 데이터로 각각 디스플레이된 각 픽셀의 데이터(본 도면의 경우 3 비트로 구성)의 D/A 변환을 행하는 D/A 변환기(93)를 더 포함한다.
전술한 구동 회로에서, 이미지 데이터는 외부 회로로부터 데이터 라인(LP0, L1, L2)에 각각 입력된다. 그러나, 전기 광학 장치의 전술한 데이터 라인(L0, L1, L2)의 길이가 수십 cm에 달하고 상기 전기 광학 장치가 데이터 라인(L0, L1, L2)을 삽입하는 많은 신호 라인을 갖기 때문에, 상기 데이터 라인(L0, L1, L2)의 기생 커패시턴스는 반도체 집적 회로의 배선의 기생 커패시턴스에 비하여 아주 큰 값(100pF 정도)을 갖는다. 따라서, 각각의 데이터 라인(L0, L1, L2) 상의 한 점에서의 이미지 데이터의 전송 속도는 그 점과 끝부분 사이의 거리가 짧아질수록, 즉, 대응 데이터 입력 단자로부터 그 점까지의 거리가 짧아질수록 감소한다. 그 결과, 래치 회로(XLT1-1 내지 XLT3-1)의 제 1 그룹에 시프트 레지스터(92)로부터 출력된 데이터가 래치 회로(XLT1-1 내지 XLT3-1)의 제 1 그룹에 의해 래치되는 래치 타이밍을 제공하는 클록 신호의 타이밍 마진이 감소한다. 결국, 이미지 데이터를 고속으로 입력하는 것이 어렵게 된다.
또한, 이미지 데이터를 출력하기 위한 IC의 출력 임피던스는 이미지 데이터의 고속 입력을 얻도록 감소되어야 한다. 그러나, 데이터 라인(L0, L1, L2)의 기생 커패시턴스가 커지면, 이미지 데이터의 고속 입력을 구현하기가 아주 어렵게 된다. 예를 들면, 640×480 도트의 해상도를 가지며, VGA(Video Graphic Array) 표준을 따르는 액정 패널의 경우, 이미지 데이터 입력 신호의 주파수는 20 MHz 정도이다. 또한, SVGA(Super Video Graphics Array) 표준을 따르는 액정 패널의 경우, 이미지 데이터 입력 신호의 주파수는 100 MHz에 달한다. 따라서, 이미지 데이터의 고속 입력을 구현하기가 어렵다. 특히, 구동 회로의 장치로서 폴리실리콘 TFT를 사용하는 전기 광학 장치의 경우, 전술한 이미지 데이터를 나타내는 신호의 진폭으로서 적어도 3.3 V, 양호하게는 5 V 정도가 필요하다. 이미지 데이터를 큰 진폭을 갖는 신호를 이용하여 큰 기생 커패시턴스를 갖는 데이터 라인에 고속으로 입력하도록 이미지 데이터를 출력하는 IC의 구동 능력이 향상되어야 한다.
본 발명은 종래의 구동 회로의 전술한 문제를 해결하기 위한 것이다. 따라서, 본 발명은 이미지 데이터가 외부 회로로부터 고속으로 입력될 수 있는 전기 광학 장치 구동 회로를 제공한다.
본 발명은 또한 이미지 데이터를 입력하는 IC의 구동 능력을 낮게 하여 그것의 전력 소비를 낮게 할 수 있는 전기 광학 장치 구동 회로를 제공한다.
본 발명은 또한 픽셀 영역 내의 신호 라인의 배선 피치를 감소시키는 전기 광학 장치 구동 회로를 제공한다.
본 발명은 이미지의 래터럴 반전 기능을 가지며, 이미지 데이터가 기억되는 메모리로부터 역방향으로 한 라인의 이미지 데이터를 판독하는 소위 역 판독 회로를 갖지 않고도 이미지의 래터럴 반전을 행할 수 있는 전기 광학 장치 구동 회로를 제공한다.
도 1은 본 발명에 따른 액정 디스플레이 장치 구동 회로의 제 1 실시예의 구성을 도시한 회로도.
도 2는 도 1에 도시된 신호 라인 구동 회로의 동작 타이밍을 도시한 타이밍 차트.
도 3은 도 1에 도시된 신호 라인 구동 회로에 제공된 시프트 레지스터의 논리 회로의 실례의 구성을 도시한 회로도.
도 4는 도 3에 도시된 시프트 레지스터의 동작 타이밍을 도시한 타이밍 차트.
도 5는 본 발명에 따른 액정 디스플레이 장치 구동 회로의 제 2 실시예의 구성을 도시한 회로도.
도 6a 및 6b는 도 5에 도시된 실시예의 신호 라인 구동 회로의 기능을 도시한 도면.
도 7은 도 5에 도시된 실시예의 신호 라인 구동 회로의 동작 타이밍을 도시한 타이밍 차트.
도 8은 본 발명에 따른 액정 디스플레이 장치 구동 회로의 제 3 실시예의 구성을 도시한 회로도.
도 9는 본 발명에 따른 액정 디스플레이 장치 구동 회로의 제 4 실시예의 구성을 도시한 회로도.
도 10은 액정 디스플레이 장치의 종래의 구동 회로의 일례의 구성을 도시한 회로도.
도 11은 본 발명의 액정 디스플레이 장치의 일실시예를 도시한 도면.
도 12는 본 발명의 전자 장치의 일실시예인 휴대용 컴퓨터를 도시한 도면.
도 13은 본 발명의 전자 장치의 다른 실시예인 투사형 디스플레이 장치를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
10. 픽셀 영역 11. 신호 라인
12. 스캐닝 라인 20. 신호 라인 구동 회로
30. 스캐닝 라인 구동 회로
본 발명의 한 특징에 따르면, 종래의 구동 회로와는 달리, 외부 회로로부터 입력된 이미지 데이터를 래칭하는 래치 회로에 데이터 래칭 타이밍을 제공하는 클록 신호를 발생하는 대신에, 이미지 데이터를 래칭하기 위해 시프트 레지스터가 사용되도록 구성되어 있다.
그 결과, 대응하는 이미지 데이터 입력 단자와 이미지 데이터를 래칭하는 시프트 레지스터 사이의 각 데이터 라인의 길이가 감소된다. 따라서, 본 발명의 구동 회로의 경우, 종래의 구동 회로와는 달리, 각 래치 회로에 래칭 타이밍을 제공하는 클록 신호의 타이밍 마진을 고려할 필요가 없다. 그 결과, 외부 회로로부터 전기 광학 장치로 이미지 데이터를 고속으로 입력할 수 있고, 이미지 데이터를 입력하는 IC의 구동 능력을 낮게 하여 전력 소비를 줄일 수 있는 전기 광학 장치 구동 회로가 제공된다.
또한, 본 발명에 따르면, D/A 변환기를 갖는 액정 구동 회로는 이미지 데이터를 래칭하는 시프트 레지스터 쌍이 이미지 데이터의 각 비트에 대응하도록 제공되고, 상기 이미지 데이터는 외부 회로로부터 상기 쌍의 시프트 레지스터들 중 하나에 래치되고, 다른 시프트 레지스터에 래치된 한 라인의 이미지 데이터는 상기 D/A 변환기로 동시에 전송되고, 상기 이미지 데이터의 상기 전송을 가능하게 하는 전송 스위치가 상기 각 비트에 대응하도록 제공된 상기 시프트 레지스터 사이에 위치하도록 구성된다.
따라서, 모든 전송 스위치를 D/A 변환기측에 두는 경우에 비하여, 픽셀 영역 내의 신호 라인의 배선 피치를 더 작은 값으로 설정하는 전기 광학 장치 구동 회로가 제공된다.
또한, 각 비트에 대응하는 시프트 레지스터 쌍 외에 지연 시프트 레지스터가 제공된다. 또한, 이미지 데이터의 전송을 가능하게 하거나 불허하는 온-오프 스위치가 상기 지연 시프트 레지스터와 이미지 데이터 입력 단자 사이에 제공된다. 이미지 데이터의 전송을 결정하는 온-오프 스위치와 이미지 데이터를 상기 쌍의 시프트 레지스터들 중 하나로 전송하는 것을 허가하는 변경 스위치는 지연 시프트 레지스터와 다른 시프트 레지스터 쌍 사이에 제공된다.
따라서, 상기 스위치들의 조정에 의해 상기 지연 레지스터가 동작할 수 있다. 그 결과, 이미지의 래터럴 반전을 행하는 기능을 갖는 전기 광학 장치에서, 역방향으로 이미지 데이터를 기억하는 메모리로부터 한 라인의 이미지 데이터를 판독하는데 사용되는 역판독 회로 없이도 단지 본 발명의 구동 회로에 의해 이미지의 래터럴 반전이 가능해질 수 있다.
본 발명의 다른 특징들, 목적, 이점은 첨부한 도면을 참조한 양호한 실시예에 대한 다음의 설명으로부터 명확해질 것이다. 도면에 있어서, 유사한 참조 부호는 각 도면의 유사한 대응 부분을 나타낸다.양호한 실시예들의 상세한 설명
도 1은 본 발명에 따른 액정 패널 구동 회로의 제 1 실시예의 구성을 도시한 회로도이다. 도 1에서, 참조번호 10은 픽셀 전극과 TFT로 각각 구성된 복수의 픽셀 엘리먼트들이 매트릭스형 방식으로 배치되어 있는 픽셀 영역을 나타낸다. 참조번호 20은 X 시스템, 즉, 신호 라인(11)을 구동하는 신호 라인 구동 회로를 나타낸다. 참조번호 30은 스캐닝 라인(12)을 선택하는 스캐닝 라인 구동 회로를 나타낸다. 본 실시예에서, 전술한 신호 라인 구동 회로(20)는 3-비트(또는 8-그레이 스케일) 디지털 이미지 데이터를 위한 신호 라인을 구동하도록 구성된다. 본 발명은 상기 신호 라인 구동 회로(20)에 제한되지 않는다. 또한, 시프트 레지스터들의 쌍(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)이 입력 단자(D0, D1, D2)에 대응하는 회로(20)에 제공되며, 상기 입력 단자를 통하여 외부 제어 장치로부터 공급된 이미지 데이터의 비트가 각각 입력된다.
참조 부호 DAC1 내지 DACn은 픽셀 영역(10)에 도시된 신호 라인(11)에 각각 대응하도록 하는 방식으로 제공된 3 비트의 D/A 변환기이다. 이 실시예에서, 데이터를 스위칭하여 전송하는 각각의 스위치 쌍(SW1-0, SW2-0; SW1-1, SW2-1; SW1-2, SW2-2)은 대응하는 시프트 레지스터 쌍(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)과 D/A 변환기들(DAC1 내지 DACn) 중 대응하는 것들 사이에 제공된다. 이들 스위치들의 상태는 외부 제어 장치로부터 공급된 스위칭 제어 신호(LAT)에 따라서 변경된다. 따라서, 1 비트의 이미지 데이터가 각 쌍들의 시프트 레지스터들(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2) 중 하나로부터 공급된다. 즉, 총 3 비트로 이루어진 이미지 데이터가 시프트 레지스터로부터 상기 D/A 변환기(DAC1 내지 DACn)로 공급되어 D/A 변환된다. 그 다음에, 8 그레이 스케일에 각각 대응하는 전압이 발생되어 대응 신호 라인(11)에 공급된다.
또한, 시프트 레지스터들의 각 쌍(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)은 이미지 데이터 입력 단자(D0, D1, D2)에 접속된다. 상기 시프트 레지스터(XSR1-0, XSR1-1, XSR1-2)는 외부 제어 장치로부터 발생된 클록 신호 CLK1 및에 따라서 상기 데이터를 래치하여 시프팅 동작을 수행한다. 또한, 시프트 레지스터(XSR2-0, XSR2-1, XSR2-2)는 클록 신호 CLK2 및에 따라서 데이터를 래치하여 시프팅 동작을 행한다. 따라서, 각각의 상기 시프트 레지스터는 이미지 데이터 입력 단자(D0, D1, D2)로부터 한 비트씩 이미지 데이터를 순차적으로 래치하여 데이터를 역방향으로 시프트하는 방법으로 동작한다.
도 1에 도시된 바와 같이, 시프트 레지스트들(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)과 D/A 변환기(DAC1 내지 DACn) 간의 데이터 전송을 제어하는 스위치들 중에서, 스위치(SW1-0, SW2-0)는 시프트 레지스터들(XSR2-0 및 XSR1-1) 사이에 제공되고, 스위치(SW1-1 및 SW2-1)는 시프트 레지스터(SXR2-1 및 XSR1-2) 사이에 제공된다. 이들 스위치들은 시프트 레지스터(XSR2-2)와 각각의 D/A 변환기(DAC1 내지 DACn) 사이에 위치할 수도 있지만, 이들 스위치들은 전술한 바와 같이 시프트 레지스터들 사이에 제공된다. 따라서, 픽셀 영역의 신호 라인의 배선 피치는 이들 스위치들을 D/A 변환기들의 측면에 배치하는 경우의 신호 라인의 배선 피치보다 작게 만들어질 수 있다. 그 결과, 본 실시예는 픽셀 영역이 고도로 집적될 수 있다는 이점이 있다.
또한, 픽셀 영역 및 구동 회로가 기판상에 형성될 때에도, 이미지 데이터 입력 단자(D0, D1, D2)는 본 도면에 도시한 바와 같이 도 1의 회로에 대응하는 기판의 우측에 위치하는 것이 양호하다. 일반적으로, 종래의 구동 회로의 경우, 이미지 데이터 입력 단자는 기판의 좌측에 배치되며, 데이터는 입력 단자에 가장 가까운 시프트 레지스터로부터 가장 먼 시프트 레지스터 방향으로 이동된다. 따라서, 1 라인의 이미지 데이터가 상기 이미지 데이터를 기억하는 메모리로부터 판독될 때, 외부 제어 장치가 이미지 데이터의 역판독을 행할 필요가 있다. 반면에, 본 실시예에 의하면, 이미지 데이터 입력 단자를 기판의 우측에 둠으로서, 이미지 데이터의 역판독이 필요 없게 된다. 따라서, 본 실시예는 메모리로부터 이미지 데이터를 판독하는 방법이 간단해진다는 이점을 갖는다.
다음은 전술한 신호 라인 구동 회로(20)의 동작에 대해서 도 2의 타이밍 차트를 참조하여 설명한다. 먼저, 3 비트의 이미지 데이터(VD0, VD1, VD2)가 외부에 위치한 제어 장치로부터 이미지 데이터 입력 단자(D0, D1, D2)에 평행하게 순차적으로 입력된다. 또한, 전술한 이미지 데이터(VD0, VD1, VD2)와 동기된 클록 신호(CLK1,또는 CLK2,)가 신호 라인 구동 회로(20)에 입력된다. 본 실시예에서, 외부 제어 장치로부터 공급된 스위칭 제어 신호(LAT)의 신호 레벨은 1 라인의 이미지 데이터의 모든 입력에 대하여 로우 레벨과 하이 레벨 사이에서 변한다. 또한, 각각의 클록 신호들의 쌍(CLK1,또는 CLK2,)이 스위칭 제어 신호(LAT)에 응답하여 발생하며, 상기 클록 신호들의 쌍들 중 한 쌍은 입력되고, 상기 클록 신호들의 다른 쌍의 입력은 중지된다.
따라서, 스위칭 제어 신호(LAT)가 로우 레벨일 때, 입력 이미지 데이터(VD0, VD1, VD2)는 클록 신호(CLK1 및)에 응답하여 시프트 레지스터들의 세트(XSR1-0, XSR1-1, XSR1-2)에 의해 순차적으로 래치된 후, 시프트된다. 반면에, 스위칭 제어 신호(LAT)가 하이 레벨일 때, 입력된 이미지 데이터(VD0, VD1, VD2)는 클록 신호(CLK2 및)에 응답하여 시프트 레지스터들 세트(XSR2-0, XSR2-1, XSR2-2)에 의해 순차적으로 래치된 후, 시프트된다.
또한, 스위칭 제어 신호(LAT)에 따라서 스위칭 제어 스위치(SW1-0 내지 SW2-2)를 제어함으로서, 시프트 레지스터들 세트들 중 한 세트(XSR1-0, XSR1-1, XSR1-2)가 이미지 데이터를 래치하는 경우(즉, 스위칭 제어 신호(LAT)가 로우 레벨), 다른 시프트 레지스터 세트(XSR2-0, XSR2-1, XSR2-2)에 의해 래치된 이미지 데이터는 D/A 변환기(DAC1 내지 DACn)로 전송된다. 역으로, 시프트 레지스터 세트(XSR2-0, XSR2-1, XSR2-2)가 이미지 데이터를 래치하면(즉, 스위칭 제어 신호(LAT)가 하이 레벨), 시프트 레지스터들 세트(XSR1-0, XSR1-1, XSR1-2)에 의해 래치된 이미지 데이터가 D/A 변환기(DAC1 내지 DACn)로 전송된다. 이 과정을 반복적으로 행하면, 한 화면의 이미지 데이터를 D/A 변환하여 얻어진 전압 신호가 픽셀 영역(10) 내의 신호 라인(11)에 연속적으로 공급된다.
또한, 스캐닝 라인(12)은 픽셀 영역(10)의 각 D/A 변환기(DAC1 내지 DACn)의 출력의 변화와 동기하여 선택 레벨(즉, 하이 레벨)까지 스캐닝 라인측(즉, Y-시스템) 구동 회로(도시되지 않음)에 의해 교대로 구동된다. 그 다음에, 선택된 스캐닝 라인에 접속된 각 픽셀 엘리먼트에 대응하는 TFT가 온으로 된다. 또한, 신호 라인(11)의 전압이 대응 픽셀 전극에 인가된다.
도 3은 도 1의 신호 라인 구동 회로(20)의 시프트 레지스터(XSR)의 보다 실용적인 예를 도시한 것이다. 또한, 도 4는 상기 시프트 레지스터의 동작을 도시한 것이다. 또한, 도 3은 도 1의 신호 라인 구동 회로의 10개의 단을 도시하고 있다. 도 4는 상기 시프트 레지스터의 10개의 단에 의해 6 비트의 데이터가 래치되는 경우의 동작 타이밍을 도시하고 있다. 도 3에 도시된 바와 같이, 시프트 레지스터(XSR)의 한 단은 신호를 입력하는 입력 클록 인버터(inputting clocked inverter)와, 서로 접속되어 있는 입력 단자와 출력 단자를 각각 갖는 인버터 쌍으로 구성된 래치 회로를 포함한다. 상기 래치 회로의 피드백 인버터는 클록 인버터로서 구성되며, 신호를 입력하는 다른 인버터에 대응하는 클록의 위상과 반대인 위상의 클록에 따라서 동작한다. 또한, 상기 래치 회로의 기수 단들의 입력 인버터는 동일 클록(CLK1)에 의해 동작한다. 또한, 상기 래치 회로의 우수 단들의 입력 인버터는 클록(CLK1)의 위상과 반대 위상을 갖는 동일 클록()에 따라서 동작한다.
전술한 구성의 시프트 레지스터에 따르면, 이미지 데이터 입력 단자와 이미지 데이터를 래칭하는 시프트 레지스터 사이의 데이터 라인의 길이가 짧다. 따라서, 본 실시예에 의하면, 래치 회로의 제 1 그룹에 래칭 타이밍을 제공하는 클록의 타이밍 마진을 고려할 필요가 없다. 그 결과, 본 실시예에서, 외부 회로로부터 고속으로 이미지 데이터를 입력하는 것이 가능하다. 또한, 전술한 실시예의 신호 라인 구동 회로의 경우, 도 10의 종래의 신호 라인 구동 회로와는 달리, 클록 신호를 공급하는 라인들이 데이터 라인(L0, L1, L2)보다 더 길다. 그러나, 도 2로부터 명확히 알 수 있듯이, 클록 신호의 주파수는 이미지 데이터를 나타내는 신호의 주파수의 반이다. 따라서, 클록 신호를 입력하는 경우, 고속 입력 능력에 대한 필요 정도가 이미지 데이터를 입력하는 경우에 비해서 높지 않다. 따라서, 도 10의 신호 라인 구동 회로를 이용하는 경우와는 달리, 이미지 데이터 및 클록을 출력하는 IC(또는 제어기)의 구동 능력 강화 정도가 높지 않게 할 필요가 없다. 그 결과, 상기 구동 회로의 전력 소비 및 IC의 비용 증가를 억제할 수 있다.
도 5는 본 발명에 따른 액정 디스플레이 장치용 신호 라인 구동 회로의 제 2 실시예의 구성을 도시한 회로도이다. 본 실시예의 신호 라인 구동 회로는 이미지의 디스플레이의 래터럴 반전을 용이하게 하는 구성을 가지며, 도 1의 제 1 실시예의 신호 라인 구동 회로와 유사한 3 비트 이미지 데이터를 위한 신호 라인 구동 회로로서 구성되어 있다. 즉, 제 2 실시예의 신호 라인 구동 회로는 상기 시프트 레지스터(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)와, 외부 제어 장치로부터 공급된 이미지 데이터의 비트들을 입력하는 입력 단자(D0, D1, D2)에 대응하는 지연 시프트 레지스터(XSR3-0, XSR3-1, XSR3-2)를 갖는다.
제 2 실시예에서도, 시프트 레지스터들(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)과 D/A 변환기(DAC1 내지 DACn) 사이의 데이터 전송을 제어하는 스위치들 중에서, 스위치(SW1-0 및 SW2-0)는 시프트 레지스터(XSR2-0 및 XSR1-1) 사이에 제공되고, 스위치(SW1-1 및 SW2-1)는 시프트 레지스터(XSR2-1 및 XSR1-2) 사이에 제공된다.
또한, 제 2 실시예의 신호 라인 구동 회로에서, 데이터 전송을 가능하게 하거나 불가능하게 하는 스위치(SW11, SW12, SW13)는 지연 시프트 레지스터(XSR3-0)와 이미지 데이터 입력 단자(D0) 사이, 지연 시프트 레지스터(XSR3-1)와 이미지 데이터 입력 단자(D1) 사이, 지연 시프트 레지스터(XSR3-2)와 이미지 데이터 입력 단자(D2) 사이에 각각 제공된다. 또한, 데이터 전송을 가능 및 불가능하게 하는 스위치(SW21, SW22, SW23)는 지연 시프트 레지스터(XSR3-0)와 한 쌍의 시프트 레지스터(XSR1-0 및 XSR2-0) 사이, 지연 시프트 레지스터(XSR3-1)와 한 쌍의 시프트 레지스터(XSR1-1 및 XSR2-1) 사이, 지연 시프트 레지스터(XSR3-2)와 한 쌍의 시프트 레지스터(XSR1-2 및 XSR2-2) 사이에 각각 제공된다. 또한, 대응 입력 단자와 각각의 상기 쌍의 시프트 레지스터들 중 하나의 사이에서 데이터 전송을 가능하게 하는 스위치(SW31, SW32, SW33)는 지연 시프트 레지스터(XSR3-0)와 한 쌍의 시프트 레지스터(XSR1-0 및 XSR2-0) 사이, 지연 시프트 레지스터(XSR3-1)와 한 쌍의 시프트 레지스터(XSR1-1 및 XSR2-1) 사이, 지연 시프트 레지스터(XSR3-2)와 한 쌍의 시프트 레지스터(XSR1-2 및 XSR2-2) 사이에 각각 제공된다.
또한, 제 2 실시예에서, 시프트 클록(CLK,)의 공급을 가능 및 불가능하게 하는 각각의 스위치(SW41, SW42, SW43, SW44)가 대응 클록 입력 단자와 상기 시프트 레지스터들(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2) 중 대응하는 하나의 시프트 레지스터 사이에 제공된다. 스위치(SW41, SW42, SW43, SW44)는 보완적인 방식으로 외부 제어 장치로부터 공급되는 스위치 제어 신호(CSW 및)에 따라서 가능 및 불가능하게 되는 방식으로 구성된다.
클록(CLK 및)이 스위치(SW41, SW42, SW43, SW44)를 통하여 시프트 레지스터(XSR1-0, XSR1-1, XSR1-2)에 공급되면, 시프트 레지스터(XSR2-0, XSR2-1, XSR2-2)에 대한 클록의 공급이 중단된다. 역으로, 클록(CLK 및)이 시프트 레지스터(XSR2-0, XSR2-1, XSR2-2)에 공급되면, 시프트 레지스터(XSR1-0, XSR1-1, XSR1-2)에 대한 클록의 공급이 중단된다. 한편, 클록(CLK 및)은 항상 지연 시프트 레지스터(XSR3-0, XSR3-1, XSR3-2)로 공급될 수 있다.
또한, 스위치(SW11, SW12, SW13, SW21, SW22, SW23)는 온 상태 또는 오프 상태로 되는 방식으로 외부 제어 장치로부터 공급된 제어 신호(R/L)에 따라서 동시에 제어된다. 또한, 시프트 레지스터들(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)을 고려하면, 데이터가 시프트되는 방향은 상기 제어 신호(R/L)에 의해 제어된다. 스위치(SW11 내지 SW23)가 오프로 되면, 본 도면에 도시된 바와 같이, 제 1 실시예의 경우와 유사하게, 시프트 동작이 우측에서 좌측 방향으로 상기 레지스터들 상에서 행해진다. 역으로, 상기 스위치들(SW11 내지 SW23)이 온으로 되면, 상기 시프트 동작은 상기 레지스터들 상에서 좌측에서 우측 방향으로 행해진다.
다음은, 도 6을 참조하여 제 2 실시예의 신호 라인 구동 회로의 시프트 레지스터의 동작을 설명한다. 이미지 디스플레이의 래터럴 반전이 행해지면, 전술한 지연 시프트 레지스터(XSR3-0, XSR3-1, XSR3-2)와 이미지 데이터 입력 단자(D0, D1, D2) 사이에 제공된 상기 스위치(SW11, SW12, SW13)가 온으로 된다. 또한, 상기 지연 시프트 레지스터(XSR3-0, XSR3-1, XSR3-2)와 상기 시프트 레지스터(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2) 사이에 제공된 스위치(SW21, SW22, SW23)가 온으로 된다.
도 6a는 시프트 레지스터(XSR1-0, XSR2-0, XSR3-0)의 그러한 동작을 도시하고 있다. 또한, 스위치(SW31)(또는 SW32 또는 SW33)는 데이터를 상기 시프트 레지스터(XSR2-0)(또는 XSR2-1 또는 XSR2-2)에 연결하도록 하는 방법으로 접속된다. 1 라인의 데이터 전송을 완료하면, 스위치(SW11)(또는 SW12 또는 SW13) 및 스위치(SW21)(또는 SW22 또는 SW23)는 온으로 유지되고, 스위치(SW31)는 데이터를 시프트 레지스터(XSR1-0)(또는 XSR1-1 또는 XSR1-2)에 접속하는 방식으로 접속된다. 도 6a에 도시된 바와 같이, 입력 단자(D0)(또는 D1 또는 D2)로부터 입력된 이미지 데이터는 시프트 레지스터(XSR3-0)(또는 XSR3-1 또는 XSR3-2)에 의해 순차적으로 래치된다. 그 다음에, 상기 이미지 데이터는 시프트 레지스터(XSR1-0, XSR2-0)(XSR1-1, XSR2-1; XSR1-2, XSR2-2)로 전송되고, 상기 이미지 데이터가 도 1의 제 1 실시예에서 시프트되는 방향과 반대 방향(즉, 본 도면에서 좌에서 우)으로 시프트된다. 따라서, 이미지의 디스플레이의 반전은 이미지를 나타내는 이미지 데이터가 상기 이미지 데이터를 기억하는 메모리로부터 판독되는 순서를 변화시키지 않고 이루어질 수 있다.
또한, 제 1 실시예에서와 같이, 이미지의 디스플레이가 래터럴 반전을 행하지 않고 행해지는 경우, 도 6b에 도시된 바와 같이, 지연 시프트 레지스터(XSR3-0)(또는 XSR3-1 또는 XSR3-2)와 입력 단자(D0)(또는 D1 또는 D2) 사이에 제공되는 스위치(SW11)(또는 SW12 또는 SW13)와, 지연 시프트 레지스터(XSR3-0)(또는 XSR3-1 또는 XSR3-2)와 시프트 레지스터 쌍(XSR1-0, XSR2-0)(또는 XSR1-1, XSR2-1 또는 XSR1-2, XSR2-2) 사이에 제공되는 스위치(SW21)(또는 SW22 또는 SW23)는 오프로 되고, 상기 이미지 데이터는 시프트 레지스터(XSR1-0 또는 XSR2-0)(또는 XSR1-1 또는 XSR2-1; 또는 XSR1-2 또는 XSR2-2)에 의해 래치된다.
종래의 전기 광학 장치의 경우, 이미지 디스플레이의 래터럴 반전이 행해지면, 외부 제어 장치는 소프트웨어를 이용하여 이미지 데이터가 판독되는 방향을 변경할 필요가 있다. 따라서, 종래의 전기 광학 장치는 소프트웨어에 큰 부담을 주는 단점을 가진다. 그러나, 신호 라인 구동 회로를 상기 전기 광학 장치에 적용한 결과, 제어 장치는 스위치(SW11 내지 SW23)를 제어하는 신호(R/L)를 발생하기만 하면 된다. 그 결과, 본 실시예는 소프트웨어가 갖는 부담이 상당히 가볍게 되는 이점을 갖는다.
도 7은 도 5의 실시예의 신호 라인 구동 회로의 동작 타이밍을 도시한 것이다. 도 7과 2의 비교로부터 알 수 있듯이, 도 5의 실시예의 신호 라인 구동 회로는 시프트 레지스터의 동작이 한 종류의 클록만 필요로 하는 이점을 갖는다. 이것은 신호 라인 구동 회로가 다음 방식으로 제어되기 때문이다. 즉, 클록 공급 변경을 위해 클록(CLK,)이 스위치(SW41, SW42; SW43, SW44)를 이용하여 시프트 레지스터(XSR1-0, XSR1-1, XSR1-2)에 공급되는 경우, 시프트 레지스터(XSR2-0, XSR2-1, XSR2-2)에 대한 클록의 공급은 중단된다. 역으로, 클록(CLK,)이 시프트 레지스터(XSR2-0, XSR2-1, XSR2-2)에 공급되는 경우, 시프트 레지스터(XSR1-0, XSR1-1, XSR1-2)에 대한 클록의 공급이 중단된다. 데이터 스위칭/전송 스위치(SW1-0, SW2-0; SW1-1, SW2-1; SW1-2, SW2-2)를 제어하기 위한 신호(LAT)는 스위치(SW41, SW42; SW43, SW44)를 제어하기 위한 신호 SW(또는)로서 사용될 수도 있다.
도 8은 본 발명의 신호 라인 구동 회로의 다른 실시예를 도시한 것이다. 본 실시예는 도 1에 도시된 실시예의 신호 라인 구동 회로의 변형이다. 즉, 도 1의 실시예의 시프트 레지스터(XSR2-0, XSR2-1, XSR2-2)가 시프트 기능을 갖지 않는 레지스터(XLT1-2, XLT2-2, XLT3-2)로 치환된다. 또한, 도 1의 실시예에서 데이터를 스위칭하는 스위치(SW1-0, SW2-0; SW1-1, SW2-1; SW1-2, SW2-2)가 시프트 레지스터(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)와 D/A 변환기(DAC1 내지 DACn) 사이에 제공되는 반면에, 제 2 실시예에서는, 그러한 스위치가 시프트 레지스터(XSR1-1, XSR2-1, XSR3-1)와 상기 레지스터(XLT1-2, XLT2-2, XLT3-2) 사이에 제공된다.
전술한 바와 같이, 제 2 실시예는 상기 회로가 데이터를 시프트하는 한 종류의 클록 신호만 사용한다는 이점을 갖는다. 그러나, 시프트 레지스터(XSR1-1, XSR2-1, XSR3-1)에 의해 래치된 데이터가 레지스터(XLT1-2, XLT2-2, XLT3-2)로 전송되는 동안, 이들 시프트 레지스터는 새로운 이미지 데이터를 래치할 수 없다. 따라서, 래칭 타이밍이 변화해야 한다.
도 9는 본 발명의 신호 라인 구동 회로의 또 다른 실시예를 도시한 것이다. 본 실시예는 도 5의 실시예의 신호 라인 구동 회로의 변형으로서, 도 1의 실시예의 신호 라인 구동 회로를 도 8의 실시예의 신호 라인 구동 회로로 변경하는 경우와 유사한 방식으로 이루어진다. 즉, 도 5의 실시예의 시프트 레지스터(XSR1-2, XSR2-2, XSR3-2)가 각각 레지스터(XLT1-2, XLT2-2, XLT3-2)로 치환된다. 또한, 본 실시예에서는 도 1의 제 1 실시예와는 달리 데이터를 스위칭하기 위한 스위치(SW1-0, SW2-0; SW1-1, SW2-1; SW1-2, SW2-2)는 시프트 레지스터(XSR1-1, XSR2-1, XSR3-1)와 레지스터(XLT1-2, XLT2-2, XLT3-2) 사이에 제공되는데, 도 1의 실시예에서는 그러한 스위치들이 시프트 레지스터(XSR1-0, XSR2-0; XSR1-1, XSR2-1; XSR1-2, XSR2-2)와 D/A 변환기(DAC1 내지 DACn) 사이에 제공되어 있다.
도 9의 실시예는 도 5의 실시예와 비교하여 스위치의 수 및 제어 신호의 종류가 감소되는 이점을 갖는다. 그러나, 시프트 레지스터(XSR1-1, XSR2-1, XSR3-1)에 의해 래치된 데이터가 레지스터(XLT1-2, XLT2-2, XLT3-2)로 전송되는 동안, 이들 시프트 레지스터는 새로운 이미지 데이터를 래치할 수 없다. 따라서, 도 8의 실시예의 경우와 유사하게 래칭 타이밍이 변화된다.
이상, 3비트 이미지 데이터를 사용하는 경우의 본 발명의 신호 라인 구동 회로의 실시예를 설명하였지만 본 발명은 여기에 한정되지 않음을 주지하라. 예를 들면, 이미지 데이터가 6 비트 데이터 또는 기타 단일 비트 또는 멀티 비트 데이터인 경우, 본 발명은 신호 라인 구동 회로에 적용될 수 있다. 즉, 상기 구동 회로가 이미지 데이터를 구성하는 비트 수와 동일한 수의 시프트 레지스터 세트를 가지면 충분하다.
다음은, 전술한 신호 라인 구동 회로를 사용하는 액정 패널 기판을 갖는 전기 광학 장치, 상기 전기 광학 장치를 갖는 휴대용 컴퓨터 또는 액정 투사형 디스플레이 장치와 같은 전자 장치의 실시예를 설명한다.
도 11에 도시된 바와 같이, 전기 광학 장치의 역할을 하는 액정 디스플레이 장치(850)는 적층 백라이트(851), 편광기(852), 액정 패널 기판(또는 TFT 기판)(853), 액정(854), 카운터(counter) 전극 및 컬러 필터를 갖는 카운터 기판(855), 편광기(856)로 구성되어 있다. 본 실시예에서, 전술한 바와 같이, 픽셀 영역 및 전술한 실시예의 구동 회로(878)는 TFT 기판(853) 상에 형성된다.
도 12에 도시된 바와 같이, 휴대용 컴퓨터(860)는 키보드(861)를 갖는 본체부(862)와 액정 디스플레이 화면(863)을 포함한다.
도 13에 도시된 바와 같이, 액정 투사형 디스플레이 장치(870)는 광 밸브로서 투명한 액정 패널을 이용하는 투사형 디스플레이 장치다. 상기 액정 투사형 디스플레이 장치(870)는 예를 들면, 3중 프리즘 타입의 광학 시스템을 갖는다. 도 13의 투사형 디스플레이 장치(870)에서, 화이트 광원 역할을 하는 램프 유닛(871)으로부터 방사된 투사광은 복수의 미러(873)와 다이크로익(dichroic) 미러(874)에 의해, 광 도파관(872)에서 3원색(R, G, B)에 각각 대응하는 컴포넌트 광선으로 분리된다. 그러한 광 성분들은 그러한 컬러의 이미지를 각각 디스플레이하는 세 개의 액정 패널(875, 876, 877)로 진행한다. 그 다음에, 액정 패널(875, 876, 877)에 의해 변조된 상기 컴포넌트 광선은 세 방향으로부터 다이크로익 프리즘(878)에 입사된다. 상기 다이크로익 프리즘(878)에서, R(레드) 컴포넌트 광 및 B(블루) 컴포넌트 광에 각각 대응하는 상기 컴포넌트 광선들은 은 90도 편향된다. 반면에, G(그린) 컴포넌트 광은 직선으로 진행한다. 컬러 이미지는 이러한 컬러 이미지들의 합성에 의해 얻어지며, 투사형 렌즈를 통하여 화면에 투사된다.
또한, 본 발명이 적용될 수 있는 전자 장치의 예들은 터치 패널을 각각 갖는 엔지니어링 워크스테이션, 페이저 또는 휴대용 전화, 워드 프로세서, 텔세트, 파인더(viewfinder) 형 또는 직시형(direct-view-type) 캠코더, 전자 포켓 노트북, 전자 탁상용 계산기, 자동차 순항 장치, POS(point-of-service) 단말 및 다양한 장치가 있다.
이상, 본 발명의 양호한 실시예를 설명하였지만, 본 발명은 여기에 한정되지 않고 본 발명의 정신을 벗어나지 않고 당업자에 의해 다른 수정이 행해질 수 있음을 주지하라.
따라서, 본 발명의 범위는 첨부된 청구범위에 의해서만 정해진다.
전술한 바와 같이, 본 발명의 구동 회로는 시프트 레지스터가 외부 회로로부터 이미지 데이터 입력을 래칭하는 회로로서 사용되도록 구성되어 있다. 따라서, 이미지 데이터를 입력하는 입력 단자와 이미지 데이터를 래칭하는 시프트 레지스터 사이의 데이터 라인의 길이가 감소한다. 또한, 본 발명의 구동 회로의 경우, 종래의 구동 회로와는 달리, 각 래치 회로에 래칭 타이밍을 제공하는 클록의 타이밍 마진을 고려할 필요가 없다. 그 결과, 이미지 데이터가 고속으로 외부 회로로부터 입력된다. 또한, 본 발명은 이미지 데이터를 입력하는 IC의 구동 능력을 낮게 할 수 있고 그 전력 소비를 감소시킬 수 있는 액정 디스플레이 장치 구동 회로를 제공하는 이점을 갖는다.

Claims (24)

  1. N(N은 양의 정수) 비트 디지털 이미지 데이터가 입력되고, 상기 디지털 이미지 데이터를 2N개의 그레이 스케일들 중 하나에 대응하는 전압 신호로 변환하고 상기 전압 신호를 신호 라인에 공급하는 전기 광학 장치를 위한 구동 회로에 있어서,
    상기 이미지 데이터의 비트들을 각각 나타내는 신호들을 래치하고 상기 래치된 신호들을 유지하기 위한 시프트 레지스터들의 복수의 쌍들;
    2N개의 그레이 스케일들에 대응하는 전압 신호들을 발생시키고 상기 전압 신호들을 신호 라인에 공급하도록 상기 시프트 레지스터들에 의해 래치된 이미지 데이터를 N 비트씩 D/A 변환하는 D/A 변환기와;
    상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 선택적으로 공급하는 스위치 그룹을 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 이미지 데이터가 상기 시프트 레지스터들 중 다른 하나에 의해 래치될 때, 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는 동작을 반복적으로 및 교대로 실행하는, 전기 광학 장치를 위한 구동 회로.
  2. 제 1 항에 있어서,
    상기 스위치 그룹의 스위치들 중에, 상기 D/A 변환기에 가장 가까운 상기 시프트 레지스터에 의해 유지된 이미지 데이터를 전송하기 위한 스위치 이외의 다른 스위치들은 상기 시프트 레지스터들의 복수의 쌍들 사이에 위치되는, 전기 광학 장치를 위한 구동 회로.
  3. 제 1 항에 있어서,
    상기 시프트 레지스터들의 복수의 쌍들의 각각에 대응하여 제공되며, 이미지 데이터를 래cl하기 위한 제 3 시프트 레지스터와;
    상기 제 3 시프트 레지스터와 디지털 이미지 입력 단자 사이 및 상기 제 3 시프트 레지스터와 상기 시프트 레지스터들의 복수의 쌍들의 각각의 사이에 제공된 스위치를 더 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 전송되는 상기 이미지 데이터가 상기 스위치들을 제어함으로써 상기 입력 단자로부터 상기 제 3 시프트 레지스터에 의해 래치된 후에, 이미지 데이터를 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 전송하는 동작을 반복적으로 및 교대로 실행하며, 상기 시프트 레지스터들 중 하나로의 이미지 데이터의 상기 전송 동안 대응하는 쌍의 시프트 레지스터들 중 다른 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는, 전기 광학 장치를 위한 구동 회로.
  4. 제 1 항에 있어서,
    시프팅 클록 신호를 상기 시프트 레지스터들의 복수의 쌍들의 각각에 선택적으로 공급하기 위한 스위치를 더 포함하는 전기 광학 장치를 위한 구동 회로.
  5. 액정 패널 기판에 있어서,
    N(N은 양의 정수) 비트 디지털 이미지 데이터가 입력되며, 상기 디지털 이미지 데이터를 2N개의 그레이 스케일들 중 하나의 그레이 스케일에 대응하는 전압 신호로 변환하고 상기 전압 신호를 신호 라인에 공급하기 위한 구동 회로로서,
    상기 이미지 데이터의 비트들을 각각 나타내는 신호들을 래치하고 상기 래치된 신호들을 유지하기 위한 시프트 레지스터들의 복수의 쌍들;
    2N개의 그레이 스케일들에 대응하는 전압 신호들을 발생시키고 상기 전압 신호를 신호 라인에 공급하도록, 상기 시프트 레지스터들에 의해 래치된 이미지 데이터를 N 비트씩 D/A 변환하는 D/A 변환기와;
    상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 선택적으로 공급하는 스위치 그룹을 갖고,
    상기 시프트 레지스터들의 복수의 쌍들은, 이미지 데이터가 상기 시프트 레지스터들 중 다른 하나에 의해 래치될 때, 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는 동작을 반복적으로 및 교대로 실행하는, 상기 구동 회로와,
    복수의 픽셀 전극들;
    인가되는 전압들을 상기 복수의 픽셀 전극들에 공급하는 신호 라인들과;
    상기 전압들이 인가되는 픽셀들을 선택하기 위한 스캐닝 라인들을 갖는 픽셀 영역으로서,
    상기 구동 회로가 이미지 데이터에 대응하는 전압들을 각각 상기 신호 라인들에 공급하는, 상기 픽셀 영역을 포함하는 액정 패널 기판.
  6. 제 5 항에 있어서,
    상기 스위치 그룹의 스위치들 중에, 상기 D/A 변환기에 가장 가까운 상기 시프트 레지스터에 의해 유지된 이미지 데이터를 전송하기 위한 스위치 이외의 다른 스위치들은 상기 시프트 레지스터들의 복수의 쌍들 사이에 위치되는, 액정 패널 기판.
  7. 제 5 항에 있어서,
    상기 시프트 레지스터들의 복수의 쌍들의 각각에 대응하여 제공되며, 이미지 데이터를 래치하기 위한 제 3 시프트 레지스터와;
    상기 제 3 시프트 레지스터와 디지털 이미지 입력 단자 사이 및 상기 제 3 시프트 레지스터와 상기 시프트 레지스터들의 복수의 쌍들의 각각의 사이에 제공된 스위치를 더 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 전송되는 상기 이미지 데이터가 상기 스위치들을 제어함으로써 상기 입력 단자로부터 상기 제 3 시프트 레지스터에 의해 래치된 후에, 상기 이미지 데이터를 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 전송하는 동작을 반복적으로 및 교대로 실행하며, 상기 시프트 레지스터들 중 하나로의 이미지 데이터의 상기 전송 동안 대응하는 쌍의 시프트 레지스터들 중 다른 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는, 액정 패널 기판.
  8. 제 5 항에 있어서,
    시프팅 클록 신호를 상기 시프트 레지스터들의 복수의 쌍들의 각각에 선택적으로 공급하기 위한 스위치를 더 포함하는 액정 패널 기판.
  9. 액정 장치에 있어서,
    N(N은 양의 정수) 비트 디지털 이미지 데이터가 입력되며, 상기 디지털 이미지 데이터를 2N개의 그레이 스케일들 중 하나에 대응하는 전압 신호로 변환하고 상기 전압 신호를 신호 라인에 공급하는 구동 회로로서,
    상기 이미지 데이터의 비트들을 각각 나타내는 신호들을 래치하고 상기 래치된 신호들을 유지하기 위한 시프트 레지스터들의 복수의 쌍들;
    2N개의 그레이 스케일들에 대응하는 전압 신호들을 발생시키고 상기 전압 신호들을 신호 라인에 공급하도록, 상기 시프트 레지스터들에 의해 래치된 이미지 데이터를 N 비트씩 D/A 변환하는 D/A 변환기와;
    상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 선택적으로 공급하는 스위치 그룹을 갖고,
    상기 시프트 레지스터들의 복수의 쌍들은, 이미지 데이터가 상기 시프트 레지스터들 중 다른 하나에 의해 래치될 때, 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는 동작을 반복적으로 및 교대로 실행하는, 상기 구동 회로와,
    복수의 픽셀 전극들;
    인가되는 전압들을 상기 복수의 픽셀 전극들에 공급하는 신호 라인들과;
    상기 전압들이 인가되는 픽셀들을 선택하기 위한 스캐닝 라인들을 갖는 픽셀 영역으로서,
    상기 구동 회로가 이미지 데이터에 대응하는 전압들을 각각 상기 신호 라인들에 공급하는, 상기 픽셀 영역을 갖는 액정 패널 기판과,
    카운터 전극을 갖는 투명 기판을 포함하고,
    상기 액정 패널 기판과 상기 투명 기판은 서로 떨어져서 위치되며,
    상기 액정 패널 기판과 상기 투명 기판 사이의 갭은 액정으로 채워지는, 액정 장치.
  10. 제 9 항에 있어서,
    상기 스위치 그룹의 스위치들 중에, 상기 D/A 변환기에 가장 가까운 상기 시프트 레지스터에 의해 유지된 이미지 데이터를 전송하기 위한 스위치 이외의 다른 스위치들은 상기 시프트 레지스터들의 복수의 쌍들 사이에 위치되는, 액정 장치.
  11. 제 9 항에 있어서,
    상기 시프트 레지스터들의 복수의 쌍들의 각각에 대응하여 제공되며 이미지 데이터를 래치하기 위한 제 3 시프트 레지스터와;
    상기 제 3 시프트 레지스터와 디지털 이미지 입력 단자 사이 및 상기 제 3 시프트 레지스터와 상기 시프트 레지스터들의 복수의 쌍들의 각각의 사이에 제공된 스위치들을 더 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 전송되는 상기 이미지 데이터가 상기 스위치들을 제어함으로써 상기 입력 단자로부터 상기 제 3 시프트 레지스터에 의해 래치된 후에, 상기 이미지 데이터를 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 전송하는 동작을 반복적으로 및 교대로 실행하며, 상기 시프트 레지스터들 중 하나로의 이미지 데이터의 상기 전송 동안 대응하는 쌍의 시프트 레지스터들 중 다른 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는, 액정 장치.
  12. 제 9 항에 있어서,
    시프팅 클록 신호를 상기 시프트 레지스터들의 복수의 쌍들의 각각에 선택적으로 공급하기 위한 스위치를 더 포함하는 액정 장치.
  13. 광원;
    액정 패널과;
    상기 액정 패널에 의해 변조된 광을 집광하고 상기 변조된 광을 확대된 방식으로 투사하는 투사형 광학 장치를 포함하는 투사형 디스플레이 장치에 있어서,
    상기 액정 패널은,
    N(N은 양의 정수) 비트 디지털 이미지 데이터가 입력되며, 상기 디지털 이미지 데이터를 2N개의 그레이 스케일들 중 하나에 대응하는 전압 신호로 변환하고 상기 전압 신호를 신호 라인에 공급하는 구동 회로로서,
    상기 이미지 데이터의 비트들을 각각 나타내는 신호들을 래치하고 상기 래치된 신호들을 유지하기 위한 시프트 레지스터들의 복수의 쌍들;
    2N개의 그레이 스케일들에 대응하는 전압 신호들을 발생시키고 상기 전압 신호들을 신호 라인에 공급하도록, 상기 시프트 레지스터들에 의해 래치된 이미지 데이터를 N 비트씩 D/A 변환하는 D/A 변환기와;
    상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 선택적으로 공급하는 스위치 그룹을 갖고,
    상기 시프트 레지스터들의 복수의 쌍들은, 이미지 데이터가 상기 시프트 레지스터들 중 다른 하나에 의해 래치될 때, 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는 동작을 반복적으로 및 교대로 실행하는, 상기 구동 회로와,
    복수의 픽셀 전극들;
    인가되는 전압들을 상기 복수의 픽셀 전극들에 공급하는 신호 라인들과;
    상기 전압들이 인가되는 픽셀들을 선택하기 위한 스캐닝 라인을 갖는 픽셀 영역으로서,
    상기 구동 회로가 이미지 데이터에 대응하는 전압들을 각각 상기 신호 라인들에 공급하는, 상기 픽셀 영역을 갖는 액정 패널 기판과,
    카운터 전극을 갖는 투명 기판을 포함하고,
    상기 액정 패널 기판과 상기 투명 기판은 서로 떨어져서 위치되며,
    상기 액정 패널 기판과 상기 투명 기판 사이의 갭은 액정으로 채워지는, 투사형 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 스위치 그룹의 스위치들 중에, 상기 D/A 변환기에 가장 가까운 상기 시프트 레지스터에 의해 유지된 이미지 데이터를 전송하기 위한 스위치 이외의 다른 스위치들은 상기 시프트 레지스터들의 복수의 쌍들 사이에 위치되는, 투사형 디스플레이 장치.
  15. 제 13 항에 있어서,
    상기 시프트 레지스터들의 복수의 쌍들에 대응하여 제공되며, 이미지 데이터를 래치하기 위한 제 3 시프트 레지스터와;
    상기 제 3 시프트 레지스터와 디지털 이미지 입력 단자 사이 및 상기 제 3 시프트 레지스터와 상기 시프트 레지스터들의 복수의 쌍들의 각각의 사이에 제공된 스위치들을 더 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 전송되는 상기 이미지 데이터가 상기 스위치들을 제어함으로써 상기 입력 단자로부터 상기 제 3 시프트 레지스터에 의해 래치된 후에, 이미지 데이터를 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 전송하는 동작을 반복적으로 및 교대로 실행하며, 상기 시프트 레지스터들 중 하나로의 이미지 데이터의 상기 전송 동안 대응하는 쌍의 시프트 레지스터들 중 다른 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는, 투사형 디스플레이 장치.
  16. 제 13 항에 있어서,
    시프팅 클록 신호를 상기 시프트 레지스터들의 복수의 쌍들에 선택적으로 공급하기 위한 스위치를 더 포함하는 투사형 디스플레이 장치.
  17. 그 위에 이미지를 디스플레이하기 위한 액정 패널을 갖는 전기 광학 장치에 있어서,
    상기 액정 패널은,
    N(N은 양의 정수) 비트 디지털 이미지 데이터가 입력되며, 상기 디지털 이미지 데이터를 2N개의 그레이 스케일들 중 하나에 대응하는 전압 신호로 변환하고 상기 전압 신호를 신호 라인에 공급하는 구동 회로로서,
    상기 이미지 데이터의 비트들을 각각 나타내는 신호들을 래치하고 상기 래치된 신호들을 유지하기 위한 시프트 레지스터들의 복수의 쌍들;
    2N개의 그레이 스케일들에 대응하는 전압 신호들을 발생시키고 상기 전압 신호들을 신호 라인에 공급하도록, 상기 시프트 레지스터들에 의해 래치된 이미지 데이터를 N 비트씩 D/A 변환하는 D/A 변환기와;
    상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 선택적으로 공급하는 스위치 그룹을 갖고,
    상기 시프트 레지스터들의 복수의 쌍들은, 이미지 데이터가 상기 시프트 레지스터들 중 다른 하나에 의해 래치될 때, 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는 동작을 반복적으로 및 교대로 실행하는, 상기 구동 회로와,
    복수의 픽셀 전극들;
    인가되는 전압들을 상기 복수의 픽셀 전극들에 공급하는 신호 라인들과;
    상기 전압들이 인가되는 픽셀들을 선택하기 위한 스캐닝 라인들을 갖는 픽셀 영역으로서,
    상기 구동 회로가 이미지 데이터에 대응하는 전압들을 각각 상기 신호 라인들에 공급하는, 상기 픽셀 영역을 갖는 액정 패널 기판과,
    카운터 전극을 갖는 투명 기판을 포함하고,
    상기 액정 패널 기판과 상기 투명 기판은 서로 떨어져서 위치되며,
    상기 액정 패널 기판과 상기 투명 기판 사이의 갭은 액정으로 채워지는, 전기 광학 장치.
  18. 제 17 항에 있어서,
    상기 스위치 그룹의 스위치들 중에, 상기 D/A 변환기에 가장 가까운 상기 시프트 레지스터에 의해 유지된 이미지 데이터를 전송하기 위한 스위치 이외의 다른 스위치들은 상기 시프트 레지스터들의 복수의 쌍들 사이에 위치되는, 전기 광학 장치.
  19. 제 17 항에 있어서,
    상기 시프트 레지스터들의 복수의 쌍들의 각각에 대응하여 제공되며, 이미지 데이터를 래치하기 위한 제 3 시프트 레지스터와;
    상기 제 3 시프트 레지스터와 디지털 이미지 입력 단자 사이 및 상기 제 3 시프트 레지스터와 상기 시프트 레지스터들의 복수의 쌍들의 각각의 사이에 제공된 스위치들을 더 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 전송되는 상기 이미지 데이터가 상기 스위치들을 제어함으로써 상기 입력 단자로부터 상기 제 3 시프트 레지스터에 의해 래치된 후에, 이미지 데이터를 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 전송하는 동작을 반복적으로 및 교대로 실행하며, 상기 시프트 레지스터들 중 하나로의 이미지 데이터의 상기 전송 동안 대응하는 쌍의 시프트 레지스터들 중 다른 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는, 전기 광학 장치.
  20. 제 17 항에 있어서,
    시프팅 클록 신호를 각각의 상기 시프트 레지스터들의 복수의 쌍들의 각각에 선택적으로 공급하기 위한 스위치를 더 포함하는 전기 광학 장치.
  21. 그 위에 이미지를 디스플레이하기 위한 액정 패널을 갖는 전기 광학 장치를 포함하는 전자 장치에 있어서,
    상기 액정 패널은,
    N(N은 양의 정수) 비트 디지털 이미지 데이터가 입력되며, 상기 디지털 이미지 데이터를 2N개의 그레이 스케일들 중 하나에 대응하는 전압 신호로 변환하고 상기 전압 신호를 신호 라인에 공급하는 구동 회로로서,
    상기 이미지 데이터의 비트들을 각각 나타내는 신호들을 래치하고 상기 래치된 신호들을 유지하기 위한 시프트 레지스터들의 복수의 쌍;
    2N개의 그레이 스케일들에 대응하는 전압 신호들을 발생시키고 상기 전압 신호들을 신호 라인에 공급하도록, 상기 시프트 레지스터들에 의해 래치된 이미지 데이터를 N 비트씩 D/A 변환하는 D/A 변환기와;
    상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 래치된 이미지 데이터를 상기 D/A 변환기에 선택적으로 공급하는 스위치 그룹을 갖고,
    상기 시프트 레지스터들의 복수의 쌍들은, 이미지 데이터가 상기 시프트 레지스터들 중 다른 하나에 의해 래치될 때, 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는 동작을 반복적으로 및 교대로 실행하는, 상기 구동 회로와,
    복수의 픽셀 전극들;
    인가되는 전압들을 상기 복수의 픽셀 전극들에 공급하는 신호 라인들과;
    상기 전압들이 인가되는 픽셀들을 선택하는 스캐닝 라인들을 갖는 픽셀 영역으로서,
    상기 구동 회로가 이미지 데이터에 각각 대응하는 전압들을 상기 신호 라인들에 공급하는, 상기 픽셀 영역을 갖는 액정 패널 기판과,
    카운터 전극을 갖는 투명 기판을 포함하고,
    상기 액정 패널 기판과 상기 투명 기판은 서로 떨어져서 위치되며,
    상기 액정 패널 기판과 상기 투명 기판 사이의 갭은 액정으로 채워지는, 전자 장치.
  22. 제 21 항에 있어서,
    상기 스위치 그룹의 스위치들 중에, 상기 D/A 변환기에 가장 가까운 상기 시프트 레지스터에 의해 유지된 이미지 데이터를 전송하기 위한 스위치 이외의 다른 스위치들은 상기 시프트 레지스터들의 복수의 쌍들 사이에 위치되는, 전자 장치.
  23. 제 21 항에 있어서,
    상기 시프트 레지스터들의 복수의 쌍들의 각각에 대응하여 제공되며, 이미지 데이터를 래치하기 위한 제 3 시프트 레지스터와;
    상기 제 3 시프트 레지스터와 디지털 이미지 입력 단자 사이 및 상기 제 3 시프트 레지스터와 상기 시프트 레지스터들의 복수의 쌍들의 각각의 사이에 제공된 스위치들을 더 포함하고,
    상기 시프트 레지스터들의 복수의 쌍들은, 전송되는 상기 이미지 데이터가 상기 스위치들을 제어함으로써 상기 입력 단자로부터 상기 제 3 시프트 레지스터에 의해 래치된 후에, 이미지 데이터를 상기 시프트 레지스터들의 복수의 쌍들의 각각의 시프트 레지스터들 중 하나에 전송하기 위한 동작을 반복적으로 및 교대로 실행하며, 상기 시프트 레지스터들의 하나로의 이미지 데이터의 상기 전송 동안 대응하는 쌍의 시프트 레지스터들 중 다른 하나에 의해 유지된 이미지 데이터를 상기 D/A 변환기에 공급하는, 전자 장치.
  24. 제 21 항에 있어서,
    시프팅 클록 신호를 각각의 상기 복수의 시프트 레지스터 쌍들로 선택적으로 공급하는 스위치를 더 포함하는 전자 장치.
KR10-1999-0044792A 1998-10-16 1999-10-15 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치 KR100463465B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29565898A JP3627536B2 (ja) 1998-10-16 1998-10-16 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器
JP98-295658 1998-10-16

Publications (2)

Publication Number Publication Date
KR20000029112A KR20000029112A (ko) 2000-05-25
KR100463465B1 true KR100463465B1 (ko) 2004-12-29

Family

ID=17823506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0044792A KR100463465B1 (ko) 1998-10-16 1999-10-15 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치

Country Status (7)

Country Link
US (1) US6380920B1 (ko)
EP (1) EP0994458B1 (ko)
JP (1) JP3627536B2 (ko)
KR (1) KR100463465B1 (ko)
CN (1) CN1134697C (ko)
DE (1) DE69933836T2 (ko)
TW (1) TW451496B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
GB2366440A (en) * 2000-09-05 2002-03-06 Sharp Kk Driving arrangement for active matrix LCDs
JP4062876B2 (ja) * 2000-12-06 2008-03-19 ソニー株式会社 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP3812340B2 (ja) * 2001-01-15 2006-08-23 株式会社日立製作所 画像表示装置
JP3862966B2 (ja) * 2001-03-30 2006-12-27 株式会社日立製作所 画像表示装置
KR100413468B1 (ko) * 2001-12-21 2004-01-03 엘지전자 주식회사 데이터 비트분리형 디지털 구동 방식의 ｌｃｏｓ 프로젝터시스템
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法
JP3786100B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3711985B2 (ja) * 2003-03-12 2005-11-02 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP4205629B2 (ja) * 2003-07-07 2009-01-07 セイコーエプソン株式会社 デジタル／アナログ変換回路、電気光学装置及び電子機器
KR101080352B1 (ko) * 2004-07-26 2011-11-04 삼성전자주식회사 표시 장치
KR101112554B1 (ko) 2005-04-11 2012-02-15 삼성전자주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
WO2007135805A1 (ja) * 2006-05-24 2007-11-29 Sharp Kabushiki Kaisha 表示パネル駆動回路、表示装置
JP2010164830A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 表示ドライバのデータ線駆動装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186227A (ja) * 1986-02-12 1987-08-14 Casio Comput Co Ltd 液晶光シヤツタの駆動回路
JPH01248195A (ja) * 1988-03-30 1989-10-03 Yokogawa Electric Corp フラットパネルディスプレイ
JPH07319426A (ja) * 1994-05-30 1995-12-08 Kokusai Electric Co Ltd 表示制御方法及び装置
KR970007773A (ko) * 1995-07-20 1997-02-21 배순훈 플라즈마 디스플레이 판넬 구동 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
US5406304A (en) * 1991-08-28 1995-04-11 Nec Corporation Full color liquid crystal driver
DE4306916C2 (de) * 1993-03-05 1995-05-18 Lueder Ernst Schaltungsanordnung zur Erzeugung eines analogen Ausgangssignales
US5491347A (en) * 1994-04-28 1996-02-13 Xerox Corporation Thin-film structure with dense array of binary control units for presenting images
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
JPH10153986A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 表示装置
KR100236333B1 (ko) * 1997-03-05 1999-12-15 구본준, 론 위라하디락사 액정표시장치의 데이터 구동 장치 및 구동 방법
US6157360A (en) * 1997-03-11 2000-12-05 Silicon Image, Inc. System and method for driving columns of an active matrix display
US6160532A (en) * 1997-03-12 2000-12-12 Seiko Epson Corporation Digital gamma correction circuit, gamma correction method, and a liquid crystal display apparatus and electronic device using said digital gamma correction circuit and gamma correction method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62186227A (ja) * 1986-02-12 1987-08-14 Casio Comput Co Ltd 液晶光シヤツタの駆動回路
JPH01248195A (ja) * 1988-03-30 1989-10-03 Yokogawa Electric Corp フラットパネルディスプレイ
JPH07319426A (ja) * 1994-05-30 1995-12-08 Kokusai Electric Co Ltd 表示制御方法及び装置
KR970007773A (ko) * 1995-07-20 1997-02-21 배순훈 플라즈마 디스플레이 판넬 구동 장치

Also Published As

Publication number Publication date
EP0994458B1 (en) 2006-11-02
CN1254852A (zh) 2000-05-31
JP3627536B2 (ja) 2005-03-09
US6380920B1 (en) 2002-04-30
JP2000122622A (ja) 2000-04-28
EP0994458A1 (en) 2000-04-19
KR20000029112A (ko) 2000-05-25
DE69933836T2 (de) 2007-04-05
TW451496B (en) 2001-08-21
CN1134697C (zh) 2004-01-14
DE69933836D1 (de) 2006-12-14

Similar Documents

Publication Publication Date Title
JP5389507B2 (ja) 表示装置及び半導体装置
USRE39366E1 (en) Liquid crystal driver and liquid crystal display device using the same
KR100463465B1 (ko) 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치
KR101236484B1 (ko) 표시장치 및 휴대단말
US7193602B2 (en) Driver circuit, electro-optical device, and driving method
EP2315197B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal display panel
JP3685065B2 (ja) 電気光学装置の駆動回路及びその駆動方法、ｄａコンバータ、信号線駆動回路、電気光学パネル、投写型表示装置、及び電子機器
JP2004272184A (ja) データ駆動回路を通してデータを駆動する方法及びデータ駆動回路
JP5259904B2 (ja) 表示装置
US6437775B1 (en) Flat display unit
US6266041B1 (en) Active matrix drive circuit
US20070132620A1 (en) Array substrate and display device
US20070188428A1 (en) Liquid crystal display apparatus and liquid crystal display method
KR100429944B1 (ko) 전기 광학 패널의 구동방법, 그 데이터선 구동 회로, 전기광학 장치 및 전자기기
US20060181544A1 (en) Reference voltage select circuit, reference voltage generation circuit, display driver, electro-optical device, and electronic instrument
US20070159439A1 (en) Liquid crystal display
JP2009003101A (ja) 電気光学装置の駆動方法、ソースドライバ、電気光学装置、投写型表示装置及び電子機器
KR100774895B1 (ko) 액정 표시 장치
KR100218985B1 (ko) 액정 표시 장치
KR20050097032A (ko) 액정표시장치의 구동장치 및 방법
JP2004240428A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
JP3882443B2 (ja) 電気光学パネル、その駆動方法、走査線駆動回路及びデータ線駆動回路、電気光学装置、並びに電子機器
KR100616711B1 (ko) 액정표시장치의 구동회로
US20050122827A1 (en) Active matrix display and driving method therefor
CN108932935B (zh) 源极驱动电路和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee