JPH01248195A - フラットパネルディスプレイ - Google Patents
フラットパネルディスプレイInfo
- Publication number
- JPH01248195A JPH01248195A JP63077666A JP7766688A JPH01248195A JP H01248195 A JPH01248195 A JP H01248195A JP 63077666 A JP63077666 A JP 63077666A JP 7766688 A JP7766688 A JP 7766688A JP H01248195 A JPH01248195 A JP H01248195A
- Authority
- JP
- Japan
- Prior art keywords
- rows
- display
- outputs
- group
- amlcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、一般に市販されているＣＲＴコントローラ回
路を用い、該ＣＲＴコントローラ回路からのインターレ
ース（飛び越し）走査のビデオ信号を表示データとして
用いてアクティブマトリックス構造の例えば液晶表示素
子（以下ｒＬＣＤＪという）から成るフラットパ木ルに
所定の画像をディスプレイする構成のフラットパネルデ
ィスプレイに関するものである。
路を用い、該ＣＲＴコントローラ回路からのインターレ
ース（飛び越し）走査のビデオ信号を表示データとして
用いてアクティブマトリックス構造の例えば液晶表示素
子（以下ｒＬＣＤＪという）から成るフラットパ木ルに
所定の画像をディスプレイする構成のフラットパネルデ
ィスプレイに関するものである。
［従来の技術］
従来、この種のフラットパネルディスプレイとしては、
′Ｉ″ＶやＶＴＲやある種の分野のＣＲＴディスプレイ
のように画像のちらつきを少なくするために、例えば最
初に１行おきに影像信号を走査し、次にこの間を埋める
ようにして走査して見掛は上２倍の走査をするインター
レース走査の画像信号を、インターレース／ノンインタ
ーレース変換回路を介して最初から順次走査していくノ
ンインターレース画像信号を得て、ＣＲ’ｌ”ＰＬＣＤ
等から成る表示器等を用いて所定の画像を表示すること
が知られている（例えば、別冊 トランジスタ技術 ５
ＰＢＣＩＡＬ Ｎｏ、５ 頁９７〜１０５ＱＣ出版
社 昭和６２年９月１日発行 参照）。
′Ｉ″ＶやＶＴＲやある種の分野のＣＲＴディスプレイ
のように画像のちらつきを少なくするために、例えば最
初に１行おきに影像信号を走査し、次にこの間を埋める
ようにして走査して見掛は上２倍の走査をするインター
レース走査の画像信号を、インターレース／ノンインタ
ーレース変換回路を介して最初から順次走査していくノ
ンインターレース画像信号を得て、ＣＲ’ｌ”ＰＬＣＤ
等から成る表示器等を用いて所定の画像を表示すること
が知られている（例えば、別冊 トランジスタ技術 ５
ＰＢＣＩＡＬ Ｎｏ、５ 頁９７〜１０５ＱＣ出版
社 昭和６２年９月１日発行 参照）。
第３図は従来のフラットパネルディスプレイの表示部分
のブロック系統図である。
のブロック系統図である。
第３図において、１は例えばアクティブマトリックス構
造の液晶表示素子から成る表示器（以下ｒＡＭＬｃＤＪ
と略称する）である、このＡＭＬＣＤｌは図示するよう
に、１行目がｐ＋＋〜Ｐ１１、同じく２行目がＰ２＋〜
Ｐ２π、以下同様にして、最終行のｍ行目がＰ’ｌ＋〜
ＰｆｌＴＬの配列と成っている。２は水平同期信号Ｈ９
と垂直同期信号■ｓが入力し、Ｖｓ’Ｃ″ＡＭＬＣＤ
１の初期化（リセット）を行い、Ｈ９で出力群の該当す
る行選択線を印加するリングカウンタである。この時、
各出力群は夫々ＡＭＬＣＤ１の行選択線Ｙ、〜Ｙ■に接
続されて、順次上から選択する。３はＡＭＬＣＤＩの列
データ線Ｘ、、Ｘ２．・・・Ｘｌに接続されて、“１′
又は“０′のノンインターレース走査の画像信号から成
る表示データＤ１が列単位で順次シリアルに送られて来
るのを逐次パラレル変換してラッチロック信号Ｃχでラ
ッチするシフトレジスタである。
造の液晶表示素子から成る表示器（以下ｒＡＭＬｃＤＪ
と略称する）である、このＡＭＬＣＤｌは図示するよう
に、１行目がｐ＋＋〜Ｐ１１、同じく２行目がＰ２＋〜
Ｐ２π、以下同様にして、最終行のｍ行目がＰ’ｌ＋〜
ＰｆｌＴＬの配列と成っている。２は水平同期信号Ｈ９
と垂直同期信号■ｓが入力し、Ｖｓ’Ｃ″ＡＭＬＣＤ
１の初期化（リセット）を行い、Ｈ９で出力群の該当す
る行選択線を印加するリングカウンタである。この時、
各出力群は夫々ＡＭＬＣＤ１の行選択線Ｙ、〜Ｙ■に接
続されて、順次上から選択する。３はＡＭＬＣＤＩの列
データ線Ｘ、、Ｘ２．・・・Ｘｌに接続されて、“１′
又は“０′のノンインターレース走査の画像信号から成
る表示データＤ１が列単位で順次シリアルに送られて来
るのを逐次パラレル変換してラッチロック信号Ｃχでラ
ッチするシフトレジスタである。
第４図は第３図の動作の概要を説明するためのタイムチ
ャートである。
ャートである。
以下、第４図を用いて第３図の動作を説明する。
最初に時刻ｔ、で垂直同期信号Ｖ ｃでリングカウンタ
２を動作させてＡＭＬＣＤ １の初期化を行う２時刻ｔ
２では表示データＤπが存在しないのでこの信号は無視
される０次に、時刻ｔ３でＡ〜ＩＬＣＤＩの１行目の“
１″又は” ｏ ”の表示データＤ、即ち１行目の、１
列ｐ＋＋の表示データＤ１１，２列Ｐ＋２（７）表示デ
ータＤ＋ ２、−、ｎ列Ｐ＋ＴＬの表示データＩ）＋’
ｎが、順次シリアルに逐次パラレル変換されてラッチロ
ック信号Ｃχでシフトレジスタ３にラッチされる。即ち
、Ｃχかｎ個送られた状態で、シフトレジスタ３には１
行目の表示データＤ＋Ｉ〜Ｄ＋ＴＬの全てがラッチされ
る６時刻ｔ、 ａで２回目の水平同期信号ＨＳに同期し
てリングカウンタ２の最初の行選択線Ｙ１が出力（印加
）され、ＡＭＬＣＤｌ上の１行目各列の画素ＰＩＴ〜Ｐ
ＩＴＬが選択されて、シフトレジスタ３にラッチされて
いる表示データＤＩ＋〜Ｄ。
２を動作させてＡＭＬＣＤ １の初期化を行う２時刻ｔ
２では表示データＤπが存在しないのでこの信号は無視
される０次に、時刻ｔ３でＡ〜ＩＬＣＤＩの１行目の“
１″又は” ｏ ”の表示データＤ、即ち１行目の、１
列ｐ＋＋の表示データＤ１１，２列Ｐ＋２（７）表示デ
ータＤ＋ ２、−、ｎ列Ｐ＋ＴＬの表示データＩ）＋’
ｎが、順次シリアルに逐次パラレル変換されてラッチロ
ック信号Ｃχでシフトレジスタ３にラッチされる。即ち
、Ｃχかｎ個送られた状態で、シフトレジスタ３には１
行目の表示データＤ＋Ｉ〜Ｄ＋ＴＬの全てがラッチされ
る６時刻ｔ、 ａで２回目の水平同期信号ＨＳに同期し
てリングカウンタ２の最初の行選択線Ｙ１が出力（印加
）され、ＡＭＬＣＤｌ上の１行目各列の画素ＰＩＴ〜Ｐ
ＩＴＬが選択されて、シフトレジスタ３にラッチされて
いる表示データＤＩ＋〜Ｄ。
１が列データ線Ｘ１〜Ｘ１に従って転送される。
以後時刻ｔ６で２行目の行選択線Ｙ２が同様にして走査
されシフトレジスタ３にラッチされている表示データＤ
２１〜Ｄ２ＴＬが転送される。このようにして最後の次
行口の行選択線Ｙ訊が印加が終了し表示データＤｍ＋〜
Ｄ！ＩＬＴＬが転送されたところでＡＭＬＣＤｌ上には
所定の画像が表示されることとなる。
されシフトレジスタ３にラッチされている表示データＤ
２１〜Ｄ２ＴＬが転送される。このようにして最後の次
行口の行選択線Ｙ訊が印加が終了し表示データＤｍ＋〜
Ｄ！ＩＬＴＬが転送されたところでＡＭＬＣＤｌ上には
所定の画像が表示されることとなる。
［発明が解決しようとする課題］
この様なノンインターレース走査による画像の走査はご
く自然である。ところが上述したように、表示データＤ
１に一般に市販されいるインターレース走査のビデオ信
号を出力するＣＲＴコントローラを使用する場合にあっ
ては、必然的にインターレースからノンインターレース
に信号変換する必要あり、余分な回路を必要とする。こ
のために全体としては回路構成の複雑化にともない、コ
ストアップやメンテナンスの信ｆｎ性に影響がでてくる
上に、取付はスペースを確保する必要があることから、
装置の大型化にもなる（ノンインターレース走査専用の
コントローラを用いると更に回路構成が複雑化し、より
以上のコストアップとなる）という問題点があった。
く自然である。ところが上述したように、表示データＤ
１に一般に市販されいるインターレース走査のビデオ信
号を出力するＣＲＴコントローラを使用する場合にあっ
ては、必然的にインターレースからノンインターレース
に信号変換する必要あり、余分な回路を必要とする。こ
のために全体としては回路構成の複雑化にともない、コ
ストアップやメンテナンスの信ｆｎ性に影響がでてくる
上に、取付はスペースを確保する必要があることから、
装置の大型化にもなる（ノンインターレース走査専用の
コントローラを用いると更に回路構成が複雑化し、より
以上のコストアップとなる）という問題点があった。
本発明は従来の技術の有するこのような問題点に鑑みて
なされたものであり、その目的とするところは、簡単な
構成でインターレス走査のビデオ信号を表示データとし
て用いて駆動できるフラットパネルディスプレイを提供
するものである。
なされたものであり、その目的とするところは、簡単な
構成でインターレス走査のビデオ信号を表示データとし
て用いて駆動できるフラットパネルディスプレイを提供
するものである。
［課題を解決するための手段］
上記目的を達成するために、本発明は、インターレース
走査のビデオ信号を表示データとして用いてアクティブ
マトリックス構造の表示部に所定の画像をディスプレイ
する構造のフラットパネルディスプレイにあって、一方
の出力群が前記表示部の奇数番目の行選択線に接続され
、他方の出力群が前記表示部の偶数番目の行選択線に接
続されて、前記表示部の各行を選択する一対のリングカ
ウンタと、前記表示部の列単位で順次シリアルに送られ
てくる前記表示データをパラレル変換してラッチするシ
フ１〜レジスタとを具備した構成としたものである。
走査のビデオ信号を表示データとして用いてアクティブ
マトリックス構造の表示部に所定の画像をディスプレイ
する構造のフラットパネルディスプレイにあって、一方
の出力群が前記表示部の奇数番目の行選択線に接続され
、他方の出力群が前記表示部の偶数番目の行選択線に接
続されて、前記表示部の各行を選択する一対のリングカ
ウンタと、前記表示部の列単位で順次シリアルに送られ
てくる前記表示データをパラレル変換してラッチするシ
フ１〜レジスタとを具備した構成としたものである。
その上で表示に際して前記一対のリングカウンタの１方
の出力群を最初に印加して奇数番号順に行選択し、該奇
数番号の全行選択終了後に前記他方の出力群を印加して
偶数番号順に行選択するようにしな。
の出力群を最初に印加して奇数番号順に行選択し、該奇
数番号の全行選択終了後に前記他方の出力群を印加して
偶数番号順に行選択するようにしな。
［実施例］
実施例について図面を参照して説明する。
尚、以下の図面において、第３図及び第４図と重複する
部分は同一番号を付してその説明は省略する。
部分は同一番号を付してその説明は省略する。
第１図は本発明のフラットパネルディスプレイの表示部
分を示すブロック系統図である。
分を示すブロック系統図である。
第１図において、２０は第１リングカウンタ２０ａと第
２リングカウンタ２０ｂとがシリースに接続されて成る
一対のリングカウンタである。この一対のリングカウン
タ２０において、第１リングカウンタ２０ａの出力群は
ＡＭＬＣＤｌの奇数番目の行選択線（Ｙ＋ 、Ｙ３ 、
・・・）に接続され、第２リングカウンタ２０ｂの出力
群はＡ Ｍ Ｌ ＣＤ １の偶数番目の行選択線（Ｙ２
、 Ｙａ 、・・・）に接続されていて、表デに際し
てデータ駆動を第１リングカウンタ２０ａの出力群を最
初に印加して１，３，５．・・・と奇数番号順に行選択
し、この奇数番号の全行選択終了後に第２リングカウン
タ２０ｂの出力群を印加して２，４，６．・・・と偶数
番号順にいわゆる飛び越し走査して行選択するようにし
て、結果的にＡＭＬＣＤＩの全ての行を選択することが
できるように成っている。３０はＡＭＬＣＤｌの列デー
タ線（Ｘ＋〜Ｘπ）に接続されて、インターレース走査
のビデオ信号から成るＡＭＬＣＤｌの列単位で順次シリ
アルに送られてくる表示データＤ、をパラレル変換して
ラッチして、このラッチしたデータをＡＭＬＣＤｌの列
データ線にリングカウンタ２０の出力に応じて印加する
シフトレジスタである。
２リングカウンタ２０ｂとがシリースに接続されて成る
一対のリングカウンタである。この一対のリングカウン
タ２０において、第１リングカウンタ２０ａの出力群は
ＡＭＬＣＤｌの奇数番目の行選択線（Ｙ＋ 、Ｙ３ 、
・・・）に接続され、第２リングカウンタ２０ｂの出力
群はＡ Ｍ Ｌ ＣＤ １の偶数番目の行選択線（Ｙ２
、 Ｙａ 、・・・）に接続されていて、表デに際し
てデータ駆動を第１リングカウンタ２０ａの出力群を最
初に印加して１，３，５．・・・と奇数番号順に行選択
し、この奇数番号の全行選択終了後に第２リングカウン
タ２０ｂの出力群を印加して２，４，６．・・・と偶数
番号順にいわゆる飛び越し走査して行選択するようにし
て、結果的にＡＭＬＣＤＩの全ての行を選択することが
できるように成っている。３０はＡＭＬＣＤｌの列デー
タ線（Ｘ＋〜Ｘπ）に接続されて、インターレース走査
のビデオ信号から成るＡＭＬＣＤｌの列単位で順次シリ
アルに送られてくる表示データＤ、をパラレル変換して
ラッチして、このラッチしたデータをＡＭＬＣＤｌの列
データ線にリングカウンタ２０の出力に応じて印加する
シフトレジスタである。
第２図は本発明の説明に供するタイムチャートである。
以下・第２図を用いて第１図の動作を説明する。
時刻ｔ１で垂直同期信号Ｖｓ″′Ｃ−ＡＭＬｃＤ １が
初期化される。時刻ｔ３でＡＭＬＣＤＩの１行目のイン
ターレース走査がら成る表示データＤＬ（Ｄ７．〜Ｄ、
π）がシフトレジスタ３０にラッチされ、時刻ｔ４゜で
２回目の水平同期信号Ｈｓに同期して第１リングカウン
タ２０ａの最初の行選択線Ｙ、が印加され、Ａ Ｍ Ｌ
、 ＣＤ １の１行目の列データ線Ｘ、〜Ｘ、の画素ｐ
＋＋〜ＰＩＴＬが選択されて、表示データＩ）ＩＩ〜Ｄ
１πが転送される。
初期化される。時刻ｔ３でＡＭＬＣＤＩの１行目のイン
ターレース走査がら成る表示データＤＬ（Ｄ７．〜Ｄ、
π）がシフトレジスタ３０にラッチされ、時刻ｔ４゜で
２回目の水平同期信号Ｈｓに同期して第１リングカウン
タ２０ａの最初の行選択線Ｙ、が印加され、Ａ Ｍ Ｌ
、 ＣＤ １の１行目の列データ線Ｘ、〜Ｘ、の画素ｐ
＋＋〜ＰＩＴＬが選択されて、表示データＩ）ＩＩ〜Ｄ
１πが転送される。
次に、時刻ｔ＝＋ｏ″′Ｃ′ＡＭＬｃＤ１の３行目の表
示データＤ３．〜Ｄ３πがシフトレジスタ３０にラッチ
され、時刻ｔ６゜で３回目の水平同期信号Ｈ９に同期し
て飛び越し走査して第１リングカウンタ２０ａの２行目
の行選択線Ｙ３が印加され、ＡＭＬＣＤ１上の３行目の
列データ線Ｘ１〜Ｘ、の画素Ｐ３＋〜Ｐ３ＴＬが選択さ
れて、表示データＤ３゜〜ＤコＴＬが転送される。以後
順次奇数番号順に行選択線Ｙ５．Ｙ、、・・・が印加さ
れ、この奇数番号の全行選択終了後の例えば時刻ｔ７゜
で、Ａ Ｍ ＬＣＤ１の２行目の表示データＤ２＋〜Ｄ
２ＴＬがシフトレジスタ３０にラッチされ、時刻上８゜
で第２リングカウンタ２０ｂの最初の行の行選択線Ｙ２
が印加し、ＡＭＬＣＤｌ上の２行目の列データ線Ｘ＋’
ＸＬの画素Ｐ２１〜Ｐ２πが選択されて、表示データＤ
２１〜Ｄ２ＴＬが転送される。以後同様にして偶数番号
の行選択線￥４が走査され、この偶数番号の行の選択印
加が全て終了したところでＡ Ｍ Ｌ、 ＣＤ Ｉには
所定の画像が表示されることとなる。
示データＤ３．〜Ｄ３πがシフトレジスタ３０にラッチ
され、時刻ｔ６゜で３回目の水平同期信号Ｈ９に同期し
て飛び越し走査して第１リングカウンタ２０ａの２行目
の行選択線Ｙ３が印加され、ＡＭＬＣＤ１上の３行目の
列データ線Ｘ１〜Ｘ、の画素Ｐ３＋〜Ｐ３ＴＬが選択さ
れて、表示データＤ３゜〜ＤコＴＬが転送される。以後
順次奇数番号順に行選択線Ｙ５．Ｙ、、・・・が印加さ
れ、この奇数番号の全行選択終了後の例えば時刻ｔ７゜
で、Ａ Ｍ ＬＣＤ１の２行目の表示データＤ２＋〜Ｄ
２ＴＬがシフトレジスタ３０にラッチされ、時刻上８゜
で第２リングカウンタ２０ｂの最初の行の行選択線Ｙ２
が印加し、ＡＭＬＣＤｌ上の２行目の列データ線Ｘ＋’
ＸＬの画素Ｐ２１〜Ｐ２πが選択されて、表示データＤ
２１〜Ｄ２ＴＬが転送される。以後同様にして偶数番号
の行選択線￥４が走査され、この偶数番号の行の選択印
加が全て終了したところでＡ Ｍ Ｌ、 ＣＤ Ｉには
所定の画像が表示されることとなる。
［発明の効果］
本発明は、以上説明したように構成されているので、次
に記載するような効果を奏する。
に記載するような効果を奏する。
タイミングの整合性が良い為、一般的にビデオ信号等従
来のＣＲＴ表示信号に採用されているインターレース走
査が簡単に接続することができるので、小型で高信顆性
を有するフラットパネルディスプレイを安価に提供する
ことができる。
来のＣＲＴ表示信号に採用されているインターレース走
査が簡単に接続することができるので、小型で高信顆性
を有するフラットパネルディスプレイを安価に提供する
ことができる。
第１図は本発明のフラットパネルディスプレイの表示部
分を示すブロック系統図、第２図は本発明の説明に供す
るタイムチャート、第３図は従来のフラットパネルディ
スプレイの表示部分を示すブロック系統図、第４図は第
３図の従来の技術の説明に供するタイムチャートである
。 １・・・表示器（ＡＭＬＣＤ）、２・・・リングカウン
タ、２０・・・一対のリングカウンタ、３，３０・・・
シフトレジスタ。 ＼］ 髭 ８ Ｃ喝 ■
分を示すブロック系統図、第２図は本発明の説明に供す
るタイムチャート、第３図は従来のフラットパネルディ
スプレイの表示部分を示すブロック系統図、第４図は第
３図の従来の技術の説明に供するタイムチャートである
。 １・・・表示器（ＡＭＬＣＤ）、２・・・リングカウン
タ、２０・・・一対のリングカウンタ、３，３０・・・
シフトレジスタ。 ＼］ 髭 ８ Ｃ喝 ■
Claims (1)
- 【特許請求の範囲】 インターレース走査のビデオ信号を表示データとして用
いてアクティブマトリックス構造の表示部に所定の画像
をディスプレイする構造のフラットパネルディスプレイ
にあって、Ａ：一方の出力群が前記表示部の奇数番目の
行選択線に接続され、他方の出力群が前記表示部の偶数
番目の行選択線に接続されて、前記表示部の各行を選択
する一対のリングカウンタと、 Ｂ：前記表示部の列単位で順次シリアルに送られてくる
前記表示データをパラレル変換してラッチするシフトレ
ジスタとを具備し、 Ｃ：表示に際して前記一対のリングカウンタの１方の出
力群を最初に印加して奇数番号順に行選択し、該奇数番
号の全行選択終了後に前記他方の出力群を印加して偶数
番号順に行選択するようにしたことを特徴とするフラッ
トパネルディスプレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077666A JPH01248195A (ja) | 1988-03-30 | 1988-03-30 | フラットパネルディスプレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077666A JPH01248195A (ja) | 1988-03-30 | 1988-03-30 | フラットパネルディスプレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248195A true JPH01248195A (ja) | 1989-10-03 |
Family
ID=13640203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63077666A Pending JPH01248195A (ja) | 1988-03-30 | 1988-03-30 | フラットパネルディスプレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01248195A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856816A (en) * | 1995-07-04 | 1999-01-05 | Lg Electronics Inc. | Data driver for liquid crystal display |
| KR100463465B1 (ko) * | 1998-10-16 | 2004-12-29 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치 |
| JP2006018299A (ja) * | 2004-07-01 | 2006-01-19 | Samsung Electronics Co Ltd | ゲートドライバが内蔵された液晶パネル及びその駆動方法 |
| JP2007004176A (ja) * | 2005-06-23 | 2007-01-11 | Samsung Electronics Co Ltd | 表示装置用シフトレジスタ及びこれを含む表示装置 |
-
1988
- 1988-03-30 JP JP63077666A patent/JPH01248195A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856816A (en) * | 1995-07-04 | 1999-01-05 | Lg Electronics Inc. | Data driver for liquid crystal display |
| KR100463465B1 (ko) * | 1998-10-16 | 2004-12-29 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치 |
| JP2006018299A (ja) * | 2004-07-01 | 2006-01-19 | Samsung Electronics Co Ltd | ゲートドライバが内蔵された液晶パネル及びその駆動方法 |
| JP2007004176A (ja) * | 2005-06-23 | 2007-01-11 | Samsung Electronics Co Ltd | 表示装置用シフトレジスタ及びこれを含む表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818413A (en) | Display apparatus | |
| EP0457329B1 (en) | Liquid crystal display device and driving method therefor | |
| US6542139B1 (en) | Matrix type display apparatus | |
| US7940242B2 (en) | Driving circuit for driving liquid crystal display device and method thereof | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| EP0574142B1 (en) | Driver circuit for dot matrix display apparatus | |
| US6219020B1 (en) | Liquid crystal display control device | |
| JPH01248195A (ja) | フラットパネルディスプレイ | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| JP2874187B2 (ja) | 液晶ディスプレイ装置 | |
| JPH1083168A (ja) | 液晶表示装置 | |
| JP2862332B2 (ja) | 液晶表示駆動方式 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH08122743A (ja) | 映像表示装置 | |
| EP1111576A2 (en) | Liquid crystal display and driving method for liquid crystal display | |
| JPH03172085A (ja) | 液晶表示装置 | |
| JP3387148B2 (ja) | 液晶パネルの駆動装置とその駆動装置に用いるデータ変換法 | |
| JP2515559B2 (ja) | 液晶表示パネルの駆動方法 | |
| JP2001042838A (ja) | 液晶表示装置とその駆動方法 | |
| JPH02178624A (ja) | マトリクス型表示装置の駆動回路 | |
| JPH07261705A (ja) | 液晶表示装置、並びにその駆動方法及び駆動回路 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JPH0287881A (ja) | マトリックス形ディスプレイ装置の駆動回路 |