JPS62186227A - 液晶光シヤツタの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は液晶光シャッタを使用した記録装置、詳しくは
その液晶光シャッタを駆動する駆動回路の改良に関する
。

〔従来技術及びその問題点〕

液晶光シャッタは、感光体の主走査方向に多数配列され
たマイクロシャッタから構成され、このマイクロシャッ
タを選択開閉することにより、ドツト構成の静電潜像が
形成される。マイクロシャフタの数量は印字密度により
決定され、例えば、１０ドツト／鶴とした場合、Ａ３サ
イズの用紙に印字を行うとすれば、主走査方向に３００
０個のマイクロシャッタを要する。このような大容量の
マイクロシャッタをスタティック駆動した場合、駆動素
子、配線数、実装面積等の増大を招き、装置が高価とな
るだけでなく、実装上も困難となる。そのため、一般に
は、液晶光シャッタは、時分割駆動法により駆動される
。

しかしながら、時分割駆動法により液晶光シャッタを駆
動した場合、ビデオ信号をｎ時分割数だけ遅延させて混
合データを作成する複雑な回路を要し、またビデオ信号
を取り込むためのシフトレジスタも、マイクロシャッタ
数の遅延数倍を必要とする。例えば前述の如＜１０ドツ
ト／ｆｌの印字密度でＡ３の用紙を印字する場合、２時
分割駆動で３ライン遅延させると４５００ビツトのシフ
トレジスタを必要とし、またシフトレジスタの代わりに
ＲＡＭを使用すると、更にその倍の容量を要することに
なる。このように液晶光シャッタを時分割駆動により駆
動した場合であっても、スタティック駆動に比較して各
部品数は格段に低減できるものの、やはり多数の部品を
必要とし、充分な小型化やコスト低減ができなかった。

そこで、本願出願人は、先にこの問題点を解消する手段
として、特開昭６０−２０８２４５号公報に記載された
記録装置の駆動回路を公開した。その駆動回路は、第１
２図に示すように、ＬＳＩ化されたＣＭＯ３回路からな
り、前述のデータを遅延させる遅延部１０１やデータを
混合するデータ混合部１０２をＬＳＩの回路として構成
し、且つこのＬＳＩをカスケード接続することにより、
主走査方向に配列された多数のマイクロシャッタを駆動
する構成のものである。詳述すると、記録データ（ビデ
オ信号）１０３は１ライン分がクロック１０４に同期し
てシリアルにシフトレジスタ１０５に取り込まれ、シフ
トレジスタ１０５に取り込む以外のビデオ信号は次段の
ＬＳＩのシフトレジスタにカスケード信号１０６として
出力される。シフトレジスタ１０５への１ラインのデー
タの転送が終了すると、データラッチ１０７及び前述の
データ遅延部１０１を構成するＤタイプＯＦＦ回路（フ
リップフロップ）にランチパルスが入力され、シフトレ
ジスタ１０５のデータはパラレルにデータラッチ１０７
に出力される。シフトレジスタ１０５はデータを出力し
たことにより、次のラインの記録データの受信待機状態
となる。

データラッチ１０７の奇数ビットは、前述のデータ混合
部１０２を構成するデータセレクタマルチプレクサ１０
２のＡ入力に直接出力され、偶数ビットはデータ遅延部
１０１に出力される。データ遅延部１０１は、１ビツト
及び２ビツト遅延させたデータをディレー選択ゲート１
０９に出力し、この選択ゲート１０９では選択信号１１
０により１ビツト遅延させるか２ビツト遅延させるかが
選択され、データ混合部１０２のＢ入力に出力される。

またデータ混合部１０２には、二周波駆動法における周
波数ｆＬ、ｆＨを用いたオン−オン記録信号　１１１、
オン−オフ記録信号１１２、オフ−オン記録信号１１３
、オフ−オフ記録信号１１４が入力され、データ混合部
１０２はこの中からいずれかを選択し、且つこの信号と
前記遅延させたデータ、遅延させないデータとを混合し
て液晶光シャッタの個々のマイクロシャッタを駆動する
駆動信号を作成する。駆動信号はデータ混合部１０２の
出力Ｗ＋　””Ｗｓからレベルシフト及びハイボルテイ
ジドライバ１１５に出力され、このドライバ１１５の出
力Ｙ１〜Ｙ、。として示す記録信号１１６によりマイク
ロシャッタを駆動する。

そして、この構成のものは、ＬＳＩにデータ遅延部、デ
ータ混合部を内蔵するため、外部のバッファを削除でき
、しかもカスケード接続ができるため、１種類のＬＳＩ
で駆動回路を構成できる効果を有する。またマイクロシ
ャフタの副走査方向の間隔の変更にも対応でき、更にデ
ィレー選択ゲートによってより多くの選択容量を増すこ
とがきる利点を有する。

しかし、前述の駆動回路では〜データ遅延部あるいは、
データラッチ部がＤタイプのフッリプフロップ、即ちマ
スタースレーブのフリップフロップから構成されている
ため、１回路当り約２０個の多数のトランジスタを必要
とする。またデータセレクタマルチプレクサにおいても
多数のトランジスタを必要とし、回路構成が複雑となる
。従って、ＬＳＩの駆動回路を構成するに当って多数の
トランジスタを必要とするため、これに応じてＬＳＩの
チップサイズも大きなものとなり、充分なコスト低減が
できなかった。

〔発明の目的〕

本発明は上記問題点に鑑み、ＬＳＩのトランジスタ数を
低減することによりチップサイズを小さくし、それによ
ってコストを安価にした液晶光シャックの駆動回路を提
供することを目的とする。

〔発明の要点〕

本発明は上記目的を達成するために、２枚のガラス基板
間に液晶物質を封入し、片方のガラス基板に複数の走査
電極を設け、他方のガラス基板に複数の信号電極を設け
、両電極の交差部に形成される複数のシャッタを駆動す
る液晶光シャッタの駆動回路において、 前記シャッタを開閉する開閉データをシリアル入力し、
パラレルに出力するシフトレジスタと、該シフトレジス
タの一部の出力データを遅延させる遅延手段と、該遅延
手段の出力を格納する格納手段とを有し、該遅延手段及
び格納手段はラッチよりなることを特徴とする。

〔発明の実施例〕

以下、本発明の実施例を図面を参照して詳細に説明する
。まず、本発明に係る液晶プリンタについて説明する。

第９図にその液晶プリンタの概略構成図を示す。

第９図において、１はドラム状の感光体であり、図示方
向に一定速度で回転する。感光体１の表面は予め帯電器
２により帯電され、この後液晶光シャッタを用いた印字
ヘッド３により光書込みが行われる。印字ヘッド３は後
述する駆動回路を有する記録制御部４により駆動され、
液晶光シャッタを構成する個々のマイクロシャッタを記
録データに従って選択開閉することで、感光体１上にド
ツト構成の静電潜像を形成する。この潜像は現像器５に
よりトナーを用いて顕像化され、感光体１上にトナー像
が形成される。また、転写紙６は給紙ロール７により給
送され、待機ロール８にて前記転写紙６の先端と、上述
のトナー像の先端とが一致するように同期をとられて転
写器９において転写紙６にトナー像が転写される。転写
紙６は分離部１０にて感光体１より分離されサーミスタ
１１ａと定着用ヒータｌｌｂで一定温度に温度制御され
た定着器１１で熱定着され、排紙ロール１２により機外
に搬出される。一方、転写器９で完全に転写されなかっ
たトナーが感光体１の表面に残留しているため、除電器
１３で残留トナーを除電した後、クリーニング部１４に
より清掃され、イレーザ１５で感光体１の表面を除電し
た後、次の露光に備えて帯電器２により再び一様な電荷
が感光体１の表面に付与される。

印字ヘッド３は、第１０図に示すように、光源１６、光
源用ヒータ１７、液晶光シャフタ１８、液晶用ヒータ１
９、結像レンズ２０及び後述するＬＳＩが搭載された制
御基板２１ａ、２１ｂにより主に構成されている。光源
１６には蛍光灯が用いられ光源用ヒータ１７の一端には
光源用ヒータ１７の温度を検出するサーミスタ２２が取
付けられている。

液晶光シャッタ１８は、第１１図に示すもので、ゲスト
ホスト型のものであり、２枚のガラス基板２３．２４の
間に液晶混合物を封入し、ガラス基板２３には、信号電
極２５が交互に備わっており、ガラス基板２４には共通
電極２６が備わっている。

マイクロシャッタ２７は信号電極２５と共通電極２６の
交わる部分に必要な大きさで、必要な形状だけインジウ
ム（ＩｎｚＯ：＋）や酸化スズ（ＳｎＯｚ）等の透明電
極により構成される。このように構成された液晶パネル
に少なくとも１枚の偏光板及び液晶用ヒータ１９を配す
ることにより、液晶光シャッタ１８は構成されている。

また、液晶光シャッタ１８にも液晶光シャッタ１８の温
度を検出するためのサーミスタ（不図示）が取付けられ
ている。

感光体１への光書込みは、信号電極２５と共通電極２６
に制御用基板２１ａ、２１ｂより駆動信号を与えること
により、液晶光シャッタ１８の各マイクロシャッタ２７
を開閉制御し、開状態のマイクロシャフタ２７を透過し
た光源１６の光を感光体１の表面に照射することにより
行われる。

第１図は、本発明の液晶光シャッタの駆動回路を示した
もので、２デユ一テイ２周波駆動液晶光シャッタ駆動回
路を示したものである。なお、第１図に示す回路はＣＭ
ＯＳ回路によって構成されたＬＳＩ回路のブロック図で
あり、図中３１として示す回路が１個のＬＳＩの全体回
路である。このＬＳＩは従来と同様にカスケード接続が
でき、従ってこのＬＳＩを複数個使用することによって
、全部のマイクロシャッタを駆動する構成である。

また図中４０として示す回路を１チヤンネルとした場合
、１個のＬＳＩでは８０チヤンネルの回路を有する。

１チヤンネルの回路４０は主として、ビデオ信号（記録
データ）を取り込むためのシフトレジスタ３２、このシ
フトレジスタからのデータを遅延させるディレ一部３４
及び３５、シフトレジスタ３２、ディレ一部３４のデー
タをラッチするデータラッチ部３３．３６から構成され
る。また液晶光シャフタの個々のマイクロシャッタの駆
動信号を作成するデータセレクタ変調部３７、レベルシ
フタ３８、高耐圧出力バッファ３９も有する。

ビデオ信号は、第４図（ｇ）に示すように、同図（ｆｌ
に示すクロックパルスＣＫＩの立上りに同期してシリア
ルにＤＩＮ端子に入力され、且つそのクロックパルスＣ
ＫＩの立上りに同期して同図（ｈ）に示すビデオ信号と
してシフトレジスタ３２に取り込まれる。ビデオ信号の
シフトレジスタ３２の取り込みは、第４図（ａ）に示す
書込み同期信号に対して、同図ｔｅｌに示す転送許可信
号の時間ＴＮ間に行われる。１ライン分のビデオ信号が
取り込まれると、第４図（Ｃ）、（ｄ）、（ｅ）に示す
ラッチパル；Ｚ、ＣＫ２１．２２．２３がそれぞれ入力
される。なお、第４図（ｆｌ〜（ｋｌに示す信号は、同
図（ａｌの書込み同期信号の周期７ｗ間の信号として、
時間を拡大して示している。従って、シフトレジスタ３
２へのビデオ信号の取り込みが終了すると、第４図（ｉ
）に示すように、時間Ｔ、の後にラッチパルスＣＫ２１
が入力され、シフトレジスタ３２のデータはデータラン
チ部３６に移される。また、第４図０）に示すように、
ラッチパルスＣＫ２１が出力されてがら時間Ｔ４の後に
ラッチパルスＣＫ２２がディレ一部３４に入力され、更
に同図（ｋｌに示すようにラッチパルスＣＫ２２が出力
されてから時間Ｔ４の後にラッチパルスＣＫ２２がディ
レ一部３５に入力される。これによりシフトレジスタ３
２のデータは、ディレ一部３４．３５により２ライン分
遅らせてデータラッチ部３３に移される。従って、シフ
トレジスタ３２に取り込まれたデータは、直接または遅
れた状態でデータラッチ３３．３６にラッチされ、シフ
トレジスタ３２は次のラインのビデオ信号の受信待機状
態となる。更に、１ライン分のビデオ信号のうちシフト
レジスタ３２に取り込む以外の信号は、カスケード出力
バッファ４２を介して次段以降のＬＳＩのシフトレジス
タに取り込まれる。

第５図は、前述の実施例の動作を更に詳細に示すタイム
チャートである。

第５図（ａｌは書込み同期信号、同図（Ｃ）はクロック
パルス、同図（ｄ）、（ｅ）はビデオ信号であり、それ
ぞれ第４図のタイムチャートと対応するものである。

第５図（ｆ）〜（ｋ）は、各ラッチパルスとデータラッ
チ部、ディレ一部のデータとの位相関係を示したもので
、同図（ｆ）に示すラッチパルスＣＫ２１が入力される
ことにより、同図（ｇ）に示す如くデータラッチ部３３
及び３６からデータが出力される。また第５図（ｈ）に
示すラッチパルスＣＫ２２が入力されると、同図（１）
に示す如くディレ一部３４がら次のラインのデータが出
力され、更に同図０）のラッチパルスＣＫ２３により同
図（ｋ）に示す如くその次のラインのデータが出力され
る。このようにシフトレジスタ３２に取り込まれたビデ
オ信号は、順次ディレ一部３５から３４にシフトされ、
更にデータラッチ部３３．３６、データセレクタ変調部
３７にシフトされる。

データセレクト変調部３７は、第２図（ａ）に示すよう
に、変調部４５とデータセレクタ部４６から構成される
。第５図（勢に示すデータラッチ部３３．３６の出力は
、データセレクタ部４６に入力される３１　％　ＳＮ　
％即ち第５図（ｂｌに示すデータセレクタ信号Ｄ　Ｓｔ
Ｌにより切換え選択され、且つ変調部４５でＰ　Ｔ　１
．、Ｐ　Ｔ　ｚにより変調されて液晶光シャッタの駆動
信号Ｗとなる。従って、データラッチ部３３．３６のデ
ータ更新のためのΦ１端子には、データセレクト信号Ｄ
！ＥＬ　（第５図（ｂ））の切換えに合せてラッチパル
スＣＫ２１（第５図（ｆ））が出力されるため、切換時
の出力不定時間を最小のものとしている。

ディレ一部３４．３５及びデータラッチ部３３．３６は
、それぞれ第３図＋ａ）に示すように、ラッチ４４から
構成され、第４、第５図に示すＴ４はデータラッチ部３
３．３６及びディレ一部３４．３５のラッチ４４の入力
ゲートが閉じて、ラッチ動作を確実に行わせるための時
間を示す。また、第４、第５図の時間Ｔ１はクロックパ
ルスＣＫＩが出力されてから最初のラッチパルスＣＫ２
１が出力されるまでの時間であり、時間Ｔ３は最後のラ
ンチパルスＣＫ２３が出力されてから書込み同期信号を
立下げるまでの時間を示す。

更に、第５図において、同図（ａｌに示す外部に対する
書込み同期信号に対し、データセレクタ部４６の８１、
Ｓ２による、即ち同図中）のデータセレクト信号り。Ｌ
はＴ６の時間移相をずらし、３相のラッチ動作が確実に
行われるように、次のラインのデータ転送開始と、書込
み同期信号の立下り後の任意の時間Ｔ５まで遅らせる様
に制御するものである。

なお、第５図ではラッチパルスＣＫ２１〜ＣＫ２３のた
めに、時間Ｔ、を必要とし、従来よりも余分に時間を要
するが、この時間は５μ３程度であるため、書込み時間
Ｔ、が１　ｍ　ｓとしても０．５％以下となり、何ら問
題はない。

以上により、データラッチ部３３．３６及びディレ一部
３４．３５は、前述の如くラッチ４４がら構成されるた
め、データラッチ部、ディレ一部を構成するトランジス
タ数を大幅に削減することができる。即ち、従来はデー
タラッチ部３３．３６及びディレ一部３４．３５が第３
図（ｂ）に示すようなマスタースレーブフリップフロッ
プ回路４３から構成され、■ラッチ当りのトランジスタ
数を２０個から１０個に大幅に削減することができ、１
チャンネル当りトランジスタ数を８０個から４０個に削
減できる。

また、データセレクタ変調部３７は、第２図（ａ）に示
す如く、クロックドインバータ構成となっており、これ
に対して従来のものは第２図（′ｂ）に示す如く７ゲー
トを用いた構成である。この場合も同様に１チャンネル
当りトランジスタ数を２８個から１８個に削減すること
ができる。従って、液晶光シャッタの駆動回路としては
、従来と何ら変らない機能でありながら、ディレ一部、
データラッチ部、データセレクタ変調部において改良を
加えたことにより、全体の回路構成を格段に簡単とする
ことができる。

第６図は、他の例の駆動回路を示したものである。前記
実施例では、ディレ一部３４．３５及びデータラッチ部
３３．３６をラッチ４４に置き換えたので、３相のラッ
チパルスＣＫ２１．２２．２３を必要とし、入力端子数
が２本増加した。本実施例では、この点を更に改良し、
端子においても従来と互換性をもたせるように、ＬＳＩ
内部で３相のラッチパルスを作成するようにしたもので
ある。

第６図において、６１はＬＳＩの全体回路として示した
もので、その中に前述の３相のラッチパルスを作成する
ラッチパルス発生部６２を有する。

なお、ラッチパルス発生部６２以外の回路構成は、第１
図の実施例と全く同じである。ランチパルス発生部６２
は、３個のマスタースレーブフリップフロップ６２ａと
、３個のナントゲート６２ｂにより構成される。

前記実施例と同様にビデオ信号は、第７図（ｆ）に示す
ように、同図＋８）のクロックパルスＣＫＩの立上りに
同期してシリアルにＤＩＮ端子に入力され、且つそのク
ロックパルスＣＫＩの立下りに同期して同図（８）に示
すビデオ信号としてシフトレジスタ３２に取り込まれる
。ビデオ信号のシフトレジスタ３２への取込みは、第７
図（ａｌに示す書込み同期信号に対して、同図（Ｃ）に
示す転送許可信号の時間ＴＮ間に行われる。１ライン分
のビデオ信号が取り込まれると、第７図（ｂｌに示すラ
ッチパルスＣＫ２が入力される。ラッチパルスＣＫ２は
、時間Ｔ、の間に複数入力され、第７図（ｄ）に示すデ
ータセレクト信号Ｄ　ＳＥＬによりランチパルス発生部
６２で３個のランチパルスに分離される。

即ち、第８図（Ｃ）に示すラッチパルスＣＫ２が入力さ
れると、同図（ａ）のデータセレクト信号Ｄ　ＳＥＬに
よりラッチパルス発生部６２の各マスタースレーブフリ
ップフロップ６２ａから同図（ｄ１〜（ｆ）゛に示すよ
うに、位相を順次シフトしたパルスが出力される。この
パルスは、ラッチパルス発生部６２の各ナンド回路６２
ｂによって更にタイミングがシフトされ、これにより、
１ライン分のビデオ信号が取り込まれてから時間Ｔ、後
に、最初のラッチパルスが出力される。従って、第８図
（ａ〜（１）に示すように、ラッチパルス発生部６２の
各ナンド回路６２ｂから順次ラッチパルスが出力され、
これによりシフトレジスタ３２のデータは順次ディレ一
部、デークラッチ部へとシフトされ、前述の実施例と全
く同じものとなる。

第６図の実施例の場合、ラッチパルス発生部６２は７２
個のトランジスタで構成される。従って、その分第１図
の実施例よりトランジスタが増加するが、本実施例は前
述の如く機能だけでなく、ＬＳＩの端子においても従来
のものと互換性があるという利点を有する。

下表に本発明と従来のものとを比較した結果を示す。

表に示す如く、本発明ではデータランチ部及びディレ一
部において、１チャンネル当りのトランジスタ数を８０
個から４０個に半減できた。またデータセレクタ変調部
でもトランジスタ数を１チャンネル当り２８個から１８
個に削減できた。なお、第６図の実施例では互換性をも
たせるため、７２個のトランジスタが増加するが、全体
のトランジスタ数から見れば、極く少数の増加である。

更に、全体的には第１図の実施例のものは、ＬＳＩのト
ランジスタ数を約１２．４００個を８，３５０個に約３
２．７％削減でき、また第６図の実施例のものは８．４
１０個に約３２．０％の削減となった。

〔発明の効果〕

以上説明したように本発明によれば、シフトレジスタに
取り込まれたデータを遅延する遅延手段及び該遅延手段
の出力を格納する格納手段をランチにより構成したので
、ＬＳＩのトランジスタ数を従来に比較して約３２％削
減することができる。

従って、トランジスタ数が減少することにより、ＬＳＩ
のチップサイズも縮小できるため、コストも安価にでき
る効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例のブロック図、第２図（ａ
ｌ及び（ｂ）は、データセレクタ変調部を従来と比較し
て示す回路図、 第３図（ａ）及び（ｂ）は、ディレ一部及びデータラッ
チ部を従来と比較して示す回路図、 第４図及び第５図は、第１図の実施例の動作を示すタイ
ムチャート、 第６図は、他の実施例のブロック図、 第７図及び第８図は、第６図の実施例の動作を示すタイ
ムチャート、 第９図は、本発明に係る記録装置の概略構成図、第１０
図は、印字ヘッドの断面図、 第１１図は、液晶光シャッタの平面図、第１２図は、従
来例の記録装置の駆動回路を示すブロック図である。 １・・・感光体、 ３・・・印字ヘッド、 １８・・・液晶光シャッタ、 ２５・・・信号電極、 ２６・・・共通電極、 ２７・・・マイクロシャフタ、 ３２・・・シフトレジスタ、 ３４．３５・・・ディレ一部、 ３３．３６・・・データラッチ部、 ３７・・・データセレクト変調部、 ６２・・・ラッチパルス発生部。 特許　出願人　　　カシオ計算機株式会社同　　　　上
　　　カシオ電子工業株式会社（Ｏ）　　　　　　　　
　（ｂ） 第２図 第３図 第５図 第８図 第９図 第１０図 第１１図

Claims (1)

1. 【特許請求の範囲】 ２枚のガラス基板間に液晶物質を封入し、片方のガラス
   基板に複数の走査電極を設け、他方のガラス基板に複数
   の信号電極を設け、両電極の交差部に形成される複数の
   シャッタを駆動する液晶光シャッタの駆動回路において
   、 前記シャッタを開閉する開閉データをシリアルに入力し
   、パラレルに出力するシフトレジスタと、該シフトレジ
   スタの一部の出力データを遅延させる遅延手段と、該遅
   延手段の出力を格納する格納手段とを有し、該遅延手段
   及び格納手段はラッチよりなることを特徴とする液晶光
   シャッタの駆動回路。