JP2004170768A - 駆動回路、電気光学装置及び駆動方法 - Google Patents
駆動回路、電気光学装置及び駆動方法 Download PDFInfo
- Publication number
- JP2004170768A JP2004170768A JP2002337909A JP2002337909A JP2004170768A JP 2004170768 A JP2004170768 A JP 2004170768A JP 2002337909 A JP2002337909 A JP 2002337909A JP 2002337909 A JP2002337909 A JP 2002337909A JP 2004170768 A JP2004170768 A JP 2004170768A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- start pulse
- pulse signal
- control signals
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】電気光学装置と駆動回路とが同一基板上に形成された場合に、画質を劣化させることなく端子数を削減することができる電気光学装置の駆動回路、電気光学装置及びその駆動方法を提供する。
【解決手段】表示パネル１０は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が走査線と信号線とに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを含む。各走査線には、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブのときに生成されるスタートパルス信号をシフトしたシフト出力に対応するゲート信号が出力される。
【選択図】 図１
【解決手段】表示パネル１０は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が走査線と信号線とに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを含む。各走査線には、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブのときに生成されるスタートパルス信号をシフトしたシフト出力に対応するゲート信号が出力される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動回路、電気光学装置及び駆動方法に関する。
【０００２】
【従来の技術】
液晶（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）パネルに代表される表示パネル（広義には電気光学装置）は、各種情報機器の表示部に用いられている。情報機器の小型軽量化や高画質化の要求により、表示パネルの小型化、画素の微細化が望まれている。その１つの解決策として、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：以下ＬＴＰＳと略す。）プロセスにより、表示パネルを形成することが検討されている。
【０００３】
ＬＴＰＳプロセスによれば、スイッチ素子（例えば、薄膜トランジスタ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））等を含む画素が形成されるパネル基板（例えばガラス基板）上に、駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さい。したがって、画面サイズの拡大により１画素当たりの画素選択期間が短くなった場合でも、当該基板上に形成された画素の充電期間を確保し、画質の向上を図ることが可能となる。
【０００４】
【特許文献１】
特開２００２−２３７０９号公報
【０００５】
【発明が解決しようとする課題】
例えばＬＴＰＳによりＴＦＴが形成される表示パネルでは、該表示パネルを駆動するドライバ（駆動回路）の全部をパネル上に形成することができる。しかしながら、シリコン基板上でＩＣ化された場合に比べると、微細化や速度の点で問題があり、ドライバの機能の一部を表示パネル上に形成することが検討されている。
【０００６】
そこで、１本の信号線を、Ｒ、Ｇ、Ｂ用（第１〜第３の色成分用）の画素電極に接続可能なＲ、Ｇ、Ｂ用信号線のいずれかに接続するデマルチプレクサを設ける表示パネルが考えられる。この場合、ＬＴＰＳの電荷の移動度が大きいことを利用して、信号線上に、Ｒ、Ｇ、Ｂ用の表示データが、時分割されて伝送される。そして、当該Ｒ、Ｇ、Ｂ用画素の選択期間に、各色成分用の表示データが、デマルチプレクサにより順次Ｒ、Ｇ、Ｂ用信号線に切り替えて出力され、各色成分ごとに設けられた画素電極に書き込まれる。このような構成によれば、ドライバから信号線に表示データを出力するための端子の数を削減することができる。そのため、端子間のピッチに制限されることなく、画素の微細化による信号線数の増加にも対応することができる。
【０００７】
しかしながら、ドライバ及び表示パネルを含めた装置全体の低消費電力化をより追求する場合には、表示パネルの端子数を減らすことが望ましい。その際、表示パネルの画質を劣化させることなく、表示パネルとドライバとの間で伝達される信号の数を削減する必要がある。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、電気光学装置と駆動回路とが同一基板上に形成された場合に、画質を劣化させることなく端子数を削減することができる電気光学装置の駆動回路、電気光学装置及びその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動回路であって、スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力するゲート信号生成回路を含み、前記ゲート信号生成回路は、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成するスタートパルス信号生成回路を含む駆動回路に関係する。
【００１０】
本発明において、電気光学装置では、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が走査線と信号線とにより特定される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊの色成分用の各画素に接続され第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを含む。したがって、各走査線による選択期間において、信号線に時分割されて出力された第１〜第３の色成分用のデータ信号が第１〜第３のデマルチプレクス制御信号により切り替え出力されて、各色成分用の各画素への書き込みが行われる。すなわち、画素への書き込み期間においては、第１〜第３のデマルチプレクス制御信号が、排他的にアクティブとなる。
【００１１】
そこで本発明では、スタートパルス信号生成回路が、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号を生成する。そして、該スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力する。
【００１２】
こうすることで、非常に簡素な構成で、スタートパルス信号を入力するための端子を削減することができる。特に電気光学装置と当該駆動回路とを同一基板上に形成する場合には、電気光学装置の端子数を削減できるため、より低消費電力化を図ることができる。
【００１３】
また本発明に係る駆動回路では、前記スタートパルス信号生成回路は、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００１４】
本発明においては、表示品位への影響がない帰線期間において、本来重複してアクティブとすべきでない第１〜第３のデマルチプレクス制御信号の少なくとも２つを重複してアクティブにしてスタートパルス信号を内部で生成するようにした。そして、本来の画素への書き込み期間において、本来のデータ信号が改めて各画素に書き込まれる。したがって、画質を劣化させることなく、スタートパルス信号を内部で生成することができ、かつその入力端子を削減することができる。
【００１５】
また本発明に係る駆動回路では、第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、前記スタートパルス信号生成回路は、前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００１６】
第１〜第３の色成分用の各画素が一括して選択される期間内において第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合において、スタートパルス信号を生成するために第１のデマルチプレクス制御信号を用いる場合を考える。この場合、第１のデマルチプレクス制御信号をアクティブにしてスタートパルス信号を生成した後、該スタートパルス信号により１フレームの垂直走査期間の最初の選択期間の開始直後に、改めて第１のデマルチプレクス制御信号をアクティブにする必要がある。したがって、第１のデマルチプレクス制御信号の生成タイミングが、他の第２及び第３のデマルチプレクス制御信号に比べて余裕がない。この傾向は、画素数の増大により画素の選択期間の短縮化が進むに伴い、より顕著となる。
【００１７】
したがって本発明においては、第１のデマルチプレクス制御信号を除いて第２及び第３のデマルチプレクス制御信号を用いてスタートパルス信号を生成するようにしたので、画素の選択期間の短縮化が進んだ場合にも、端子数を削減可能な駆動回路を提供することができる。
【００１８】
また本発明は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力するゲート信号生成回路とを含み、前記ゲート信号生成回路は、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成するスタートパルス信号生成回路を含む電気光学装置に関係する。
【００１９】
また本発明に係る電気光学装置では、前記スタートパルス信号生成回路は、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２０】
また本発明に係る電気光学装置では、第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、前記スタートパルス信号生成回路は、前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２１】
また本発明は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動方法であって、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号を生成し、前記スタートパルス信号をシフトしたシフト出力に対応するゲート信号を、各走査線に出力する駆動方法に関係する。
【００２２】
また本発明に係る駆動方法では、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２３】
また本発明に係る駆動方法では、第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２４】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２５】
また以下では、電気光学装置として、ＬＴＰＳによりスイッチ素子としてＴＦＴが形成された表示パネル（液晶パネル）を例に説明するが、本発明はこれに限定されるものではない。
【００２６】
図１に、本実施形態における表示パネルの構成の概要を示す。本実施形態における表示パネル（広義には電気光学装置）１０は、複数の走査線（ゲート線）と、複数の信号線（データ線）と、複数の画素とを含む。複数の走査線と複数の信号線とは、互いに交差するように配置される。画素は、走査線と信号線とにより特定される。
【００２７】
表示パネル１０では、各走査線（ＧＬ）及び各信号線（ＳＬ）により３画素単位で選択される。選択された各画素には、信号線に対応する３本の色成分用信号線（Ｒ、Ｇ、Ｂ）のいずれかを伝送する各色成分用信号が書き込まれる。各画素は、ＴＦＴと画素電極とを含む。
【００２８】
表示パネル１０では、例えばガラス基板等のパネル基板上に走査線及び信号線が形成される。より具体的には、図１に示すパネル基板上に、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号線ＳＬ１〜ＳＬＮ（Ｎは２以上の整数）とが形成されている。更に該パネル基板上には、Ｘ方向に第１〜第３の色成分用信号線を１組として複数組配列されそれぞれＹ方向に伸びる色成分用信号線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）が形成されている。
【００２９】
走査線ＧＬ１〜ＧＬＭと、第１の色成分用信号線Ｒ１〜ＲＮとの交差位置に、Ｒ用画素（第１の色成分用画素）ＰＲ（ＰＲ１１〜ＰＲＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第２の色成分用信号線Ｇ１〜ＧＮとの交差位置に、Ｇ用画素（第２の色成分用画素）ＰＧ（ＰＧ１１〜ＰＧＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第３の色成分用信号線Ｂ１〜ＢＮとの交差位置に、Ｂ用画素（第３の色成分用画素）ＰＢ（ＰＢ１１〜ＰＢＭＮ）が設けられている。
【００３０】
図２（Ａ）、（Ｂ）に、色成分用画素の構成例を示す。ここでは、Ｒ用画素ＰＲｍｎ（１≦ｍ≦Ｍ、１≦ｎ≦Ｎ、ｍ、ｎは整数）の構成例を示すが、他の色成分用画素の構成も同様である。
【００３１】
図２（Ａ）において、第１のスイッチ素子ＳＷ１としてのＴＦＴｍｎはｎ型トランジスタである。ＴＦＴｍｎのゲート電極は、走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極は、第１の色成分用信号線Ｒｎに接続される。ＴＦＴｍｎのドレイン電極は、画素電極ＰＥｍｎに接続される。画素電極ＰＥｍｎに対向して、対向電極ＣＥｍｎが設けられている。対向電極ＣＥｍｎには、コモン電圧ＶＣＯＭが印加される。画素電極ＰＥｍｎと対向電極ＣＥｍｎとの間には、液晶材が挟持されて液晶層ＬＣｍｎが形成される。画素電極ＰＥｍｎと対向電極ＣＥｍｎとの間の電圧に応じて、液晶層ＬＣｍｎの透過率が変化する。また、画素電極ＰＥｍｎの電荷のリークを補うため、画素電極ＰＥｍｎと対向電極ＣＥｍｎと並列に補助容量ＣＳｍｎが形成される。補助容量ＣＳｍｎの一端は、画素電極ＰＥｍｎと同電位にされる。補助容量ＣＳｍｎの他端は、対向電極ＣＥｍｎと同電位にされる。
【００３２】
また図２（Ｂ）に示すように、第１のスイッチ素子ＳＷ１としてトランスファゲートを用いることも可能である。トランスファゲートは、ｎ型トランジスタであるＴＦＴｍｎと、ｐ型トランジスタであるｐＴＦＴｍｎとにより構成される。ｐＴＦＴｍｎのゲート電極は、走査線ＧＬｍと互いに論理レベルが反転する走査線ＸＧＬｍに接続される必要がある。図２（Ｂ）では、書き込むべき電圧に応じたオフセット電圧を不要とする構成をとることができる。
【００３３】
また図１において、パネル基板上には、ゲート信号生成回路２０と、各信号線に対応して設けられたデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）ＤＭＵＸ１〜ＤＭＵＸＮとが設けられている。
【００３４】
ゲート信号生成回路２０には、走査線ＧＬ１〜ＧＬＭが接続される。またゲート信号生成回路２０には、デマルチプレクス制御信号と、シフトクロックＣＰＶとが入力される。デマルチプレクス制御信号は、各デマルチプレクサのスイッチ制御を行うための信号である。シフトクロックＣＰＶは、走査線ＧＬ１〜ＧＬＭを順次選択するタイミングを規定するクロックである。
【００３５】
ゲート信号生成回路２０は、シフトクロックＣＰＶを用いてゲート信号（選択信号）ＧＡＴＥ１〜ＧＡＴＥＭを生成する。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、それぞれ走査線ＧＬ１〜ＧＬＭに出力される。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、スタートパルス信号により開始される１フレームの垂直走査期間においていずれか１つがアクティブとなるパルス信号である。
【００３６】
図１において、第１〜第３のスイッチ素子ＳＷ１〜ＳＷ３は、走査線ＧＬｍに供給されたゲート信号ＧＡＴＥｍによりスイッチ制御（オン・オフ制御）される。各スイッチ素子がオン状態のとき、各色成分用信号線と各画素電極とが電気的に接続される。
【００３７】
このようなゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、例えばスタートパルス信号をシフトレジスタによりシフトしたシフト出力に対応する信号である。シフトレジスタは、複数のフリップフロップ（ｆｌｉｐ−ｆｌｏｐ）を有し、各フリップフロップに共通に入力されたシフトクロックに基づいてシフト動作を行う。スタートパルス信号は、ゲート信号生成回路２０において、デマルチプレクス制御信号に基づいて生成される。
【００３８】
デマルチプレクス制御信号は、例えば表示パネル１０の外部に設けられたソースドライバ（信号線駆動回路）から供給される。また信号線ＳＬ１〜ＳＬＮは、例えば表示パネル１０の外部に設けられたソースドライバ（信号線駆動回路）により駆動される。ソースドライバは、各色成分用の画素に、階調データに対応したデータ信号を出力する。この際、ソースドライバは、色成分用画素ごとに時分割され各色成分の階調データに対応した電圧（データ信号）を、各色成分用信号線に出力する。そしてソースドライバは、時分割のタイミングに合わせて、各色成分の階調データに対応した電圧を各色成分用信号線に選択出力するためのデマルチプレクス制御信号を生成し、表示パネル１０に対して出力する。
【００３９】
図３に、ソースドライバにより信号線に出力されるデータ信号とデマルチプレクス制御信号との関係を模式的に示す。ここでは、信号線ＳＬｎに出力されたデータ信号ＤＡＴＡｎを示す。
【００４０】
ソースドライバは、信号線ごとに、各色成分用の階調データ（表示データ）に対応した電圧が時分割により多重化されたデータ信号を出力する。図３では、ソースドライバは、Ｒ用画素への書込信号、Ｇ用画素への書込信号及びＢ用画素への書込信号を多重化して信号線ＳＬｎに出力する。ここで、Ｒ用画素への書込信号は、信号線ＳＬｎに対応するＲ用画素ＰＲ１ｎ〜ＰＲＭｎのうち、例えば走査線ＧＬｍにより選択されるＲ用画素ＰＲｍｎへの書込信号である。Ｇ用画素への書込信号は、信号線ＳＬｎに対応するＧ用画素ＰＧ１ｎ〜ＰＧＭｎのうち、例えば走査線ＧＬｍにより選択されるＧ用画素ＰＧｍｎへの書込信号である。Ｂ用画素への書込信号は、信号線ＳＬｎに対応するＢ用画素ＰＢ１ｎ〜ＰＢＭｎのうち、例えば走査線ＧＬｍにより選択されるＢ用画素ＰＢｍｎへの書込信号である。
【００４１】
またソースドライバは、データ信号ＤＡＴＡｎにおいて多重化される各色成分用書込信号の時分割タイミングに合わせて、デマルチプレクス制御信号を生成する。デマルチプレクス制御信号は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）からなる。
【００４２】
またパネル基板上には、信号線ＳＬｎに対応するデマルチプレクサＤＭＵＸｎが設けられている。デマルチプレクサＤＭＵＸｎは、第１〜第３（ｉ＝３）のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む。
【００４３】
デマルチプレクサＤＭＵＸｎの出力側には、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、信号線ＳＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号に応じて、信号線ＳＬｎと、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。
【００４４】
第１のデマルチプレクス用スイッチ素子ＤＳＷ１は、第１のデマルチプレクス制御信号Ｒｓｅｌによりオン・オフ制御される。第２のデマルチプレクス用スイッチ素子ＤＳＷ２は、第２のデマルチプレクス制御信号Ｇｓｅｌによりオン・オフ制御される。第３のデマルチプレクス用スイッチ素子ＤＳＷ３は、第３のデマルチプレクス制御信号Ｂｓｅｌによりオン・オフ制御される。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなる。そのため、デマルチプレクサＤＭＵＸｎは、周期的に、信号線ＳＬｎと第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）とを順次電気的に接続する。
【００４５】
このような構成の表示パネル１０において、時分割された第１〜第３の色成分用の階調データに対応した電圧が、信号線ＳＬｎに出力される。デマルチプレクサＤＭＵＸｎでは、時分割タイミングに合せて生成された第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）に印加される。このとき、走査線ＧＬｍにより選択された第１〜第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用信号線と画素電極とが電気的に接続される。
【００４６】
なお図１において、シフトクロックを生成する回路の機能の一部又は全部、或いは上述のソースドライバの一部又は全部の機能を有する回路を、表示パネル１０のパネル基板上に形成するようにしてもよい。
【００４７】
表示パネル１０の駆動回路の機能は、ゲート信号生成回路２０、デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮ及び上述の機能を有するソースドライバにより構成される回路の一部又は全部により実現される。
【００４８】
ゲート信号生成回路２０は、以下のようにゲート信号を生成する。
【００４９】
図４に、ゲート信号生成回路２０の構成例を示す。ゲート信号生成回路２０は、シフトレジスタ３０と、スタートパルス信号生成回路４０とを含む。
【００５０】
シフトレジスタ３０は、複数のフリップフロップＦＦ１〜ＦＦＭを含む。フリップフロップＦＦｐ（１≦ｐ≦Ｍ−１、ｐは整数）の出力は、次の段のフリップフロップＦＦｐ＋１の入力に接続される。フリップフロップＦＦｐの出力は、走査線ＧＬｐに接続される。
【００５１】
各フリップフロップは、入力端子Ｄと、クロック入力端子Ｃと、出力端子Ｑと、リセット端子Ｒとを有する。フリップフロップは、クロック入力端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへの入力信号をラッチする。そしてフリップフロップは、ラッチした信号を、出力端子Ｑから出力する。またフリップフロップは、リセット端子Ｒへの入力信号の論理レベルが「Ｈ」となったとき、ラッチした内容を初期化し、出力端子Ｑからの出力信号を論理レベル「Ｌ」にする。
【００５２】
フリップフロップＦＦ１の入力端子Ｄには、スタートパルス信号ＩＳＴＶが入力される。フリップフロップＦＦ１〜ＦＦＭの各リセット端子Ｒには、所与のリセット信号ＲＳＴが共通に入力される。またフリップフロップＦＦ１〜ＦＦＭの各クロック入力端子Ｃには、シフトクロックＣＰＶが入力される。
【００５３】
スタートパルス信号生成回路４０は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）に基づいてスタートパルス信号ＩＳＴＶを生成する。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は、同時にオン状態とならないように第１〜第３のデマルチプレクス用スイッチング素子ＤＳＷ１〜ＤＳＷ３のスイッチ制御を行う。したがって、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は、本来同時にアクティブとならない。
【００５４】
そこで、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）のうち少なくとも２つが同時にアクティブのとき、スタートパルス信号生成回路４０は、スタートパルス信号ＩＳＴＶを生成するようにしている。こうすることで、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が本来行うべき排他的なスイッチ制御という機能を維持しながら、１フレームの垂直走査期間を開始すべきタイミングを指示することができる。したがって、スタートパルス信号を外部で生成する必要がなく、ゲート信号生成回路２０（表示パネル１０）に入力するための信号を不要とすることができる。
【００５５】
図５に、スタートパルス信号生成回路４０の構成例を示す。スタートパルス信号生成回路４０は、２入力１出力ＡＮＤゲート４２を含む。ＡＮＤゲート４２には、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が入力される。ＡＮＤゲート４２の出力端子からは、スタートパルス信号ＩＳＴＶが出力される。ＡＮＤゲート４２は、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）の論理積演算結果をその出力端子から出力する。
【００５６】
このような構成のシフトレジスタ３０では、まずリセット信号ＲＳＴにより各フリップフロップの出力がリセットされる。そして、フリップフロップＦＦ１に入力されたスタートパルス信号ＩＳＴＶは、シフトクロックＣＰＶの立ち上がりで取り込まれ、それ以降シフトクロックＣＰＶに同期してシフトされる。各フリップフロップからのシフト出力又はこれに対応した信号は、走査線ＧＬ１〜ＧＬＭに出力される。これにより、走査線ＧＬ１〜ＧＬＭに、各走査線が排他的に選択されるゲート信号ＧＡＴＥ１〜ＧＡＴＥＭを出力することができる。
【００５７】
図６に、スタートパルス信号生成回路４０の動作例のタイミングチャートを示す。ここでは、帰線期間において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が重複してアクティブとなることによりスタートパルス信号ＩＳＴＶが生成される。
【００５８】
ここで帰線期間とは、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、第１のフレームの垂直走査期間と第２のフレームの垂直走査期間との間に設けられる期間である。垂直走査期間は、複数の水平走査期間を含む。各水平走査期間では、いずれか１つの走査線が選択される。
【００５９】
図６において、例えば第１の走査線を走査線ＧＬＭ、第２の走査線を走査線ＧＬ１とすると、走査線ＧＬＭが選択されたフレームの垂直走査期間と、走査線ＧＬ１が選択されたフレームの垂直走査期間との間に帰線期間が設けられる。
【００６０】
ここで、第１のフレームで走査線ＧＬ１〜ＧＬＭが順次選択され、該第１のフレームに続く第２のフレームで走査線ＧＬ１〜ＧＬＭが順次選択されるものとする。走査線ＧＬＭによる選択期間は、第１のフレームの最後の水平走査期間ということができる。また、走査線ＧＬ１による選択期間は、第２のフレームの最初の水平走査期間ということができる。
【００６１】
より具体的には、走査線ＧＬＭに接続されるＲ用画素（ＰＲＭ１〜ＰＲＭＮ）、Ｇ用画素（ＰＧＭ１〜ＰＧＭＮ）、Ｂ用画素（ＰＢＭ１〜ＰＢＭＮ）（第１の画素群）への各色成分用信号の書き込み期間と、走査線ＧＬ１に接続されるＲ用画素（ＰＲ１１〜ＰＲ１Ｎ）、Ｇ用画素（ＰＧ１１〜ＰＧ１Ｎ）、Ｂ用画素（ＰＢ１１〜ＰＢ１Ｎ）（第２の画素群）への各色成分用信号の書き込み期間との間に、帰線期間が設けられる。
【００６２】
このように、帰線期間において第２及び第３のデマルチプレクス制御信号が重複してアクティブとなることを条件にスタートパルス信号ＩＳＴＶを生成することとしたのは、当該期間への画素の書き込みは直接的には表示品位に関係しないためである。すなわち、一時的に重複してアクティブとなったデマルチプレクス制御信号により複数の画素に不要な書き込み動作が行われるが、本来の選択期間において各色成分用画素ごとに改めてデータ信号が書き込まれる。したがって、画質（表示品位）を劣化させることがない。
【００６３】
このような表示パネルでは、走査線ごとに選択された期間において、第１〜第３のデマルチプレクス制御信号により各色成分用画素に各色成分用のデータ信号が書き込まれる。そして、走査線ＧＬＭによる選択期間の後には帰線期間となる。この帰線期間において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が重複してアクティブとなると、これらの論理積演算結果がスタートパルス信号ＩＳＴＶとして生成される。
【００６４】
シフトクロックＣＰＶの立ち上がりでスタートパルス信号ＩＳＴＶの論理レベルが「Ｈ」のとき、シフトレジスタ３０においてシフトクロックＣＰＶが取り込まれる。その後、シフトレジスタ３０におけるシフトクロックＣＰＶに同期したシフト動作により、各走査線にゲート信号が出力されていく。
【００６５】
次に、比較例における表示パネルとの対比において、上述の実施形態の効果を説明する。
【００６６】
図７に、比較例における表示パネルの構成の概要を示す。ただし、図１に示す表示パネル１０と同一部分には同一符号を付し、適宜説明を省略する。
【００６７】
比較例における表示パネル１００が図１に示す表示パネル１０と異なる点は、ゲート信号生成回路２０を有しない点である。したがって、比較例における表示パネル１００では、走査線ＧＬ１〜ＧＬＭに、図示しない外部のゲートドライバによりゲート信号ＧＡＴＥ１〜ＧＡＴＥＭが供給される。
【００６８】
なお比較例における表示パネル１００の動作タイミングは、スタートパルス信号ＩＳＴＶ、ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭ、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）及びデータ信号に関して表示パネル１０の動作タイミングと共通である（図６参照）。
【００６９】
しかしながら、表示パネル１０と表示パネル１００との端子の数を比較すると、表示パネル１００では、ゲート信号及びデマルチプレクス制御信号を入力するための端子の数「Ｍ＋３」が必要とされる。
【００７０】
そこで、表示パネル１００を構成するパネル基板上に、ゲート信号を生成する回路を形成し、端子数を削減する手法が考えられる。この場合、データ信号の出力タイミングと同期をとる必要があるため、少なくともスタートパルス信号及びシフトクロックは表示パネル１００の外部から供給される。したがって、表示パネル１００では、スタートパルス信号、シフトクロック及びデマルチプレクス制御信号を入力するための端子の数が「５」に削減される。ＬＴＰＳプロセスにより回路の形成が可能なパネル基板上には、歩留まり、回路規模、速度又はコスト等を考慮すると、ソースドライバのような複雑な回路を形成することが困難である。
【００７１】
これに対して、表示パネル１０では、パネル基板上にゲート信号生成回路２０が設けられる。したがって、表示パネル１０ではゲート信号生成回路２０においてスタートパルス信号が生成されるため、シフトクロック及びデマルチプレクス制御信号を入力するための端子の数を「４」に削減することができる。このため、より低消費電力を図ることができる。
【００７２】
ＬＴＰＳによりＴＦＴが形成される表示パネル上に形成されるゲート信号生成回路２０のスタートパルス信号生成回路４０は、図５に示したものに限定されるものではない。
【００７３】
なお図６において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）によりスタートパルス信号ＩＳＴＶを生成しているが、これに限定されるものではない。スタートパルス信号生成回路は、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号ＩＳＴＶを生成するものであればよい。
【００７４】
図８（Ａ）〜（Ｃ）に、スタートパルス信号生成回路４０の他の構成例を示す。図８（Ａ）におけるスタートパルス信号生成回路４０は、３入力１出力ＡＮＤゲート４４を含む。ＡＮＤゲート４４には、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が入力される。ＡＮＤゲート４４は、その出力端子から第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の論理積演算結果を出力する。したがって、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が全て同時にアクティブとなったとき、スタートパルス信号ＩＳＴＶがアクティブとなる。
【００７５】
図８（Ｂ）におけるスタートパルス信号生成回路４０は、２入力１出力ＡＮＤゲート４６を含む。ＡＮＤゲート４６には、第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）が入力される。ＡＮＤゲート４６は、その出力端子から第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）の論理積演算結果を出力する。したがって、第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）が同時にアクティブとなったとき、スタートパルス信号ＩＳＴＶがアクティブとなる。
【００７６】
図８（Ｃ）におけるスタートパルス信号生成回路４０は、２入力１出力ＡＮＤゲート４８を含む。ＡＮＤゲート４８には、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）が入力される。ＡＮＤゲート４８は、その出力端子から第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）の論理積演算結果を出力する。したがって、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）が同時にアクティブとなったとき、スタートパルス信号ＩＳＴＶがアクティブとなる。
【００７７】
ところで、上述のように第１、第２、第３のデマルチプレク制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の順に周期的にアクティブとなる。そのため、スタートパルス信号ＩＳＴＶを生成するために第１のデマルチプレクス制御信号Ｒｓｅｌをアクティブにした後、スタートパルス信号ＩＳＴＶにより１フレームの垂直走査期間の最初の選択期間（図６の第２のフレームの垂直走査期間において、ゲート信号ＧＡＴＥ１による選択期間）の開始直後に、改めて第１のデマルチプレクス制御信号Ｒｓｅｌをアクティブにする必要がある。
【００７８】
したがって、第１のデマルチプレクス制御信号Ｒｓｅｌの生成タイミングが、他の第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）に比べて余裕がない。この傾向は、画素数の増大により画素の選択期間の短縮化が進むに伴い、より顕著となる。以上のことから、画素の選択期間の短縮化が進むと、第１、第２、第３のデマルチプレク制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の順にアクティブとなる場合に、図５に示すように、第１のデマルチプレクス制御信号Ｒｓｅｌを除く他のデマルチプレクス制御信号を用いてスタートパルス信号ＳＴＶを生成することが望ましい。
【００７９】
（変形例）
図９に、本変形例における表示パネルの構成の概要を示す。ただし、図１に示す表示パネル１０と同一部分には同一符号を付し、適宜説明を省略する。本変形例における表示パネル２００が図１に示す表示パネル１０と異なる点は、ゲート信号生成回路２０に代えてゲート信号生成回路２１０を含む点である。
【００８０】
ゲート信号生成回路２１０は、デマルチプレクス制御信号に基づいて、シフトクロックを生成することができる点で、ゲート信号生成回路２０と異なる。
【００８１】
このような構成により、本変形例における表示パネル２００は、外部からシフトクロックが入力される必要がないため、更に端子数を削減し低消費電力化を図ることが可能となる。
【００８２】
図１０に、ゲート信号生成回路２１０の構成例を示す。ただし、図４に示すゲート信号生成回路２０と同一部分には同一符号を付し、適宜説明を省略する。ゲート信号生成回路２１０がゲート信号生成回路２０と異なる点は、シフトクロック生成回路２２０を含む点である。したがって、シフトレジスタ３０を構成する各フリップフロップのクロック入力端子Ｃには共通して、シフトクロック生成回路２２０により生成されたシフトクロックＩＣＰＶが入力される。
【００８３】
シフトクロック生成回路２２０は、デマルチプレクス制御信号に基づいてシフトクロックＩＣＰＶを生成する。
【００８４】
図１１に、シフトクロック生成回路２２０の構成例を示す。ここでは、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）のうち、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）を用いてシフトクロックを生成する回路の構成例を示す。
【００８５】
シフトクロック生成回路２２０は、Ｔフリップフロップ（Ｔ ｆｌｉｐ−ｆｌｏｐ：ＴＦＦ）２２２と、立ち下がりエッジ検出回路２２４とを含む。ＴＦＦ２２２は、そのクロック入力端子Ｃへの入力信号の立ち上がりで、その出力端子Ｑから出力されるシフトクロックＩＣＰＶの論理レベルを反転させる。またＴＦＦ２２２は、そのリセット入力端子Ｒへの入力信号により、出力端子Ｑからの出力信号の論理レベルを「Ｌ」にする。
【００８６】
立ち下がりエッジ検出回路２２４は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりエッジを検出する。より具体的には、立ち下がりエッジ検出回路２２４は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりエッジがその立ち上がりとなるパルス信号を出力する。該パルス信号のパルス幅は、遅延素子２２６の遅延時間によって決められる。
【００８７】
ＴＦＦ２２２の入力端子Ｃには、第１のデマルチプレクス制御信号Ｒｓｅｌと、立ち下がりエッジ検出回路２２４の出力との論理和演算結果が入力される。
【００８８】
このような構成のシフトクロック生成回路２２０は、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりでその論理レベルが変化するシフトクロックＩＣＰＶを生成する。またシフトクロック生成回路２２０は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりでその論理レベルが変化するシフトクロックＩＣＰＶを生成する。
【００８９】
図１２に、本変形例におけるゲート信号生成回路２１０の動作例のタイミングチャートを示す。まず、シフトクロック生成回路２２０のＴＦＦ２２２では、リセット信号ＲＳＴによりその出力端子Ｑから出力されるシフトクロックＩＣＰＶがリセットされた状態とする。その後、スタートパルス信号生成回路４０において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が同時にアクティブとなり、スタートパルス信号ＩＳＴＶの論理レベルが「Ｈ」となる（ｔ１）。
【００９０】
次に、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりで、ＴＦＦ２２２の出力信号の論理レベルが反転され、シフトクロックＩＣＰＶの論理レベルが「Ｈ」となる（ｔ２）。これにより、シフトレジスタ３０のフリップフロップＦＦ１では、シフトクロックＩＣＰＶの立ち上がりでスタートパルス信号ＩＳＴＶが取り込まれ、走査線ＧＬ１の選択期間を示すゲート信号ＧＡＴＥ１が出力される。
【００９１】
続いて、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで、ＴＦＦ２２２の出力信号の論理レベルが反転され、シフトクロックＩＣＰＶの論理レベルが「Ｌ」となる（ｔ３）。
【００９２】
以降、ＴＦＦ２２２では、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がり、又は第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで、その出力信号の論理レベルの反転動作が繰り返される。
【００９３】
その結果、第１、第２、第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が順にアクティブとなる期間Ｔ０を１周期とするシフトクロックＩＣＰＶが生成される。そして、シフトレジスタ３０により、シフトクロックＩＣＰＶの立ち上がりでシフト動作が行われ、走査線ＧＬ２〜ＧＬＭに順次ゲート信号ＧＡＴＥ２〜ＧＡＴＥＭが出力される。
【００９４】
なお本変形例においては、立ち下がりエッジ検出回路２２４で第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりを検出していたが、これに限定されるものではない。立ち下がりエッジ検出回路２２４は、第２のデマルチプレクス制御信号Ｇｓｅｌの立ち下がりを検出するようにしても同様の効果を得ることができる。
【００９５】
更にまたシフトクロック生成回路２２０では、図１１に示した構成に限定されるものではない。ＲＳフリップフロップにおいて第１のデマルチプレクス制御信号Ｒｓｅｌでセットされ、第２のデマルチプレクス制御信号Ｇｓｅｌ又は第２のデマルチプレクス制御信号ＢｓｅｌによりリセットされるシフトクロックＩＣＰＶを生成するようにしてもよい。この場合でも、周期Ｔ０のシフトクロックを生成することが可能である。
【００９６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９７】
また、上述した実施形態では、Ｒ、Ｇ、Ｂの各色成分に対応する３画素単位で選択されるものとして説明したが、これに限定されるものではない。例えば１、２又は４以上の画素数単位で選択される場合についても同様に適用することが可能である。
【００９８】
また、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が周期的にアクティブとなる順序は、上述の実施形態に限定されるものではない。
【００９９】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】本実施形態における表示パネルの構成の概要を示す構成図。
【図２】図２（Ａ）、（Ｂ）は、色成分用画素の構成例を示す構成図。
【図３】信号線に出力されるデータ信号とデマルチプレクス制御信号との関係を示す模式図。
【図４】ゲート信号生成回路の構成例を示す回路構成図。
【図５】スタートパルス信号生成回路の構成例を示す回路図。
【図６】スタートパルス信号生成回路の動作例のタイミングチャート。
【図７】比較例における表示パネルの構成の概要を示す構成図。
【図８】図８（Ａ）〜（Ｃ）はスタートパルス信号生成回路の他の構成例を示す回路図。
【図９】本変形例における表示パネルの構成の概要を示す構成図。
【図１０】本変形例のゲート信号生成回路の構成例を示す回路構成図。
【図１１】シフトクロック生成回路の構成例を示す回路図。
【図１２】本変形例におけるシフトクロック生成回路の動作例のタイミングチャート。
【符号の説明】
１０、１００、２００ 表示パネル、 ２０、２１０ ゲート信号生成回路、３０ シフトレジスタ、 ４０ スタートパルス信号生成回路、 ４２、４６、４８ ２入力１出力ＡＮＤゲート、 ４４ ３入力１出力ＡＮＤゲート、 ２２０ シフトクロック生成回路、 ２２２ Ｔフリップフロップ（ＴＦＦ）、２２４ エッジ検出回路、 ２２６ 遅延素子、 Ｂ１〜ＢＮ 第３の色成分用信号線、 Ｂｓｅｌ 第３のデマルチプレクス制御信号、 ＣＰＶ シフトクロック、 ＤＭＵＸ１〜ＤＭＵＸＮ、ＤＭＵＸｎ デマルチプレクサ、 ＤＳＷ１〜ＤＳＷ３ 第１〜第３のデマルチプレクス用スイッチ素子、 Ｇ１〜ＧＮ 第２の色成分用信号線、 ＧＡＴＥ１〜ＧＡＴＥＭ、ＧＡＴＥｍ ゲート信号、ＧＬ１〜ＧＬＭ、ＧＬｍ 走査線、 Ｇｓｅｌ 第２のデマルチプレクス制御信号、 ＩＣＰＶ シフトクロック、 ＩＳＴＶ スタートパルス信号、 Ｒ１〜ＲＮ 第１の色成分用信号線、 Ｒｓｅｌ 第１のデマルチプレクス制御信号、ＳＬ１〜ＳＬＮ 信号線、 ＳＷ１〜ＳＷ３ 第１〜第３のスイッチ素子
【発明の属する技術分野】
本発明は、駆動回路、電気光学装置及び駆動方法に関する。
【０００２】
【従来の技術】
液晶（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）パネルに代表される表示パネル（広義には電気光学装置）は、各種情報機器の表示部に用いられている。情報機器の小型軽量化や高画質化の要求により、表示パネルの小型化、画素の微細化が望まれている。その１つの解決策として、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ：以下ＬＴＰＳと略す。）プロセスにより、表示パネルを形成することが検討されている。
【０００３】
ＬＴＰＳプロセスによれば、スイッチ素子（例えば、薄膜トランジスタ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））等を含む画素が形成されるパネル基板（例えばガラス基板）上に、駆動回路等を直接形成することができる。そのため、部品数を削減し、表示パネルの小型軽量化が可能となる。またＬＴＰＳでは、これまでのシリコンプロセスの技術を応用して、開口率を維持したまま画素の微細化を図ることができる。更にまたＬＴＰＳは、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ：ａ−Ｓｉ）に比べて電荷の移動度が大きく、かつ寄生容量が小さい。したがって、画面サイズの拡大により１画素当たりの画素選択期間が短くなった場合でも、当該基板上に形成された画素の充電期間を確保し、画質の向上を図ることが可能となる。
【０００４】
【特許文献１】
特開２００２−２３７０９号公報
【０００５】
【発明が解決しようとする課題】
例えばＬＴＰＳによりＴＦＴが形成される表示パネルでは、該表示パネルを駆動するドライバ（駆動回路）の全部をパネル上に形成することができる。しかしながら、シリコン基板上でＩＣ化された場合に比べると、微細化や速度の点で問題があり、ドライバの機能の一部を表示パネル上に形成することが検討されている。
【０００６】
そこで、１本の信号線を、Ｒ、Ｇ、Ｂ用（第１〜第３の色成分用）の画素電極に接続可能なＲ、Ｇ、Ｂ用信号線のいずれかに接続するデマルチプレクサを設ける表示パネルが考えられる。この場合、ＬＴＰＳの電荷の移動度が大きいことを利用して、信号線上に、Ｒ、Ｇ、Ｂ用の表示データが、時分割されて伝送される。そして、当該Ｒ、Ｇ、Ｂ用画素の選択期間に、各色成分用の表示データが、デマルチプレクサにより順次Ｒ、Ｇ、Ｂ用信号線に切り替えて出力され、各色成分ごとに設けられた画素電極に書き込まれる。このような構成によれば、ドライバから信号線に表示データを出力するための端子の数を削減することができる。そのため、端子間のピッチに制限されることなく、画素の微細化による信号線数の増加にも対応することができる。
【０００７】
しかしながら、ドライバ及び表示パネルを含めた装置全体の低消費電力化をより追求する場合には、表示パネルの端子数を減らすことが望ましい。その際、表示パネルの画質を劣化させることなく、表示パネルとドライバとの間で伝達される信号の数を削減する必要がある。
【０００８】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、電気光学装置と駆動回路とが同一基板上に形成された場合に、画質を劣化させることなく端子数を削減することができる電気光学装置の駆動回路、電気光学装置及びその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動回路であって、スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力するゲート信号生成回路を含み、前記ゲート信号生成回路は、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成するスタートパルス信号生成回路を含む駆動回路に関係する。
【００１０】
本発明において、電気光学装置では、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が走査線と信号線とにより特定される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊの色成分用の各画素に接続され第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを含む。したがって、各走査線による選択期間において、信号線に時分割されて出力された第１〜第３の色成分用のデータ信号が第１〜第３のデマルチプレクス制御信号により切り替え出力されて、各色成分用の各画素への書き込みが行われる。すなわち、画素への書き込み期間においては、第１〜第３のデマルチプレクス制御信号が、排他的にアクティブとなる。
【００１１】
そこで本発明では、スタートパルス信号生成回路が、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号を生成する。そして、該スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力する。
【００１２】
こうすることで、非常に簡素な構成で、スタートパルス信号を入力するための端子を削減することができる。特に電気光学装置と当該駆動回路とを同一基板上に形成する場合には、電気光学装置の端子数を削減できるため、より低消費電力化を図ることができる。
【００１３】
また本発明に係る駆動回路では、前記スタートパルス信号生成回路は、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００１４】
本発明においては、表示品位への影響がない帰線期間において、本来重複してアクティブとすべきでない第１〜第３のデマルチプレクス制御信号の少なくとも２つを重複してアクティブにしてスタートパルス信号を内部で生成するようにした。そして、本来の画素への書き込み期間において、本来のデータ信号が改めて各画素に書き込まれる。したがって、画質を劣化させることなく、スタートパルス信号を内部で生成することができ、かつその入力端子を削減することができる。
【００１５】
また本発明に係る駆動回路では、第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、前記スタートパルス信号生成回路は、前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００１６】
第１〜第３の色成分用の各画素が一括して選択される期間内において第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合において、スタートパルス信号を生成するために第１のデマルチプレクス制御信号を用いる場合を考える。この場合、第１のデマルチプレクス制御信号をアクティブにしてスタートパルス信号を生成した後、該スタートパルス信号により１フレームの垂直走査期間の最初の選択期間の開始直後に、改めて第１のデマルチプレクス制御信号をアクティブにする必要がある。したがって、第１のデマルチプレクス制御信号の生成タイミングが、他の第２及び第３のデマルチプレクス制御信号に比べて余裕がない。この傾向は、画素数の増大により画素の選択期間の短縮化が進むに伴い、より顕著となる。
【００１７】
したがって本発明においては、第１のデマルチプレクス制御信号を除いて第２及び第３のデマルチプレクス制御信号を用いてスタートパルス信号を生成するようにしたので、画素の選択期間の短縮化が進んだ場合にも、端子数を削減可能な駆動回路を提供することができる。
【００１８】
また本発明は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力するゲート信号生成回路とを含み、前記ゲート信号生成回路は、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成するスタートパルス信号生成回路を含む電気光学装置に関係する。
【００１９】
また本発明に係る電気光学装置では、前記スタートパルス信号生成回路は、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２０】
また本発明に係る電気光学装置では、第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、前記スタートパルス信号生成回路は、前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２１】
また本発明は、複数の走査線と、各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサとを有する電気光学装置を駆動するための駆動方法であって、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号を生成し、前記スタートパルス信号をシフトしたシフト出力に対応するゲート信号を、各走査線に出力する駆動方法に関係する。
【００２２】
また本発明に係る駆動方法では、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２３】
また本発明に係る駆動方法では、第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することができる。
【００２４】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２５】
また以下では、電気光学装置として、ＬＴＰＳによりスイッチ素子としてＴＦＴが形成された表示パネル（液晶パネル）を例に説明するが、本発明はこれに限定されるものではない。
【００２６】
図１に、本実施形態における表示パネルの構成の概要を示す。本実施形態における表示パネル（広義には電気光学装置）１０は、複数の走査線（ゲート線）と、複数の信号線（データ線）と、複数の画素とを含む。複数の走査線と複数の信号線とは、互いに交差するように配置される。画素は、走査線と信号線とにより特定される。
【００２７】
表示パネル１０では、各走査線（ＧＬ）及び各信号線（ＳＬ）により３画素単位で選択される。選択された各画素には、信号線に対応する３本の色成分用信号線（Ｒ、Ｇ、Ｂ）のいずれかを伝送する各色成分用信号が書き込まれる。各画素は、ＴＦＴと画素電極とを含む。
【００２８】
表示パネル１０では、例えばガラス基板等のパネル基板上に走査線及び信号線が形成される。より具体的には、図１に示すパネル基板上に、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号線ＳＬ１〜ＳＬＮ（Ｎは２以上の整数）とが形成されている。更に該パネル基板上には、Ｘ方向に第１〜第３の色成分用信号線を１組として複数組配列されそれぞれＹ方向に伸びる色成分用信号線（Ｒ１、Ｇ１、Ｂ１）〜（ＲＮ、ＧＮ、ＢＮ）が形成されている。
【００２９】
走査線ＧＬ１〜ＧＬＭと、第１の色成分用信号線Ｒ１〜ＲＮとの交差位置に、Ｒ用画素（第１の色成分用画素）ＰＲ（ＰＲ１１〜ＰＲＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第２の色成分用信号線Ｇ１〜ＧＮとの交差位置に、Ｇ用画素（第２の色成分用画素）ＰＧ（ＰＧ１１〜ＰＧＭＮ）が設けられている。走査線ＧＬ１〜ＧＬＭと、第３の色成分用信号線Ｂ１〜ＢＮとの交差位置に、Ｂ用画素（第３の色成分用画素）ＰＢ（ＰＢ１１〜ＰＢＭＮ）が設けられている。
【００３０】
図２（Ａ）、（Ｂ）に、色成分用画素の構成例を示す。ここでは、Ｒ用画素ＰＲｍｎ（１≦ｍ≦Ｍ、１≦ｎ≦Ｎ、ｍ、ｎは整数）の構成例を示すが、他の色成分用画素の構成も同様である。
【００３１】
図２（Ａ）において、第１のスイッチ素子ＳＷ１としてのＴＦＴｍｎはｎ型トランジスタである。ＴＦＴｍｎのゲート電極は、走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極は、第１の色成分用信号線Ｒｎに接続される。ＴＦＴｍｎのドレイン電極は、画素電極ＰＥｍｎに接続される。画素電極ＰＥｍｎに対向して、対向電極ＣＥｍｎが設けられている。対向電極ＣＥｍｎには、コモン電圧ＶＣＯＭが印加される。画素電極ＰＥｍｎと対向電極ＣＥｍｎとの間には、液晶材が挟持されて液晶層ＬＣｍｎが形成される。画素電極ＰＥｍｎと対向電極ＣＥｍｎとの間の電圧に応じて、液晶層ＬＣｍｎの透過率が変化する。また、画素電極ＰＥｍｎの電荷のリークを補うため、画素電極ＰＥｍｎと対向電極ＣＥｍｎと並列に補助容量ＣＳｍｎが形成される。補助容量ＣＳｍｎの一端は、画素電極ＰＥｍｎと同電位にされる。補助容量ＣＳｍｎの他端は、対向電極ＣＥｍｎと同電位にされる。
【００３２】
また図２（Ｂ）に示すように、第１のスイッチ素子ＳＷ１としてトランスファゲートを用いることも可能である。トランスファゲートは、ｎ型トランジスタであるＴＦＴｍｎと、ｐ型トランジスタであるｐＴＦＴｍｎとにより構成される。ｐＴＦＴｍｎのゲート電極は、走査線ＧＬｍと互いに論理レベルが反転する走査線ＸＧＬｍに接続される必要がある。図２（Ｂ）では、書き込むべき電圧に応じたオフセット電圧を不要とする構成をとることができる。
【００３３】
また図１において、パネル基板上には、ゲート信号生成回路２０と、各信号線に対応して設けられたデマルチプレクサ（ｄｅｍｕｌｔｉｐｌｅｘｅｒ）ＤＭＵＸ１〜ＤＭＵＸＮとが設けられている。
【００３４】
ゲート信号生成回路２０には、走査線ＧＬ１〜ＧＬＭが接続される。またゲート信号生成回路２０には、デマルチプレクス制御信号と、シフトクロックＣＰＶとが入力される。デマルチプレクス制御信号は、各デマルチプレクサのスイッチ制御を行うための信号である。シフトクロックＣＰＶは、走査線ＧＬ１〜ＧＬＭを順次選択するタイミングを規定するクロックである。
【００３５】
ゲート信号生成回路２０は、シフトクロックＣＰＶを用いてゲート信号（選択信号）ＧＡＴＥ１〜ＧＡＴＥＭを生成する。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、それぞれ走査線ＧＬ１〜ＧＬＭに出力される。ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、スタートパルス信号により開始される１フレームの垂直走査期間においていずれか１つがアクティブとなるパルス信号である。
【００３６】
図１において、第１〜第３のスイッチ素子ＳＷ１〜ＳＷ３は、走査線ＧＬｍに供給されたゲート信号ＧＡＴＥｍによりスイッチ制御（オン・オフ制御）される。各スイッチ素子がオン状態のとき、各色成分用信号線と各画素電極とが電気的に接続される。
【００３７】
このようなゲート信号ＧＡＴＥ１〜ＧＡＴＥＭは、例えばスタートパルス信号をシフトレジスタによりシフトしたシフト出力に対応する信号である。シフトレジスタは、複数のフリップフロップ（ｆｌｉｐ−ｆｌｏｐ）を有し、各フリップフロップに共通に入力されたシフトクロックに基づいてシフト動作を行う。スタートパルス信号は、ゲート信号生成回路２０において、デマルチプレクス制御信号に基づいて生成される。
【００３８】
デマルチプレクス制御信号は、例えば表示パネル１０の外部に設けられたソースドライバ（信号線駆動回路）から供給される。また信号線ＳＬ１〜ＳＬＮは、例えば表示パネル１０の外部に設けられたソースドライバ（信号線駆動回路）により駆動される。ソースドライバは、各色成分用の画素に、階調データに対応したデータ信号を出力する。この際、ソースドライバは、色成分用画素ごとに時分割され各色成分の階調データに対応した電圧（データ信号）を、各色成分用信号線に出力する。そしてソースドライバは、時分割のタイミングに合わせて、各色成分の階調データに対応した電圧を各色成分用信号線に選択出力するためのデマルチプレクス制御信号を生成し、表示パネル１０に対して出力する。
【００３９】
図３に、ソースドライバにより信号線に出力されるデータ信号とデマルチプレクス制御信号との関係を模式的に示す。ここでは、信号線ＳＬｎに出力されたデータ信号ＤＡＴＡｎを示す。
【００４０】
ソースドライバは、信号線ごとに、各色成分用の階調データ（表示データ）に対応した電圧が時分割により多重化されたデータ信号を出力する。図３では、ソースドライバは、Ｒ用画素への書込信号、Ｇ用画素への書込信号及びＢ用画素への書込信号を多重化して信号線ＳＬｎに出力する。ここで、Ｒ用画素への書込信号は、信号線ＳＬｎに対応するＲ用画素ＰＲ１ｎ〜ＰＲＭｎのうち、例えば走査線ＧＬｍにより選択されるＲ用画素ＰＲｍｎへの書込信号である。Ｇ用画素への書込信号は、信号線ＳＬｎに対応するＧ用画素ＰＧ１ｎ〜ＰＧＭｎのうち、例えば走査線ＧＬｍにより選択されるＧ用画素ＰＧｍｎへの書込信号である。Ｂ用画素への書込信号は、信号線ＳＬｎに対応するＢ用画素ＰＢ１ｎ〜ＰＢＭｎのうち、例えば走査線ＧＬｍにより選択されるＢ用画素ＰＢｍｎへの書込信号である。
【００４１】
またソースドライバは、データ信号ＤＡＴＡｎにおいて多重化される各色成分用書込信号の時分割タイミングに合わせて、デマルチプレクス制御信号を生成する。デマルチプレクス制御信号は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）からなる。
【００４２】
またパネル基板上には、信号線ＳＬｎに対応するデマルチプレクサＤＭＵＸｎが設けられている。デマルチプレクサＤＭＵＸｎは、第１〜第３（ｉ＝３）のデマルチプレクス用スイッチ素子ＤＳＷ１〜ＤＳＷ３を含む。
【００４３】
デマルチプレクサＤＭＵＸｎの出力側には、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）が接続される。また、入力側には、信号線ＳＬｎが接続される。デマルチプレクサＤＭＵＸｎは、デマルチプレクス制御信号に応じて、信号線ＳＬｎと、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）のいずれかとを、電気的に接続する。デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮには、それぞれ共通にデマルチプレクス制御信号が入力される。
【００４４】
第１のデマルチプレクス用スイッチ素子ＤＳＷ１は、第１のデマルチプレクス制御信号Ｒｓｅｌによりオン・オフ制御される。第２のデマルチプレクス用スイッチ素子ＤＳＷ２は、第２のデマルチプレクス制御信号Ｇｓｅｌによりオン・オフ制御される。第３のデマルチプレクス用スイッチ素子ＤＳＷ３は、第３のデマルチプレクス制御信号Ｂｓｅｌによりオン・オフ制御される。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は周期的に順次アクティブとなる。そのため、デマルチプレクサＤＭＵＸｎは、周期的に、信号線ＳＬｎと第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）とを順次電気的に接続する。
【００４５】
このような構成の表示パネル１０において、時分割された第１〜第３の色成分用の階調データに対応した電圧が、信号線ＳＬｎに出力される。デマルチプレクサＤＭＵＸｎでは、時分割タイミングに合せて生成された第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）により、各色成分の階調データに対応した電圧が、第１〜第３の色成分用信号線（Ｒｎ、Ｇｎ、Ｂｎ）に印加される。このとき、走査線ＧＬｍにより選択された第１〜第３の色成分用画素（ＰＲｍｎ、ＰＧｍｎ、ＰＢｍｎ）のいずれかにおいて、色成分用信号線と画素電極とが電気的に接続される。
【００４６】
なお図１において、シフトクロックを生成する回路の機能の一部又は全部、或いは上述のソースドライバの一部又は全部の機能を有する回路を、表示パネル１０のパネル基板上に形成するようにしてもよい。
【００４７】
表示パネル１０の駆動回路の機能は、ゲート信号生成回路２０、デマルチプレクサＤＭＵＸ１〜ＤＭＵＸＮ及び上述の機能を有するソースドライバにより構成される回路の一部又は全部により実現される。
【００４８】
ゲート信号生成回路２０は、以下のようにゲート信号を生成する。
【００４９】
図４に、ゲート信号生成回路２０の構成例を示す。ゲート信号生成回路２０は、シフトレジスタ３０と、スタートパルス信号生成回路４０とを含む。
【００５０】
シフトレジスタ３０は、複数のフリップフロップＦＦ１〜ＦＦＭを含む。フリップフロップＦＦｐ（１≦ｐ≦Ｍ−１、ｐは整数）の出力は、次の段のフリップフロップＦＦｐ＋１の入力に接続される。フリップフロップＦＦｐの出力は、走査線ＧＬｐに接続される。
【００５１】
各フリップフロップは、入力端子Ｄと、クロック入力端子Ｃと、出力端子Ｑと、リセット端子Ｒとを有する。フリップフロップは、クロック入力端子Ｃへの入力信号の立ち上がりで、入力端子Ｄへの入力信号をラッチする。そしてフリップフロップは、ラッチした信号を、出力端子Ｑから出力する。またフリップフロップは、リセット端子Ｒへの入力信号の論理レベルが「Ｈ」となったとき、ラッチした内容を初期化し、出力端子Ｑからの出力信号を論理レベル「Ｌ」にする。
【００５２】
フリップフロップＦＦ１の入力端子Ｄには、スタートパルス信号ＩＳＴＶが入力される。フリップフロップＦＦ１〜ＦＦＭの各リセット端子Ｒには、所与のリセット信号ＲＳＴが共通に入力される。またフリップフロップＦＦ１〜ＦＦＭの各クロック入力端子Ｃには、シフトクロックＣＰＶが入力される。
【００５３】
スタートパルス信号生成回路４０は、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）に基づいてスタートパルス信号ＩＳＴＶを生成する。第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は、同時にオン状態とならないように第１〜第３のデマルチプレクス用スイッチング素子ＤＳＷ１〜ＤＳＷ３のスイッチ制御を行う。したがって、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）は、本来同時にアクティブとならない。
【００５４】
そこで、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）のうち少なくとも２つが同時にアクティブのとき、スタートパルス信号生成回路４０は、スタートパルス信号ＩＳＴＶを生成するようにしている。こうすることで、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が本来行うべき排他的なスイッチ制御という機能を維持しながら、１フレームの垂直走査期間を開始すべきタイミングを指示することができる。したがって、スタートパルス信号を外部で生成する必要がなく、ゲート信号生成回路２０（表示パネル１０）に入力するための信号を不要とすることができる。
【００５５】
図５に、スタートパルス信号生成回路４０の構成例を示す。スタートパルス信号生成回路４０は、２入力１出力ＡＮＤゲート４２を含む。ＡＮＤゲート４２には、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が入力される。ＡＮＤゲート４２の出力端子からは、スタートパルス信号ＩＳＴＶが出力される。ＡＮＤゲート４２は、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）の論理積演算結果をその出力端子から出力する。
【００５６】
このような構成のシフトレジスタ３０では、まずリセット信号ＲＳＴにより各フリップフロップの出力がリセットされる。そして、フリップフロップＦＦ１に入力されたスタートパルス信号ＩＳＴＶは、シフトクロックＣＰＶの立ち上がりで取り込まれ、それ以降シフトクロックＣＰＶに同期してシフトされる。各フリップフロップからのシフト出力又はこれに対応した信号は、走査線ＧＬ１〜ＧＬＭに出力される。これにより、走査線ＧＬ１〜ＧＬＭに、各走査線が排他的に選択されるゲート信号ＧＡＴＥ１〜ＧＡＴＥＭを出力することができる。
【００５７】
図６に、スタートパルス信号生成回路４０の動作例のタイミングチャートを示す。ここでは、帰線期間において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が重複してアクティブとなることによりスタートパルス信号ＩＳＴＶが生成される。
【００５８】
ここで帰線期間とは、第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、第１のフレームの垂直走査期間と第２のフレームの垂直走査期間との間に設けられる期間である。垂直走査期間は、複数の水平走査期間を含む。各水平走査期間では、いずれか１つの走査線が選択される。
【００５９】
図６において、例えば第１の走査線を走査線ＧＬＭ、第２の走査線を走査線ＧＬ１とすると、走査線ＧＬＭが選択されたフレームの垂直走査期間と、走査線ＧＬ１が選択されたフレームの垂直走査期間との間に帰線期間が設けられる。
【００６０】
ここで、第１のフレームで走査線ＧＬ１〜ＧＬＭが順次選択され、該第１のフレームに続く第２のフレームで走査線ＧＬ１〜ＧＬＭが順次選択されるものとする。走査線ＧＬＭによる選択期間は、第１のフレームの最後の水平走査期間ということができる。また、走査線ＧＬ１による選択期間は、第２のフレームの最初の水平走査期間ということができる。
【００６１】
より具体的には、走査線ＧＬＭに接続されるＲ用画素（ＰＲＭ１〜ＰＲＭＮ）、Ｇ用画素（ＰＧＭ１〜ＰＧＭＮ）、Ｂ用画素（ＰＢＭ１〜ＰＢＭＮ）（第１の画素群）への各色成分用信号の書き込み期間と、走査線ＧＬ１に接続されるＲ用画素（ＰＲ１１〜ＰＲ１Ｎ）、Ｇ用画素（ＰＧ１１〜ＰＧ１Ｎ）、Ｂ用画素（ＰＢ１１〜ＰＢ１Ｎ）（第２の画素群）への各色成分用信号の書き込み期間との間に、帰線期間が設けられる。
【００６２】
このように、帰線期間において第２及び第３のデマルチプレクス制御信号が重複してアクティブとなることを条件にスタートパルス信号ＩＳＴＶを生成することとしたのは、当該期間への画素の書き込みは直接的には表示品位に関係しないためである。すなわち、一時的に重複してアクティブとなったデマルチプレクス制御信号により複数の画素に不要な書き込み動作が行われるが、本来の選択期間において各色成分用画素ごとに改めてデータ信号が書き込まれる。したがって、画質（表示品位）を劣化させることがない。
【００６３】
このような表示パネルでは、走査線ごとに選択された期間において、第１〜第３のデマルチプレクス制御信号により各色成分用画素に各色成分用のデータ信号が書き込まれる。そして、走査線ＧＬＭによる選択期間の後には帰線期間となる。この帰線期間において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が重複してアクティブとなると、これらの論理積演算結果がスタートパルス信号ＩＳＴＶとして生成される。
【００６４】
シフトクロックＣＰＶの立ち上がりでスタートパルス信号ＩＳＴＶの論理レベルが「Ｈ」のとき、シフトレジスタ３０においてシフトクロックＣＰＶが取り込まれる。その後、シフトレジスタ３０におけるシフトクロックＣＰＶに同期したシフト動作により、各走査線にゲート信号が出力されていく。
【００６５】
次に、比較例における表示パネルとの対比において、上述の実施形態の効果を説明する。
【００６６】
図７に、比較例における表示パネルの構成の概要を示す。ただし、図１に示す表示パネル１０と同一部分には同一符号を付し、適宜説明を省略する。
【００６７】
比較例における表示パネル１００が図１に示す表示パネル１０と異なる点は、ゲート信号生成回路２０を有しない点である。したがって、比較例における表示パネル１００では、走査線ＧＬ１〜ＧＬＭに、図示しない外部のゲートドライバによりゲート信号ＧＡＴＥ１〜ＧＡＴＥＭが供給される。
【００６８】
なお比較例における表示パネル１００の動作タイミングは、スタートパルス信号ＩＳＴＶ、ゲート信号ＧＡＴＥ１〜ＧＡＴＥＭ、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）及びデータ信号に関して表示パネル１０の動作タイミングと共通である（図６参照）。
【００６９】
しかしながら、表示パネル１０と表示パネル１００との端子の数を比較すると、表示パネル１００では、ゲート信号及びデマルチプレクス制御信号を入力するための端子の数「Ｍ＋３」が必要とされる。
【００７０】
そこで、表示パネル１００を構成するパネル基板上に、ゲート信号を生成する回路を形成し、端子数を削減する手法が考えられる。この場合、データ信号の出力タイミングと同期をとる必要があるため、少なくともスタートパルス信号及びシフトクロックは表示パネル１００の外部から供給される。したがって、表示パネル１００では、スタートパルス信号、シフトクロック及びデマルチプレクス制御信号を入力するための端子の数が「５」に削減される。ＬＴＰＳプロセスにより回路の形成が可能なパネル基板上には、歩留まり、回路規模、速度又はコスト等を考慮すると、ソースドライバのような複雑な回路を形成することが困難である。
【００７１】
これに対して、表示パネル１０では、パネル基板上にゲート信号生成回路２０が設けられる。したがって、表示パネル１０ではゲート信号生成回路２０においてスタートパルス信号が生成されるため、シフトクロック及びデマルチプレクス制御信号を入力するための端子の数を「４」に削減することができる。このため、より低消費電力を図ることができる。
【００７２】
ＬＴＰＳによりＴＦＴが形成される表示パネル上に形成されるゲート信号生成回路２０のスタートパルス信号生成回路４０は、図５に示したものに限定されるものではない。
【００７３】
なお図６において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）によりスタートパルス信号ＩＳＴＶを生成しているが、これに限定されるものではない。スタートパルス信号生成回路は、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号ＩＳＴＶを生成するものであればよい。
【００７４】
図８（Ａ）〜（Ｃ）に、スタートパルス信号生成回路４０の他の構成例を示す。図８（Ａ）におけるスタートパルス信号生成回路４０は、３入力１出力ＡＮＤゲート４４を含む。ＡＮＤゲート４４には、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が入力される。ＡＮＤゲート４４は、その出力端子から第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の論理積演算結果を出力する。したがって、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が全て同時にアクティブとなったとき、スタートパルス信号ＩＳＴＶがアクティブとなる。
【００７５】
図８（Ｂ）におけるスタートパルス信号生成回路４０は、２入力１出力ＡＮＤゲート４６を含む。ＡＮＤゲート４６には、第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）が入力される。ＡＮＤゲート４６は、その出力端子から第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）の論理積演算結果を出力する。したがって、第１及び第２のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ）が同時にアクティブとなったとき、スタートパルス信号ＩＳＴＶがアクティブとなる。
【００７６】
図８（Ｃ）におけるスタートパルス信号生成回路４０は、２入力１出力ＡＮＤゲート４８を含む。ＡＮＤゲート４８には、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）が入力される。ＡＮＤゲート４８は、その出力端子から第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）の論理積演算結果を出力する。したがって、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）が同時にアクティブとなったとき、スタートパルス信号ＩＳＴＶがアクティブとなる。
【００７７】
ところで、上述のように第１、第２、第３のデマルチプレク制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の順に周期的にアクティブとなる。そのため、スタートパルス信号ＩＳＴＶを生成するために第１のデマルチプレクス制御信号Ｒｓｅｌをアクティブにした後、スタートパルス信号ＩＳＴＶにより１フレームの垂直走査期間の最初の選択期間（図６の第２のフレームの垂直走査期間において、ゲート信号ＧＡＴＥ１による選択期間）の開始直後に、改めて第１のデマルチプレクス制御信号Ｒｓｅｌをアクティブにする必要がある。
【００７８】
したがって、第１のデマルチプレクス制御信号Ｒｓｅｌの生成タイミングが、他の第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）に比べて余裕がない。この傾向は、画素数の増大により画素の選択期間の短縮化が進むに伴い、より顕著となる。以上のことから、画素の選択期間の短縮化が進むと、第１、第２、第３のデマルチプレク制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）の順にアクティブとなる場合に、図５に示すように、第１のデマルチプレクス制御信号Ｒｓｅｌを除く他のデマルチプレクス制御信号を用いてスタートパルス信号ＳＴＶを生成することが望ましい。
【００７９】
（変形例）
図９に、本変形例における表示パネルの構成の概要を示す。ただし、図１に示す表示パネル１０と同一部分には同一符号を付し、適宜説明を省略する。本変形例における表示パネル２００が図１に示す表示パネル１０と異なる点は、ゲート信号生成回路２０に代えてゲート信号生成回路２１０を含む点である。
【００８０】
ゲート信号生成回路２１０は、デマルチプレクス制御信号に基づいて、シフトクロックを生成することができる点で、ゲート信号生成回路２０と異なる。
【００８１】
このような構成により、本変形例における表示パネル２００は、外部からシフトクロックが入力される必要がないため、更に端子数を削減し低消費電力化を図ることが可能となる。
【００８２】
図１０に、ゲート信号生成回路２１０の構成例を示す。ただし、図４に示すゲート信号生成回路２０と同一部分には同一符号を付し、適宜説明を省略する。ゲート信号生成回路２１０がゲート信号生成回路２０と異なる点は、シフトクロック生成回路２２０を含む点である。したがって、シフトレジスタ３０を構成する各フリップフロップのクロック入力端子Ｃには共通して、シフトクロック生成回路２２０により生成されたシフトクロックＩＣＰＶが入力される。
【００８３】
シフトクロック生成回路２２０は、デマルチプレクス制御信号に基づいてシフトクロックＩＣＰＶを生成する。
【００８４】
図１１に、シフトクロック生成回路２２０の構成例を示す。ここでは、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）のうち、第１及び第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｂｓｅｌ）を用いてシフトクロックを生成する回路の構成例を示す。
【００８５】
シフトクロック生成回路２２０は、Ｔフリップフロップ（Ｔ ｆｌｉｐ−ｆｌｏｐ：ＴＦＦ）２２２と、立ち下がりエッジ検出回路２２４とを含む。ＴＦＦ２２２は、そのクロック入力端子Ｃへの入力信号の立ち上がりで、その出力端子Ｑから出力されるシフトクロックＩＣＰＶの論理レベルを反転させる。またＴＦＦ２２２は、そのリセット入力端子Ｒへの入力信号により、出力端子Ｑからの出力信号の論理レベルを「Ｌ」にする。
【００８６】
立ち下がりエッジ検出回路２２４は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりエッジを検出する。より具体的には、立ち下がりエッジ検出回路２２４は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりエッジがその立ち上がりとなるパルス信号を出力する。該パルス信号のパルス幅は、遅延素子２２６の遅延時間によって決められる。
【００８７】
ＴＦＦ２２２の入力端子Ｃには、第１のデマルチプレクス制御信号Ｒｓｅｌと、立ち下がりエッジ検出回路２２４の出力との論理和演算結果が入力される。
【００８８】
このような構成のシフトクロック生成回路２２０は、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりでその論理レベルが変化するシフトクロックＩＣＰＶを生成する。またシフトクロック生成回路２２０は、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりでその論理レベルが変化するシフトクロックＩＣＰＶを生成する。
【００８９】
図１２に、本変形例におけるゲート信号生成回路２１０の動作例のタイミングチャートを示す。まず、シフトクロック生成回路２２０のＴＦＦ２２２では、リセット信号ＲＳＴによりその出力端子Ｑから出力されるシフトクロックＩＣＰＶがリセットされた状態とする。その後、スタートパルス信号生成回路４０において、第２及び第３のデマルチプレクス制御信号（Ｇｓｅｌ、Ｂｓｅｌ）が同時にアクティブとなり、スタートパルス信号ＩＳＴＶの論理レベルが「Ｈ」となる（ｔ１）。
【００９０】
次に、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がりで、ＴＦＦ２２２の出力信号の論理レベルが反転され、シフトクロックＩＣＰＶの論理レベルが「Ｈ」となる（ｔ２）。これにより、シフトレジスタ３０のフリップフロップＦＦ１では、シフトクロックＩＣＰＶの立ち上がりでスタートパルス信号ＩＳＴＶが取り込まれ、走査線ＧＬ１の選択期間を示すゲート信号ＧＡＴＥ１が出力される。
【００９１】
続いて、第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで、ＴＦＦ２２２の出力信号の論理レベルが反転され、シフトクロックＩＣＰＶの論理レベルが「Ｌ」となる（ｔ３）。
【００９２】
以降、ＴＦＦ２２２では、第１のデマルチプレクス制御信号Ｒｓｅｌの立ち上がり、又は第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりで、その出力信号の論理レベルの反転動作が繰り返される。
【００９３】
その結果、第１、第２、第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が順にアクティブとなる期間Ｔ０を１周期とするシフトクロックＩＣＰＶが生成される。そして、シフトレジスタ３０により、シフトクロックＩＣＰＶの立ち上がりでシフト動作が行われ、走査線ＧＬ２〜ＧＬＭに順次ゲート信号ＧＡＴＥ２〜ＧＡＴＥＭが出力される。
【００９４】
なお本変形例においては、立ち下がりエッジ検出回路２２４で第３のデマルチプレクス制御信号Ｂｓｅｌの立ち下がりを検出していたが、これに限定されるものではない。立ち下がりエッジ検出回路２２４は、第２のデマルチプレクス制御信号Ｇｓｅｌの立ち下がりを検出するようにしても同様の効果を得ることができる。
【００９５】
更にまたシフトクロック生成回路２２０では、図１１に示した構成に限定されるものではない。ＲＳフリップフロップにおいて第１のデマルチプレクス制御信号Ｒｓｅｌでセットされ、第２のデマルチプレクス制御信号Ｇｓｅｌ又は第２のデマルチプレクス制御信号ＢｓｅｌによりリセットされるシフトクロックＩＣＰＶを生成するようにしてもよい。この場合でも、周期Ｔ０のシフトクロックを生成することが可能である。
【００９６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９７】
また、上述した実施形態では、Ｒ、Ｇ、Ｂの各色成分に対応する３画素単位で選択されるものとして説明したが、これに限定されるものではない。例えば１、２又は４以上の画素数単位で選択される場合についても同様に適用することが可能である。
【００９８】
また、第１〜第３のデマルチプレクス制御信号（Ｒｓｅｌ、Ｇｓｅｌ、Ｂｓｅｌ）が周期的にアクティブとなる順序は、上述の実施形態に限定されるものではない。
【００９９】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】本実施形態における表示パネルの構成の概要を示す構成図。
【図２】図２（Ａ）、（Ｂ）は、色成分用画素の構成例を示す構成図。
【図３】信号線に出力されるデータ信号とデマルチプレクス制御信号との関係を示す模式図。
【図４】ゲート信号生成回路の構成例を示す回路構成図。
【図５】スタートパルス信号生成回路の構成例を示す回路図。
【図６】スタートパルス信号生成回路の動作例のタイミングチャート。
【図７】比較例における表示パネルの構成の概要を示す構成図。
【図８】図８（Ａ）〜（Ｃ）はスタートパルス信号生成回路の他の構成例を示す回路図。
【図９】本変形例における表示パネルの構成の概要を示す構成図。
【図１０】本変形例のゲート信号生成回路の構成例を示す回路構成図。
【図１１】シフトクロック生成回路の構成例を示す回路図。
【図１２】本変形例におけるシフトクロック生成回路の動作例のタイミングチャート。
【符号の説明】
１０、１００、２００ 表示パネル、 ２０、２１０ ゲート信号生成回路、３０ シフトレジスタ、 ４０ スタートパルス信号生成回路、 ４２、４６、４８ ２入力１出力ＡＮＤゲート、 ４４ ３入力１出力ＡＮＤゲート、 ２２０ シフトクロック生成回路、 ２２２ Ｔフリップフロップ（ＴＦＦ）、２２４ エッジ検出回路、 ２２６ 遅延素子、 Ｂ１〜ＢＮ 第３の色成分用信号線、 Ｂｓｅｌ 第３のデマルチプレクス制御信号、 ＣＰＶ シフトクロック、 ＤＭＵＸ１〜ＤＭＵＸＮ、ＤＭＵＸｎ デマルチプレクサ、 ＤＳＷ１〜ＤＳＷ３ 第１〜第３のデマルチプレクス用スイッチ素子、 Ｇ１〜ＧＮ 第２の色成分用信号線、 ＧＡＴＥ１〜ＧＡＴＥＭ、ＧＡＴＥｍ ゲート信号、ＧＬ１〜ＧＬＭ、ＧＬｍ 走査線、 Ｇｓｅｌ 第２のデマルチプレクス制御信号、 ＩＣＰＶ シフトクロック、 ＩＳＴＶ スタートパルス信号、 Ｒ１〜ＲＮ 第１の色成分用信号線、 Ｒｓｅｌ 第１のデマルチプレクス制御信号、ＳＬ１〜ＳＬＮ 信号線、 ＳＷ１〜ＳＷ３ 第１〜第３のスイッチ素子
Claims (9)
- 複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動回路であって、
スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力するゲート信号生成回路を含み、
前記ゲート信号生成回路は、
前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成するスタートパルス信号生成回路を含むことを特徴とする駆動回路。 - 請求項１において、
前記スタートパルス信号生成回路は、
第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することを特徴とする駆動回路。 - 請求項１又は２において、
第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、
前記スタートパルス信号生成回路は、
前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することを特徴とする駆動回路。 - 複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
スタートパルス信号をシフトしたシフト出力に対応するゲート信号を各走査線に出力するゲート信号生成回路と、
を含み、
前記ゲート信号生成回路は、
前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成するスタートパルス信号生成回路を含むことを特徴とする電気光学装置。 - 請求項４において、
前記スタートパルス信号生成回路は、
第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することを特徴とする電気光学装置。 - 請求項４又は５において、
第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、
前記スタートパルス信号生成回路は、
前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することを特徴とする電気光学装置。 - 複数の走査線と、
各信号線が第１〜第３の色成分用のデータ信号を多重化して伝送される複数の信号線と、
各画素が前記走査線のいずれか１つと前記信号線のいずれか１つとに接続される複数の画素と、
各デマルチプレクス用スイッチ素子が一端が各信号線に接続され他端が第ｊ（１≦ｊ≦３、ｊは整数）の色成分用の各画素に接続され、第１〜第３のデマルチプレクス制御信号に基づいて排他的にスイッチ制御される第１〜第３のデマルチプレクス用スイッチ素子を含む複数のデマルチプレクサと、
を有する電気光学装置を駆動するための駆動方法であって、
前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件にスタートパルス信号を生成し、
前記スタートパルス信号をシフトしたシフト出力に対応するゲート信号を、各走査線に出力することを特徴とする駆動方法。 - 請求項７において、
第１のフレームに続いて第２のフレームで各画素にデータ信号が書き込まれる場合に、前記第１のフレームの垂直走査期間と前記第２のフレームの垂直走査期間との間に設けられた帰線期間において、前記第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブになることを条件に前記スタートパルス信号を生成することを特徴とする駆動方法。 - 請求項７又は８において、
第１〜第３の色成分用の各画素が一括して選択される期間内において前記第１、第２、第３のデマルチプレクス制御信号の順にアクティブになる場合に、
前記第２及び第３のデマルチプレクス制御信号が重複してアクティブになることを条件に前記スタートパルス信号を生成することを特徴とする駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337909A JP3659247B2 (ja) | 2002-11-21 | 2002-11-21 | 駆動回路、電気光学装置及び駆動方法 |
| US10/714,875 US7154488B2 (en) | 2002-11-21 | 2003-11-18 | Driver circuit, electro-optical device, and drive method |
| CNB2003101152249A CN1326111C (zh) | 2002-11-21 | 2003-11-20 | 驱动电路、光电装置及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337909A JP3659247B2 (ja) | 2002-11-21 | 2002-11-21 | 駆動回路、電気光学装置及び駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004170768A true JP2004170768A (ja) | 2004-06-17 |
| JP3659247B2 JP3659247B2 (ja) | 2005-06-15 |
Family
ID=32701282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337909A Expired - Fee Related JP3659247B2 (ja) | 2002-11-21 | 2002-11-21 | 駆動回路、電気光学装置及び駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7154488B2 (ja) |
| JP (1) | JP3659247B2 (ja) |
| CN (1) | CN1326111C (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007178784A (ja) * | 2005-12-28 | 2007-07-12 | Oki Electric Ind Co Ltd | 駆動装置 |
| CN100428315C (zh) * | 2004-06-30 | 2008-10-22 | 三星Sdi株式会社 | 多路分配器、使用多路分配器的显示器及显示面板 |
| CN100428314C (zh) * | 2004-06-30 | 2008-10-22 | 三星Sdi株式会社 | 多路分配器、使用多路分配器的显示装置及其显示面板 |
| JP2010008522A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
| KR20190011782A (ko) * | 2016-05-30 | 2019-02-07 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 액정 디스플레이 장치 및 그 디멀티플렉서 회로 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3659246B2 (ja) | 2002-11-21 | 2005-06-15 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
| KR100515318B1 (ko) * | 2003-07-30 | 2005-09-15 | 삼성에스디아이 주식회사 | 표시 장치와 그 구동 방법 |
| US20070139355A1 (en) * | 2004-02-17 | 2007-06-21 | Sharp Kabushiki Kaisha | Display device and automobile having the same |
| US8199079B2 (en) * | 2004-08-25 | 2012-06-12 | Samsung Mobile Display Co., Ltd. | Demultiplexing circuit, light emitting display using the same, and driving method thereof |
| KR100604900B1 (ko) * | 2004-09-14 | 2006-07-28 | 삼성전자주식회사 | 평판 표시 장치의 시분할 구동 방법 및 소스 드라이버 |
| KR100840116B1 (ko) * | 2005-04-28 | 2008-06-20 | 삼성에스디아이 주식회사 | 발광 표시장치 |
| KR100962921B1 (ko) * | 2008-11-07 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
| KR101420443B1 (ko) * | 2008-12-23 | 2014-07-16 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8648787B2 (en) * | 2009-02-16 | 2014-02-11 | Himax Display, Inc. | Pixel circuitry for display apparatus |
| TWI420191B (zh) * | 2009-02-24 | 2013-12-21 | Himax Display Inc | 顯示裝置的像素電路 |
| US8390611B2 (en) * | 2009-08-18 | 2013-03-05 | Chimei Innolux Corporation | Image display system and gate driver circuit |
| TWI415060B (zh) * | 2009-08-18 | 2013-11-11 | Innolux Corp | 影像顯示系統 |
| KR102034236B1 (ko) * | 2013-01-17 | 2019-10-21 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| CN105590600A (zh) * | 2015-12-15 | 2016-05-18 | 武汉华星光电技术有限公司 | 显示器和其驱动方法 |
| CN105469765B (zh) * | 2016-01-04 | 2018-03-30 | 武汉华星光电技术有限公司 | 多路复用型显示驱动电路 |
| CN105741809A (zh) * | 2016-05-04 | 2016-07-06 | 武汉华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
| CN108320704B (zh) * | 2017-01-17 | 2020-12-25 | 上海和辉光电有限公司 | 一种显示面板装置 |
| CN107577080B (zh) * | 2017-09-20 | 2020-06-02 | 京东方科技集团股份有限公司 | 透明显示面板及透明显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430091B1 (ko) * | 1997-07-10 | 2004-07-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100239413B1 (ko) * | 1997-10-14 | 2000-01-15 | 김영환 | 액정표시소자의 구동장치 |
| JP2001100710A (ja) * | 1999-07-23 | 2001-04-13 | Seiko Epson Corp | 電気光学装置、その駆動方法、その走査線駆動回路および電子機器 |
| JP2001215926A (ja) * | 2000-01-31 | 2001-08-10 | Seiko Epson Corp | 電気光学装置の駆動方法、駆動回路、電気光学装置および電子機器 |
| JP2002023709A (ja) * | 2000-07-11 | 2002-01-25 | Seiko Epson Corp | 電気光学装置、およびその駆動方法並びにそれを用いた電子機器 |
| JP3638121B2 (ja) * | 2000-10-19 | 2005-04-13 | シャープ株式会社 | データ信号線駆動回路およびそれを備える画像表示装置 |
-
2002
- 2002-11-21 JP JP2002337909A patent/JP3659247B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-18 US US10/714,875 patent/US7154488B2/en not_active Expired - Fee Related
- 2003-11-20 CN CNB2003101152249A patent/CN1326111C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428315C (zh) * | 2004-06-30 | 2008-10-22 | 三星Sdi株式会社 | 多路分配器、使用多路分配器的显示器及显示面板 |
| CN100428314C (zh) * | 2004-06-30 | 2008-10-22 | 三星Sdi株式会社 | 多路分配器、使用多路分配器的显示装置及其显示面板 |
| US8427403B2 (en) | 2004-06-30 | 2013-04-23 | Samsung Display Co., Ltd. | Demultiplexer, display apparatus using the same, and display panel thereof |
| JP2007178784A (ja) * | 2005-12-28 | 2007-07-12 | Oki Electric Ind Co Ltd | 駆動装置 |
| US8040315B2 (en) | 2005-12-28 | 2011-10-18 | Oki Semiconductor Co., Ltd. | Device for driving a display panel with sequentially delayed drive signal |
| JP2010008522A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
| KR20190011782A (ko) * | 2016-05-30 | 2019-02-07 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 액정 디스플레이 장치 및 그 디멀티플렉서 회로 |
| KR102201800B1 (ko) | 2016-05-30 | 2021-01-13 | 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 액정 디스플레이 장치 및 그 디멀티플렉서 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1326111C (zh) | 2007-07-11 |
| CN1503216A (zh) | 2004-06-09 |
| US20040140969A1 (en) | 2004-07-22 |
| JP3659247B2 (ja) | 2005-06-15 |
| US7154488B2 (en) | 2006-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3659246B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| JP3659247B2 (ja) | 駆動回路、電気光学装置及び駆動方法 | |
| US7508479B2 (en) | Liquid crystal display | |
| JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
| US7034276B2 (en) | Driver circuit, electro-optical device, and drive method | |
| JP3446209B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| US8368672B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| JP4154611B2 (ja) | シフトレジスタ及び液晶表示装置 | |
| JP5049400B2 (ja) | オンガラスシングルチップ液晶表示装置 | |
| US7375709B2 (en) | Display driver and electro-optical device | |
| JP4059180B2 (ja) | 表示ドライバ、電気光学装置及び電気光学装置の駆動方法 | |
| US7375716B2 (en) | Display driver and electro-optical device | |
| US7002563B2 (en) | Driving method for flat-panel display device | |
| KR100774895B1 (ko) | 액정 표시 장치 | |
| KR20060125593A (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자기기 | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP3831111B2 (ja) | 平面表示装置および表示方法 | |
| JP2005321510A (ja) | 表示装置及びその駆動制御方法 | |
| KR101325069B1 (ko) | 영상 디스플레이 장치와 영상 디스플레이 방법 | |
| KR20020000606A (ko) | 소스 드라이브 아이씨의 개수가 감소된 액정 디스플레이모듈 및 소스 라인들을 구동하는 방법 | |
| JPH10161086A (ja) | 液晶表示装置用駆動回路 | |
| JP2002099260A (ja) | 信号線駆動回路 | |
| CN115128874A (zh) | 显示装置 | |
| JP2012168307A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050307 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |