JPS59164158A - サ−マルヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術外野 本発明は、プリンタやファクシミリなどに用いられ、電
気信号として送られてくる情報を感熱記録紙（以下単に
記録紙という）上で文字や記号又は画像などに変換する
サーマルヘッドに関し、特に駆動回路を発熱抵抗体配列
に沿ってその片側に配置した、所謂エツジタイプのサー
マルヘッドに関する。

従来技術 サーマルヘッドには１駆動回路としてＩＣ（ＭＳ■やＬ
　Ｓ　Ｉなどの集積回路）チップを塔載したものが知ら
れている。そして、そのようなサーマルへ゛ラドには、
上Ｊ己の工・ンジタイブのほかに、ＩＣチップを発熱抵
抗体配列の両側に配置した、所謂センタータイプが存在
し、両タイプはそれぞれ一長一短を有している。

エツジタイプのサーマルヘッドの最大の欠点は、発熱抵
抗体の配列密度を高くできない点だとされている。例え
ば１チップ当り３２個の発熱抵抗体を制御するＩＣチッ
プをテープキャリア方式で塔載するに当って、ＩＣチッ
プを８問ピッチ以下で配列することが困難であった。そ
のためセンタータイプでＩｃチップを塔載すれば８ドツ
ト／聰の発熱抵抗体密度が達成できて全ての用途の仕様
を満たすのに対し、エツジタイプグで１．　Ｃチップを
塔載すれば発熱抵抗体密度が４ドツト／胴となって、フ
ァクシミリのように高密度記録が要求される用途には使
用できないという問題が生じる。

しかし、一方でエツジタイプのサーマルへラドはセンタ
ータイプのものに比べて製造工程が簡単であり、また使
用に際しては記録紙上で記録されてから記録部が見えは
じめるまでの時間、すなわち予白部分が少ないなどの利
点を備えているため、エツジタイプのサーマルヘッドの
記録密度を高めることは重要な課題となっている。

以上のＩＣチップ高密度搭載を困難にしている一原因は
、ＩＣチップの構造にある。

目　　　　的 本発明は駆動回路としてのＩＣチップの構造を改良する
ことにより、高密度記録が可能なエツジタイプのサーマ
ルヘッドを提供することを目的とするものである。本発
明はまた、製造コストが低く、小型で軽量のサーマルヘ
ッドを提供することをも目的とするものである。

構　　成 以下、実施例により本発明の詳細な説明する。

ｇ１図Ｕ−実施例のエツジタイプサーマルヘッドの一部
を表わし１．駆動回路用ＩＣチップ１がテープキャリア
２により塔載されている状態を示している。３は表向に
グレーズ層を有するセラミック基板で、その表面には図
の横方向に沿って多数の発熱抵抗体４が配列σれている
。５は発熱抵抗体４のそれぞれに接続されている電極で
、テープキャリア２のリード６を介してＩＣチップ１の
一辺に沿って配列σれている出力アンドに接続されてい
る。ＩＣチップ１の出力パッドが配列されている辺と対
向する辺に沿って制御信号用パッドやグランド用パッド
が配列され、これらの制御信号用等のパッドはテープキ
ャリア２のリード７と、ガラスエポキ／等を基板材とす
るプリント配線基板８のリード９とを介してコネクタ１
０の入出力端子へと接続σれている。各発熱抵抗体４の
端部のうち電極５に接続された端部と反対側の端部は全
発熱抵抗体４に共通電極１１に接続でれ、共通電極１１
は引出し線１２を介゛してコネクタ１０の中の電源用端
子に接続されている。１３はセラミック基板３やグリン
ト配線板８等を支持する支持板である。

このザーマルヘッドにおいて、テープキャリア方式によ
り搭載δれているｔＣチップ１は１個当り３２個の発熱
抵抗体４を制御するように構成きれており、またＩＣチ
ップ１の配列のピッチＰＶｉ後述のＩＣチップ構成によ
り４喘である。したがって、発熱抵抗体の配列密度は８
個／Ｂとなっている。

本実施例の電気回路を第２図に示す。

発熱抵抗体４はＲ１〜Ｒまでの８６４閘が６４ 配列されており、各３２個の発熱抵抗体４を制御するＩ
Ｃチップ１は２７間設けられている。

各ＩＣチップ１には、データ人力端子（ＤＩ）からＩＣ
チップ１を順次転送きれてくるデータをクロック信号（
ＣＫ）のタイミングで歩進して行く３２ビツトのシフト
レジスタ１５と、シフトレジスタ１５の３２ビツトのデ
ータをａ−ド信号（ＬＤ）のタイミングで並列に取り込
むラッチ回路１６と、各発熱抵抗体４の電極にコレクタ
が接続されベースにデータが入力でれて発熱抵抗体４を
駆動するドライバ用バイポーラトランジスタ１７と、ス
トローブ信号（ＳＢ）が低レベルの期間だけラッチ回路
１６に保持されている各データを対応するドライバー用
トランジスタ１７に転送するアンドゲート回路１８とが
集積化されて形成σれている。

このＩＣチップ１０回路は、出力ドライバ一部がバイポ
ーラトランジスタ、その他のシフトレジスタ等の論理回
路部がＣ，ＭＯＳにて構成された、所謂Ｂ　ｉ　−ＣＭ
　ＯＳ構成とすることもできるし、１２Ｌ構成とするこ
ともできる。この例において、発熱抵抗体４（Ｒ１−Ｒ
８６４）は適当な数のグループ（この場合４つのグルー
プ）に分割され、発熱抵抗体４がグループ相互間で独立
したタイミングと期間に従って通電加熱できるように、
ストローブ信号が複数個（この場合５ＢＬ−８Ｂ４の４
Ｉｌｉ！ｉＩ）用意てれている。

ｖｆ−１１）　ｆｄ全発熱抵抗体に電源を供給する電源
用端子、ＧＮ′ｒＪは発熱抵抗体４を流れた電流が流れ
込むグランド用端子である。ｖＤＤはＩＣチップ１自体
を駆動するための電源用端子で、そのグランド用端子は
ｖｓｓである。第２図ではグランド用端子Ｇ　Ｎ　Ｄ　
（！：　Ｖ　ｓ　ｓは相互に分離されているが、１つに
まとめてもかまわない。

ＣＲはシフトレジスタ１５のデータを消去するためのク
リアー用端子である。この端子は制御パッドとしては出
さず、ＩＣ内部で処理するこきもできる。

この実施例の動作を簡単に示すと、データがデータ入力
端子（ＤＩ）を経て１番目のＩＣチップ１のシフトレジ
スタ１５から２７番目のＩＣチップ１のシフトレジスタ
１５まで順次転送された後、ロード信号（ＬＤ）により
データをラッチ回路１６に保持σせる。次に所定のスト
ローブ信号用端子Ｓ　Ｂ１〜Ｓ　Ｂ４からストローブ信
号を印加すれば、ラッチ回路１６のデータのうち高レベ
ルにあるビットに対応するゲート１８が開いて対応する
ドライバ用トランジスタ１７をオンにする。そのため電
源用端子（ＶＨＤ）から共通電極１１を経てそのオンと
なったトランジスタ１７に接続されている発熱抵抗体４
、そのトランジスタ１７がらグランド用端子ＧＮＤへと
電流が流れ、その発熱抵抗体４がストローブ信ｒ５　Ｓ
　１３１〜５１３４の低レベル期間だけ通ｔｆＴ、加熱
きれ、記録紙の対向部分を発色させる。この操作は記録
紙との相対位置を移動式せながら繰り返し実行されてい
く。

本実施例で使用するＩＣチップ１のパッドの配列状態の
一例を第３図に示す。

パッド０１〜０３２は出力ドライバー１７につながる出
力パッドで、ＩＣチップ１の表向（パッドが設けられて
いる而）の−辺に沿って右から左の順に配列てれている
。パッド１１〜Ｉ４と１１５〜１１８は出カドライバー
１７のグランド用パッドで、ＩＣチップ】の表面の出力
パッドが配列されている辺と対向する辺に沿ってその両
端部に配置されている。■５〜１１４は制御信号用パッ
ドで、右側にあるＩ５はデータ入力用パッド、左側にあ
’Ｓ　’１．４はデータ出力用パッド、他は′りａツク
信号用パッド、ロード信号用パッドなどである。これら
の制いる。

グランド用パッド■１〜Ｉ　４　、１１５〜’４８ばＩ
Ｃチップ１の表面に金や半田などで形成きれた電流容量
の犬１い配線パターン２０に接続している。

この配線パターン２０がＩＣチップ１を横切る部分の下
部では、ドライバー１７のエミッタに接続しているアル
ミニウム等のグランド用コンタクトが接続している。こ
のＩＣチップ１内部のグランド用コンタクトは各ドライ
バー用トランジスタ１７についてそれぞれ１個ずつ設け
ることも可能ではあるが、好ましくはＩＣチップ１内で
適当数ずつ統合し、各統合されたグランド用コンタクト
からＩＣチップ１表面の配線パターン２０に接続するよ
うに構成すれは、それらのグランド用コンタクトと配線
パターン２０とのボンティング箇所の数が減少し信頼性
が向上する。

このように配線パターン２０をＩＣチップ１０表面に設
けると、ＩＣチップｌ内のグランド端子の構成が簡単に
なり、出力パット０１〜０３２を高密度に配列するのが
容易になる。

このＩＣチップ１の出力パッド０１〜０３２が配列σれ
ている辺の要式は３８胸である。

このように出力パッド０１〜０３２が一辺に沿って配列
された本実施例のＩＣチップ１をテープキャリア方式に
よりサーマルヘッドに塔載する場合には、第４図に示さ
れるように１．　Ｃチップ１の幅と同等の幅の狭いテー
プキャリア２を用いることができる。このように１．Ｃ
チップ１を塔載して行けは、３２ビツトのドライバーを
一列に配列したＩＣチップを４朋以Ｆのピッチで配列す
ることができるので、エツジタイプのサーマルヘッドに
おいて、８ドツト／即の発熱抵抗体配列密度を達成する
ことができる。

一方、３２ビツトのドライバーを有する従来のＩＣチッ
プでは、第５図に示されるように出力パッド０１〜０３
２　は異なる２辺にわたって配列されている。そのため
、これをテープキャリア方式で塔載する場合には、テー
プキャリアリード２３の一部はＩＣチップ２２を回り込
んで配置されねばならず、それだけテープキャリア２４
の幅が広くなる。したがって従来のエツジタイプサーマ
ルヘッドでは、発熱抵抗体配列密度は４１−ット／　ｍ
ｍが限度であった。

ｉ　Ｃチップ１をテープキャリア２により搭載するには
、第６図（こ示されるフェイスダウン方式と、第７図に
示きれるフェイスアップ方式の２方式があり、いずれの
方式を採用することもできる。図から明らかな如く、フ
ェイスダウン方式ではプリント配線基板８の上方にＩＣ
チップ１を配置することができるので、フェイスアップ
方式に比べてスペースを有効に利用することができ、サ
ーマルヘッドの小型化を実現する上で有利である。

いま、第３図のようにパッドが配列されたＩＣチップ１
をフェイスダウン方式で塔載し、ＩＣチップ１の裏面（
パッドが形成されていない面）側から見た図を第８図に
示す。（なお、パッドの配列は第３図では表面から見た
状態を示すのに対し、第８図では裏面から見た状態を示
すので、左右の配列は逆転している。）この図の場合、
記録紙は紙面の上方を矢印３０方向に相対的に進行する
。

第３図に示されるＩＣチップ１では、出力パツドが表面
上で右から左（第８図では裏面から見ているので在から
右）に順に配列きれ、また、制御信号用パッドのうちデ
ータ人力用パッドＩ５とデータ出力用パッド１１４が他
の制御信号用バ１ツドの両端部に配列され、かっ１５が
表面上で右側（第８図では左側）、１１４が左側（第８
図では右側）に配置σれている。ＩＣチップ１内のシフ
トレジスタは各ＩＣチップ１１こついて直列に接続され
なけれはならないので、データ大刀用、出力用の各パッ
ドが上記の如く配置σれていることにより、グリノ（・
配線板８のリードとの接続の際に他の制命１信号線と交
差することがない。

また、データ入力が第８図で左側にあることにより１ビ
ツト目のデータがシフトレジスタを転送てれて右端のデ
ータとなり、すなわらこれが記録紙の左端の情報となる
ので、データを反転σせたり並へかえたりする必要がな
く機器側のインターフェイスが簡単（こなる。

ざらに記録紙の相対的進行方向はＩＣチップ１から発熱
抵抗体１へ向う方向にあるので、記録位置カサーマルヘ
ッドのエツジからすぐに現れ、予白部分が少なくなる。

さらにまた、出力ドライバーのグランド用バツ。

ドが一辺の両端部に配置されているのでプリント配線板
８のリード配線が容易になる。

出力パッド、制御信号用パッド、及びグランド用パッド
の配列順序は第３図のもの薯こ限られるものではない。

しかしながら、他の配列のものでは例えば以下に述べる
如（若干の問題がある。

出力パッド０１〜０３２と制御信号用パッド１５〜１１
４の配列が第３図のものと左右が逆になっているＩＣチ
ップを、テープキャリアを用いてフェイスダウン方式で
塔載した状態を第９図に示す。

第９図は第８図さ同じ＜ＩＣチップ３１の裏面側から見
た図である。この場合、データはシフトレジスタ中を矢
印３２方向に転送されるので、データの１ビツト目を記
録紙の左端に対応させるとすれば、記録紙の相対的進行
方向３０′は第８図とけ逆になる。そのため、記録紙上
の記録位置はＩＣＣタッグ１の上方を通過した後、サー
マルへラドから現イつれることになるので千山部分が多
くなり、この点で好ましくない。

次に、出力パッド０１〜０３２の配列は第３図と同じで
あるが、制御信号用パッドのうちのデータ人力用パッド
とデータ出力用パッドの配置が第３図のものとは逆にな
ったＩＣＣタッグ４の場合には、第１０図に示てれるよ
うにデータ人出力線が相互に交差すると共に、他の制御
信号線きも交差することｆこなる。このようなパッド配
置も可能ではあるが、好ましいものではない。

駆動回路用ＩＣはＢ　ｉ　−ＣＭＯＳ構成と１２Ｌ　構
成のいずれでもよいが、Ｂ　ｉ　−ＣＭＯＳ構成とした
場合には１２Ｌ構成の場合に比べて耐電圧を高くするこ
とができるので、発熱抵抗体の抵抗値を高くすることに
より、同じ温度を発熱きせるのに１２１−の場合より高
電圧、低電流とすることができ、それだけノイズの発生
が少なくなり、また電源も小型のもので済むようになる
。

例えは、１ドツト当り０．５　Ｗの発熱量の発熱抵抗体
を２０４８個有するサーマルヘッドの場合、本実施例の
Ｂ　ｉ　−’ＣＭＯＳ構成の１駆動回路を用いるときは
、各発熱抵抗体の抵抗値を７００Ωとずれは印加電圧は Ｖ　＝　（ＲＸ　Ｗ　）　ｌ／２　　　　　　　、、、
、、、（１）より１８７■となる。Ｂ　ｉ　−ＣＭＯＳ
構成では耐電圧は約３（］ｖまで可能である。この場合
、全電流値ｆは Ｊ＝（Ｗ／Ｒ）１／２ｘ２０４８　　・・・・・・（２
）より５４Ａとなる。実際には、通（１（、ス（・０−
ブ信号ζこより発熱抵抗体を４個あるいは８個のグルー
プに分割して、駆動するので、その場合一時に５４八が
流れるこさばない。

これに対し、１２Ｌ構成のＩＣを用いた場合には、耐電
圧として高々ＩＯＶ程度しか得られないので、発熱抵抗
体の抵抗値は Ｒ＝Ｖ２／Ｗ　　　　　　　　　　・・・・・・（３）
より２００Ω以下としなければならない。そしてその場
合の電流値は（２）式よりＩＯ２，４Ａとなり、上記Ｂ
ｉ−ＣＭＯ５構成の実施例の２倍の電流が流れることに
なる。

ドライバー用トランジスタ１７のコレクタ、エミッタ間
には上述の如く大電流が流れこれがグランド用端子に流
れ込むので、論理回路部、駆動用のグランド用端子ｖｓ
ｓを通して論理回路部にノイズを発生させるのを防ぐた
めに、第２図の如くドライバーのグランド用端子ＧＮＤ
と論理回路部のグランド用端子ｖｓｓとを別個のものと
して電源の近くで１間にまとめたり、あるいは駆動電源
■川）とグランド用端子ＧＮＤとの間、及び論理回路部
の電源ｖ１）Ｄとグランド用端子ｖｓｓとの間に大各量
のコンデンサを挿入することが好ましい。

第１図の実施例では発熱抵抗体の共通電極１１はその端
部が発熱抵抗体４の配列の端部を回り込んでＩＣチップ
■が搭載されている側まで延びて形成されており、その
ＩＣチップ１側の共通電極部分から引出し線１２が引き
出されているので、駆動回路上にカバーを被せた際にこ
の引出し線１２もカバー内に収納される利点がある。し
かし、第１１図の如く引出し線１２を発熱抵抗体配列４
に関しＩＣチップ１側とは反対側の共通電極部分から引
き出すよう番こしてもよい。

第１１図の如く引出し線１２をＩＣチップ１−１１１１
１とけ反対側から引き出すことにすれば、共通電極１１
の一部を発熱抵抗体４の配列を回り込んでＩＣチップ１
側へ形成する必要がない、そのため、製造に当っては第
１１図の鎖線部も含んだ長尺のセラミック基板上に電極
、共通電極及び発熱抵抗体部を形成しておき、それを所
望の長さに切断してサーマルヘッドを構成することがで
きる。

この製造方法を採ることにより、長尺基板で一部に不良
個所が発生してもその部分を除外して良品部分のみのサ
ーマルヘッドを切り出すことができるので、製造歩留り
が向上する利点がある。また、短いサーマルヘッドを製
造する場合に、最初から類い基板上に発熱抵抗体等を形
成していくよりも、長い基板上に同時に形成し、その後
に所望の長さに切断して行く方が工程が少なくて済みコ
ストの削減にもなる。

発熱抵抗体の上部には、記録紙との摩擦から発熱抵抗体
を保護したり、酸化による抵抗値の増加を防ぐなどの目
的で、保護膜が設けられている。

この保護膜（ま共通電極を全て被って昏てもよく、ある
いは第１２図に示されるように、共通電極の一部］、　
１．−１　、１１−２を保護膜４０から露出σせていて
もよい。

第１１図に示妊れるように、発熱抵抗体配列に関しＩ　
Ｃチップ１と反対側の共通電極１１から引出し線１２を
引き出す場合、特に長尺のサーマルヘッドから切り出し
たサーマルヘッドに共通電極用引出し線１２を設ける場
合には、この保護膜４０から露出している部分の共通電
極１１−１に接続することができる。

また、その露出している共通電極の部分１１−１．１１
−２に金やニッケルのメッキを施して膜厚を厚くし、電
流容量を増加させることが望ましい。

第１２簡のように共通電極１１の一部１１−１゜１１−
２を露出させ、かつその露出部の膜厚を厚くする方法を
第１３図（〜の部分平面図及び同図（Ｂ）のｘ　−Ｘ′
線断面図面の簡単な説明する。

表面にグレーズ層４１を有するセラミック基板３０表面
にまず発熱抵抗体膜として望化タンタル（Ｔａ、２Ｎ　
）をスパッタリング法により数ｔｏｏｏ入の厚さに形成
し、その上に導電層を形成する。この導電層はニクロム
（ＮｉＣｒ）層を数１００Ａの厚ざに蒸着踵その上に金
（Ａｕ）層を数１０００人の厚さに蒸着し、さらにその
上に金層を数１０００人の厚さにメッキ（−次メツキ）
して形成する。

次にフオトリ“ノブラフイー技法により導電層をノくタ
ーン化して電極５及び共通電極１１を形成し、更に望化
タンタル層をパターン化して発熱抵抗体４を形成する、 次に保護膜を構成する銅酸化膜４０−１として二酸化ケ
イ素（Ｓｉ０２）層をマスクスノくツタリング法により
数μｒｎの厚ぜに形成し、その上に同じく保護膜を構成
する耐摩耗層４０−２として五酸化タンタル（１’ａ２
０ｓ）層をマスクスノくツタリング法により数μＴｎの
厚さに形成する。この時、共通′電極１１のうち露出さ
せる部分１ｔ−ｔ、ｔｔ−２はマスクで被い、スパッタ
リング層が形成されないようにしておく。

次に金メッキ処理（二次メッキ）を行なうと、共通電極
の露出部１１−１，１１．−２にメッキかを とする。

最後にこの基板をプリント配線板とともに支持板に固着
し、ＩＣチップをテープキャリアを用いて搭載すれはよ
い。

この製造工程では金層の膜厚の増加を電極等のフォトリ
ングラフイ一工程の後の二次メッキエ桿で行なっている
ので、フォトリソグラフィーが容易に行なわれるだけで
なく、パターン化後の共通電極にメッキが施されるので
金の使用量が少なくてすむ利点もある。

尚、上記の材質は一例であって、他の既知のものを使用
することは勿論”Ｊ能′である。

効　　　果 本発明はサーマルヘッドに搭載σれる駆動回路用ＩＣを
出力ドライバーの出力パッドがＩＣチップの一辺に沿っ
て配置されるように構成し、このように構成されたＩＣ
チップを搭載してエツジタイプのサーマルヘッドを構成
したものであるので、従来のエツジタイプのサーマルヘ
ッドでは記録密度として４ドツト／　ｍｍ以上を千４％
ることができなかったが本発明では８ドツト／印を達成
できるようになった。

【図面の簡単な説明】

第１図は本発明の一実施例の一部を示す平面図、第２図
は同実施例の回路図、第３図は同実施例で用いられるＩ
Ｃチップのパッド配置を示すＩＣチップ表面の平面図、
第４図は第３図のＩＣチップをテープキャリア法により
塔載した状態を示す平面図、第５図は従来のサーマルヘ
ッドにおけるＩＣチップ搭載状態を示す平面図、第６図
はフェイスダウン方式によるＩＣチップ搭載状態を示す
側断面図、第７図はフエイスアッグ方式によるＩＣチッ
プ搭載状態を示す側断面図、第８図は第３図のＩＣチッ
プをフェイスダウン方式で搭載した状態を示す概略平面
図、第９図及び第１０図はそれぞれ他のパッド配置を有
するＩＣチップのフェイスダウン方式での搭載状態を示
す概略平面図、第１１図は共通電極の引出し線を発熱抵
抗体配列に関しＩＣチップと反対側に設ける実施例を示
す概略平面図、第１２図は共通電極の、一部が保護膜か
ら露出している実施例を示す概略平面図、第１３図（Ａ
）　、　（Ｂ）は発熱抵抗体近傍を示す平面図及び断面
図である。 １・・・ＩＣチップ、２・・・テープキャリア、３・・
・基板、４・・・発熱抵抗体、１７・・・ドライバー用
トランジスタ、２０・・・グランド用配線パターン、Ｐ
・・・ＩＣチップの配列ピッチ、０１〜０３２・・・出
力パッド。 特許出願人　　　株式会社　リコー 代理人　弁理士青白　葆外２名 第８［４ １５／テ−タ入力） 第１１図 築１３図（Ａ）

Claims (1)

1. 【特許請求の範囲】 （１）ンフトレジスタ、ラッチ回路及び出力ドライバー
   を含むＩＣチップを発熱抵抗体の配列に沿ってその片側
   に配置したエツジタイプのサーマルヘッドにおいて、 前記ＩＣは出力ドライバーの出力パッドがＩＣチップの
   一辺に沿って配置されていることを特徴とするサーマル
   ヘッド。 （２）前記ＩＣはバイポーラトランジスタと、ＣＭＯ５
   とを混載したＢｉ　−ＣＭＯＳ構成である特許請求の範
   囲第１項に記載のサーマルヘッド。 （３）前記出力ドライバーのグランド用端子がＩＣ内部
   において出力ドライバーの数より少ない数に統合きれて
   ＩＧ表面上のグランド用配線パターンに接続てれている
   特許請求の範囲第２項に記載のサーマルヘッド。 ＋４１　Ｉ　Ｃ表面のグランド用配線パターンにっなが
   るグランド用パッドはドライバー出力パッドが配置され
   ている辺と対向する辺の両端部に配置括れている特許請
   求の範囲第３項に記載のザーマルヘッ　ド。 （５）制御信号用パッドがＩＣ表面の出力パッドが配置
   されている辺と対向する辺に沿って配置式れている特許
   請求の範囲第２項又は第４項に記載のサーマルヘッド。 （６）前記出力ドライバーの出力パッドがＩＣチップ表
   面上の右側から順に配列され、かつ前記制御信号用パッ
   ドのうちデータ人力用パッドがＩＣチップ表面上の右側
   、データ出力用パッドがＩＣチップ表面上の左側に配列
   きれ、かつ該ＩＣチップがフェイスダウン方式で塔載σ
   れている特許請求の範囲第５項に記載のサーマルヘッド
   。 （７）発熱抵抗体の共通電極の一部が保護膜から露出し
   ている特許請求の範囲第２項に記載のサーマルヘッド。 （８）保護膜から露出している部分の共通電極ば、その
   膜厚が保護膜下の共通電極より増加さぜられている特許
   請求の範囲第７項に記載のサーマルヘッド。 （９）前記ＩＣはｉ２ｔ　構成である特許請求の範囲第
   １項に記載のサーマルヘッド。 （］０）前記出力ドライバーのグランド用端子がＩＣ内
   部において出力ドライバーの数より少ない数に統合でれ
   ている特許請求の範囲第９項に記載のサーマルヘッド。 ＋Ｉｌｌ　Ｉ　Ｃ表面のグランド用パッドはドライバー
   出力パッドが配置されている辺と対向する辺の両端第 部に配置されている特許請求の範囲第９項又宏０項に記
   載のサーマルヘッド。 （１２１制御信号用パッドがｌ、Ｃ表面の出力パッドが
   配置されている辺と対向する辺に沿って配置されている
   特許請求の範囲第９項又は第１１項に記載のサーマルヘ
   ッド。 ０３１前記出カドライバーの出力パッドがＩＣチップ表
   面上の右側から順に配列され、かつ前記制御信号用パッ
   ドのうちデータ入力用パッドがＩＣチップ表面上の右側
   、データ出力用パッドがＩＣチップ表面上の左側に配列
   きれ、かつ該ＩＣチップがフェイスダウン方式で搭載き
   れている特許請求の範囲第１２項に記載のサーマルヘッ
   ド。 （１４）発熱抵抗体の共通電極の一部が保護膜から露出
   している特許請求の範囲第９項に記載のサーマルヘッド
   。 （１５）保護膜から露出している部分の共通電極は、そ
   の膜厚が保護膜Ｆの共通電極より増加させられている特
   許請求の範囲第１４項に記載のサーマルヘッド。