JPS60143641A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS60143641A
JPS60143641A JP58249510A JP24951083A JPS60143641A JP S60143641 A JPS60143641 A JP S60143641A JP 58249510 A JP58249510 A JP 58249510A JP 24951083 A JP24951083 A JP 24951083A JP S60143641 A JPS60143641 A JP S60143641A
Authority
JP
Japan
Prior art keywords
wiring
chips
chip
integrated circuit
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58249510A
Other languages
English (en)
Inventor
Takuji Shibata
柴田 拓二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP58249510A priority Critical patent/JPS60143641A/ja
Publication of JPS60143641A publication Critical patent/JPS60143641A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1、産業上の利用分野 本発明は集積回路装置、例えば感熱記録ヘッドに関する
ものである。
2、従来技術 感熱記録ヘッドく以下、単にヘッドと略す。)は、被記
録紙又は感熱紙等の被記録体に対して直接的に若しくは
インクフィルムを介して当接された状態で、記録用の電
気信号によって発熱部がドツト状に選択加熱され、これ
によって被記録体に画像等を記録できるように構成され
ている。
(1) 従来のヘッドでは一般に、基板上に発熱体層を設け、こ
の上に多数の対向電極を形成して発熱部を構成しており
、その(信号)電極に対し集積回路(以下、ICと称す
る。)部から目的とする画像パターンに対応した信号を
与えるようにしている。
こうしたヘッドとしては、例えば特開昭57−8177
号、57−8178号、57−8179号、57−81
80号、57−43883号、57−43884号、5
7−107866号、57−107867号、57−1
07868号等各公報に開示されたものがある。
従来のヘッド、例えばダイレクトドライブ方式のヘッド
では、第1図に示す如き回路構成のIcチップ4が使用
されている。ここで、Sinは記録信号、CLKはクロ
ックパルス、STBはストローブ信号、ENBはイネー
ブル信号、Vccは電源電圧、4及びv6は接地レヘル
を示す。シフトレジスタSRに入れたSinをCLKに
よってラッチ回路LTに送り、STBでラッチ回路LT
に一旦メモリしておき、ゲートGに選択入力される(2
) ENBによって駆動トランジスタTrをオンさせ、ラン
チ回路LTから記録信号をTrを介して発熱部への出力
配線12へ供給する。
こうしたICチップ4と周囲の配線とは、第2図に示す
如くに接続される。図中の2はライン状に配列された発
熱部(ドツト)、9は共通の接地電極である。上記した
IC制御用の信号又は電源電圧は、実質的に平行な配線
12によってICチップ4に供給されるが、各配線12
′とICチップ4とを結ぶ接続配線12が配線12′と
交差する箇所では必ず多層配線構造となっている。なお
、図示省略したが、ICチップ4の各ポンディングパッ
ドと配線12の端子との間はワイヤボンディングで接続
されている。第2図の接続方式では、上記の多層配線構
造に必要な眉間絶縁膜とスルーホールを形成する必要が
あるため、工程数が増えて、コストアンプとなり、歩留
も低下する。また、特にスルーホール部分での絶縁膜の
絶縁破壊によるショート(短絡)が生じて信頼性が低下
し、かつ上下両配線の接続箇所がいわゆるトングボーン
形状によっ(3) て面積をとるために集積度も低下する。
一方、特開昭58−81181号公報によれば、第3図
に示す如く、上記したら、ENB、STB。
Vcc、V&、CLK用の6本の配線12′が、各IC
チップ4に夫々対応したフィルムキャリアテープ7下を
通して形成され、かつ各テープ7上に各ICチップ4に
接続されたリード15が所定パターンに設けられている
。この場合、第4図に明示する如く、リード15はIC
チップ4をフェイスダウンタイプでインナーボンドし、
その他端はテープ7−7間に露出した制御配線12に対
しビームリード方式で接続することができる。なお、図
中の1は基体、5はプリント基板、10は発熱部へ向う
信号電極配線、14はポリイミドフィルム基板である。
第3図、第4図に示した接続構造では、第2図で述べた
多層配線は一応回避できるようであるが、ICチップ4
と制御配線12との接続にフィルムキャリアテープ7を
使用しているので、テープ7のコストが高くつく上に、
接続箇所が増えかつ配線間の精度良/1位置合せを要す
る等の点で歩留が低下しく4) てしまう。また、テープ7の占有面積により、全体とし
て配線面積が増え、ヘッドの小型化にとって不利である
。しかも、ICチップ4がフヱイスダウンでマウントさ
れるので、ICチップの放熱を良好に行なうことができ
ず、このためにチップの熱破壊、誤動作が生じ易い。
3、発明の目的 本発明の目的は、多層配線を回避して工程数の削減、歩
留の向上、絶縁不良による信頼性低下の防止が図れると
同時に、低コストにして接続が容易かつ精度良く行なえ
、かつ配線面積も減らせる集積回路装置を提供すること
にある。
4、発明の構成 即ち、本発明は、発熱部等の被駆動部と、この被駆動部
を駆動する集積回路部とを有する感熱記録ヘッド等の集
積回路装置において、前記集積回路部の集積回路チップ
下にその制御配線が設けられていることを特徴とする集
積回路装置に係るものである。
5、実施例 (5) 以下、本発明を実施例について詳細に説明する。
本実施例のヘッドは基本的には、第5図に示す如く、I
Cチップ4の制御配線12′がICチップ4自体の下側
に設4.1られていることに極めて重要な特徴を有して
いる。各制御配線12’は、後述するように、フェイス
アップタイプにマウントされたICチップ4の各ポンデ
ィングパッドにワイヤボンディングで接続される。従っ
て、このヘッドによれば、ICチップ4下の領域を配線
領域として有効利用し、制御配線12とICチップ4と
をフィルムキャリア方式を採用せずかつ多層配線構造と
することなく接続することができる。従って、低コスト
、低工数にして歩留、信頼性の良い接続が可能であり、
かつプリント基板面積を減らしてヘッドの小型化が可能
となる。しかもフェイスアップにICチップ4をマウン
トしているので、その放熱を空気中に若しくは後記の絶
縁基板を介して効率良く行なえる。
次に、本実施例によるヘッドの構成を第6図〜第9図に
ついて具体的に説明する。
(6) このヘッド20によれば、共通の基体(例えばアルミニ
ウム基板)1上に、発熱部2を設けた抵抗体板(例えば
アルミナ等のセラミックス板)3と、多数(例えば64
個)のICチップ4を固定したプリント基板(例えばガ
ラス・エポキシ又はセラミックス板)5とが一定の間r
gl!6を置いて対向して固定されている。ICチップ
イと発熱部2との電気的接続は、上記間隙6上にてプリ
ント基板5と抵抗体板3との間に架は渡されたフィルム
キャリアテープ17によって行なわれている。
発熱部2は、抵抗体板3上に被着された発熱体(例えば
窒化タンタル)層8上に形成されている例えばアルミニ
ウム製の共通の接地電極9と、同発熱体層8上において
接地電極9の長さ方向に多数本配列せしめられている例
えばアルミニウム製の信号電極10との各対向部分11
によって形成されている。一方、ICチップ4はプリン
ト基板5上に所定パターンに設けられた例えばアルミニ
ウム製の配線12に対し、Au又はAβ等のワイヤ13
によってワイヤボンディングされている。なお、上記の
各配線パターンは簡略図示されている。フィルムキャリ
アテープ17は、例えばポリイミド基板24上に、上記
信号電極10及び配線12に対応した本数(例えば64
本)の例えば銅箔部のり一ド25が接着されたものから
なっている。これらのリード15と信号電極10及び配
線12との接続はいわゆるビームリード方式で行なって
よく、リード15の両端部を予め幾分張出させておき、
ここを熱圧着して接続を行なうことができる。
また、プリント基板5上にはICチップ4の各制御配線
12がチップ列に沿って平行に設けられ、これらの制御
配線12上に絶縁性接着剤I8を介して各ICチップ4
が所定間隔を置いて固定(マウント)されている。そし
て、各ICチップ4−4間に露出した制御配線12に対
し、ワイヤ13′によってICチップ4の各ボンディン
グパソド16がワイヤボンディングされている。
第10図〜第14図は、本発明の他の実施例を夫々示す
ものである。
第10図、第11図は、ICチップ4下に設けた制御(
7) 配線12を折曲パターンに形成したものであり、これら
の例においてはICチップ4のマウント位置を除くと基
本的には同じ構成が示されている。ICチップ4のマウ
ント構造及び制御配線12′とのボンディング方式は、
第8図及び第9図に示したものと同じであってよい。
第12図は、ICチップ4を絶縁性基板35に固定し、
この基板35を接着剤28によってプリント基板5上(
具体的には制御配線12’l)にマウントした例を示す
。接着剤28は絶縁性のものであってよく、或いは導電
性を有していてもよい。第13図は、プリント基板5上
の制御配線12′がICチップ4下で左右に分離されて
おり、これら両制御配線12−12間が、絶縁性基板3
5の下面に被着された接続配線12a′を介して互いに
接続された構造を示す。この例では従って、接続配線1
2a′も制御配線12′の一部分として機能する。なお
、上記接続配線12a′は導電性接着剤としてもよい。
第14図の例では、ICチップ4を支持する□絶縁性基
板35上にCuリード26を所定パターンに形成し、そ
の一端をワイヤ13′(9) (8) によってICチップ4とボンディングする一方、その他
端側をビームリード方式で制御配線12に接続している
上記の第12図〜第14図の例では、ワイヤ13′によ
ってICチップ4−制御配線12間を接続することがで
きるが、他の接続方式、例えばフリップチップ方式を採
用してもよい。また、上記の制御配線12′のパターン
は上記したものに限らず、種々の形状にしてよい。
第15図は、第9図において再配線12−10間をワイ
ヤ26でワイヤボンディングした例を示すが、フィルム
キャリア方式とは違って、再配線間の位置合せ精度が多
少悪くてもワイヤボンディングではその誤差を吸収して
対応する配線間を確実に接続できる。
なお、上記した各電極又は配線の形成、rcチップのマ
ウント及びワイヤボンディングは、公知の半導体装技術
によって行なえるので、それらの詳細な説明は省略する
。また、図示省略したが、第8図において発熱体層8上
には更に、S i Ot(10) けられる。
また、上記の例において、発熱部2と共にICメ チップ44共通の支持体である基体1上に設けられてい
るので、ヘッド構成が著しく簡略化若しくはコンパクト
なものとなる。この場合、特にIC部は、ICチップ4
のマウント及び配線へのワイヤボンディングで実装され
るが、作動時にICチップ4から発生する熱は下地の基
板5(更には1)を通して放散されるから、ICの熱破
壊を効果的に防止できる。また、プリント基板5は発熱
部2例の抵抗体板3に対し上記間隙6を置いて分離して
対向配置されているので、発熱部2で生じた熱はプリン
ト基板5側へ殆んど伝達されることはなく、この点でも
IC部を有効に保護することができる。
プリント基板5と抵抗体板3とが上記のように分離して
設けることの伯の利点としては、そのように構成するこ
とによって抵抗体板3自体の幅を狭くできる(即ち小幅
で長尺状の抵抗体板にできる)から、発熱体層8を例え
ばスバ、り法で形成する際に抵抗体板3をスパッタ装置
内へ装入し易く、また一度に処理される抵抗体板の個数
も増やせるために量産性が向上することになる。
更に、上記した第9図の例によれば、プリント基板5上
の各配線12と、発熱部2側の信号電極配線10との間
が、上記したフィルムキャリアテープ17のり−F’2
5によってビームリード方式で電気的(及び機械的)に
接続されるが、ICチップ4を別のプリント基板5上に
マウントしたために、配線としてのCuリード25のゐ
を所定パターンに設けるだけでよく、そのパターンは簡
略化できる。
しかも、ICチップ4をすべてプリント基板5側に配し
、これを配線12、リード25、配線10を介して発熱
部2に接続する構造であるから、ICチップの実装密度
を高めることができ、テープ17では配線本数に応じた
数のリードを公知のメタライジング技術で容易かつ正確
に形成することができる。
次に、上述した各実施例によるヘッドを使用しく11) た感熱記録方法及びその装置を説明する。
第16図の例によれば、例えば第6図〜第9図に示した
ヘッド20をインクフィルム41を介して被記録紙33
に当接させた感熱転写タイプの感熱記録装置39におい
て、ケース53内に感熱記録のための各種装置が組込ま
れている。
被記録紙33は、例えばカセット34内に折畳み状態で
収納され、ローラー65を経て熱転写部36へ送られ、
転写後は矢印Aの如く装置外へ排紙される。
インクフィルム41は、供給ロール42から、ガイドロ
ーラ43、駆動ローラー44を経て熱転写部36へ送ら
れ、更に駆動ローラー45から巻取りローラー46に巻
取られる。なお、インクフィルム41は、例えば供給ロ
ール42とガイドローラー43との間で、熱溶融性イン
ク(図示せず)が塗布されるように構成されている。
インクフィルム41の移動経路中において、駆動ローラ
・−44の手前位置に熱溶融性インクを塗布したインク
フィルム41を検出するためのフォトセンサ(例えば赤
外光センサ)47が配されている。ま(13) (12) た被記録紙33の検出用として、圧接ローラー48の手
前位置にフォトセンサ(例えば赤外光センサ)49が配
されている。
熱転写部36には、上述したヘッド20とプラテンロー
ラー64との組が設けられている。また、被記録紙33
及びインクフィルム41を挟着するための圧接ローラー
48が配されている。なお、図面中の矢印Bは、圧接駆
動機構を有することを示している。
こうした感熱記録装置39において注目すべきことは、
第17図に拡大図示する如くにプラテンローラー64と
ヘッド20との間に被記録紙33とインクフィルム41
とを発熱部2の位置で挟着して記録を行なう (即ち、
インクフィルム41上の熱溶融性インク50を選択的に
加熱、溶融せしめて被記録紙33上に記録パターン50
を形成する)際に、上述した如きヘッド構成に基いて発
熱部2を図中のヘッド左端側に設けることができること
から、記録直後に被記録紙33をヘッド20外へ取出せ
ることである。
この結果、記録後、まもない時間内に被記録紙33上の
記録パターン50を目視することができ、極め(14) て都合がよい。これに反し、従来のヘッドのように、発
熱部がヘッドの中間位置にある場合には、発熱部とヘッ
ド端部との間には本実施例のヘッドに比較してかなりの
距離があるため、その分だけ記録直後に被記録紙が出て
(るまでに時間を要し、使用者にとって扱いすらいとい
う問題が生じる。
第18図には、感熱紙を用いる感熱記録装置59を示し
、これによれば、ケース53内にて感熱紙51が供給ロ
ール52から繰出され、ヘッド20とプラテンローラー
54との間で挟着されてヘッド20による加熱で選択的
に発色せしめられる。そして、この感熱紙は画像が色パ
ターンとして記録された状態で搬送ローラー55及び5
6間から排出される。
以上、本発明を例示したが、上述の例は本発明の技術的
思想に基いて更に変形が可能である。
例えば、発熱部及びIC部、配線の配置や形状、層構成
、材料、電気的接続方式等は種々変更してよい。また発
熱部とICとは単一の基体に対し直接設けることもでき
る。また、本発明はIC一般(特にハイブリッドIC)
に適用可能である。
6、発明の作用効果 本発明は上述した如く、ICチップ下にその制御配線を
設けているので、両者間の接続に際し多層配線構造とせ
ずにワイヤ等でボンディング可能ア方式による接続に比
べて歩留が良好である上に、ICチップ下を配線に利用
するために配線面積が減り、この分集積回路装置の小型
化が可能である。
第1図は感熱記録ヘッドに用いられるIC部の回路図、 第2図は同ICチップ及びその配線を示す等価回路図、 第3図は他のヘッドにおけるICチップ及びその配線を
示す等価回路図、 第4図は第3図のX−X線に沿う具体的なヘッド断面図 である。
(15) 第5図〜第18図は本発明の実施例を示すものであって
、 第5図は感熱記録ヘッドのICチップ及びその配線を示
す等価回路図、 第6図はヘッドの一部分の概略斜視図、第7図は第6図
の拡大平面図、 第8図は第7図のY−Y線拡大断面図、第9図は第7図
の一部拡大図、 第10図、第11図は他の例によるICチップ及びその
配線の各等価回路図、 第12図、第13図、第14図は他の例による接続構造
を示す(第9図の2−2線に沿う一部分の)各断面図、 第15図は、更に他の例による第9図と同様の一部拡大
図、 第16図は感熱転写記録装置全体の概略断面図、第17
図は第16図の要部拡大図、 第18図は感熱紙を用いる感熱記録装置全体の概略断面
図 である。
(17) (16) なお、図面に示された符号において、 1・・・・・・・・・・・・・・・・・・・・・基体2
・・・・・・・・・・・・・・・・・・・・・発熱部3
・・・・・・・・・・・・・・・・・・・・・抵抗体板
4・・・・・・・・・・・・・・・・・・・・・ICチ
ップ5・・・・・・・・・・・・・・・・・・・・・プ
リント基板7.17・・・・・・・・・・・・・・・フ
ィルムキャリアテープ8・・・・・・・・・・・・・・
・・・・・・・発熱体層9・・・・・・・・・・・・・
・・・・・・・・接地電極10・・・・・・・・・・・
・・・・・・・・・・信号電極12.12・・・・・・
・・・・・・・・・配線13.13.26・・・・・・
・・・ワイヤ15.25・・・・・・・・・・・・・・
・リード16・・・・・・・・・・・・・・・・・・・
・・パッド20・・・・・・・・・・・・・・・・・・
・・・感熱記録へノドである。
代理人 弁理士 逢 坂 宏(化1名)(18) 第5口 rX 第4図 第50 第10口 羊11図 第120 第130 第14図 第16図 I′

Claims (1)

    【特許請求の範囲】
  1. 路線の集積回路チップ下にその制御配線が設けられてい
    ることを特徴とする集積回路装置。
JP58249510A 1983-12-29 1983-12-29 集積回路装置 Pending JPS60143641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58249510A JPS60143641A (ja) 1983-12-29 1983-12-29 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58249510A JPS60143641A (ja) 1983-12-29 1983-12-29 集積回路装置

Publications (1)

Publication Number Publication Date
JPS60143641A true JPS60143641A (ja) 1985-07-29

Family

ID=17194041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58249510A Pending JPS60143641A (ja) 1983-12-29 1983-12-29 集積回路装置

Country Status (1)

Country Link
JP (1) JPS60143641A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
JPS5862076A (ja) * 1981-10-12 1983-04-13 Oki Electric Ind Co Ltd サ−マルヘツドの二層配線部の製造方法
JPS5881181A (ja) * 1981-11-06 1983-05-16 Matsushita Electric Ind Co Ltd 感熱記録ヘツド

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
JPS5862076A (ja) * 1981-10-12 1983-04-13 Oki Electric Ind Co Ltd サ−マルヘツドの二層配線部の製造方法
JPS5881181A (ja) * 1981-11-06 1983-05-16 Matsushita Electric Ind Co Ltd 感熱記録ヘツド

Similar Documents

Publication Publication Date Title
JPS63179764A (ja) 感熱記録ヘツド
KR930003275B1 (ko) 고해상도를 위한 감열 기록소자
JPH0351096B2 (ja)
JPS60143641A (ja) 集積回路装置
JPS60182756A (ja) 集積回路装置
US4595934A (en) Thermal recording head
JPH01196132A (ja) 集積回路装置
JPS6097871A (ja) 感熱記録ヘツド
JPH055669B2 (ja)
JPS6080233A (ja) 集積回路装置
JPS60135270A (ja) 感熱記録ヘツド
JPS6052365A (ja) 感熱記録ヘッド
JPH0416023B2 (ja)
JPS62211157A (ja) 高密度ic搭載形サ−マルヘツド
JPH06278313A (ja) 画像装置
JPS60143640A (ja) 集積回路装置
JP2633701B2 (ja) サーマルヘッド
JPS60143977A (ja) 感熱記録ヘツド
JPS60110470A (ja) 感熱記録ヘッド
JPS62191161A (ja) 感熱記録ヘツド
JPH0536289Y2 (ja)
JPS6225518B2 (ja)
KR930000703B1 (ko) 감열기록소자의 조립방법
JPS6064865A (ja) 感熱記録ヘッド
JPH0517895Y2 (ja)