JPS6148424B2 - - Google Patents
Info
- Publication number
- JPS6148424B2 JPS6148424B2 JP53157325A JP15732578A JPS6148424B2 JP S6148424 B2 JPS6148424 B2 JP S6148424B2 JP 53157325 A JP53157325 A JP 53157325A JP 15732578 A JP15732578 A JP 15732578A JP S6148424 B2 JPS6148424 B2 JP S6148424B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor element
- thermal head
- substrate
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 18
- 238000000926 separation method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は安価で量産性にすぐれたサーマルヘツ
ドに関するものである。
ドに関するものである。
サーマルヘツドは、ガラス,セラミツクなどの
耐熱性絶縁物基板上に微小な発熱抵抗体を一列ま
たはマトリクス状に配置し、それらの発熱抵抗体
の中の特定の発熱抵抗体を選択して通電し、それ
に接触させた感熱紙を発色させて電気的な情報を
視覚化するものである。
耐熱性絶縁物基板上に微小な発熱抵抗体を一列ま
たはマトリクス状に配置し、それらの発熱抵抗体
の中の特定の発熱抵抗体を選択して通電し、それ
に接触させた感熱紙を発色させて電気的な情報を
視覚化するものである。
今、フアクシミリへの応用を考えた場合、複数
の発熱抵抗体を一列に配置し、その各々を電気的
に制御することが必要となる。このような場合
は、電気回路を簡略化するために第1図に示すよ
うな結線とするのが普通である。但し、外部回路
を簡単化するためには、発熱抵抗体群R1……RN
は或る特定の数Nの単位(通常8,16,32,
64のようなN=2nのどれかに決められる)に
分けられる。さらに、このNの単位をM個繰り返
すことによつてM行,N行にマトリクス駆動制御
ができる。しかし、各々の発熱抵抗体には極性が
ないので、それぞれに逆流防止用ダイオーード
D1……DNを配置しなければならない。勿論、こ
のダイオードはトランジスタで置換することもで
きる。
の発熱抵抗体を一列に配置し、その各々を電気的
に制御することが必要となる。このような場合
は、電気回路を簡略化するために第1図に示すよ
うな結線とするのが普通である。但し、外部回路
を簡単化するためには、発熱抵抗体群R1……RN
は或る特定の数Nの単位(通常8,16,32,
64のようなN=2nのどれかに決められる)に
分けられる。さらに、このNの単位をM個繰り返
すことによつてM行,N行にマトリクス駆動制御
ができる。しかし、各々の発熱抵抗体には極性が
ないので、それぞれに逆流防止用ダイオーード
D1……DNを配置しなければならない。勿論、こ
のダイオードはトランジスタで置換することもで
きる。
従来、このようなサーマルヘツドにおいて、逆
流防止用半導体素子としては、シリコンダイオー
ドの単体チツプまたは1つのシリコンチツプにダ
イオードを多数形成さたダイオードアレイが用い
られる。そして、通常これらの半導体素子と発熱
抵抗体の電極との接続方法としては、ワイヤーボ
ンデイング法,ビームリード法,テープキヤリヤ
法,フリツプチツプ法などが用いられている。こ
の場合、高分解能を、しかも大型において要求さ
れることが多いので、その接続点数は膨大な数に
のぼり、接続方法および接続技術が信頼性を確保
する上で極めて重要な課題となつている。さらに
は、価格面からの接続方法の選択がきわめて重要
である。このような意味から、ワイヤボンデイン
グ法は広く半導体素子のリード接続法として用い
られているが、接続箇所が、例えば6ドツト/mm
のB6版ヘツドの場合、768個の発熱抵抗体が存在
し、1ドツト当りマトリクス結線を含めて5箇所
の接続点とすると、合計3840箇所となり、また約
165μ間隔でのボンデイングが必要で工数的に
も、信頼性的にも量産的には非常に困難が多い。
流防止用半導体素子としては、シリコンダイオー
ドの単体チツプまたは1つのシリコンチツプにダ
イオードを多数形成さたダイオードアレイが用い
られる。そして、通常これらの半導体素子と発熱
抵抗体の電極との接続方法としては、ワイヤーボ
ンデイング法,ビームリード法,テープキヤリヤ
法,フリツプチツプ法などが用いられている。こ
の場合、高分解能を、しかも大型において要求さ
れることが多いので、その接続点数は膨大な数に
のぼり、接続方法および接続技術が信頼性を確保
する上で極めて重要な課題となつている。さらに
は、価格面からの接続方法の選択がきわめて重要
である。このような意味から、ワイヤボンデイン
グ法は広く半導体素子のリード接続法として用い
られているが、接続箇所が、例えば6ドツト/mm
のB6版ヘツドの場合、768個の発熱抵抗体が存在
し、1ドツト当りマトリクス結線を含めて5箇所
の接続点とすると、合計3840箇所となり、また約
165μ間隔でのボンデイングが必要で工数的に
も、信頼性的にも量産的には非常に困難が多い。
また、ビームリード法は信頼性的には優れてい
るが、価格面で問題がある。
るが、価格面で問題がある。
また、フイルムキヤリア法は多数のリードを一
括にボンデイングするため、工数的に有利で、信
頼面および価格面からもすぐれているが、特別の
フイルムキヤリヤを必要とするという欠点があ
る。
括にボンデイングするため、工数的に有利で、信
頼面および価格面からもすぐれているが、特別の
フイルムキヤリヤを必要とするという欠点があ
る。
この点では、フリツプチツプ法は半導体素子上
に設けた電極を直接相手の電極に一括接続するた
め、工数的にも、材料的にも非常に有利である
が、半導体素子上に設けたバンプ状の電極を相手
の電極パターン上にフエースダウンに押し当てて
接続するため、半導体素子のバンプ状電極と相手
の電極パターンとの位置合せが困難で、しかも接
続状態が確認できない欠点があり、せつかくの利
点が生されていないのが現状である。
に設けた電極を直接相手の電極に一括接続するた
め、工数的にも、材料的にも非常に有利である
が、半導体素子上に設けたバンプ状の電極を相手
の電極パターン上にフエースダウンに押し当てて
接続するため、半導体素子のバンプ状電極と相手
の電極パターンとの位置合せが困難で、しかも接
続状態が確認できない欠点があり、せつかくの利
点が生されていないのが現状である。
本発明はこれらの従来の欠点に鑑み、量産性に
すぐれ信頼性の高い逆流防止用半導体素子の接続
を可能にしたサーマルヘツドを提供するものであ
る。
すぐれ信頼性の高い逆流防止用半導体素子の接続
を可能にしたサーマルヘツドを提供するものであ
る。
以下、本発明の実施例について、第2図〜第7
図の図面とともに詳細に説明する。
図の図面とともに詳細に説明する。
第2図は本発明における逆流防止用半導体素子
として用いたダイードアレイ1の構造を示す図で
あり、第2図において、2はシリコンチツプ、3
はバンプ状に形成された分離電極、4は前記シリ
コンチツプの裏面に設けられた共通電極、5はダ
イオードのPN接合および電極を保護する保護膜
である。
として用いたダイードアレイ1の構造を示す図で
あり、第2図において、2はシリコンチツプ、3
はバンプ状に形成された分離電極、4は前記シリ
コンチツプの裏面に設けられた共通電極、5はダ
イオードのPN接合および電極を保護する保護膜
である。
第3図は第2図に示したダイオードアレイ1の
等価回路図である。
等価回路図である。
第4図は本発明のサーマルヘツドの一実施例を
示す図であり、第4図において6はセラミツクあ
るいはガラスなどの耐熱性絶縁性基板、7はこの
基板6の表面に一列に設けた発熱抵抗体、8,9
は金属膜電極、10はマトリクス結線のための多
層配線部、11は発熱抵抗体7を覆うように前記
基板6の表面に形成した耐摩耗層、12は前記基
板6に設けた溝、13は共通電極パターン、14
は共通電極リード、15,16は保護カバーであ
る。なお、1は前記第2図に示すダイオードアレ
イ、3はその分離電極である。
示す図であり、第4図において6はセラミツクあ
るいはガラスなどの耐熱性絶縁性基板、7はこの
基板6の表面に一列に設けた発熱抵抗体、8,9
は金属膜電極、10はマトリクス結線のための多
層配線部、11は発熱抵抗体7を覆うように前記
基板6の表面に形成した耐摩耗層、12は前記基
板6に設けた溝、13は共通電極パターン、14
は共通電極リード、15,16は保護カバーであ
る。なお、1は前記第2図に示すダイオードアレ
イ、3はその分離電極である。
この第4図に示すように本発明のサーマルヘツ
ドにおいては、ダイオードアレイ1は金属膜電極
9および共通電極パターン13と直交するように
形成された溝12の中に設置され、分離電極3と
金属膜電極9とがほぼ直角に対向し、ダイオード
アレイ1の共通電極4は基板6の共通電極パター
ン13とほぼ直角に対向し、それぞれ半田付けに
よつて接続されている。
ドにおいては、ダイオードアレイ1は金属膜電極
9および共通電極パターン13と直交するように
形成された溝12の中に設置され、分離電極3と
金属膜電極9とがほぼ直角に対向し、ダイオード
アレイ1の共通電極4は基板6の共通電極パター
ン13とほぼ直角に対向し、それぞれ半田付けに
よつて接続されている。
第5図および第6図は前記ダイオードアレイ1
の装着方法の詳細を示す図であり、、ダイオード
アレイ1のそれぞれの分離電3と基板6の金属膜
電極9とは半田17,18によつて接続されてい
る。この時、ダイードアレイ1は溝12内に塗布
された接着剤19によつて、ダイオードアレイ1
の分離電極3と基板6の金属膜電極9との位置合
せを行なつた後に、前記接着剤19を硬化させる
ことにより固定される。前記ダイオードアレイ1
の分離電極3および共通電極4にあらかじめ半田
メツキをしておけば、接続部にフラツクスを塗布
し加熱炉で半田を再溶融させることによつて接続
することができる。この際、必要に応じてクリー
ム半田を使用することも可能である。なお、第6
図に示すように、ダイオードアレイ1を溝12の
右側に寄せて分離電極3と金属膜電極9との位置
合せ時に接近させて固定するのが接続の信頼性を
高める上で望ましい。また、言うまでもないが、
第4図のように複数のダイオードアレイ1を装着
する際には、全体の電極の位置合せを行なつた後
に、接着剤19の硬化を行ない、全体のダイオド
アレイ1を一度に接続することが能率的である。
の装着方法の詳細を示す図であり、、ダイオード
アレイ1のそれぞれの分離電3と基板6の金属膜
電極9とは半田17,18によつて接続されてい
る。この時、ダイードアレイ1は溝12内に塗布
された接着剤19によつて、ダイオードアレイ1
の分離電極3と基板6の金属膜電極9との位置合
せを行なつた後に、前記接着剤19を硬化させる
ことにより固定される。前記ダイオードアレイ1
の分離電極3および共通電極4にあらかじめ半田
メツキをしておけば、接続部にフラツクスを塗布
し加熱炉で半田を再溶融させることによつて接続
することができる。この際、必要に応じてクリー
ム半田を使用することも可能である。なお、第6
図に示すように、ダイオードアレイ1を溝12の
右側に寄せて分離電極3と金属膜電極9との位置
合せ時に接近させて固定するのが接続の信頼性を
高める上で望ましい。また、言うまでもないが、
第4図のように複数のダイオードアレイ1を装着
する際には、全体の電極の位置合せを行なつた後
に、接着剤19の硬化を行ない、全体のダイオド
アレイ1を一度に接続することが能率的である。
なお、多層配線部10の接続方法については詳
しく説明しないが、半田メツキしたリードの熱圧
着リフローボンデイング法や金―錫共晶合金など
による接続方法などが用いられる。また、第4図
においては、半田リフローボンデイング法を用い
た例を示しており、24は耐熱性樹脂フイルム、
22はその上に設けたリド線、20は前記耐熱性
樹脂フイルム21に設けた窓部で、この窓部20
により基板6の金属膜電極9の先端とが接続さ
れ、多層配線部10が形成される。
しく説明しないが、半田メツキしたリードの熱圧
着リフローボンデイング法や金―錫共晶合金など
による接続方法などが用いられる。また、第4図
においては、半田リフローボンデイング法を用い
た例を示しており、24は耐熱性樹脂フイルム、
22はその上に設けたリド線、20は前記耐熱性
樹脂フイルム21に設けた窓部で、この窓部20
により基板6の金属膜電極9の先端とが接続さ
れ、多層配線部10が形成される。
第7図に本発明の他の実施例によるサーマルヘ
ツドを示しており、第7図において6′は前記基
板6とは別の基板で、例えばガラスエポキシ印刷
配線板のような共通電極パターン13および前記
基板6とによつて溝12′を形成する段部を有す
る基板である。
ツドを示しており、第7図において6′は前記基
板6とは別の基板で、例えばガラスエポキシ印刷
配線板のような共通電極パターン13および前記
基板6とによつて溝12′を形成する段部を有す
る基板である。
すなわち、第7図のように基板がダイオードア
レイ1の取付け部分で分割された構造にすること
で、基板6の加工が容易となり、また寸法も小さ
くなるため、発熱抵抗体7の形成工程が容易にな
るとともに生産性も向上し、価格的にも有利とな
る。
レイ1の取付け部分で分割された構造にすること
で、基板6の加工が容易となり、また寸法も小さ
くなるため、発熱抵抗体7の形成工程が容易にな
るとともに生産性も向上し、価格的にも有利とな
る。
以上の説明から明らかなように本発明のサーマ
ルヘツドについて詳しく説明したが、本発明の構
成から明らかなように逆流防止用半導体素子の接
続構造が簡単で微細パターンにおける高密度接続
が容易となり、サーマルヘツドの生産性を高め、
価格の低減を実現するとともに、接続点の信頼性
を大幅に向上させることが可能となる。さらに
は、サーマルヘツドの印字においては第4図の多
層配線部から共通電極リードの方向に記録紙を通
すので、本発明のサーマルヘツドのように発熱抵
抗体から共通電極リードまでの間の寸法を短かく
できることは、印字された結果を早く見ることが
できるため、使用上きわめて有利である等、幾多
の利点が得られるものである。
ルヘツドについて詳しく説明したが、本発明の構
成から明らかなように逆流防止用半導体素子の接
続構造が簡単で微細パターンにおける高密度接続
が容易となり、サーマルヘツドの生産性を高め、
価格の低減を実現するとともに、接続点の信頼性
を大幅に向上させることが可能となる。さらに
は、サーマルヘツドの印字においては第4図の多
層配線部から共通電極リードの方向に記録紙を通
すので、本発明のサーマルヘツドのように発熱抵
抗体から共通電極リードまでの間の寸法を短かく
できることは、印字された結果を早く見ることが
できるため、使用上きわめて有利である等、幾多
の利点が得られるものである。
第1図は一般的なサーマルヘツドのマトリクス
結線を示す電気回路図、第2図は本発明によるサ
ーマルヘツドに用いる逆流防止用半導体素子の構
造を示す斜視図、第3図は同素子の等価回路図、
第4図は本発明の一実施例によるサーマルヘツド
を示す斜視図、第5図および第6図はそれぞれ同
サーマルヘツドにおける逆流防止用半導体素子の
取付状態を示す斜視図および断面図、第7図は本
発明の他の実施例によるサーマルヘツドの要部構
造を示す断面図である。 1……ダイオードアレイ(逆流防止用半導体素
子)、3……分離電極、4……共通電極、6……
耐熱性絶縁物基板、6′……基板、7……発熱抵
抗体、8,9……金属膜電極、10……多層配線
部、12,12′……溝、13……共通電極パタ
ーン、14……共通電極リード、17,18……
半田。
結線を示す電気回路図、第2図は本発明によるサ
ーマルヘツドに用いる逆流防止用半導体素子の構
造を示す斜視図、第3図は同素子の等価回路図、
第4図は本発明の一実施例によるサーマルヘツド
を示す斜視図、第5図および第6図はそれぞれ同
サーマルヘツドにおける逆流防止用半導体素子の
取付状態を示す斜視図および断面図、第7図は本
発明の他の実施例によるサーマルヘツドの要部構
造を示す断面図である。 1……ダイオードアレイ(逆流防止用半導体素
子)、3……分離電極、4……共通電極、6……
耐熱性絶縁物基板、6′……基板、7……発熱抵
抗体、8,9……金属膜電極、10……多層配線
部、12,12′……溝、13……共通電極パタ
ーン、14……共通電極リード、17,18……
半田。
Claims (1)
- 【特許請求の範囲】 1 一主面に一列に配列された複数個の発熱抵抗
体および少なく共半導体素子の電極間隔と同一で
ある金属膜電極とが形成された耐熱性絶縁物基板
の前記一主面に対し、一主面および反対面に電極
を有する半導体素子の前記一主面および反対面が
立体的に直交する如く前記半導体素子を載置し、
かつ前記金属膜電極と半導体素子の電極とを半田
もしくは導電性接着剤で接続したことを特徴とす
るサーマルヘツド。 2 耐熱性絶縁物基板が逆流防止用の半導体素子
を取付ける溝の部分で分割された構造であること
を特徴とする特許請求の範囲第1項に記載のサー
マルヘツド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15732578A JPS5582681A (en) | 1978-12-19 | 1978-12-19 | Thermal head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15732578A JPS5582681A (en) | 1978-12-19 | 1978-12-19 | Thermal head |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5582681A JPS5582681A (en) | 1980-06-21 |
JPS6148424B2 true JPS6148424B2 (ja) | 1986-10-24 |
Family
ID=15647220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15732578A Granted JPS5582681A (en) | 1978-12-19 | 1978-12-19 | Thermal head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5582681A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724276A (en) * | 1980-07-18 | 1982-02-08 | Toshiba Corp | Thermal head |
JPH0123814Y2 (ja) * | 1981-01-23 | 1989-07-20 | ||
JPS62202588A (ja) * | 1986-03-03 | 1987-09-07 | 工業技術院長 | 触覚センサと基板の接続方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4737091U (ja) * | 1971-05-11 | 1972-12-23 | ||
JPS52145766A (en) * | 1976-05-31 | 1977-12-05 | Suwa Seikosha Kk | Electric circuit |
JPS53144344A (en) * | 1977-05-20 | 1978-12-15 | Matsushita Electric Ind Co Ltd | Thermal mead device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5190065U (ja) * | 1975-01-16 | 1976-07-19 |
-
1978
- 1978-12-19 JP JP15732578A patent/JPS5582681A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4737091U (ja) * | 1971-05-11 | 1972-12-23 | ||
JPS52145766A (en) * | 1976-05-31 | 1977-12-05 | Suwa Seikosha Kk | Electric circuit |
JPS53144344A (en) * | 1977-05-20 | 1978-12-15 | Matsushita Electric Ind Co Ltd | Thermal mead device |
Also Published As
Publication number | Publication date |
---|---|
JPS5582681A (en) | 1980-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5097271A (en) | High resolution thermal printing device | |
JPS6148424B2 (ja) | ||
JPS63179764A (ja) | 感熱記録ヘツド | |
JPH01196132A (ja) | 集積回路装置 | |
JPH0159112B2 (ja) | ||
JPH023354A (ja) | 光プリンタヘッド | |
JPS61108572A (ja) | 熱印刷装置 | |
JPS6226317B2 (ja) | ||
JPH0518839U (ja) | 発光装置 | |
JPS5917855B2 (ja) | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 | |
JPS62246745A (ja) | サ−マルヘツド | |
JP2531636B2 (ja) | サ−マルヘツド | |
JPH0688420B2 (ja) | サーマルヘッド | |
JPS62142660A (ja) | 感熱記録用ヘツドのワイヤボンデイング接続方法 | |
JP3362234B2 (ja) | 電子部品およびその製造方法 | |
JP3320492B2 (ja) | サーマルヘッド | |
JPH0632932B2 (ja) | サーマルヘッドの製造方法 | |
JPH01276772A (ja) | 密着型イメージセンサ | |
JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
JPS61280953A (ja) | サ−マルプリントヘツド | |
JPH0678004B2 (ja) | サ−マルプリントヘツド | |
JPH0516407A (ja) | サーマルヘツド | |
JPS6027190A (ja) | ダイレクトドライブ方式の電子装置 | |
JPS61256691A (ja) | 集積回路装置 |