JPH11297927A - 高密度マルチチップモジュールおよびその製造方法 - Google Patents

高密度マルチチップモジュールおよびその製造方法

Info

Publication number
JPH11297927A
JPH11297927A JP10103036A JP10303698A JPH11297927A JP H11297927 A JPH11297927 A JP H11297927A JP 10103036 A JP10103036 A JP 10103036A JP 10303698 A JP10303698 A JP 10303698A JP H11297927 A JPH11297927 A JP H11297927A
Authority
JP
Japan
Prior art keywords
sub
substrate
chip
semiconductor chip
mcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10103036A
Other languages
English (en)
Other versions
JP3273244B2 (ja
Inventor
Makoto Aoki
真 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP10303698A priority Critical patent/JP3273244B2/ja
Publication of JPH11297927A publication Critical patent/JPH11297927A/ja
Application granted granted Critical
Publication of JP3273244B2 publication Critical patent/JP3273244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 マルチチップモジュールを構成するに際して
一般的に使用されている半導体チップをそのまま使用し
て積層高密度化する高密度マルチチップモジュールおよ
びその製造方法を提供する。 【解決手段】 非回路面相互間を接合して一体化した半
導体チップ１、２を具備し、ＭＣＭ基板３に電気機械的
に接続されるサブ基板５を具備し、一体化した半導体チ
ップ１、２の内の一方の半導体チップ１をＭＣＭ基板３
にフリップチップ接続すると共に他方の半導体チップ２
をサブ基板５にワイヤボンディング接続した高密度マル
チチップモジュールおよびその製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、高密度マルチチ
ップモジュールにおよびその製造方法関し、特にマルチ
チップモジュールを構成するに際して一般的に使用され
ている半導体チップをそのまま使用して積層高密度化す
る高密度マルチチップモジュールおよびその製造方法に
関する。
【０００２】
【従来の技術】マルチチップモジュール（以下、ＭＣ
Ｍ、と略記する）の従来例を図５を参照して説明する。
図５において、１および２は共に半導体チップを示す。
これら半導体チップには１１により示されるバンプが多
数形成されている。３はＭＣＭ基板であり、多数の半導
体チップ１および半導体チップ２が実装形成される。Ｍ
ＣＭ基板３の下面には１２により示されるボールグリッ
ドアレイ（以下、ＢＧＡ、と略記する）のボールが取り
付け固定されている。
【０００３】ここで、図５のＭＣＭにおいては、各半導
体チップ１および２はフリップチップボンディング（以
下、ＦＣ接続、と略記する）或いはワイヤボンディング
（以下、ＷＢ接続、と略記する）によりＭＣＭ基板３に
個別に実装されている。図示される例は、半導体チップ
に多数形成されるバンプ１１を介してＭＣＭ基板３にＦ
Ｃ接続される例である。４は封止樹脂であり、ＦＣ接続
されたところを封止している。
【０００４】
【発明が解決しようとする課題】以上のＭＣＭにおいて
は、各半導体チップ１および半導体チップ２は互いに或
る距離を有してＭＣＭ基板３に２次元的に配置実装され
ている。ここで、ＭＣＭを更に小型化しようとしても、
半導体チップの配置を２次元的に実施することに依って
は自ずと限界がある。幸いにして、ＭＣＭの厚み方向或
いは高さ方向については、他の表面実装部品に未だに高
さの比較的大きい部品が使用されているところから、半
導体チップ１および２をＭＣＭ基板３に３次元的に積み
上げて行く余地が残されている。
【０００５】半導体チップ１および２をＭＣＭ基板３に
３次元的に実装する例としては、チップオンチップと称
される方法が実施されている。このチップオンチップ方
法を実施する場合、半導体チップ１および２とＭＣＭ基
板３との間の電気機械的接続にはＦＣ接続およびＷＢ接
続が併用されている。ところが、ここにおいて使用され
る半導体チップは最初からチップオンチップを前提にし
て構成された専用の形状構造を有する特殊な半導体チッ
プである。この特殊な半導体チップは、高密度実装を実
現することの他に、異種プロセスの半導体チップをモジ
ュール化する場合に使用されると共に、半導体チップを
小さくしてＭＣＭの歩留まりを向上しようとする場合に
も使用される。この半導体チップは以上の通り形状構造
が特殊な半導体チップであるところから、これをそのま
ま使用して３次元方向に積み上げて高密度実装すること
に適用することはできない。
【０００６】この発明は、半導体チップを３次元方向に
積み上げて高密度実装するに適した専用半導体チップを
開発する必要なしに一般的に使用されている半導体チッ
プをそのまま使用して積層高密度化して上述の問題を解
消した高密度マルチチップモジュールおよびその製造方
法を提供するものである。
【０００７】
【課題を解決するための手段】請求項１：半導体チップ
１、２をＭＣＭ基板３に実装するＭＣＭにおいて、非回
路面相互間を接合して一体化した半導体チップ１、２を
具備し、ＭＣＭ基板３に電気機械的に接続されるサブ基
板５を具備し、一体化した半導体チップ１、２の内の一
方の半導体チップ１をＭＣＭ基板３にフリップチップ接
続すると共に他方の半導体チップ２をサブ基板５にワイ
ヤボンディング接続した高密度マルチチップモジュール
を構成した。
【０００８】そして、請求項２：請求項１に記載される
高密度マルチチップモジュールにおいて、一方の半導体
チップ１にバンプ１１を形成し、サブ基板５の上下面に
サブ基板パッド５２を形成し、ＭＣＭ基板３の上面にサ
ブ基板半田付け用パッド９およびフリップチップ接続パ
ッド１０を形成し、サブ基板５下面のサブ基板パッド５
２をサブ基板半田付け用パッド９に接続すると共にバン
プ１１をフリップチップ接続パッド１０に接続し、他方
の半導体チップ２をサブ基板５上面のサブ基板パッド５
２にワイヤ１４を介して接続した高密度マルチチップモ
ジュールを構成した。
【０００９】また、請求項３：請求項１に記載される高
密度マルチチップモジュールにおいて、フリップチップ
接続部分を熱硬化性合成樹脂より成る封止樹脂により封
止した高密度マルチチップモジュールを構成した。ここ
で、請求項４：一方の半導体チップ１にはＦＣ接続用の
バンプ１１を形成し、一方の半導体チップ１と他方の半
導体チップ２とを相互接合することにより一体化し、Ｍ
ＣＭ基板３の内の一体化された半導体チップがＦＣ接続
される領域に封止樹脂４を予め塗布すると共にサブ基板
５が半田付けされるサブ基板半田付け用パッド９にフラ
ックスを塗布しておき、一体化された半導体チップをＭ
ＣＭ基板３に対しＦＣ接続し、ＭＣＭ基板３をワイヤボ
ンダのステージ７に載置し、ここで、ステージ７の温度
をサブ基板５に形成されるＢＧＡボール１２を溶融する
温度である１８０℃〜２５０℃まで上昇させ、ＢＧＡボ
ール１２を溶融してサブ基板５のサブ基板パッド５２を
ＭＣＭ基板３のサブ基板半田付け用パッド９に半田付け
し、次いで、ステージ７の温度を溶融ＢＧＡボール１２
が硬化すると共にＷＢ接続を実施する温度である１２０
℃〜１５０℃の間に降下、保持して半導体チップ２をサ
ブ基板５のサブ基板パッド５２にＷＢ接続する高密度マ
ルチチップモジュール製造方法を構成した。
【００１０】そして、請求項５：請求項４に記載される
高密度マルチチップモジュール製造方法において、一体
化された半導体チップをＭＣＭ基板３に対してＦＣ接続
するに際してＦＣ接続される領域に塗布された封止樹脂
４を未硬化の状態にしておく高密度マルチチップモジュ
ール製造方法を構成した。
【００１１】
【発明の実施の形態】この発明の実施の形態を図１ない
し図３を参照して説明する。図１はこの発明によるＭＣ
Ｍを示し、図１（ａ）は上から視たところを示す図であ
り、図１（ｂ）は図１（ａ）における上下方向の断面を
示す図である。図１において、１および２は共に半導体
チップを示す。これら半導体チップには１１により示さ
れるバンプが多数形成されている。３はＭＣＭ基板であ
り、多数の半導体チップ１および半導体チップ２が実装
形成される。ＭＣＭ基板３の下面には１２により示され
るＢＧＡボールが取り付け固定されている。このＭＣＭ
においては、各半導体チップ１および半導体チップ２は
ＦＣ接続或いはＷＢ接続によりＭＣＭ基板３に実装され
る。
【００１２】ここで、半導体チップ１および半導体チッ
プ２は、バンプ１１その他の回路構成部材が形成されて
いない非回路面同志をダイボンディング樹脂８により相
互接合一体化されている。５はサブ基板であり、その中
央部には５１により示されるチップ挿入開孔が形成され
ている。５２はサブ基板５の上面および下面に形成され
るサブ基板パッドである。サブ基板５は下面に形成され
るサブ基板パッド５２をＭＣＭ基板３の上面に形成され
るサブ基板半田付け用パッド９に半田付けすることによ
り電気機械的に結合されている。１３はサブ基板半田付
け部である。
【００１３】図１において、半導体チップ１は、多数形
成される自身のバンプ１１をＭＣＭ基板３上面に多数形
成されるフリップチップ接続パッド１０に半田付けする
ことによりＭＣＭ基板３にＦＣ接続される。このＦＣ接
続部分は熱硬化性合成樹脂より成る封止樹脂４により封
止されている。半導体チップ２はワイヤ１４を介してサ
ブ基板５の上面に形成されるサブ基板パッド５２にＷＢ
接続されている。６はこのＷＢ接続部分を封止する熱硬
化性合成樹脂より成る封止樹脂を示す。半導体チップ２
は、以上の通りにして、ワイヤ１４、サブ基板５、サブ
基板半田付け部１３を介してＭＣＭ基板３に電気的に接
続されることになる。
【００１４】次に、図１のＭＣＭの製造工程を図２ない
し図４を参照して説明する。図２（ａ）を参照するに、
先ず、半導体チップ１にＦＣ接続用のバンプ１１を形成
する。次いで、半導体チップ１と半導体チップ２とをそ
の非回路面にダイボンディング樹脂８を施して相互接合
することにより一体化する。図２（ｂ）を参照するに、
ＭＣＭ基板３の内の一体化された半導体チップ１と半導
体チップ２がＦＣ接続されるフリップチップ接続パッド
１０が形成される領域に封止樹脂４を予め塗布すると共
に、サブ基板５が半田付けされるサブ基板半田付け用パ
ッド９にフラックスを塗布しておく。
【００１５】図３（ａ）および図３（ｂ）を参照する
に、接合して一体化された半導体チップ１と半導体チッ
プ２を、ＭＣＭ基板３に対して半導体チップ１のバンプ
１１が形成された面を下にしてＦＣ接続する。この場
合、ＦＣ接続部分に予め塗布しておいた封止樹脂４の硬
化が終了しない内にＭＣＭ基板３に対する一体化された
半導体チップの加圧および半田付け部分の加熱を終了す
る。図３（ｂ）はＦＣ接続部分が封止樹脂４により適正
に封止された状態を示す。
【００１６】図３（ｃ）を参照するに、サブ基板５の下
面に形成されるサブ基板パッド５２にはＢＧＡボール１
２が付与されている。サブ基板５のＢＧＡボール１２を
ＭＣＭ基板３のサブ基板半田付け用パッド９に対応位置
決めした状態に、サブ基板５をＭＣＭ基板３に搭載す
る。この仮搭載状態は、サブ基板５のＢＧＡボール１２
がフラックスの粘着性によりサブ基板半田付け用パッド
９に保持されることにより保たれている。
【００１７】図４を参照するに、一体化された半導体チ
ップ１および半導体チップ２が固定されると共にサブ基
板５が仮搭載されたＭＣＭ基板３をワイヤボンダのステ
ージ７に載置する。ここで、ステージ７の温度をサブ基
板５のＢＧＡボール１２を溶融してＢＧＡ半田付けを実
施する温度である１８０℃〜２５０℃まで上昇させ、Ｂ
ＧＡボール１２を溶融してサブ基板５のサブ基板パッド
５２をＭＣＭ基板３のサブ基板半田付け用パッド９に半
田付けする。その後、ステージ７の温度を溶融ＢＧＡボ
ール１２が硬化すると共にＷＢ接続を実施することがで
きる温度である１２０℃〜１５０℃の間に降下させ、サ
ブ基板５に形成されるサブ基板パッド５２の表面温度を
１２０℃〜１５０℃の間に保持する。この温度範囲にお
いて半導体チップ２をワイヤ１４を介してサブ基板５の
サブ基板パッド５２にＷＢ接続する。引き続いて、ステ
ージ７上においてＭＣＭ基板３が加熱され、硬化が完了
していないＦＣ接続部分の封止樹脂４の硬化を完了させ
る。
【００１８】最後に、ＷＢ接続部分に封止樹脂６を適用
してこれを硬化し、更にＭＣＭ基板３の下面にＢＧＡボ
ール１２の形成を行って全製造工程を終了する。なお、
半導体チップ１のバンプ１１とＭＣＭ基板３の接続パッ
ド１０とは、封止樹脂４が硬化するに際して生ずる収縮
力により互いに引き付けられて確実に電気接続する。
【００１９】以上の通り、非回路面を接合することによ
り相互に一体化された半導体チップをＦＣ接続およびＷ
Ｂ接続を併用することによりＭＣＭ基板に対して３次元
的に実装することができる。そして、ワイヤボンダのス
テージ７上においてＦＣ接続の封止樹脂４の硬化を終了
させてサブ基板５のＢＧＡ半田付けを実施した後、ＷＢ
接続を実施することにより次の通りの効果を奏するに到
る。即ち、従来のＭＣＭ製造工程においては半導体チッ
プをＭＣＭ基板に仮実装してから封止樹脂の硬化が完了
するまで加圧加熱状態を保持している。ところが、この
発明に依れば、ワイヤボンダのステージ上においてサブ
基板のＢＧＡボール半田付けおよびＷＢ接続を実施して
いる間にＦＣ接続部分の封止樹脂４の硬化が並列的に行
われる。また、ワイヤボンダのステージ７の温度を降下
させることによりサブ基板５のＢＧＡボール１２の半田
付け直後のＭＣＭ基板３の上面に対してワイヤ１４のＷ
Ｂ接続を実施することができる。
【００２０】
【発明の効果】以上の通りであって、この発明に依れ
ば、非回路面を接合することにより相互に一体化された
半導体チップをＦＣ接続およびＷＢ接続を併用すること
によりＭＣＭ基板に対して３次元的に実装することがで
き、結局、半導体チップの１チップ分のエリアに２チッ
プを実装することができるに到る。
【００２１】そして、ワイヤボンダのステージ上におい
てサブ基板のＢＧＡボール半田付けおよびＷＢ接続を実
施している間にＦＣ接続部分の未硬化状態にあった封止
樹脂の硬化が並列的に行われることにより、一体化され
た半導体チップをＷＢ接続とＦＣ接続を併用してＭＣＭ
基板３に実装する工程数、或いは実装するに要する時間
を大きく短縮することができる。
【図面の簡単な説明】
【図１】実施例を説明する図。
【図２】製造工程を説明する図。
【図３】図２の続き。
【図４】図３の続き。
【図５】従来例を説明する図。
【符号の説明】
１ 半導体チップ ２ 半導体チップ ３ ＭＣＭ基板 ４ 封止樹脂 ５ サブ基板 ６ 封止樹脂 ７ ワイヤボンダステージ ８ ダイボンディング樹脂 ９ サブ基板半田付け用パッド １０ フリップチップ接続パッド １１ バンプ １２ ＢＧＡボール １３ サブ基板半田付け部 １４ ワイヤ ５１ チップ挿入開孔 ５２ サブ基板パッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップをＭＣＭ基板に実装するＭ
    ＣＭにおいて、 非回路面相互間を接合して一体化した半導体チップを具
    備し、 ＭＣＭ基板に電気機械的に接続されるサブ基板を具備
    し、 一体化した半導体チップの内の一方の半導体チップをＭ
    ＣＭ基板にフリップチップ接続すると共に他方の半導体
    チップをサブ基板にワイヤボンディング接続したことを
    特徴とする高密度マルチチップモジュール。
  2. 【請求項２】 請求項１に記載される高密度マルチチッ
    プモジュールにおいて、 一方の半導体チップにバンプを形成し、 サブ基板の上下面にサブ基板パッドを形成し、 ＭＣＭ基板の上面にサブ基板半田付け用パッドおよびフ
    リップチップ接続パッドを形成し、 サブ基板下面のサブ基板パッドをサブ基板半田付け用パ
    ッドに接続すると共にバンプをフリップチップ接続パッ
    ドに接続し、 他方の半導体チップをサブ基板上面のサブ基板パッドに
    ワイヤを介して接続したことを特徴とする高密度マルチ
    チップモジュール。
  3. 【請求項３】 請求項１に記載される高密度マルチチッ
    プモジュールにおいて、 フリップチップ接続部分およびワイヤボンディング接続
    部分を熱硬化性合成樹脂より成る封止樹脂により封止し
    たことを特徴とする高密度マルチチップモジュール。
  4. 【請求項４】 一方の半導体チップにＦＣ接続用のバン
    プを形成し、 一方の半導体チップと他方の半導体チップとを相互接合
    することにより一体化し、 ＭＣＭ基板の内の一体化された半導体チップがＦＣ接続
    される領域に封止樹脂を予め塗布すると共にサブ基板が
    半田付けされるサブ基板半田付け用パッドにフラックス
    を塗布しておき、 一体化された半導体チップをＭＣＭ基板に対してＦＣ接
    続し、 ＭＣＭ基板をワイヤボンダのステージに載置し、 ここで、ステージの温度をサブ基板に形成されるＢＧＡ
    ボールを溶融する温度である１８０℃〜２５０℃まで上
    昇させ、ＢＧＡボールを溶融してサブ基板のサブ基板パ
    ッドをＭＣＭ基板のサブ基板半田付け用パッドに半田付
    けし、 次いで、ステージの温度を溶融ＢＧＡボールが硬化する
    と共にＷＢ接続を実施する温度である１２０℃〜１５０
    ℃の間に降下、保持して半導体チップをサブ基板のサブ
    基板パッドにＷＢ接続することを特徴とする高密度マル
    チチップモジュール製造方法。
  5. 【請求項５】 請求項４に記載される高密度マルチチッ
    プモジュール製造方法において、 一体化された半導体チップをＭＣＭ基板に対してＦＣ接
    続するに際してＦＣ接続される領域に塗布された封止樹
    脂を未硬化の状態にしておくことを特徴とする高密度マ
    ルチチップモジュール製造方法。
JP10303698A 1998-04-14 1998-04-14 高密度マルチチップモジュールおよびその製造方法 Expired - Fee Related JP3273244B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10303698A JP3273244B2 (ja) 1998-04-14 1998-04-14 高密度マルチチップモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10303698A JP3273244B2 (ja) 1998-04-14 1998-04-14 高密度マルチチップモジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH11297927A true JPH11297927A (ja) 1999-10-29
JP3273244B2 JP3273244B2 (ja) 2002-04-08

Family

ID=14343443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10303698A Expired - Fee Related JP3273244B2 (ja) 1998-04-14 1998-04-14 高密度マルチチップモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3273244B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870249B2 (en) 2002-12-24 2005-03-22 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008159956A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2010203890A (ja) * 2009-03-03 2010-09-16 Tokyo Cathode Laboratory Co Ltd プローブカード及びプローブカードの製造方法
JP2016511552A (ja) * 2013-03-15 2016-04-14 クアルコム，インコーポレイテッド 低減された高さのパッケージオンパッケージ構造
WO2023089988A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870249B2 (en) 2002-12-24 2005-03-22 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008159956A (ja) * 2006-12-26 2008-07-10 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2010203890A (ja) * 2009-03-03 2010-09-16 Tokyo Cathode Laboratory Co Ltd プローブカード及びプローブカードの製造方法
JP2016511552A (ja) * 2013-03-15 2016-04-14 クアルコム，インコーポレイテッド 低減された高さのパッケージオンパッケージ構造
WO2023089988A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
JP3273244B2 (ja) 2002-04-08

Similar Documents

Publication Publication Date Title
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP3597754B2 (ja) 半導体装置及びその製造方法
US8461690B2 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8222738B2 (en) Semiconductor device, and manufacturing method therefor
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
US9263426B2 (en) PoP structure with electrically insulating material between packages
CN101312162B (zh) 一种制造半导体器件的方法
KR20020077650A (ko) 반도체 장치 및 그 제조 방법
JP2003078105A (ja) スタックチップモジュール
JP2017045993A (ja) 電子部品装置の製造方法及び電子部品装置
US20120252165A1 (en) Method for manufacturing a semiconductor device
JP2006261485A (ja) 半導体装置およびその製造方法
JP2005191053A (ja) 半導体装置およびその製造方法
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP3273244B2 (ja) 高密度マルチチップモジュールおよびその製造方法
JP2010251547A (ja) 半導体装置及びその製造方法
EP1195806A2 (en) Method for underfilling a flip-chip semiconductor device
JPH10154726A (ja) 半導体装置及びその製造方法
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP2014082302A (ja) 半導体装置
CN217983331U (zh) 一种带有预成型高铜柱结构的Hybrid芯片封装结构

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011211

LAPS Cancellation because of no payment of annual fees