JP4436179B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4436179B2
JP4436179B2 JP2004124614A JP2004124614A JP4436179B2 JP 4436179 B2 JP4436179 B2 JP 4436179B2 JP 2004124614 A JP2004124614 A JP 2004124614A JP 2004124614 A JP2004124614 A JP 2004124614A JP 4436179 B2 JP4436179 B2 JP 4436179B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor
support member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004124614A
Other languages
English (en)
Other versions
JP2005310984A (ja
Inventor
隆雄 西村
欣一 熊谷
正 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004124614A priority Critical patent/JP4436179B2/ja
Publication of JP2005310984A publication Critical patent/JP2005310984A/ja
Application granted granted Critical
Publication of JP4436179B2 publication Critical patent/JP4436179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

本発明は半導体装置に関する。特に、本発明は半導体チップを搭載した複数の基板を積層してなる基板積層型半導体装置に関する。
近年の電子機器の発達に伴い、電子機器に使用される半導体装置には、小型化、薄型化、多機能化、高機能化、高密度化がますます要求されている。このような要求に対処すべく、半導体装置の構造は、半導体チップを搭載した複数の基板を積層してなる三次元構造に移行しつつある。例えば、第１の半導体チップが搭載されている第１の基板と、第２の半導体チップが搭載されている第２の基板とが積層して配置される（特許文献１、２参照）。
このような構造の半導体装置においては、複数の半導体チップが互いに近接して配置されているので、１方の半導体チップから発生した熱が他方の半導体チップに伝わりやすい。その際、１方の半導体チップの発熱量が大きく、他方の半導体チップが熱により動作特性が変動しやすいようなものであると、他方の半導体チップの特性が劣化したり、誤動作を引き起したりする可能性がある。そこで、基板積層型半導体装置において、１方の半導体チップから発生した熱が他方の半導体チップに伝わりにくくすることが望まれる。
特許文献１に記載された基板積層型半導体装置では、半導体チップを搭載した複数の基板を積層して配置し、上下の基板を半導体チップの領域の外周に配置されたはんだボールによって電気的及び機械的に接続する。２つの基板の積層の仕方としては、２つの基板の半導体チップは互いに対向するように配置される場合と、あるいは、１方の基板ともう１方の基板の半導体チップが互いに対向するように配置される場合とがある。特許文献１においては、はんだボールの高さは半導体チップの高さ（又は半導体チップを封止した封止樹脂の高さ）よりも高くなっており、対向する２つの半導体チップ間、あるいは対向する基板と半導体チップ間に間隙ができる。
この構造では、半導体装置の組み立て工程の積層工程において、基板に反りが発生した場合、基板間の接合不良が発生する可能性がある。完成した半導体装置をマザーボード等の実装基板に搭載する際においても、基板が熱変形すること、およびはんだボールが再溶融することに起因して、基板間での接合不良が発生する可能性がある。
また、完成した半導体装置では、基板間ははんだボールにより小さな接合面積で機械的に接続されるため、基板の接合部に応力が集中しやすく、半導体装置の機械的な強度が損なわれる可能性がある。また、組み立て工程中に一方の基板の半導体チップと他方の基板との間の間隙部にＳｉ片等の異物を挟み込むおそれがあり、そのような異物を挟んだ状態での半導体装置に垂直方向の荷重が加わった場合に、異物により、半導体チップに割れが発生する場合がある。
特許文献２に記載された基板積層型半導体装置では、半導体チップを搭載した複数の基板を積層して配置し、上下の基板を半導体チップの領域の外周に配置されたはんだボールによって電気的に接続し、２つの基板の半導体チップの間、あるいは一方の基板の半導体チップと他方の基板の間に接着剤が配置され、両者はこの接着剤により機械的に固定支持される。
この構造では、はんだボールと接着剤による電気的な接続と機械的な接続とがあるので、上記したような問題点はない。しかし、一方の基板の半導体チップから発生した熱が接着剤を介して他方の基板の半導体チップに伝わりやすい。このため、下の基板に搭載した半導体チップは発熱量が多いものであり、上の基板に搭載した半導体チップは温度変化により動作特性が変動しやすいようなものである場合、下の基板の半導体チップから発生した熱が上の基板の半導体チップに伝わり悪影響を及ぼす。上の半導体チップと下の半導体チップの関係が逆の場合も同様である。
例えば、発熱量の多い半導体チップの例としては、プロセッサ等の高速で動作するロジックデバイス、パワーデバイス等がある。熱により動作特性が変動しやすい半導体チップの例としては、メモリー系デバイス、ＳＡＷデバイス、誘電体デバイス、水晶フィルタ等がある。
特開２００１−２２３２９７号公報（第８頁、第１５図） 特開２００３−３１８３６１号公報（第６頁、第３図）
本発明の目的は、半導体チップを有する複数の基板を積層した構造を有し、機械的な接続が確実で、一方の半導体チップから発生する熱が他の半導体チップに伝えられにくくした半導体装置を提供することである。
本発明による半導体装置は、第１の半導体チップが搭載されている第１の基板と、第２の半導体チップが搭載されている第２の基板と、
該第１の半導体チップと該第２の半導体チップあるいは該第２の基板とを接着固定する樹脂からなる支持部材と、該第１の基板に設けられた第１の電極パッドと該第２の基板に設けられた第２の電極パッドを接続する導電性部材と、該第１の基板の第１の半導体チップが搭載されている側とは反対側に設けられた外部端子とを備え、該支持部材は第１の半導体チップの領域において分割して配置された複数の部分からなることを特徴とするものである。
この構成によれば、２つの基板は導電性部材によって電気的及び機械的に接続され、樹脂からなる支持部材によって機械的に接続される。そして、支持部材は分割して配置された複数の部分からなるものであるので、２つの対向する要素（半導体チップと半導体チップ、あるいは半導体チップと基板）を機械的に接着固定することができるとともに、両者の間に隙間（空気層）が存在し、一方の半導体チップが発生する熱が他方の半導体チップに伝えられにくい。このため、半導体装置の信頼性及び耐久性が向上する。
本発明によれば、高信頼性及び高耐久性の積層型半導体装置を得ることができる。
以下本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例による半導体装置を示す断面図である。図２は支持部材の例を示す図である。
半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の半導体チップ１２は、第１の基板１４に、その回路形成面が対向するように、バンプ２０を介してフエイスダウン実装により搭載され電気的に接続されている。第２の半導体チップ１６は、第２の基板１８に、その回路形成面が対向するように、バンプ２２を介してフエイスダウン実装により搭載され電気的に接続されている。２４、２６はアンダーフィル樹脂である。図１においては、半導体チップが基板１４、１８に１個ずつ搭載されているが、複数の半導体チップを第１の基板１４に搭載することができ、複数の半導体チップを第２の基板１８に搭載することもできる。
第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の半導体チップ１６の間に配置され、第１の半導体チップ１２と第２の半導体チップ１６は支持部材２８によって機械的に固定される。よって、第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６を介して支持部材２８によって機械的に固定される。第１の半導体チップ１２の回路形成面と反対面と第２の半導体チップ１６の回路形成面と反対面とは非常に小さい距離で対向しているが、支持部材２８がスペーサとして作用するため、これらの面は互いに接触しない。例えば、半導体チップ１２、１６の厚みは５０μｍ〜１５０μｍであり２つの半導体チップ１２、１４間の間隔は１０〜２０μｍである。
第１の基板１４には第１の半導体チップ１２の外周に第１の電極パッド３０が設けられ、第２の基板１８には第２の半導体チップ１６の外周に第２の電極パッド３２が設けられる。第１の電極パッド３０と第２の電極パッド３２は導電性部材（はんだボール）３４によって互いに接続される。導電性部材３４は第１の基板１４と第２の基板１８を電気的及び機械的に接続する。第１の基板１４及び第２の基板１８の各々には図示しない内部回路が形成されている。
さらに、外部端子（はんだボール）３６が第１の基板１４の第１の半導体チップ１２が搭載されている側とは反対側に設けられる。外部端子３６は、半導体装置１０を他の基板（例えばマザーボード）に搭載するときに使用される。
支持部材２８は、第１の半導体チップ１２の領域において複数の部分２８ａに分割して配置される。図２（Ａ）においては、支持部材２８は、第１の半導体チップ１２の領域を規定する四角形の４隅に配置された４つの部分２８ａからなる。
図２（Ｂ）においては、支持部材２８は、第１の半導体チップ１２の領域内に平行に配置された２つの部分２８ｂからなる。支持部材２８を構成する部分２８ｂは第１の半導体チップ１２の領域内で一様に又は対称に分布するように配置するのが好ましい。支持部材２８の分割配置パターンは例示のものに限らない。
支持部材２８は種々の材料で作ることができる。例えば、支持部材２８は接着性のある材料で作ることができる。例えば、支持部材２８を加熱することにより固化する樹脂接着剤で作ることができ、この場合、第１及び第２の基板１４、１８間は導電性部材３４および支持部材２８により固定される構造のため、半導体装置１０の組み立て工程の積層工程（導電性部材３４を溶融、硬化させる際）において、第１及び第２の基板１４、１８に反りが発生するような状況においても、支持部材２８を導電性部材３４の硬化よりも先に固化させることで、第１及び第２の基板１４，１８間の接合を確実に行うことができ、接合不良の発生を低減できる。
支持部材２８はエポキシ、フェノール、ポリウレタン等の絶縁性有機材料で作ることもできる。この場合には、硬化後の樹脂接着剤としての接着強度を高める材料設計が容易であるため、半導体装置１０の組み立て工法の自由度が向上し、また完成した半導体装置１０の信頼性が向上する。
支持部材２８は溶剤型樹脂で作ることもできる。この場合には、支持部材２８を製造工程において発泡性を実現する材料で作ることができ、多孔性の支持部材２８を形成でき、断熱効果を高めることができる。
支持部材２８はガラス繊維、炭素繊維、ガラス、アルミナ、マイカ等の絶縁性無機材料で作ることもできる。この場合、支持部材２８の断熱性が高い（熱伝導率が小さい）。また、支持部材２８は無機材料と有機材料の複合材料（上記の２種を混合）で作ることもできる。この場合、熱伝導率を小さくしつつ、接着力をもたせる材料設計が可能である。支持部材２８の熱伝導率が第２の基板１８の熱伝導率よりも小さいことが好ましい。
支持部材２８を絶縁性の材料で作る場合、対向する半導体チップ１２と半導体チップ１６の間にある支持部材２８がスペーサとして作用するため、半導体装置１０をマザーボード等の実装基板に搭載する際に、第１及び第２の基板１４、１８が熱変形しようとしたり、および導電性部材３４が再溶融する場合においても、第１の基板１４と第２の基板１８間の距離を保ち、第１の基板１４と第２の基板１８間の接触を防止できる。
このように、本発明による半導体装置１０では、対向する第１及び第２の半導体チップ１２、１６の間に支持部材２８が配置されているため、半導体装置１０をマザーボード等の別の基板に搭載する際に、基板１４、１８が熱変形したり、導電性部材３４が再溶融する場合においても、第１及び第２の半導体チップ１２、１６の間の距離を保ち、接触を防止できる。さらに、対向する第１及び第２の半導体チップ１２、１６の間では、支持部材２８の複数の部分２８ａ間に空間が存在し、この空間は空気を含む断熱層となり、例えば第１の半導体チップ１２から発生した熱が第２の半導体チップ１６に伝達されにくくなり、熱の伝達量を低減できる。逆に、第２の半導体チップ１６から第１の半導体チップ１２へも熱が伝達されにくくなる。
図３は本発明の第２の実施例による半導体装置を示す断面図である。半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の半導体チップ１２は、第１の基板１４に、その回路形成面が対向するように、バンプ２０を介してフエイスダウン実装により搭載され電気的に接続されている。２４はアンダーフィル樹脂である。第２の半導体チップ１６の回路形成面とは反対面が第２の基板１８に接着剤３８で固定され、第２の半導体チップ１６は第２の基板１８にボンディングワイヤ４０によって電気的に接続されている。封止樹脂４２が第２の半導体チップ１６を覆って第２の基板１８に形成されている。図３においては、半導体チップが基板１４、１８に１個ずつ搭載されているが、複数の半導体チップを第１の基板１４に搭載することができ、複数の半導体チップを第２の基板１８に搭載することもできる。
第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の基板１８が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の基板１８の間に配置され、第１の半導体チップ１２と第２の基板１８は支持部材２８によって機械的に固定される。よって、第１の基板１４と第２の基板１８は、第１の半導体チップ１２を介して支持部材２８によって機械的に固定される。第１の半導体チップ１２の回路形成面と反対面と第２の基板１８の表面とは非常に小さい距離で対向しているが、支持部材２８がスペーサとして作用するため、これらの面は互いに接触しない。
第１の基板１４には第１の半導体チップ１２の外周に第１の電極パッド３０が設けられ、第２の基板１８の下面には第２の半導体チップ１６の外周に相当する領域に第２の電極パッド３２が設けられる。第１の電極パッド３０と第２の電極パッド３２は導電性部材（はんだボール）３４によって接続される。導電性部材３４は第１の基板１４と第２の基板１８を電気的及び機械的に接続する。第１の基板１４及び第２の基板１８の各々には図示しない内部回路が形成されている。
さらに、外部端子（はんだボール）３６が第１の基板１４の第１の半導体チップ１２が搭載されている側とは反対側に設けられる。外部端子３６は、半導体装置１０を他の基板（例えばマザーボード）に搭載するときに使用される。
支持部材２８は、図２（Ａ）及び図２（Ｂ）を参照して説明したように、第１の半導体チップ１２の領域において分割して配置された複数の部分２８ａまたは２８ｂからなる。支持部材２８は上記したような種々の材料で作ることができる。
この例の半導体装置１０の作用は図１に示した半導体装置１０の作用と同様である。
図４は本発明の第３の実施例による半導体装置を示す断面図である。図１の半導体装置１０と同様に、図４の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の半導体チップ１２は、第１の基板１４に、その回路形成面が対向するように、バンプ２０を介してフエイスダウン実装により搭載され電気的に接続されている。第２の半導体チップ１６は、第２の基板１８に、その回路形成面が対向するように、バンプ２２を介してフエイスダウン実装により搭載され電気的に接続されている。２４、２６はアンダーフィル樹脂である。図４においては、半導体チップが基板１４、１８に１個ずつ搭載されているが、複数の半導体チップを第１の基板１４に搭載することができ、複数の半導体チップを第２の基板１８に搭載することもできる。
第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の半導体チップ１６の間に配置され、第１の半導体チップ１２と第２の半導体チップ１６を機械的に固定する。第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６を介して支持部材２８によって機械的に固定される。第１の半導体チップ１２の回路形成面と反対面と第２の半導体チップ１６の回路形成面と反対面とは非常に小さい距離で対向しているが、支持部材２８がスペーサとして作用するため、これらの面は互いに接触しない。
第１の基板１４には第１の半導体チップ１２の外周に第１の電極パッド３０が設けられ、第２の基板１８には第２の半導体チップ１６の外周に第２の電極パッド３２が設けられる。第１の電極パッド３０と第２の電極パッド３２は導電性部材（はんだボール）３４によって接続される。導電性部材３４は第１の基板１４と第２の基板１８を電気的及び機械的に接続する。第１の基板１４及び第２の基板１８の各々には図示しない内部回路が形成されている。
さらに、外部端子（はんだボール）３６が第１の基板１４の第１の半導体チップ１２が搭載されている側とは反対側に設けられる。外部端子３６は、半導体装置１０を他の基板（例えばマザーボード）に搭載するときに使用される。
支持部材２８は多孔性の材料からなる。つまり、支持部材２８は海綿状の複数の穴部２９を有する構造のものである。
この構成においては、第１の半導体チップ１２と第２の半導体チップ１６の間にある支持部材２８に複数の穴部２９が形成されている構造となっているため、穴部２９内の空気層が断熱層となり、第１の半導体チップ１２から第２の半導体チップ１６への熱の伝達量を低減できる。同様に、第２の半導体チップ１６から第１の半導体チップ１２への熱の伝達量を低減できる。
支持部材２８は種々の材料で作ることができる。例えば、支持部材２８はエポキシ、フェノール、ポリウレタン等の接着性があり、かつ、発泡性を実現する材料で作ることができる。これにより、支持部材２８は多孔性の構造となり、断熱効果を高めることができる。また、支持部材２８は上記有機材料とガラス繊維、炭素繊維、ガラス、アルミナ、マイカ等の絶縁性無機材料との複合材料（上記の２種を混合）で作ることもできる。
エポキシやフェノール等の絶縁性有機材料の熱伝導率λは０．２〜０．３Ｗ／ｍ・Ｋである。この材料にフィラーを混ぜたものの熱伝導率λは０．２〜０．８Ｗ／ｍ・Ｋである。フィラーの混合は、半導体装置１０の信頼性の向上及び組み立て工程における作業性や歩留りを向上させるために行われ、例えば、樹脂中にシリカ、アルミナ、銀等のフィラー（粒子）を含有させて、熱膨張係数、ガラス転移温度、流動性、熱伝導率等の樹脂材料の物性値を調整する。樹脂中のフィラーの含有量は０〜９０％程度であり、用途、目的に応じて材料設計が行われる。一般に、フィラー含有量が増えると、樹脂の熱伝導率は大きくなる。
これに対して、エポキシ、フェノール、ポリウレタン等の絶縁性有機材料を多孔質構造にした樹脂の熱伝導率λは０．０４〜０．２Ｗ／ｍ・Ｋである。ただし、内部に形成する穴の大きさ、数により熱伝導率λは異なる。穴の大きさは小さいほど、数は多いほど、熱伝導率λは小さくなる。このように、多孔質の材料からなる支持部材２８の熱伝導率はかなり小さくなる。
また、ガラス繊維、炭素繊維、泡ガラス、マイカ等の絶縁性無機材料の熱伝導率λは０．０４〜０．４Ｗ／ｍ・Ｋである。ただし、素材、形状により値は異なる。また、上記した無機材料と有機材料の複合構造の熱伝導率λは０．０４〜０．０７Ｗ／ｍ・Ｋである。ただし、素材、形状により値は異なる。
また、基板に使用されるガラス−エポキシ材、ガラス−ＢＴ材の熱伝導率λは０．２〜０．４Ｗ／ｍ・Ｋである。これは、基板の基材部のみの値である。実際には、基板には銅等の金属材料による配線部が形成されるため、基板全体としての熱伝導率の値はこれよりも大きくなる。
このように、本発明による半導体装置１０では、対向する第１及び第２の半導体チップ１２、１６の間に多孔質の材料からなる支持部材２８が配置されているため、半導体装置１０をマザーボード等の実装基板に搭載する際に、第１及び第２の基板１４、１８が熱変形したり、導電性部材３４が再溶融する場合においても、第１及び第２の半導体チップ１２、１６の間の距離を一定に保ち、接触を防止できる。さらに、対向する第１及び第２の半導体チップ１２、１６の間では、支持部材２８の穴部２８ａが空気を含む断熱層となり、例えば第１の半導体チップ１２から発生した熱が第２の半導体チップ１６に伝達されにくくなり、熱の伝達量を低減できる。逆に、第２の半導体チップ１６から第１の半導体チップ１２へも熱が伝達されにくくなる。
図５は本発明の第４の実施例による半導体装置を示す断面図である。図３の半導体装置１０と同様に、図５の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の半導体チップ１２は、第１の基板１４に、その回路形成面が対向するように、バンプ２０を介してフエイスダウン実装により搭載され電気的に接続されている。２４はアンダーフィル樹脂である。第２の半導体チップ１６の回路形成面とは反対面が第２の基板１８に接着剤３８で固定され、第２の半導体チップ１６は第２の基板１８にボンディングワイヤ４０によって接続されている。樹脂４２が第２の半導体チップ１６を覆って第２の基板１８に形成されている。図５においては、半導体チップが基板１４、１８に１個ずつ搭載されているが、複数の半導体チップを第１の基板１４に搭載することができ、複数の半導体チップを第２の基板１８に搭載することもできる。
第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の基板１８が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の基板１８の間に配置され、第１の半導体チップ１２と第２の基板１８は支持部材２８によって機械的に固定される。よって、第１の基板１４と第２の基板１８は、第１の半導体チップ１２を介して支持部材２８によって機械的に固定される。第１の半導体チップ１２の回路形成面と反対面と第２の基板１８の表面とは非常に小さい距離で対向しているが、支持部材２８がスペーサとして作用するため、これらの面は互いに接触しない。
第１の基板１４には第１の半導体チップ１２の外周に第１の電極パッド３０が設けられ、第２の基板１８の下面には第２の半導体チップ１６の外周に相当する領域に第２の電極パッド３２が設けられる。第１の電極パッド３０と第２の電極パッド３２は導電性部材（はんだボール）３４によって接続される。導電性部材３４は第１の基板１４と第２の基板１８を電気的及び機械的に接続する。第１の基板１４及び第２の基板１８の各々には図示しない内部回路が形成されている。
さらに、外部端子（はんだボール）３６が第１の基板１４の第１の半導体チップ１２が搭載されている側とは反対側に設けられる。外部端子３６は、半導体装置１０を他の基板（例えばマザーボード）に搭載するときに使用される。
支持部材２８は多孔性の材料からなる。つまり、支持部材２８は海綿状の複数の穴部２９を有する構造のものである。支持部材２８は図４を参照して説明したものと同様のものとすることができる。
この例の半導体装置１０の作用は図４に示した半導体装置１０の作用と同様である。
図６は本発明の第５の実施例による半導体装置を示す断面図である。図６の半導体装置１０は、図１の半導体装置１０の特徴及び図４の半導体装置１０の特徴を組み合わせた特徴を含む。すなわち、図６の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の半導体チップ１６の間に配置され、第１の半導体チップ１２と第２の半導体チップ１６は支持部材２８により機械的に固定される。よって、第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６を介して支持部材２８によって機械的に固定される。
第１の基板１４には第１の半導体チップ１２の外周に第１の電極パッド３０が設けられ、第２の基板１８には第２の半導体チップ１６の外周に第２の電極パッド３２が設けられる。第１の電極パッド３０と第２の電極パッド３２は導電性部材（はんだボール）３４によって接続される。導電性部材３４は第１の基板１４と第２の基板１８を電気的及び機械的に接続する。第１の基板１４及び第２の基板１８の各々には図示しない内部回路が形成されている。
さらに、外部端子（はんだボール）３６が第１の基板１４の第１の半導体チップ１２が搭載されている側とは反対側に設けられる。外部端子３６は、半導体装置１０を他の基板（例えばマザーボード）に搭載するときに使用される。
支持部材２８は、図２（Ａ）及び図２（Ｂ）を参照して説明したように、第１の半導体チップ１２の領域において分割して配置された複数の部分からなる。さらに、支持部材２８は多孔性の材料からなる。つまり、支持部材２８の分割された各部分は海綿状の複数の穴部２９を有する構造のものである。
この構成においては、支持部材２８は第１の半導体チップ１２と第２の半導体チップ１６を機械的に固定することができるとともに、支持部材２８は分割され、かつ、多孔性の材料からなるものであるので、第１の半導体チップ１２から第２の半導体チップ１６への熱の伝達量を低減できる。同様に、第２の半導体チップ１６から第１の半導体チップ１２への熱の伝達量を低減できる。
図７は本発明の第６の実施例による半導体装置を示す断面図である。図７の半導体装置１０は、図３の半導体装置１０の特徴及び図５の半導体装置１０の特徴を組み合わせた特徴を含む。すなわち、図７の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の基板１８が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の基板１８の間に配置され、第１の半導体チップ１２と第２の基板１８は支持部材２８によって機械的に固定される。よって、第１の基板１４と第２の基板１８は、第１の半導体チップ１２を介して支持部材２８によって機械的に固定される。
第１の基板１４には第１の半導体チップ１２の外周に第１の電極パッド３０が設けられ、第２の基板１８には第２の半導体チップ１６の外周に相当する領域に第２の電極パッド３２が設けられる。第１の電極パッド３０と第２の電極パッド３２は導電性部材（はんだボール）３４によって接続される。導電性部材３４は第１の基板１４と第２の基板１８を電気的及び機械的に接続する。第１の基板１４及び第２の基板１８の各々には図示しない内部回路が形成されている。
さらに、外部端子（はんだボール）３６が第１の基板１４の第１の半導体チップ１２が搭載されている側とは反対側に設けられる。外部端子３６は、半導体装置１０を他の基板（例えばマザーボード）に搭載するときに使用される。
支持部材２８は、図２（Ａ）及び図２（Ｂ）を参照して説明したように、第１の半導体チップ１２の領域において分割して配置された複数の部分２８からなる。さらに、支持部材２８は多孔性の材料からなる。つまり、支持部材２８の分割された各部分は海綿状の複数の穴部２９を有する構造のものである。
この構成においては、支持部材２８は第１の半導体チップ１２と第２の半導体チップ１６を機械的に固定することができるとともに、支持部材２８は分割され、かつ、多孔性の材料からなるものであるので、第１の半導体チップ１２から第２の半導体チップ１６への熱の伝達量を低減できる。同様に、第２の半導体チップ１６から第１の半導体チップ１２への熱の伝達量を低減できる。
図８は本発明の第７の実施例による半導体装置を示す断面図である。図８の半導体装置１０は、図１の半導体装置１０に、さらに第３の半導体チップ４４を加えた例である。すなわち、図８の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６および第３の半導体チップ４４が搭載されている第２の基板１８とからなる。第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６が互いに対向するようにして、積層されている。
支持部材２８が第１の半導体チップ１２と第２の半導体チップ１６の間に配置され、第１の半導体チップ１２と第２の半導体チップ１６は支持部材２８によって機械的に固定される。支持部材２８は分割配置された複数の部分からなるものである。支持部材２８は図４に示すような多孔質の材料からなるものとすることができ、あるいは、分割配置された複数の部分からなり、各部分が多孔質の材料からなるものとすることができる。
なお、これから説明する各実施例において、支持部材２８は分割配置された複数の部分からなるもの、あるいは多孔質の材料からなるもの、あるいはそれらの組み合わせからなるものとすることができる。
第３の半導体チップ４４は第２の基板１８の上面、すなわち、第２の半導体チップ１６が搭載された側とは反対側に搭載される。第３の半導体チップ４４は、第２の基板１８に、その回路形成面が対向するように、バンプ４６を介してフエイスダウン実装により搭載され電気的に接続されてている。４８はアンダーフィル樹脂である。このようにして、搭載される半導体チップの数を増やすことができる。第３の半導体チップ４４は樹脂で封止する構造としてもよい。
図９は本発明の第８の実施例による半導体装置を示す断面図である。図９の半導体装置１０は、第３の半導体チップ４４の搭載方法を除くと、図８の半導体装置１０と同様である。図９においては、第３の半導体チップ４４の回路形成面とは反対面が第２の基板１８に接着剤５０で固定され、第３の半導体チップ４４は第２の基板１８にボンディングワイヤ５２によって接続されている。第３の半導体チップ４４は樹脂５４で封止されている。このようにして、搭載される半導体チップの数を増やすことができる。
図１０は本発明の第９の実施例による半導体装置を示す断面図である。図１０の半導体装置１０は、第４の半導体チップ５６が設けられていることを除くと、図９の半導体装置１０と同様である。図１０においては、第３の半導体チップ４４が第２の基板１８に搭載され、さらに、第４の半導体チップ５６が接着剤５８によって第３の半導体チップ４４に固定され、かつ、ボンディングワイヤ６０によって第２の基板１８に接続されている。第３の半導体チップ４４及び第４の半導体チップ５６は樹脂５４で封止されている。
図１１は本発明の第１０の実施例による半導体装置を示す断面図である。図１１の半導体装置１０は、下記の事項を除くと、図１０の半導体装置１０と同様である。図１１においては、２つの第１の半導体チップ１２が第１の基板１４に搭載されている。また、２つの第３の半導体チップ４４が第２の基板１８に搭載されている。さらに、２つの第３の半導体チップ４４は第２の基板１８にバンプ４６を介してフエイスダウン実装により搭載されている。第４の半導体チップ５６は接着剤５８によって２つの第３の半導体チップ４４に固定され、かつ、ボンディングワイヤ６０によって第２の基板１８に接続されている。
図１２は本発明の第１１の実施例による半導体装置を示す断面図である。図１２の半導体装置１０は、下記の事項を除くと、図８から図１０の半導体装置１０と同様である。図１２においては、２つの第１の半導体チップ１２が第１の基板１４に搭載され、２つの第２の半導体チップ１６が第２の基板１８に搭載されている。さらに、第３の半導体チップ４４の代わりに、２つの半導体パッケージ６２が第２の基板１８にバンプ６４によって搭載されている。バンプ６４は、第２の基板１８に設けられた電極パッド１８ｐとパッケージ６２の基板６２ａに設けられた電極パッド６２ｐとを接続する。各半導体パッケージ６２は、基板６２ａと、基板６２ａに接着剤により固定された半導体チップ６２ｂと、ボンディングワイヤ６２ｃと、封止樹脂６２ｄとからなる。
図１３は本発明の第１２の実施例による半導体装置を示す断面図である。図１３の半導体装置１０は、ヒートスプレッダ６６が設けられている点を除くと、図４の半導体装置１０と同様である。図１３においては、第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６が互いに対向するようにして、積層されている。ヒートスプレッダ６６は第２の基板１８の第２の半導体チップ１６が搭載されている側とは反対側に取付けられている。ヒートスプレッダ６６はＣｕ、ＣｕＷ、Ｗ、Ａｌ、ＡｌＣ、Ａｇ等を含む金属で作られる。ヒートスプレッダ６６は板状もしくはシート状もしくはフォイル（箔状）として形成されることができる。
ヒートスプレッダ６６は第２の基板１８の上面全体にわたって配置しても、上面の一部に配置してもよい。ヒートスプレッダ６６は、第２の基板１８の上面に貼り付け、あるいはラミネートして形成することができ、あるいは第２の基板１８を作製する際に、銅箔等の配線材料を用いて、第２の基板１８の上面側に形成してもよい。形状、形成方法および配置を限定するものではない。
このように、ヒートスプレッダ６６を設けることにより、第２の半導体チップ１６の放熱を促進し、第２の半導体チップ１６の温度の上昇を抑制することができる。なお、支持部材２８は図４の実施例のものと同様であるが、支持部材２８はその他の実施例（例えば図１、図６の実施例）のものとすることもできる。
図１４は本発明の第１３の実施例による半導体装置を示す断面図である。図１４の半導体装置１０は、第２の半導体チップ１６がフエイスダウン実装で第２の基板１８に搭載されている点を除くと、図３の半導体装置１０と同様である。図１４においては、第２の半導体チップ１６は第２の基板１８にバンプ２２を介してフエイスダウン実装で搭載されている。２６はアンダーフィル樹脂である。第２の半導体チップ１６を樹脂で封止してもよい。
図１５は本発明の第１４の実施例による半導体装置を示す断面図である。図１５の半導体装置１０は、第３の半導体チップ４４が設けられる点を除くと、図３の半導体装置１０と同様である。図１５においては、第３の半導体チップ４４が接着剤５０によって第２の半導体チップ１６に固定され、かつ、ボンディングワイヤ５２によって第２の基板１８に接続されている。このようにして、搭載される半導体チップの数を増やすことができる。
図１６は本発明の第１５の実施例による半導体装置を示す断面図である。図１６の半導体装置１０は、下記の点を除くと、図１５の半導体装置１０と同様である。図１６においては、２つの第１の半導体チップ１２が第１の基板１４に搭載されている。また、２つの第２の半導体チップ１６が第２の基板１８に搭載されている。ただし、２つの第２の半導体チップ１６は第２の基板１８にバンプ２２を介してフエイスダウン実装で搭載されている。第３の半導体チップ４４が接着剤５０によって２つの第２の半導体チップ１６に固定され、かつ、ボンディングワイヤ５２によって第２の基板１８に接続されている。
図１７は本発明の第１６の実施例による半導体装置を示す断面図である。図１７の半導体装置１０は、下記の点を除くと、図１６の半導体装置１０と同様である。図１７においては、第２の半導体チップ１６が第２の基板１８の一部の領域に搭載されている。さらに、半導体パッケージ６２が第２の基板１８の他の一部の領域にバンプ６４によって搭載されている。半導体パッケージ６２は、基板６２ａと、基板６２ａに接着剤により固定された半導体チップ６２ｂと、ボンディングワイヤ６２ｃと、封止樹脂６２ｄとからなる。
図１８は本発明の第１７の実施例による半導体装置を示す断面図である。図１８の半導体装置１０は、下記の点を除くと、図９の半導体装置１０と同様である。図１８においては、第３の半導体チップ４４が第２の基板１８の第２の半導体チップ１６が搭載された側とは反対側に配置され、第４の半導体チップ５６が第１の基板１４の第１の半導体チップ１２が搭載された側とは反対側（外部端子３６が設けられている側）に配置されている。第４の半導体チップ５６はバンプ６８を介してフエイスダウン実装で第１の基板１４に搭載されている。４８はアンダーフィル樹脂である。
図１９は本発明の第１８の実施例による半導体装置を示す断面図である。図１９の半導体装置１０は、下記の点を除くと、図３の半導体装置１０と同様である。図１９においては、第３の半導体チップ４４が第１の基板１４の第１の半導体チップ１２が搭載された側とは反対側（外部端子３６が設けられている側）に配置されている。第３の半導体チップ４４はバンプ４６を介してフエイスダウン実装で第１の基板１４に搭載されている。４８はアンダーフィル樹脂である。
このように、第１及び第２の基板１４、１８には第１及び第２の半導体チップ１２、１６に加えて１つ又は複数の半導体チップ４４、５６又は半導体パッケージ６２を搭載できるため、種々の形態で、基板積層型半導体装置を構成することが可能になり、半導体装置の高機能化、多機能化が可能になる。半導体チップ４４、５６又は半導体パッケージ６２はその他の実施例と組み合わせて配置することができる。
図２０は本発明の第１９の実施例による半導体装置を示す断面図である。図２１は図２０の支持部材の例を示す図である。図１の半導体装置１０と同様に、図２０の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の半導体チップ１６が互いに対向するようにして、積層されている。
支持部材２８は第１の半導体チップ１２の２つの短辺に沿って配置された部分２８ｃからなる。各部分２８ｃは第１の半導体チップ１２の１つの短辺を挟む半導体チップ１２の領域内の部分２８ｄ及び半導体チップ１２の領域外の部分２８ｅを含む。また、各部分２８ｃは第１の半導体チップ１２の２つの隅を含んで半導体チップ１２の領域内から半導体チップ１２の領域外へ延びている。
支持部材２８の部分２８ｅは第１の半導体チップ１２と第２の半導体チップ１６の間の間隙からはみ出して、第１及び第２の半導体チップ１２、１４の側面に沿って流れ、アンダーフィル２４、２６のフィレット部を覆うようになる。支持部材２８が樹脂接着剤である場合、第１の基板１４にフリップチップ実装された第１の半導体チップ１２の４隅部において、アンダーフィル２４のフィレット部がさらに支持部材２８により覆われる構造となるため、第１の半導体チップ１２の第１の基板１４に対する接続の信頼性が向上する。同様に、第２の半導体チップ１６に対しても、第１の半導体チップ１２と一体的に支持部材２８で４隅部が覆われるように構成することで、第２の半導体チップ１６の第２の基板１８に対する接続の信頼性が向上する。
図２２は本発明の第２０の実施例による半導体装置を示す断面図である。図２３は図２２の支持部材の例を示す図である。図３の半導体装置１０と同様に、図２２の半導体装置１０は、第１の半導体チップ１２が搭載されている第１の基板１４と、第２の半導体チップ１６が搭載されている第２の基板１８とからなる。第１の基板１４と第２の基板１８は、第１の半導体チップ１２と第２の基板１８が互いに対向するようにして、積層されている。
支持部材２８は第１の半導体チップ１２の２つの短辺に沿って配置された部分２８ｃからなる。各部分２８ｃは第１の半導体チップ１２の１つの短辺を挟む半導体チップ１２の領域内の部分２８ｄ及び半導体チップ１２の領域外の部分２８ｅを含む。また、各部分２８ｃは第１の半導体チップ１２の２つの隅を含んで半導体チップ１２の領域内から半導体チップ１２の領域外へ延びている。
支持部材２８の部分２８ｅは第１の半導体チップ１２と第２の基板１８の間の間隙からはみ出して、第１の半導体チップ１２の側面に沿って流れ、アンダーフィル２４のフィレット部を覆うようになる。支持部材２８が樹脂接着剤である場合、第１の基板１４にフリップチップ実装された第１の半導体チップ１２の４隅部において、アンダーフィル２４のフィレット部がさらに支持部材２８により覆われる構造となるため、第１の半導体チップ１２の第１の基板１４に対する接続の信頼性が向上する。
以上説明した実施例は次の特徴を含む。
（付記１） 第１の半導体チップが搭載されている第１の基板と、
第２の半導体チップが搭載されている第２の基板と、
該第１の半導体チップと該第２の半導体チップあるいは該第２の基板とを固定する支持部材と、
該第１の基板に設けられた第１の電極パッドと該第２の基板に設けられた第２の電極パッドを接続する導電性部材と、
該第１の基板の第１の半導体チップが搭載されている側とは反対側に設けられた外部端子とを備え、
該支持部材は第１の半導体チップの領域において分割して配置された複数の部分からなる
ことを特徴とする半導体装置。
（付記２） 該支持部材は多孔性の材料からなることを特徴とする付記１に記載の半導体装置。
（付記３） 第１の半導体チップが搭載されている第１の基板と、
第２の半導体チップが搭載されている第２の基板と、
該第１の半導体チップと該第２の半導体チップとを固定する、あるいは該第１の半導体チップと該第２の基板とを固定する支持部材と、
該第１の基板に設けられた第１の電極パッドと該第２の基板に設けられた第２の電極パッドを接続する導電性部材と、
該第１の基板の第１の半導体チップが搭載されている側とは反対側に設けられた外部端子とを備え、
該支持部材は多孔性の材料からなる
ことを特徴とする半導体装置。
（付記４） 第１の半導体チップが第１の基板にその回路形成面が対向するようにフエイスダウン実装で搭載され、第２の半導体チップが第２の基板にその回路形成面が対向するようにフエイスダウン実装で搭載され、第１の半導体チップと第２の半導体チップとが該支持部材により固定され、該第１の電極パッドと該第２の電極パッドは該第１の基板及び該第２の基板の互いに対向する表面に設けられていることを特徴とする付記１又は３に記載の半導体装置。
（付記５） 第１の半導体チップが第１の基板にその回路形成面が対向するようにフエイスダウン実装で搭載され、第１の半導体チップと第２の基板とが該支持部材により固定され、該第１の電極パッドと該第２の電極パッドは該第１の基板及び該第２の基板の互いに対向する表面に設けられていることを特徴とする付記１又は３に記載の半導体装置。
（付記６） 該第１の基板及び該第２の基板の少なくとも一方に電気的に接続された少なくとも１つの第３の半導体チップをさらに備えることを特徴とする付記１又は３に記載の半導体装置。
（付記７） 該少なくとも１つの第３の半導体チップは、該第１の基板の該第１の半導体チップが搭載されている側とは反対側、該第１の半導体チップと該第２の半導体チップが該支持部材により固定されている場合に該第２の基板の該第２の半導体チップが搭載されている側とは反対側、および該第１の半導体チップと該第２の基板が該支持部材により固定されている場合に該第２の半導体チップ上の少なくとも１つに搭載されていることを特徴とする付記６に記載の半導体装置。
（付記８） 該少なくとも１つの第３の半導体チップは該第２の基板又は該第２の半導体チップに搭載された複数の第３の半導体チップからなり、該複数の第３の半導体チップは該第２の基板上で封止されていることを特徴とする付記７に記載の半導体装置。
（付記９） 該第１の基板及び該第２の基板の少なくとも一方に電気的に接続された少なくとも１つの半導体パッケージをさらに備えることを特徴とする付記１又は３に記載の半導体装置。
（付記１０） 該第１の半導体チップと該第２の半導体チップが該支持部材により固定され、該第２の基板の該第２の半導体チップが搭載されている側とは反対側に配置された第３の基板と、該第２の基板に設けられた第３の電極パッドと該第３の基板に設けられた第４の電極パッドを接続する導電性部材と、該第３の基板に搭載された第４の半導体チップとをさらに備えることを特徴とする付記１又は３に記載の半導体装置。
（付記１１） 該第１の半導体チップと該第２の半導体チップが該支持部材により固定され、該第２の基板の該第２の半導体チップが搭載される側とは反対側に設けられた放熱用部材をさらに備えることを特徴とする付記１に記載の半導体装置。
（付記１２） 該支持部材が電気絶縁性であることを特徴とする付記１又は３に記載の半導体装置。
（付記１３） 該支持部材の熱伝導率は該第２の基板の熱伝導率より小さいことを特徴とする付記１又は３に記載の半導体装置。
（付記１４） 該支持部材が樹脂材料を含んでいることを特徴とする付記１又は３に記載の半導体装置。
（付記１５） 該支持部材は少なくとも第１の半導体チップの領域の４隅部に配置されていることを特徴とする付記１又は３に記載の半導体装置。
（付記１６） 該支持部材は接着剤からなることを特徴とする付記１又は３に記載の半導体装置。
以上説明したように、本発明によれば、半導体チップを有する複数の基板を積層した構造を有し、機械的な接続が確実で、一方の半導体チップから発生する熱が他の半導体チップに伝えられにくくした半導体装置を得ることができる。
図１は本発明の第１実施例による半導体装置を示す断面図である。 図２は支持部材の例を示す図であり、（Ａ）は支持部材の一例を示し、（Ｂ）は支持部材の他の一例を示す。 図３は本発明の第２実施例による半導体装置を示す断面図である。 図４は本発明の第３実施例による半導体装置を示す断面図である。 図５は本発明の第４実施例による半導体装置を示す断面図である。 図６は本発明の第５実施例による半導体装置を示す断面図である。 図７は本発明の第６実施例による半導体装置を示す断面図である。 図８は本発明の第７実施例による半導体装置を示す断面図である。 図９は本発明の第８実施例による半導体装置を示す断面図である。 図１０は本発明の第９実施例による半導体装置を示す断面図である。 図１１は本発明の第１０実施例による半導体装置を示す断面図である。 図１２は本発明の第１１実施例による半導体装置を示す断面図である。 図１３は本発明の第１２実施例による半導体装置を示す断面図である。 図１４は本発明の第１３実施例による半導体装置を示す断面図である。 図１５は本発明の第１４実施例による半導体装置を示す断面図である。 図１６は本発明の第１５実施例による半導体装置を示す断面図である。 図１７は本発明の第１６実施例による半導体装置を示す断面図である。 図１８は本発明の第１７実施例による半導体装置を示す断面図である。 図１９は本発明の第１８実施例による半導体装置を示す断面図である。 図２０は本発明の第１９実施例による半導体装置を示す断面図である。 図２１は図２０の支持部材の例を示す図である。 図２２は本発明の第２０実施例による半導体装置を示す断面図である。 図２３は図２２の支持部材の例を示す図である。
符号の説明
１０…半導体装置
１２、１６…半導体チップ
１４、１８…基板
２８…支持部材
２９…穴部
３４…導電性部材
３６…外部端子
４４、５６…半導体チップ
６２…半導体パッケージ
６６…ヒートスプレッダ

Claims (5)

  1. 第１の半導体チップが搭載されている第１の基板と、
    第２の半導体チップが搭載されている第２の基板と、
    該第１の半導体チップと該第２の半導体チップあるいは該第２の基板とを接着固定する樹脂からなる支持部材と、
    該第１の基板に設けられた第１の電極パッドと該第２の基板に設けられた第２の電極パッドを接続する導電性部材と、
    該第１の基板の第１の半導体チップが搭載されている側とは反対側に設けられた外部端子とを備え、
    該支持部材は第１の半導体チップの領域において分割して配置された複数の部分からなる
    ことを特徴とする半導体装置。
  2. 該支持部材は多孔性の材料からなることを特徴とする請求項１に記載の半導体装置。
  3. 第１の半導体チップが搭載されている第１の基板と、
    第２の半導体チップが搭載されている第２の基板と、
    該第１の半導体チップと該第２の半導体チップあるいは該第２の基板とを固定する支持部材と、
    該第１の基板に設けられた第１の電極パッドと該第２の基板に設けられた第２の電極パッドを接続する導電性部材と、
    該第１の基板の第１の半導体チップが搭載されている側とは反対側に設けられた外部端子とを備え、
    該支持部材は多孔性の材料からなる
    ことを特徴とする半導体装置。
  4. 第１の半導体チップが第１の基板にその回路形成面が対向するようにフエイスダウン実装で搭載され、第２の半導体チップが第２の基板にその回路形成面が対向するようにフエイスダウン実装で搭載され、第１の半導体チップと第２の半導体チップとが該支持部材により接着固定され、該第１の電極パッドと該第２の電極パッドは該第１の基板及び該第２の基板の互いに対向する表面に設けられていることを特徴とする請求項１又は３に記載の半導体装置。
  5. 第１の半導体チップが第１の基板にその回路形成面が対向するようにフエイスダウン実装で搭載され、第１の半導体チップと第２の基板とが該支持部材により接着固定され、該第１の電極パッドと該第２の電極パッドは該第１の基板及び該第２の基板の互いに対向する表面に設けられていることを特徴とする請求項１又は３に記載の半導体装置。
JP2004124614A 2004-04-20 2004-04-20 半導体装置 Expired - Fee Related JP4436179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004124614A JP4436179B2 (ja) 2004-04-20 2004-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004124614A JP4436179B2 (ja) 2004-04-20 2004-04-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2005310984A JP2005310984A (ja) 2005-11-04
JP4436179B2 true JP4436179B2 (ja) 2010-03-24

Family

ID=35439413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124614A Expired - Fee Related JP4436179B2 (ja) 2004-04-20 2004-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JP4436179B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5068990B2 (ja) 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
JP4513039B2 (ja) 2008-05-30 2010-07-28 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
JP5489454B2 (ja) * 2008-12-25 2014-05-14 キヤノン株式会社 積層型半導体パッケージ

Also Published As

Publication number Publication date
JP2005310984A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US5834848A (en) Electronic device and semiconductor package
JPH08227908A (ja) 半導体装置及びその製造方法
JP4899406B2 (ja) フリップチップ型半導体装置
JP5515744B2 (ja) 配線基板及び半導体装置
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
JP2000269371A (ja) 半導体装置および半導体実装構造体
JP4655092B2 (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP2006196709A (ja) 半導体装置およびその製造方法
WO2004112129A1 (ja) 電子装置
US20120168930A1 (en) Semiconductor device
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2006086149A (ja) 半導体装置
JP2002217514A (ja) マルチチップ半導体装置
JP2006245076A (ja) 半導体装置
JP2007281201A (ja) 半導体装置
JP4436179B2 (ja) 半導体装置
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
JP2008078164A (ja) 半導体装置とその製造方法
US20110068467A1 (en) Semiconductor device and method of manufacturing same
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP5708489B2 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP5000621B2 (ja) 半導体装置
JPH10256428A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091225

R150 Certificate of patent or registration of utility model

Ref document number: 4436179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees