CN1979836A - 半导体装置以及使用该半导体装置的电子控制装置 - Google Patents

半导体装置以及使用该半导体装置的电子控制装置 Download PDF

Info

Publication number
CN1979836A
CN1979836A CNA200610164228XA CN200610164228A CN1979836A CN 1979836 A CN1979836 A CN 1979836A CN A200610164228X A CNA200610164228X A CN A200610164228XA CN 200610164228 A CN200610164228 A CN 200610164228A CN 1979836 A CN1979836 A CN 1979836A
Authority
CN
China
Prior art keywords
semiconductor device
substrate
core layer
metal core
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610164228XA
Other languages
English (en)
Inventor
浅野雅彦
圷安夫
原田正英
内山薰
藤原伸一
吉田勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1979836A publication Critical patent/CN1979836A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种价格低廉且散热性良好的半导体装置或电子控制装置。具有：在第一主面配置有电子电路的基板(1)；半导体元件(6)，其设置在基板(1)的第一主面，并通过连线压焊(2)与电子电路之间电连接；金属芯层(1a)，其设置在基板(1)的内部，并与半导体元件(6)电连接；多个导电性凸块(7)，其设置在与基板(1)的第一主面相反侧的第二主面；热硬化性密封树脂(5)，其至少密封半导体元件(6)和基板(1)的第一主面侧；和金属板(8)，其设置在第二主面，并具有与金属芯层(1a)电连接。

Description

半导体装置以及使用该半导体装置的电子控制装置
技术领域
本发明涉及半导体装置以及使用该半导体装置的电子控制装置，尤其涉及使用了金属芯层(metal core layer)的半导体装置以及使用该装置的电子控制装置。
背景技术
以往有一种半导体装置，在导线框(lead frame)和冲模垫(die pad)上安装半导体元件，并通过连线压焊(wire bonding)连接半导体元件的电极部和导线框的导线。
但是，随着半导体元件的高集成化，半导体电极部的数目急剧增加，从而越来越向半导体封装(package)的多引脚(pin)化、大型化发展。此外，随着电路元件的集成化的进步，每元件面积上的消耗功率增加，从而需要采用散热基板等散热构造。
另一方面，使用半导体的设备中需要更进一步的小型化、高密度化且要求高性能、高功能，从而需要高散热的小型半导体封装。因此，近年来开发了BGA(Ball Grid Array)、CSP(Chip Scale Package)和倒装片(FlipChip)等在电极中具有导电性球且多引脚、高密度的封装，并且为了提高散热性而在插接(interposer)基板上安装倒装片后，在其上粘接散热片而进行散热。
此外，在专利文献1(特开2003-46022号公报)中公开了具有金属板的电子装置。
但是，在上述现有技术中有以下的问题。
在导线框和冲模垫上安装半导体元件，并通过连线压焊连接半导体元件的电极部和导线框的导线的构造中，若要安装高功能的半导体装置，则密封树脂尺寸变大而安装后的可靠性下降，并且增加成本。而且，构成控制电路的电源或驱动器等半导体装置是高发热部件，且有时需要多个这些部件，因此在该半导体装置的适用上有限制。
另一方面，在使用了BGA或CSP等高密度封装的情况下伴随着高集成化和高功能化而发热量增大，从而需要提高散热性。此外，由于多次使用封装，所以安装基板也与BGA或CSP配合而需要进行窄间距化。但是，安装基板的成本变高，且不能对应于多引脚的封装。
而且，设置在汽车等的恶劣环境下的电子控制装置中采用这种半导体装置时，如果使用窄间距的半导体封装，则焊锡凸块(solder bump)直径变小，因此连接部中的可靠性下降。还有，在采用了发热的窄间距的半导体封装时，增加安装散热板等工序，并且对于部件而言，由于无法得到散热效果而也有不能安装的部件。
此外，在专利文献1(特开2003-46022号公报)的构造中，散热性不充分，还有制造成本也成问题。
专利文献1：特开2003-46022号公报。
发明内容
本发明的目的在于提供一种可靠性高、价格低廉且具有良好散热性的构造的半导体装置以及使用该装置的电子控制装置。
本发明为了达到上述目的，本发明的半导体装置的代表之一，具有：在第一主面(半导体元件搭载面6a)配置有电路的基板；半导体元件，其设置在基板的第一主面，并通过连线压焊与电路之间电连接；金属芯层，其设置在基板的内部，并与半导体元件电连接；多个导电性凸块，其设置在与基板的第一主面相反侧的第二主面；热硬化性密封树脂，其至少密封半导体元件和基板的第一主面侧；和金属构件(金属板8)，其设置在第二主面，并与金属芯层电连接。
此外，本发明的半导体装置的另一代表具有：对配置有电路的多个基板进行多次层叠而构成的层叠基板；设置在多个基板内部的多个金属芯层；半导体元件，其设置在位于层叠基板的最上部的基板的第一主面(半导体元件搭载面6a)，并通过连线压焊与电路之间电连接；和金属构件(金属板8)，其设置在与位于层叠基板的最下部的基板的第一主面相反侧的第二主面，并与在该位于最下部的基板的内部设置的金属芯层电连接。
此外，本发明的电子控制装置的代表之一，具有：金属壳体；配置在金属壳体的内部并配置有电路的基板；配置在基板上的半导体装置；和连接器(connector)，其固定在金属壳体，并具备与电路连接的多个引脚的连接器，半导体装置具有：金属芯层，其设置在该半导体装置的内部，并与半导体元件电连接；和金属构件，其与金属芯层电连接，并露出于该半导体装置的外部，在基板上设有填充了导电性构件的热通孔(thermal via，サ一マルビア)，半导体装置的金属构件与导电性构件电连接。
根据本发明，能够提供价格低廉且散热性良好的半导体装置或者电子控制装置。
附图说明
图1是表示本发明的第一实施例的剖面图。
图2是表示本发明的第一实施例的侧视图。
图3是表示本发明的第二实施例的剖面图。
图4是表示本发明的第三实施例的剖面图。
图5是表示本发明的第四实施例的剖面图。
图6是表示本发明的第五实施例的整体剖面图。
图7是表示本发明的第五实施例的部分放大剖面图。
图中：1、19-基板；1a-金属芯层；3、33-电子部件；4-导电性粘接剂；5-热硬化性密封树脂；6-半导体元件；6a-半导体元件搭载面；7-导电性凸块(bump)；8-金属板；9-焊锡材料；10-锪孔(ザグリ，countersunk hole)；11-金属壳体；12-连接器；13-硅系粘接剂；14-罩(cover)；15-基板固定部；16-热通孔(thermal via，サ一マルビア)；18、100、200、300、400-半导体装置；500-电子控制装置。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。
(实施例1)
图1、图2分别表示本实施例中的半导体装置的剖面图和侧视图。
构成了电子电路的基板1上配置有半导体元件6和无源元件等电子部件3。它们使用导电性粘接剂4固定在基板1上。此外，半导体元件6通过连线压焊2与基板1上的电子电路连接。另外，图1、图2中所示的半导体元件6仅为一个，但也可存在多个半导体元件6。此外，将印刷基板或挠性基板用作基板1。
半导体装置100由环氧树脂等热硬化性密封树脂被树脂密封。在半导体元件搭载面6a侧搭载有半导体元件6和电子部件3，其中热硬化性密封树脂5包括半导体6和电子部件3而填充在基板1上。此外，为了提高可靠性而热硬化性密封树脂5优选与基板1的物理特性匹配。因此，对热硬化性密封树脂5的硬化后的物理特性而言，优选线膨胀系数在7～25ppm/℃、优选弹性率在7～30Gpa、优选玻璃转变温度在70～200℃的范围内。
在与基板1的半导体元件搭载面6a相反一侧的主面上设置有多个导电性凸块7。导电性凸块7配置为半导体装置100与外部基板之间获得电连接。此外，为了提高可靠性，将高强度且高熔点的无铅焊锡凸块优选用作导电性凸块7。
在基板1的内部设有金属芯层1a作为基板1的芯材料。在安装半导体元件6的部分设有锪孔10、即基板1面中的凹部，并且半导体元件6使用环氧系粘接剂等导电性粘接剂4与作为基板1的芯材料所设置的金属芯层1a连接。
在基板1的两个主面之中，配置有导电性凸块7的主面上，在其中央配置有散热用锪孔10。在锪孔10设有薄金属板(palte)8，金属板8经由焊锡材料9与金属芯层1a连接。
此外，制造半导体装置100时，在一张薄片(sheet)上搭载多个半导体装置种类的部件，最后通过对其进行切割(dicing)，来制造出多个半导体装置100。对金属芯层1a而言，在薄片上配置一张金属板，最后对其进行切割，来形成金属芯层1a。因此，在基板1的外周侧面1f露出了由切割而被切断的金属芯层1a的一部分。
此外，由于半导体元件6或电子部件3使用银糊剂等的导电性粘接剂4被连接，所以即使使用在高温下被软熔(reflow)的无铅导电性凸块7来进行连接的情况下，也不会剥离或断线，因此不会产生可靠性问题。
在基板1上的导电性凸块7的连接部和电子部件3的连接部，对Cu系导体1d上实施了Ni-Au系电镀1e。此外，在安装有半导体元件6的金属芯层1a上实施了Ni-Au系电镀1e。
为了提高可靠性，优选基板1的物理特性与热硬化性密封树脂5获得匹配。因此，优选构成基板1的树脂材料的物理特性，为线膨胀系数在20～70ppm/℃、玻璃转变温度在500℃以上。
根据本实施方式，不会使用高密度安装部件而能够以低廉的价格来提供散热性良好的半导体装置。此外，由于不需要缩小导电性凸块的直径或者使用窄间距的半导体封装，所以能够提高可靠性。
(实施例2)
图3表示作为第二实施方式的半导体装置200的剖面图。
半导体装置200与实施例1中所说明的半导体装置100的结构的不同点在于，在基板1内部设有贯通过孔(through hole)1p、1q。半导体200中的其他结构与半导体装置100基本上相同。
如果没有贯通过孔1p、1q，则对半导体元件搭载面6a侧到导电性凸块7配置面侧进行电连接时，需要经由多个内部盲孔(inner via hole)1c加以布线。因此，使得制造基板1时的加工工时增加。
如果采用设置有贯通过孔1p、1q的半导体装置200，则能够使用贯通过孔1p来对半导体元件搭载面6a侧到导电性凸块7配置面侧直接简易地进行电连接。因此，不需要经由多个内部盲孔1c，与实施例1的半导体装置100相比能够减小内部盲孔1c的加工工时。
此外，由于贯通过孔1q也与金属芯层1a电连接，因此也有助于散热性的提高。
(实施例3)
图4表示作为第三实施方式的半导体装置300的剖面图。
半导体装置300与实施例1中所说明的半导体装置100的结构的不同点在于，在半导体元件6的下部所设置的金属芯层1a与导电性凸块7直接连接。半导体300中的其他结构与半导体装置100基本上相同。
由于半导体装置300构成为将金属芯层1a与导电性凸块7直接连接，所以通过在金属芯层1a下的导电性凸块7可获得基板1上的布线的地线(ground)。因此，在半导体装置300中可将金属芯层1a用作接地电位层。此外，设置在金属芯层1a下的导电性凸块作为地线发挥作用，并且与这些导电性凸块连接的金属芯层1a具有规定宽度、厚度，所以半导体装置300能够保持巩固的接地电位。
此外，通过直接连接成为接地电位的金属芯层1a与导电性凸块7，由此强化接地电位，并能够安装大电流电路和功率半导体元件。
与金属芯层1a连接的导电性凸块7能够确保热冲击试验1000次以上的可靠性。
(实施例4)
图5表示作为第四实施方式的半导体装置400的剖面图。
半导体装置400是对实施例1中所说明的半导体装置100的基本结构进行层叠而使其成为多层基板构造的半导体装置。在每个基板上都配置有金属芯层1a，并且在多层基板的每一层上设有金属芯层1a。
半导体元件6与第一层(最上层)的金属芯层1a电连接。从半导体元件安装面6a经由内部盲孔1c与各金属芯层连接，并且从各金属芯层经由内部盲孔1c与导电性凸块7连接。
在半导体装置400中，通过将各层的金属芯层1a的每一个作为接地电位层1k、电源电位层1m、功率信号(power signal)电位层1n，并且将金属芯层1a作为电路的一部分来构成。根据这种结构，由于在半导体装置400的内部中按照不使用母线(bus bar)的方式能够构成使用母线(busbar)构成的现有规定电路，因此能够实现装置的小型化和低成本化。
此外，被层叠的各基板层经由过孔(through hole)1b和内部盲孔1c电连接，其中作为信号线的过孔1b开通，以便与接地电位层1k或电源电位层1m不接触。
此外，在基板1的内部埋置有无源元件24和有源元件25，从而能够实现小型化和高密度化。
(实施例5)
图6、图7表示使用了半导体装置18的电子控制装置500的构造。电子控制装置500例如用作汽车用引擎控制装置。图6是本实施方式中的电子控制装置500的整体剖面图，图7是放大了图6的主要部分的部分剖面图。
电子控制装置500具有由铝构成的金属壳体11。在金属壳体11的内部设有基板19。基板19通过硅系粘接剂13与金属壳体11的凸部11a连接。此外，基板19通过基板固定部15被固定在金属壳体11，使基板19和金属壳体11之间的固定成为可靠固定。通过对金属壳体11覆盖罩(cover)14来密封电子控制装置500的内部。
在基板19上配置有BGA17(Ball Grid Array)和/或半导体装置18、电子部件33。在基板19上电子部件33不仅搭载在半导体装置18所搭载的主面侧，也搭载在相反侧的主面。
在金属壳体11安装有连接器12。在连接器12中设有用于将基板19上的电路和外部装置电连接的多个引脚，并将这些引脚固定在基板19上。本实施例的连接器12设置在金属壳体11的下面部分，但并不特别限定于此，也可设置在金属壳体的上面部分或侧面部分。
半导体装置18具有与上述实施例中所说明的半导体装置相同的构造。即，在金属芯层1a上搭载有半导体元件6，并将配置在金属芯层1a下部的金属板8与金属芯层1a连接。因此，从金属芯层1a经由金属板8向外部有效地放出因半导体元件6而产生的热。
BGA17和半导体装置18具有外部输入输出用的多个导电性凸块7。BGB17和半导体装置18通过经由该导电性凸块7，与基板19上的电路电连接。
配置在半导体装置18的中央的薄金属板8，经由焊锡材料9与基板19连接。此外，在基板19中，在半导体装置18的金属板8的正下面配置有多个热通孔16。热通孔16的内部填充有焊锡材料9和导电性糊剂。填充有焊锡材料9和导电性糊剂的热通孔16的上部，经由焊锡材料9与半导体装置18的金属板8连接。
在基板19的两个主面之中，与连接有半导体装置18的主面相反侧的主面配置有金属壳体11的凸部11a。凸部11a经由硅系粘接剂13与基板19连接。为了提高散热性，硅系粘接剂13的优选热传导率为1W/m·K以上且优选厚度为5mm以下。此外，也可采用散热用油脂来代替硅系粘接剂。
根据本实施例的电子控制装置，经由填充了焊锡材料9的热通孔16向金属壳体11可有效地放出因半导体装置18而产生的热量。
此外，由于使用了安装有无源部件等的半导体装置，因此只要在基板上设置用于连接半导体装置之间的最小限度的布线即可。因此，不需要使基板高密度化，能够采用价格低廉的基板。
以上，根据上述实施例详细说明了本发明的半导体装置和电子控制装置，但并不特别限定于此，只要不脱离本发明的技术思想的范围内，可进行各种变更。例如在上述实施例中所说明的电子控制装置中搭载了有利于半导体封装的小型化和散热性的提高的BGA17，但并不限定与此，也可为搭载了具有其他构造的代替元件的电子控制装置。

Claims (17)

1、一种半导体装置，具有：
在第一主面配置有电路的基板；
半导体元件，其设置在所述基板的所述第一主面，并通过连线压焊与所述电路之间电连接；
金属芯层，其设置在所述基板的内部，并与所述半导体元件电连接；
多个导电性凸块，其设置在与所述基板的所述第一主面相反侧的第二主面；
热硬化性密封树脂，其至少密封所述半导体元件和所述基板的所述第一主面侧；和
金属构件，其设置在所述第二主面，并与所述金属芯层电连接。
2、根据权利要求1所述的半导体装置，其特征在于，
在所述基板的所述第一主面设有锪孔，
所述半导体元件配置在所述锪孔的内部。
3、根据权利要求1所述的半导体装置，其特征在于，
在所述导电性凸块与所述金属芯层之间配置有锪孔，且该导电性凸块与该金属芯层直接连接。
4、根据权利要求1所述的半导体装置，其特征在于，
所述半导体元件与所述金属芯层使用导电性粘接剂电连接。
5、根据权利要求1所述的半导体装置，其特征在于，
所述金属构件是金属板。
6、根据权利要求1所述的半导体装置，其特征在于，
所述金属构件是导电性凸块。
7、根据权利要求6所述的半导体装置，其特征在于，
将所述金属芯层用作接地电位。
8、根据权利要求1所述的半导体装置，其特征在于，
在所述基板的内部设有过孔，该过孔贯通所述第一主面与所第二主面之间。
9、根据权利要求8所述的半导体装置，其特征在于，
所述过孔与所述金属芯层电连接。
10、根据权利要求1所述的半导体装置，其特征在于，
所述导电性凸块是无铅焊锡凸块。
11、一种半导体装置，具有：
对配置有电路的多个基板进行多次层叠而构成的层叠基板；
设置在所述多个基板内部的多个金属芯层；
半导体元件，其设置在位于所述层叠基板的最上部的基板的第一主面，并通过连线压焊与所述电路之间电连接；和
金属构件，其设置在与位于所述层叠基板的最下部的基板的所述第一主面相反侧的第二主面，并与在该位于最下部的基板的内部设置的金属芯层电连接。
12、根据权利要求11所述的半导体装置，其特征在于，
将所述多个金属芯层用作电路的一部分，即用作接地电位、电源电位、或者功率信号电位。
13、根据权利要求11所述的半导体装置，其特征在于，
所述半导体装置，在所述层叠基板内部埋置了无源元件和有源元件。
14、一种电子控制装置，其中具有：金属壳体；配置在所述金属壳体的内部并配置有电路的基板；配置在所述基板上的半导体装置；和连接器，其固定在所述金属壳体，并具备与所述电路连接的多个引脚，
所述半导体装置具有：金属芯层，其设置在该半导体装置的内部，并与半导体元件电连接；和金属构件，其与所述金属芯层电连接，并露出于该半导体装置的外部，
在所述基板上设有填充了导电性构件的热通孔，
所述半导体装置的所述金属构件与所述导电性构件电连接。
15、根据权利要求14所述的电子控制装置，其特征在于，
所述基板通过设置在所述金属壳体的凸部被固定；
所述凸部设置在所述热通孔的下部。
16、根据权利要求15所述的电子控制装置，其特征在于，
所述基板与所述凸部之间通过热传导率为1W/m·K以上、且厚度为5mm以下的硅系粘接剂连接。
17、根据权利要求14所述的电子控制装置，其特征在于，
所述导电性构件是焊锡材料。
CNA200610164228XA 2005-12-09 2006-12-05 半导体装置以及使用该半导体装置的电子控制装置 Pending CN1979836A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005355531 2005-12-09
JP2005355531A JP2007158279A (ja) 2005-12-09 2005-12-09 半導体装置及びそれを用いた電子制御装置

Publications (1)

Publication Number Publication Date
CN1979836A true CN1979836A (zh) 2007-06-13

Family

ID=37772658

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610164228XA Pending CN1979836A (zh) 2005-12-09 2006-12-05 半导体装置以及使用该半导体装置的电子控制装置

Country Status (4)

Country Link
US (1) US7679176B2 (zh)
EP (1) EP1796163B1 (zh)
JP (1) JP2007158279A (zh)
CN (1) CN1979836A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017135B (zh) * 2008-04-28 2014-08-06 罗伯特·博世有限公司 带有在多个接触平面中的元器件的基板电路模块
CN110720172A (zh) * 2017-06-21 2020-01-21 住友电气工业株式会社 电子电路装置
CN110785839A (zh) * 2017-06-23 2020-02-11 株式会社村田制作所 电子部件装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI355057B (en) * 2007-07-10 2011-12-21 Unimicron Technology Corp Wire bonding type package substrate having heat-co
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP5350745B2 (ja) * 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
US8034666B2 (en) * 2009-11-15 2011-10-11 Microsemi Corporation Multi-layer thick-film RF package
US8410601B2 (en) 2009-11-15 2013-04-02 Microsemi Corporation RF package
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103650134B (zh) * 2011-10-20 2017-08-25 松下电器产业株式会社 半导体装置
CN102522380B (zh) * 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构
KR20150130367A (ko) * 2013-03-07 2015-11-23 스미또모 베이크라이트 가부시키가이샤 장치, 접착제용 조성물, 접착 시트
JP6587795B2 (ja) * 2014-10-02 2019-10-09 太陽誘電株式会社 回路モジュール
US9860987B2 (en) * 2015-02-13 2018-01-02 Deere & Company Electronic assembly with one or more heat sinks
JP2020009879A (ja) * 2018-07-06 2020-01-16 太陽誘電株式会社 回路基板および回路モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JP2000012723A (ja) 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
JP2000260900A (ja) * 1999-03-04 2000-09-22 Mitsubishi Gas Chem Co Inc 半導体プラスチックパッケージ用サブストレート
JP2000315747A (ja) 1999-04-28 2000-11-14 Sumitomo Metal Electronics Devices Inc 半導体パッケージ
US6277672B1 (en) * 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US6528179B1 (en) * 2000-02-14 2003-03-04 International Business Machines Corporation Reduction of chip carrier flexing during thermal cycling
DE10127268A1 (de) 2000-10-02 2002-04-25 Siemens Ag Schaltungsträger, insbesondere Leiterplatte
TW490820B (en) * 2000-10-04 2002-06-11 Advanced Semiconductor Eng Heat dissipation enhanced ball grid array package
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3849573B2 (ja) 2001-05-22 2006-11-22 株式会社日立製作所 電子装置
JP2003289191A (ja) * 2002-03-28 2003-10-10 Denso Corp 電子制御装置
JP2004064912A (ja) 2002-07-30 2004-02-26 Hitachi Ltd 自動車制御装置
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
US20040089943A1 (en) * 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
JP3938017B2 (ja) 2002-11-21 2007-06-27 株式会社日立製作所 電子装置
WO2004047168A1 (ja) 2002-11-21 2004-06-03 Hitachi, Ltd. 電子装置
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
CA2455024A1 (en) 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP2005085783A (ja) * 2003-09-04 2005-03-31 Mitsubishi Gas Chem Co Inc ボールグリッドアレイ半導体プラスチックパッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017135B (zh) * 2008-04-28 2014-08-06 罗伯特·博世有限公司 带有在多个接触平面中的元器件的基板电路模块
CN110720172A (zh) * 2017-06-21 2020-01-21 住友电气工业株式会社 电子电路装置
CN110785839A (zh) * 2017-06-23 2020-02-11 株式会社村田制作所 电子部件装置
CN110785839B (zh) * 2017-06-23 2024-03-19 株式会社村田制作所 电子部件装置

Also Published As

Publication number Publication date
JP2007158279A (ja) 2007-06-21
EP1796163A1 (en) 2007-06-13
US20070145473A1 (en) 2007-06-28
US7679176B2 (en) 2010-03-16
EP1796163B1 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
CN1979836A (zh) 半导体装置以及使用该半导体装置的电子控制装置
US6396136B2 (en) Ball grid package with multiple power/ground planes
US7838977B2 (en) Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20070085187A1 (en) Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
US8004070B1 (en) Wire-free chip module and method
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
US20060209517A1 (en) Semiconductor device
KR100606295B1 (ko) 회로 모듈
JP4882562B2 (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
US6989606B2 (en) BGA substrate via structure
WO2004112129A1 (ja) 電子装置
US6034437A (en) Semiconductor device having a matrix of bonding pads
JP5169800B2 (ja) 電子装置
US6552907B1 (en) BGA heat ball plate spreader, BGA to PCB plate interface
CN110637361B (zh) 电子设备
US20110068451A1 (en) Multi-chip semiconductor connector
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
JP2003069187A (ja) 電子部品実装基板用の基板接続支持具及び基板接続方法
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
CN111213234B (zh) 半导体组装件
JP2008021817A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2008021818A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JPH10209323A (ja) 半導体装置、その固定方法及び半導体装置の実装構造
JPH1041430A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20070613