JP2020009879A - 回路基板および回路モジュール - Google Patents

回路基板および回路モジュール Download PDF

Info

Publication number
JP2020009879A
JP2020009879A JP2018128928A JP2018128928A JP2020009879A JP 2020009879 A JP2020009879 A JP 2020009879A JP 2018128928 A JP2018128928 A JP 2018128928A JP 2018128928 A JP2018128928 A JP 2018128928A JP 2020009879 A JP2020009879 A JP 2020009879A
Authority
JP
Japan
Prior art keywords
main surface
layer
circuit board
base material
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018128928A
Other languages
English (en)
Inventor
豊 秦
Yutaka Hata
豊 秦
宮崎　政志
Masashi Miyazaki
政志 宮崎
杉山　裕一
Yuichi Sugiyama
裕一 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018128928A priority Critical patent/JP2020009879A/ja
Priority to CN201910593038.7A priority patent/CN110691457A/zh
Priority to US16/502,866 priority patent/US11069589B2/en
Publication of JP2020009879A publication Critical patent/JP2020009879A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】放熱性の向上を図ることができる回路基板および回路モジュールを提供する。【解決手段】本発明の一形態に係る回路基板は、コア基材と、第１の外装基材と、第２の外装基材とを具備する。前記コア基材は、実装部品を支持可能な第１の主面と、前記第１の主面と反対側の第２の主面とを有する金属製のコア層を有する。前記第１の外装基材は、前記第１の主面に対向して配置され、前記第１の主面に搭載される実装部品を収容する凹部を有する。前記第２の外装基材は、前記第２の主面に対向して配置され、前記第２の主面と接続されるビアを含む放熱層を有する。【選択図】図２

Description

本発明は、放熱性に優れた回路基板および回路モジュールに関する。
電子機器に対するニーズは情報通信産業の拡大に伴い多様化し、開発や量産開始の早期化に対するニーズも高まっている。例えば特許文献１には、面発光型半導体レーザ、面発光型受光素子、電子デバイスなどを内蔵した部品内蔵基板が開示されている。
特開２００４−１６３７２２号公報
近年、高機能な電子機器における回路基板は、高密度実装化、小型・薄型化、そして機能ブロックのモジュール化が進められており、部品の発熱による劣化や誤動作を防ぐために回路基板の効果的な放熱対策が求められている。
以上のような事情に鑑み、本発明の目的は、放熱性の向上を図ることができる回路基板および回路モジュールを提供することにある。
上記目的を達成するため、本発明の一形態に係る回路基板は、コア基材と、第１の外装基材と、第２の外装基材とを具備する。
前記コア基材は、実装部品を支持可能な第１の主面と、前記第１の主面と反対側の第２の主面とを有する金属製のコア層を有する。
前記第１の外装基材は、前記第１の主面に対向して配置され、前記第１の主面に搭載される実装部品を収容する凹部を有する。
前記第２の外装基材は、前記第２の主面に対向して配置され、前記第２の主面と接続されるビアを含む放熱層を有する。
上記回路基板においては、実装部品を支持するコア層にビアを介して熱的に接続される放熱層を有するため、コア層の放熱性を高めて実装部品の発熱による劣化や誤動作を防ぐことができる。
前記ビアは、前記第２の主面上の複数個所に接続される複数のビア部を含んでもよい。
これにより、コア層から放熱層への伝熱がより効果的となる。
前記第１の外装基材は、実装部品を収容可能な凹部と、第１の配線層とを有してもよい。前記第１の配線層は、前記凹部に収容された実装部品と電気的に接続される接続端子と、前記接続端子よりも広い面積を有し、前記第１の外装基材上に搭載可能な測温素子の少なくとも一方の電極と接続される集熱用端子とを含む。
これにより、コア層の発熱を効果的に収集することができるため、測温素子を用いたコア基材の測温精度が高められる。
前記第２の外装基材は、第２の配線層をさらに有してもよい。前記第２の配線層は、前記放熱層に対向して配置され、前記コア層および前記放熱層と電気的に絶縁される。
これにより、コア層と第２の配線層とを異なる電位源に接続することができる。
前記第１の外装基材は、多層配線基材であってもよい。
前記コア基材は、前記コア層を収容する開口部を有する可撓性配線部材をさらに有してもよい。
本発明の一形態に係る回路モジュールは、発熱性素子と、コア基材と、第１の外装基材と、第２の外装基材とを具備する。
前記コア基材は、前記発熱性素子が搭載される第１の主面と、前記第１の主面と反対側の第２の主面とを有する金属製のコア層を有する。
前記第１の外装基材は、前記第１の主面に対向して配置され、前記発熱性素子を収容する凹部を有し、前記発熱性素子と電気的に接続される第１の配線層を有する。
前記第２の外装基材は、前記第２の主面に対向して配置され、前記第２の主面と接続されるビアを含む放熱層を有する。
前記回路モジュールは、測温素子をさらに具備してもよい。前記第１の配線層は、前記発熱性素子と電気的に接続される接続端子と、前記接続端子よりも大きな面積を有し前記測温素子の少なくとも一方の電極と接続される集熱用端子とを含んでもよい。
前記発熱性素子は、半導体発光素子であってもよい。
前記第２の外装基材は、第２の配線層をさらに有してもよい。前記第２の配線層は、前記放熱層に対向して配置され、前記コア層および前記放熱層と電気的に絶縁される。
以上述べたように、本発明によれば、放熱性の向上を図ることができる。
本発明の一実施形態に係る回路基板を備えた回路モジュールを示す概略平面図である。 図１におけるＡ−Ａ線概略断面図である。 上記回路基板の一適用例を示す概略側面図である。 上記回路基板における集熱用端子の他の形態を示す概略平面図である。 上記回路基板における要部の他の構成例を示す概略側断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る回路基板１００を備えた回路モジュール１を示す概略平面図、図２は、図１におけるＡ−Ａ線概略断面図である。
各図において、Ｘ軸、Ｙ軸およびＺ軸は相互に直交する３軸方向を示しており、Ｚ軸は回路基板１００の厚み方向に相当する。
［回路基板の構成］
本実施形態の回路基板１００は、第１の基板本体１０と、第２の基板本体２０と、第３の基板本体３０とを有する。
第１の基板本体１０は、第２の基板本体２０と第３の基板本体３０との間を機械的および電気的に接続する可撓性配線基材１１で構成され、回路基板１００においてフレキシブル部を構成する。第２の基板本体２０および第３の基板本体３０は、回路基板１００においてリジッド部を構成する。第２の基板本体２０は、発光素子Ｄ１や測温素子Ｄ２などの各種電子部品を搭載可能な支持基板として構成され、第３の基板本体３０は図示しない電子機器の制御基板に接続される。なお、回路基板１００は、典型的には、第３の基板本体３０と一体的に構成されるが、第３の基板本体３０とはコネクタ等の接続部品を介して接続される別部品として構成されてもよい。
（第１の基板本体）
第１の基板本体１０を構成する可撓性配線基材１１は、典型的には、Ｘ軸方向に長手方向、Ｙ軸方向に幅方向を有し、長手方向の一端部（第１の端部１１ａ）は第２の基板本体２０のコア基材の一部を構成し、他端部（第２の端部１１ｂ）は第３の基板本体３０の一部を構成する。
可撓性配線基材１１は、樹脂製コアと、その両面に設けられた配線層と、配線層を被覆する絶縁層とを有する積層体で構成される。樹脂製コアは、例えばポリイミドやポリエチレンテレフタレート等の単層又は多層の可撓性プラスチックフィルムで構成される。配線層は、典型的には、銅やアルミニウム等の金属材料で構成される。また、絶縁層は、接着層を有するポリイミド等の可撓性プラスチックフィルムで構成される。配線層の一部は、樹脂製コアの適宜の位置に設けられたスルーホールあるいはビアを介して相互に電気的に接続される。可撓性配線基材１１の配線層は２層に限られず、１層又は３層以上であってもよい。
（第２の基板本体）
第２の基板本体２０は、第１の外装基材２１と、第２の外装基材２２と、コア基材２３との積層構造を有する。
（コア基材）
コア基材２３は、金属製のコア層２３０を含む。コア層２３０は、金属材料からなり、典型的には、銅あるいはその合金、アルミニウムあるいはその合金、鉄あるいはその合金で構成されるが、金属の種類はこれに限定されない。これらのうち、熱伝導率が比較的高い材料、例えば、銅あるいはその合金が好適である。
コア層２３０は、実装部品（発光素子Ｄ１）を支持可能な第１の主面２３１と、その反対側の第２の主面２３２とを有する金属板で構成される。コア層２３０の平面形状は特に限定されず、典型的には矩形であるが、これに限られず、円形、楕円形、５角形状の多角形などであってもよい。コア層２３０は、第２の基板本体２０に高い平面性あるいは平坦性を確保するためのリジッド性を付与する芯材（補強層）としての機能と、発光素子Ｄ１の駆動時に生じる熱を吸収するヒートシンクとしての機能とを有する。コア層２３０の厚みは特に限定されず、例えば、１００μｍ以上４００μｍ以下である。コア層２３０の厚みは、可撓性配線基材１１と同一であってもよいし、これよりも厚くても薄くてもよい。
コア層２３０は、可撓性配線基材１１の第１の端部１１ａに設けられた開口部１１０に収容される。開口部１１０は、コア層２３０の形状に対応する形状に形成されており、本例では矩形に形成される（図１参照）。したがって、可撓性配線基材１１の第１の端部１１ａは、矩形の枠状に形成される。開口部１１０は、コア層２３０よりも大きな面積を有し、開口部１１０の内周面とコア層２３０の外周面との間には接着性の樹脂材料１１２が充填される（図２参照）。これにより、可撓性配線基材１１の第１の端部１１ａとコア層２３０とが一体的に接合されたコア基材２３が構成される。
第１の外装基材２１および第２の外装基材２２は、可撓性配線基材１１の第１の端部１１ａの形状と対応する矩形の平面形状を有し、コア層２３０の第１および第２の主面２３１，２３２よりも広い面積で形成される（図１参照）。第１の外装基材２１は、コア層２３０の第１の主面２３１に対向して配置され、第２の外装基材２２は、コア層２３０の第２の主面２３２に対向して配置される。
（第１の外装基材）
第１の外装基材２１は、絶縁層２１１（第１の絶縁層）と配線層２１２（第１の配線層）とが交互に積層された配線基材で構成され、本実施形態では、２層以上の配線層を有する多層配線基材で構成されるが、単層の配線基材で構成されてもよい。絶縁層２１１は、典型的には、ガラスエポキシ系樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）などの樹脂材料で構成され、配線層２１２は、銅やアルミニウム等の金属材料で構成される。配線層２１２は、第１の外装基材２１の内層および表層に所定の形状にパターニングされる。
第１の外装基材２１は、コア層２３０の第１の主面２３１に搭載される実装部品（発光素子Ｄ１）を収容する凹部（又は収容部）２１０を有する。凹部２１０は、コア層２３０の第１の主面２３１を外部へ露出させる深さで矩形の開口部である（図１参照）。凹部２１０の大きさや位置は特に限定されず、発光素子Ｄ１を収容できる大きさであり、コア層２３０の配置領域であれば特に限定されない。また、収容する素子の数も１つに限られず、複数であってもよい。凹部２１０の深さは、図２に示すように発光素子Ｄ１の高さ（厚み）寸法よりも大きな深さで形成されるが、勿論これに限られない。
発光素子Ｄ１には、典型的には、半導体発光素子が用いられる。半導体発光素子としては、発光ダイオードやレーザダイオード等が挙げられるが、本実施形態では、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER：垂直共振器面発光レーザ）が採用され、コア層２３０の第１の主面２３１に対して垂直方向に光を出射するように凹部２１０に収容される。
なお、凹部２１０に搭載される素子は発光素子Ｄ１に限られず、イメージセンサ、パワー系半導体素子（例えば、トランジスタやダイオード）などの他の半導体素子あるいは半導体パッケージ部品が採用可能であり、特に、発熱性素子が好適である。
本実施形態において発光素子Ｄ１は、表面（図２において上面）にカソードを、裏面（図２において下面）にアノードをそれぞれ有する。カソードは、単数または複数のボンディングワイヤ２１４を介して接続端子２１５と電気的に接続され、アノードは、導電層２１３を介してコア層２３０の第１の主面２３１に電気的に接続される。接続端子２１５は、第１の外装基材２１における配線層２１２の一部を構成し、凹部２１０の外側における第１の外装基材２１の表面に配置される。導電層２１３は、例えば、はんだ、銀ペースト、導電性接着剤で構成される。導電層２１３を介さずに、例えばフリップチップ方式で発光素子Ｄ１が第１の主面２３１上に搭載されてもよい。
発光素子Ｄ１の電極の位置は上述の例に限られず、素子の表面側にアノードおよびカソードが配置された素子構造が採用されてもよい。この場合、アノードおよびカソードがそれぞれ所定の接続端子にワイヤボンドされる。この場合においても素子の裏面側は、導電層を介してコア層２３０に接合される。これにより、素子からコア層２３０への熱の伝達経路を形成することができる。
第１の外装基材２１の表層に位置する配線層２１２は、図１に示すように、発光素子Ｄ１に接続される第１接続端子２１５と、測温素子Ｄ２に接続される一対の第２接続端子２１７，２１８とを含む。第１接続端子２１７は、複数本のボンディングワイヤ２１４を介して、発光素子Ｄ１のカソードと電気的に接続される。一対の第２接続端子２１７，２１８は測温素子Ｄ２の両外部電極にはんだ接続される。
測温素子Ｄ２には、温度変化を電気的に検出することが可能な半導体素子、例えば、サーミスタが採用される。測温素子Ｄ２は、発光素子Ｄ１の駆動による発熱量を測定し、所定以上の温度を検出したときは発光素子Ｄ１の動作を停止あるいは制限するための温度管理用素子として機能する。
本実施形態において第２接続端子２１７，２１８は、絶縁層２１１を介してコア層２３０と対向しており、そのうち一方の端子２１７は、第１接続端子２１５よりも広い面積で形成された集熱用端子として構成される（図１参照）。これにより、当該端子２１７によるコア層２３０からの受熱効率が高まるため、測温素子Ｄ２による発光素子Ｄ１の周囲温度の測定精度が向上し、発光素子Ｄ１を発熱による劣化、損傷から効果的に保護することができる。集熱用の接続端子２１７は、凹部２１０の近傍に配置されるのが好ましい。これにより発光素子Ｄ１の温度の検出精度が高まる。接続端子２１７の形状も図１に示すような例に限られない（後述）。
（第２の外装基材）
第２の外装基材２２は、コア層２３０の第２の主面２３２を被覆する絶縁層２２１と、第２の主面２３２と接続されるビア２２２を含む放熱層２２３とを有する。ビア２２２は、絶縁層２２１の内部に形成され、第２の主面２３２上の複数個所に接続された複数のビア部Ｖを含む。放熱層２２３は、コア層２３０で吸収された発光素子Ｄ１の熱をコア層２３０の外部へ伝達する放熱ラインとして機能する。また、放熱層２２３は、コア層２３０を介して発光素子Ｄ１のアノードに接続される電力供給ラインとして機能する。
放熱層２２３は、絶縁層２２１の表面に形成されたベタ状の導体パターンで形成される。ビア２２２および放熱層２２３は、同一の金属材料で構成され、典型的には銅めっき層である。つまり、コア層２３０の第２の主面２３２を被覆する絶縁層２２１の適宜の位置に複数の貫通孔を形成した後、これら貫通孔を充填するように銅めっき層が形成される。めっき法は特に限定されず、電解めっき法でもよいし無電解めっき法でもよい。絶縁層２２１上の銅めっき層を適宜の形状にパターニングすることで、放熱層２２３が形成される。ビア２２２が複数のビア部Ｖで構成されているため、ビア２２２を単一の大面積の層で構成される場合と比較して、所定厚み（高さ）のビアを安定に形成することができる。
第２の外装基材２２は、第２の配線層２２４をさらに有する。第２の配線層２２４は、放熱層２２３を被覆する絶縁層２２１の上に配置される。第２の配線層２２４は、例えば、グランド電位に接続されるグランドラインとして構成される。つまり、第２の配線層２２４は、コア層２３０および放熱層２２３とは電気的に切り離された（絶縁された）配線層として構成される。
第２の配線層２２４は、銅箔などの金属フィルムで構成されてもよいし、比較的厚手の金属板で構成されてもよい。第２の配線層２２４は、例えば、導電性接着剤を介して図示しない筐体部に接合されてもよい。
［回路基板の作用］
以上のように構成される本実施形態の回路基板１００においては、第２の基板本体２０のコア基材２３が金属製のコア層２３０を有し、当該コア層２３０の一方の主面（第１の主面２３１）が発光素子Ｄ１を支持する支持面として構成されているため、コア層が樹脂製である場合と比較して、発熱性素子である発光素子Ｄ１の放熱性を高めることができる。また、コア層２３０が金属製であるため、変形に強く、高い平面度を維持することができる。したがって、発光素子Ｄ１の面精度のばらつきを抑えて所望とする発光特性を安定に確保することができる。
また、本実施形態の回路基板１００においては、コア層２３０にビア２２２を介して接続される放熱層２２３を備えているため、放熱層２２３を介してコア層２３０の熱を外部へ放出することができる。これにより、発光素子Ｄ１の放熱性の更なる向上を図ることができるため、発光素子Ｄ１の発熱による劣化を効果的に抑制することができる。
しかも、測温素子Ｄ２が搭載される第２接続端子２１７が集熱用端子として比較的広い面積で形成されるため、コア層２３０の温度上昇を確実に検出することが可能となる。これにより、発光素子Ｄ１の温度の推定が容易となり、発光素子Ｄ１の熱による劣化の防止効果を高めることができる。なお、もう一方の第２接続端子２１８についても同様に広い電極面積で形成されてもよい。
さらに、放熱層２２３がグランドラインである第２の配線層２２４とは電気的に絶縁されているため、発光素子Ｄ１の安定な駆動を確保することができる。つまり、グランド電位には回路モジュール１が搭載される電子機器のグランドラインが共通に接続されているため、機器の動作のタイミングによってはグランド電位に変動が生じる場合がある。このような場合にも、発光素子Ｄ１の電力供給ライン（放熱層２２３、コア層２３０）がグランドライン（第２の配線層２２４）と切り離されているため、発光素子Ｄ１をより安定に動作させることが可能となる。
本実施形態の回路モジュール１において、発光素子Ｄ１は、測距センサや顔認証デバイスとして構成することができる。この場合、第２の基板本体２０には、図３に示すように、発光素子Ｄ１から出射する光の対象物Ｔにおける反射光を受光する受光センサＤ３が搭載される。この場合、発光素子Ｄ１の光出射部には、光軸を分割する回折格子等の光学素子がさらに搭載されてもよい。これにより単一の発光デバイスで複数の反射光パターンを取得することができる。
［変形例］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば以上の実施形態では、回路基板１００として、リジッド部とフレキシブル部とを有する、いわゆるリジッドフレキ基板を例に挙げて説明したが、単一のリジッド基板で構成されてもよい。この場合、金属製のコア層は、ガラスエポキシ基板等の汎用の樹脂基板の内部に内蔵される。
また、コア基材２３を構成する金属製のコア層２３０には、ＩＣや受動部品等の電子部品を収容可能なキャビティや層間接続用の貫通孔（スルーホール）が形成されてもよい。
さらに、測温素子Ｄ２が搭載される集熱用の第２接続端子２１７の電極形状も適宜設定可能であり、例えば、図４Ａ，Ｂに示すような形態で構成されてもよい。
図４Ａに示す第２接続端子２１７ａは、発光素子Ｄ１を収容する凹部２１０の周囲に環状に形成される。図４Ｂに示す第２接続端子２１７ｂは、さらに環状の一部で形成された例を示している。これらいずれの形態においても、第２接続端子２１７ａ，２１７ｂは、発熱源である発光素子Ｄ１の近傍に配置されることで、コア層２３０からの集熱性を高めることができる。
なお、リジッドフレキ基板の場合には、測温素子Ｄ１は、発光素子とフレキシブル部との間の任意の領域に配置されてもよい。当該領域は、その他の領域よりも熱が逃げにくいため、比較的熱が籠りやすい領域の温度を計測することで、発光素子Ｄ１の温度の推定精度を高めることができる。
さらに以上の実施形態では、発光素子Ｄ１をコア層２３０の第１の主面２３１に導電層２１３を介して接合されたが、これに限られない。例えば図５に示す回路モジュール（第２の基板本体）のように、発光素子Ｄ１は、ステンレス鋼等の金属板３１を介して凹部２１０の底部に搭載されてもよい。凹部２１０の底部がコア層２３０の第１の主面２３１であれば、金属板３１が発光素子Ｄ１とコア層２３０との間を接続する熱伝達層および電極層として機能する。一方、図５に示すように、凹部２１０の底部が絶縁層２１１で構成される場合、金属板３１とコア層２３０との間に金属製のビア３２を設けることで、発光素子Ｄ１とコア層２３０との間の電気的および熱的な接続が可能となる。なお、発光素子Ｄ１と金属板３１との間には、はんだ、銀ペースト、導電性接着剤等の導電層を介在させることが好ましく、あるいは、発光素子Ｄ１を金属板３１にフリップチップ方式で接合してもよい。
１…回路モジュール
１０…第１の基板本体
２０…第２の基板本体
２１…第１の外装基材
２２…第２の外装基材
２３…コア基材
１００…回路基板
１１０…開口部
２１０…凹部
２１２…第１の配線層
２１５…第１接続端子
２１７，２１７ａ，２１７ｂ…第２接続端子（集熱用端子）
２２２…ビア
２２３…放熱層
２２４…第２の配線層
２３０…コア層
２３１…第１の主面
２３２…第２の主面
Ｄ１…発光素子
Ｄ２…測温素子

Claims (10)

  1. 実装部品を支持可能な第１の主面と、前記第１の主面と反対側の第２の主面とを有する金属製のコア層を有するコア基材と、
    前記第１の主面に対向して配置される第１の外装基材と、
    前記第２の主面に対向して配置され、前記第２の主面と接続されるビアを含む放熱層を有する第２の外装基材と
    を具備する回路基板。
  2. 請求項１に記載の回路基板であって、
    前記ビアは、前記第２の主面上の複数個所に接続される複数のビア部を含む
    回路基板。
  3. 請求項１または２に記載の回路基板であって、
    前記第１の外装基材は、
    実装部品を収容可能な凹部と、
    前記凹部に収容された実装部品と電気的に接続される接続端子と、前記接続端子よりも広い面積を有し、前記第１の外装基材上に搭載可能な測温素子の少なくとも一方の電極と接続される集熱用端子とを含む第１の配線層と、を有する
    回路基板。
  4. 請求項１〜３のいずれか１つに記載の回路基板であって、
    前記第２の外装基材は、第２の配線層をさらに有し、
    前記第２の配線層は、前記放熱層に対向して配置され、前記コア層および前記放熱層と電気的に絶縁される
    回路基板。
  5. 請求項１〜４のいずれか１つに記載の回路基板であって、
    前記第１の外装基材は、多層配線基材である
    回路基板。
  6. 請求項１〜５のいずれか１つに記載の回路基板であって、
    前記コア基材は、前記コア層を収容する開口部を有する可撓性配線部材をさらに有する
    回路基板。
  7. 発熱性素子と、
    前記発熱性素子が搭載される第１の主面と、前記第１の主面と反対側の第２の主面とを有する金属製のコア層を有するコア基材と、
    前記第１の主面に対向して配置され、前記発熱性素子を収容する凹部を有し、前記発熱性素子と電気的に接続される第１の配線層を有する第１の外装基材と、
    前記第２の主面に対向して配置され、前記第２の主面と接続されるビアを含む放熱層を有する第２の外装基材と
    を具備する回路モジュール。
  8. 請求項７に記載の回路モジュールであって、
    測温素子をさらに具備し、
    前記第１の配線層は、前記発熱性素子と電気的に接続される接続端子と、前記接続端子よりも大きな面積を有し前記測温素子の少なくとも一方の電極と接続される集熱用端子とを含む
    回路モジュール。
  9. 請求項７または８に記載の回路モジュールであって、
    前記発熱性素子は、半導体発光素子である
    回路モジュール。
  10. 請求項７〜９のいずれか１つに記載の回路モジュールであって、
    前記第２の外装基材は、前記放熱層に対向して配置され、前記コア層および前記放熱層と電気的に絶縁された第２の配線層をさらに有する
    回路モジュール。
JP2018128928A 2018-07-06 2018-07-06 回路基板および回路モジュール Pending JP2020009879A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018128928A JP2020009879A (ja) 2018-07-06 2018-07-06 回路基板および回路モジュール
CN201910593038.7A CN110691457A (zh) 2018-07-06 2019-07-03 电路板和电路组件
US16/502,866 US11069589B2 (en) 2018-07-06 2019-07-03 Circuit board and circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018128928A JP2020009879A (ja) 2018-07-06 2018-07-06 回路基板および回路モジュール

Publications (1)

Publication Number Publication Date
JP2020009879A true JP2020009879A (ja) 2020-01-16

Family

ID=69102643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018128928A Pending JP2020009879A (ja) 2018-07-06 2018-07-06 回路基板および回路モジュール

Country Status (3)

Country Link
US (1) US11069589B2 (ja)
JP (1) JP2020009879A (ja)
CN (1) CN110691457A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3817041B1 (en) * 2018-06-26 2023-08-16 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
CN114203889B (zh) * 2020-09-18 2024-09-24 欣兴电子股份有限公司 电路板及其制作方法
JP2022154932A (ja) 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を備える半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231862A (ja) * 2001-02-05 2002-08-16 Fujitsu Quantum Devices Ltd 半導体装置及びチップキャリア
JP2003046022A (ja) * 2001-05-22 2003-02-14 Hitachi Ltd 電子装置
JP2005276950A (ja) * 2004-03-23 2005-10-06 Matsushita Electric Ind Co Ltd 半導体チップの実装基板、半導体装置、半導体チップの実装基板の製造方法
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
JP2016076510A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2004163722A (ja) 2002-11-14 2004-06-10 Fujitsu Ltd 部品内蔵基板
EP1571706B1 (en) * 2002-11-21 2018-09-12 Hitachi, Ltd. Electronic device
JP2005286057A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
KR101752829B1 (ko) * 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10061967B2 (en) * 2016-08-22 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6800125B2 (ja) * 2017-09-29 2020-12-16 太陽誘電株式会社 回路基板及び回路モジュール
US10504854B2 (en) * 2017-12-07 2019-12-10 Intel Corporation Through-stiffener inerconnects for package-on-package apparatus and methods of assembling same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231862A (ja) * 2001-02-05 2002-08-16 Fujitsu Quantum Devices Ltd 半導体装置及びチップキャリア
JP2003046022A (ja) * 2001-05-22 2003-02-14 Hitachi Ltd 電子装置
JP2005276950A (ja) * 2004-03-23 2005-10-06 Matsushita Electric Ind Co Ltd 半導体チップの実装基板、半導体装置、半導体チップの実装基板の製造方法
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
JP2016076510A (ja) * 2014-10-02 2016-05-12 太陽誘電株式会社 回路モジュール
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
CN110691457A (zh) 2020-01-14
US11069589B2 (en) 2021-07-20
US20200013690A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
US8704101B2 (en) Package carrier and manufacturing method thereof
JP5436614B2 (ja) パッケージ構造とその製造方法
US7436680B2 (en) Multi-chip build-up package of optoelectronic chip
JP2010177597A (ja) 半導体モジュールおよび携帯機器
US11069589B2 (en) Circuit board and circuit module
JP2010080572A (ja) 電子装置
JP2019067872A (ja) 回路基板及び回路モジュール
JP2013138068A (ja) 多層プリント基板
KR102282209B1 (ko) 장착 조립체 및 조명 디바이스
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
KR20140043568A (ko) 반도체 패키지 및 그 제조방법
JP2006120996A (ja) 回路モジュール
JP2012209527A (ja) 部品内蔵基板及びその製造方法
JP5484705B2 (ja) 半導体モジュールおよび半導体モジュールを備える携帯機器
KR101163893B1 (ko) 방열회로기판 및 그의 제조 방법
JP6686467B2 (ja) 電子部品放熱構造
JP2014149489A (ja) 発光装置、及び電子機器
JP5062583B2 (ja) 電子部品用パッケージ
JPWO2014188964A1 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2020047690A (ja) 電子回路装置
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2017152495A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
JP2006351952A (ja) 半導体装置
JP2013089851A (ja) 多層回路基板
WO2019194200A1 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220419