JP2004163722A - 部品内蔵基板 - Google Patents
部品内蔵基板 Download PDFInfo
- Publication number
- JP2004163722A JP2004163722A JP2002330508A JP2002330508A JP2004163722A JP 2004163722 A JP2004163722 A JP 2004163722A JP 2002330508 A JP2002330508 A JP 2002330508A JP 2002330508 A JP2002330508 A JP 2002330508A JP 2004163722 A JP2004163722 A JP 2004163722A
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- substrate
- film
- optical element
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】部品内蔵基板に関し、光導波路を用いる部品内蔵基板に於いて、光導波路やミラーの位置精度ばらつきの問題を解消すると共に従来の表面実装型部品の実装に比較してＶＣＳＥＬとドライバＩＣ間やＰＤとレシーバＩＣ間の配線短縮を可能にしようとする。
【解決手段】光導波路フィルムを内蔵する溝が形成されたコア基板５１、フィルム面とコア基板５１の絶縁層面或いは電気配線表面とを同じ高さに整列して前記溝に配置、且つ、接着固定したポリマ光導波路フィルム５７、整列させた面と反対側のコア基板５１からコア５５Ｂを斜めにカットし、且つ、カットした面を金属膜ミラー６１で覆ったＶ状溝５９、ポリマ光導波路フィルム５７と面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子を備える。
【選択図】 図３
【解決手段】光導波路フィルムを内蔵する溝が形成されたコア基板５１、フィルム面とコア基板５１の絶縁層面或いは電気配線表面とを同じ高さに整列して前記溝に配置、且つ、接着固定したポリマ光導波路フィルム５７、整列させた面と反対側のコア基板５１からコア５５Ｂを斜めにカットし、且つ、カットした面を金属膜ミラー６１で覆ったＶ状溝５９、ポリマ光導波路フィルム５７と面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子を備える。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、ポリマ光導波路をはじめ、面発光型半導体レーザ、面受光型受光素子、電子デバイスなどを内蔵し、光伝送モジュールとして好適な部品内蔵基板に関する。
【０００２】
【従来の技術】
現在、電気信号を光信号に変換し、その光信号を送受信する為の光伝送モジュールは、基幹系光通信や装置間信号伝送に多用されつつある。
【０００３】
従来の光伝送モジュールとしては、基板上に無機材料で光導波路を形成して半導体レーザ等の光部品を搭載したもの、或いは、基板上にポリマ導波路を形成したもの等が知られている。
【０００４】
図９は石英導波路を用いた光伝送モジュールを例示する要部斜面図である（例えば、非特許文献１参照。）。
【０００５】
図に於いて、１はＳｉ基板、１ＡはＳｉ基板に於けるテラス型部分、２は石英導波路、３はボンディング・パッド、４はフォトダイオードからなるモニタ、５は半導体レーザからなる送信器、６はフィルタ、７はフォトダイオードからなる受信器をそれぞれ示している。
【０００６】
この光伝送モジュールに於いては、例えば、火炎堆積法を適用してＳｉ基板１上に石英導波路２を形成すると共に光部品を実装したものであって、波長１．５〔μｍ〕の光信号を入力した場合、フィルタ６を通過して受信器７に到達し、また、送信器５から波長１．３〔μｍ〕の光信号が放射された場合、フィルタ６で反射されてから出力されることなどが明らかにされている。
【０００７】
図１０はＳｉ基板そのものを導波路として用いた光伝送モジュールを例示する要部切断側面図である（例えば、非特許文献２参照）。
【０００８】
図１０（Ａ）に於いて、１１は第１のＳｉ基板、１２は入射側直線状グレーティング、１３は出射側直線状グレーティング、１４はリレー・レンズ、１５Ａ及び１５Ｂは第２のＳｉ基板、１６及び１７はレンズ、１８は光源、１９は受光器をそれぞれ示している。
【０００９】
図１０（Ｂ）に於いて、１５は第２のＳｉ基板、２０はＬＳＩをそれぞれ示していて、図１０（Ａ）に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００１０】
図１０（Ｂ）は、図１０（Ａ）に見られる第２のＳｉ基板１５Ａと１５Ｂとを一体化し、ＬＥＤからなる光源１８から波長１．５〔μｍ〕の光信号を放射し、レンズ１６から図１０（Ａ）に於ける第１のＳｉ基板１１に入射させ、Ｓｉ基板１１中を反射を繰り返しながら進行した光信号をＰＤからなる受光器１９で受信するようにしてある。尚、波長１．５〔μｍ〕の光はＳｉを透過する。
【００１１】
図１１は光ファイバを用いた光伝送モジュールを例示する要部切断側面図である（例えば、非特許文献３参照。）。
【００１２】
図に於いて、２１は支持基板、２２はＯＩＩＣ（ｏｐｔｉｃａｌｌｙ ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）、２３はドライバ、２４はＬＳＩからなる論理部、２５はレシーバ、２６はＶＣＳＥＬ（ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）、２７はフォトダイオード、２８はＰＯＦ（ｐｌａｓｔｉｃ ｏｐｔｉｃａｌ ｆｉｂｅｒ）をそれぞれ示している。
【００１３】
前記図９（非特許文献１）及び図１０（非特許文献２）について説明した従来例では、何れＳｉ基板を用いることが必須であり、基板が限定されてしまう旨の問題があり、また、図１１（非特許文献３）について説明した従来例では、空間に出射される光を光ファイバの端面で受光する構成になっている為、構造が大きくなり、また、光ファイバを安定に固定する為の部材が必要になるなどの問題がある。
【００１４】
図１２はマイクロレンズを用いる光伝送モジュールを例示する要部切断側面図であり、（Ａ）は全体を、（Ｂ）は一部の拡大詳細をそれぞれ示している（例えば、非特許文献４参照。）。
【００１５】
図に於いて、３１はポリマ導波路、３２はＶＣＳＥＬ、３３はドライバＩＣ、３４はＬＳＩ、３５はＰＤ、３６はレシーバＩＣ、３７はマイクロレンズ、３７Ａ及び３７Ｂはマイクロレンズ、３８はＶＣＳＥＬやＰＤなどの光素子、３９はソルダ・バンプをそれぞれ示している。
【００１６】
図１３はマイクロレンズ及びミラーを用いる光伝送モジュールを例示する要部切断説明図であり、（Ａ）は要部切断平面を、（Ｂ）は要部切断側面をそれぞれ示している（例えば、非特許文献５参照。）。
【００１７】
図に於いて、４１はＰＥＴＩＴ（ｐｈｏｔｏｎｉｃ／ｅｌｅｃｔｒｉｃ ｔｉｅｄ ｉｎｔｅｒｆａｃｅ）用ケース、４２はＶＣＳＥＬ、４３は平板マイクロレンズ（ＰＭＬ：ｐｌａｎａｒ ｍｉｃｒｏ ｌｅｎｓ）、４４はｐｉｎ−ＰＤ、４５はＭＴ（ｍｅｃｈａｎｉｃａｌｌｙ ｔｒａｎｓｆｅｒａｂｌｅ）型コネクタ互換ガイド孔、４６はＶ溝ハウジング、４６は４５度ミラー、４７はガイドピン、４８は光ファイバ（１２芯）をそれぞれ示している。
【００１８】
前記図１２（非特許文献４）について説明した従来例では、有機基板に光導波路であるポリマ導波路３１を内蔵し、マイクロレンズ３７Ａ及び３７Ｂを用いてポリマ導波路３１とＶＣＳＥＬやＰＤなどの光素子３７との光結合を行うものであり、また、前記図１３（非特許文献５）について説明した従来例では、空間に出射する光を平板マイクロレンズ４３及び精密プラスチック成形で作製した光を垂直に曲げる４５度ミラー４６を用いて光ファイバ４８に結合するものであり、何れもマイクロレンズや精密なミラーを用いているので、光素子と導波路とを光学的に結合させること、及び、それを長期に亙って維持するのは簡単なことではない。
【００１９】
光伝送モジュールについては、前記した文献に見られる技術だけでなく、他に特許出願された発明が開示されている。
【００２０】
電気回路基板の内層に光導波路部品を搭載する為、光導波路部品を作製するベース基板として透明なガラス基板を用い、このガラス基板を含む光導波路を１つの光導波路部品とすることでリジッドな光導波路部品にしたものであって、扱い易さが向上するとしている（例えば、特許文献１参照。）。
【００２１】
この発明では、光導波路がリジッドになるから、これをプリント基板に接着剤やはんだバンプを用いて平坦性良く貼り合わせることが可能となるが、ガラス基板にはある程度の厚さが必要であるから、光の入出力にレンズを用いることが不可欠になる。
【００２２】
光導波路を基板から剥離したフイルムの状態で使用し、その上に発光素子や受光素子などの光素子を実装することができれば、レンズを用いることなく光結合することが可能である。
【００２３】
然しながら、前記特許文献１にも開示されているところであるが、フィルムの状態では、扱いが容易ではなく、例えば、接着剤で基板上に固着する際、端部は接着剤の厚さに最も分布を生じ易い箇所であり、そこにミラーを設置する場合、高さを精度よく制御することが困難である。
【００２４】
また、〔ＧＨｚ〕以上の高速信号伝送を用途とする部品内蔵基板では、面発光型半導体レーザとドライバＩＣ間、或いは、受光素子とレシーバＩＣ間などの配線は、できる限り短縮しなければならないが、従来の部品実装形態では、多層の基板に於ける同じ配線層に実装するのが普通であって、配線の短縮には限界がある。
【００２５】
【特許文献１】
特開２００２−１８９１３７号公報
【非特許文献１】
光通信技術の最新資料集ＩＩＩ オプトロニクス社 平成１０年 第１版 ｐ１２２
【非特許文献２】
沖電気 Ｒｅａｌ Ｗｏｒｌｄ Ｃｏｍｐｕｔｉｎｇ Ｐｒｏｊｅｃｔ，次世代情報処理基盤技術開発事業総合報告
【非特許文献３】
ゲント大「Ｌ Ｖａｎｗａｓｓｅｎｈｏｖｅ，ｅｔ，ａｌ．“Ｄｅｍｏｎｓｔｒａｔｉｏｎ ｏｆ ２−Ｄ Ｐｌａｓｔｉｃ Ｏｐｔｉｃａｌ Ｆｉｂｅｒ ｂａｓｅｄ Ｏｐｔｉｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ ｂｅｔｗｅｅｎ ＣＭＯＳ ＩＣ’ｓ”ＯＦＣ２００１ ＷＤＤ７４」
【非特許文献４】
ＮＴＴ「エレクトロニクス実装学会誌 Ｖｏｌ．５，Ｎｏ５．ＡＵＧ，２００２」
【非特許文献５】
ＮＥＣ「Ｒｅａｌ Ｗｏｒｌｄ Ｃｏｍｐｕｔｉｎｇ Ｐｒｏｊｅｃｔ、次世代情報処理基板技術開発事業総合報告、エレクトロニクス実装学会誌 Ｖｏｌ．５，Ｎｏ５．ＡＵＧ，２００２」
【００２６】
【発明が解決しようとする課題】
本発明では、基板間や装置間などの比較的短距離の伝送を対象とする光伝送用のポリマ光導波路を用いる部品内蔵基板に於いて、光導波路とＶＣＳＥＬやＰＤなどの光素子との間をレンズを用いることなく光結合することを可能にし、従って、組み立て時にレンズの精密な位置合わせを不要にしようとするものである。
【００２７】
【課題を解決するための手段】
本発明に依る部品内蔵基板に於いては、少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子とを備えてなることが基本になっている。尚、本明細書に於ける表記では、本発明に係わる光素子の場合、全て面受光型或いは面発光型の光素子を指すものと定義する。
【００２８】
前記手段を採ることに依り、光導波路とＶＣＳＥＬやＰＤ等の光素子との間をレンズを用いることなく光結合することが可能となり、従って、組み立て時にレンズの精密な位置合わせは不要であり、また、光導波路やミラーの位置精度ばらつきの問題も解消され、この結果、部材のコスト、及び、プロセスのコストを共に低減させることが可能であって、その製造面の優位性は極めて高い。
【００２９】
【発明の実施の形態】
本発明に於ける部品内蔵基板は、コア基板にポリマ光導波路を収容する溝を形成し、その溝にポリマ光導波路を配置して接着剤などで接着・固定し、その後、ポリマ光導波路の所要箇所を斜め４５度カットし、カット面に金属膜を形成することで４５度反射ミラーとした構成が基本になっている。
【００３０】
ポリマ光導波路をコア基板に接着・固定するには、平板上でポリマ光導波路とコア基板とを位置合わせして接着することで位置精度及び角度精度を充分に高く維持することができる。この場合、平板には、予め位置合わせ用マーカを形成しておいても良い。
【００３１】
ポリマ光導波路の斜め４５度カットは、半導体チップをダイシングするダイサを用いることができる。尚、予め４５度反射ミラーが形成されたポリマ光導波路をコア基板の溝に接着・固定することで、接着剤の厚みばらつきに起因する光導波路及びミラー位置ばらつきを抑えることも可能である。
【００３２】
ポリマ光導波路を内蔵したコア基板の表裏両面、又は、コア基板に積層したビルドアップ層の一面或いは両面に金属パターンを形成し、ＶＣＳＥＬやＰＤを実装することは容易である。
【００３３】
本発明に依る部品内蔵基板は、ポリマ光導波路、ＶＣＳＥＬ、ＰＤ等を内蔵するのであるが、ＶＣＳＥＬやＰＤの上部を含む近傍にＶＣＳＥＬ用ドライバＩＣやＰＤ用アンプＩＣ等を３次元的に実装することができ、この実装方法を採った場合には、従来の表面実装に比較し、ＶＣＳＥＬ−ドライバＩＣ間、ＰＤ−アンプＩＣ間の配線距離は著しく短縮され、高速動作性能は向上する。
【００３４】
ＶＣＳＥＬ及びＰＤなどの光素子には、光を出射する面、或いは、受光する面に基板と接合する為の金属パッドを形成し、その反対側の面に電気配線を接続する為の金属パッドを形成する。
【００３５】
前記光素子を基板に実装するには、光の入出力側の面に形成した金属パッドを用いて基板と接合し、電気接続は、反対側の面に形成した金属パッドを用いて行う。この構成を採ることで、ＶＣＳＥＬ及びそのドライバＩＣ、或いは、ＰＤ及びそのレシーバＩＣをスタック状に実装することが可能になる。
【００３６】
実施例１
図１は製造工程要所に於けるコア基板を表す要部平面図であり、また、図２は製造工程要所に於ける光電気複合回路基板を説明する要部説明図であり、（Ａ）は要部切断側面、（Ｂ）及び（Ｃ）はテープ状並列光ファイバを説明する要部平面及び要部正面をそれぞれ示している。
【００３７】
図１（Ａ）、（Ｂ）、図２（Ａ）参照
１００×１００×０．１５〔ｍｍ〕の両面銅張り有機コア基板５１にプレス機用穴５１Ａ、溝形成用マーカ５１Ｂ、Ｖ溝形成用マーカ５１Ｃ（裏面）、ＶＣＳＥＬ実装用マーカ５１Ｄ、スルービア５２、配線５３などを形成する。
【００３８】
ダイサを用い、溝形成用マーカ５１Ｂを利用して所定位置にポリマ光導波路フィルム内蔵用溝５４を形成する。
【００３９】
図２（Ｂ）及び（Ｃ）参照
ポリマ光導波路フィルム５７は、例えば、支持基板上に先ずポリイミドやエポキシなどの樹脂材料を用いてアンダー・クラッド層を形成し、そのアンダー・クラッド層上に屈折率が高いコア材料層を成膜し、レジスト塗布、パターン露光、レジスト現像、コア材料層のエッチング、レジスト剥離の工程を経てコア配線パターンを形成し、その上にオーバー・クラッド層を塗布して完成するものであって、図では、アンダー・クラッド層とオーバー・クラッド層とで構成されるクラッドを５５Ａで、また、クラッド５５Ａで覆われているコアを５５Ｂで指示してある。
【００４０】
ポリマ光導波路フィルム５７は、平板上でコア基板５１の溝５４に一部を挿入し、高さを合わせて整列させ、溝５４内に接着剤を充填して接着する。尚、記号５８は接着剤層を指示している。
【００４１】
コア基板５１とポリマ光導波路フィルム５７との高さを合わせるのに用いる平板には部品設置用としてマーカを形成しておくことが好ましく、また、コア基板５１には配線５３が存在しているので、高さを合わせる為のスペーサを設けても良い。尚、図示例では、コア基板５１の絶縁層表面とフィルム５７の表面とを合わせた構成になっている。
【００４２】
前記のようにして、ポリマ光導波路フィルム５７の一方の面がコア基板５１と同じ面に在り、他方の面が接着剤５８に接触している状態となる。
【００４３】
実施例２
図３（Ａ）は金属膜ミラーを形成した部品内蔵基板を表す要部切断側面図であり、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４４】
斜め４５度切削部をもつブレードを取り付けたダイサを用い、図２について説明した接着剤層５８側からポリマ光導波路フィルム５７に対して斜め４５度カットを行ってＶ状溝５９を形成する。勿論、この場合、Ｖ溝形成用マーカ５１Ｃを利用して位置決めする。
【００４５】
次いで、例えばスパッタリング法を適用することに依り、前記斜め４５度カットで形成されたＶ状溝内面に厚さ２〔μｍ〕のＡｕ膜を被着し、それを樹脂６０で埋め込んで金属膜ミラー６１を完成する。この構成に依り、コア基板５１の表面側から光信号を入出力させることが可能となる。
【００４６】
実施例３
図３（Ｂ）は樹脂付き銅箔を付設した部品内蔵基板を表す要部切断側面図であり、図１乃至図３（Ａ）に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４７】
実施例２として説明した部品内蔵基板の両面に樹脂付き銅箔であるビルドアップ層６２（アラミカ 旭化成製、又は、ユウーピレックス 宇部興産製）を例えば真空プレスで積層する。尚、６２Ａは樹脂層、６２Ｂは銅層をそれぞれ示している。
【００４８】
樹脂層６２Ａの層厚は１００〔μｍ〕以下が望ましく、例えば、出射角が３０度であるＶＣＳＥＬを用いる場合には、ポリマ光導波路フィルム５７に於けるコア５５Ｂの一辺が５０〔μｍ〕以上であれば、樹脂層厚が２５〔μｍ〕以下であるビルドアップ層６２を、また、コア５５Ｂの一辺が１００〔μｍ〕以上であれば、樹脂層厚が１００〔μｍ〕以下であるビルドアップ層６２を用いると良い。
【００４９】
樹脂層６２Ａは、ＶＣＳＥＬやＰＤを実装する温度に耐える材料であれば、エポキシ樹脂、ＰＰＥ（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｅｔｈｅｒ）、ＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ ｒｅｓｉｎ）などの樹脂で良い。
【００５０】
ビルドアップ層６２には、金属膜ミラー６１を利用してポリマ光導波路フィルム５７に光を導入する領域に光が通過する孔を予め形成しておくと良い。尚、樹脂層６２Ａが例えばＶＣＳＥＬの発光波長に対して透明であれば、前記孔は不要であるが銅層６２Ｂには形成しなければならない。尚、発光波長に対して透光性を有する樹脂としては、アラミカ（旭化成製）やユーピレックス（宇部興産製）を用いると良い。
【００５１】
実施例３に依れば、ファイバを内蔵した基板の両面にビルドアップ層を一層ずつ形成した部品内蔵基板が実現される。
【００５２】
実施例４
図４（Ａ）は多層化された全ての層がＩＶＨ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ−ｈｏｌｅ）で結ばれた光電気複合回路基板を表す要部切断側面図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００５３】
実施例３として説明した部品内蔵基板に於けるビルドアップ層６２に炭酸ガス・レーザ、或いは、ＵＶ−ＹＡＧレーザなどを用いてビア・ホールを形成し、無電解銅めっき、及び、電解銅めっきを行ってコア基板５１に於ける配線５３と導通を取り、リソグラフィ技術を摘要し、ビルドアップ層６２に於ける銅層６２Ｂをエッチングして配線６２Ｃを形成し、Ａｇ、Ｓｎ、Ｐｂ、Ｎｉ、Ｂｉ、Ｉｎ等の金属から選択した材料を用いてチップ部品搭載用パッド６２Ｄを形成することで、全ての層がＩＶＨで結ばれ、４層配線をもつポリマ光導波路フィルム内蔵の部品内蔵基板が実現される。ここで、チップ部品搭載用パッド６２Ｄを作製するのもリソグラフィ技術を適用することができ、レジスト成膜、パッド・パターンの露光、レジスト現像、Ｃｕめっき、接合用金属めっき、レジスト剥離などを実施すれば良い。尚、６２Ｅは開孔を示している。
【００５４】
実施例５
図４（Ｂ）はＶＣＳＥＬなどを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図４（Ａ）に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００５５】
実施例４として説明した部品内蔵基板にＶＣＳＥＬ６３を実装する。この場合のＶＣＳＥＬ６３としては、表面発光型のフリップ・チップ実装可能なものが好適であり、例えば、表面発光型８５０〔ｎｍ〕光発光ＶＣＳＬＥ（Ｕ０４Ｔ：ＵＬＭ Ｐｈｏｔｏｎｉｃｓ社製）を用いることができる。
【００５６】
ＶＣＳＬＥ６３を実装する際のパッド６２Ｄとの接合用金属としては、Ａｇ−Ｓｎなど低温実装用の各種金属を用いることができる。因に、Ａｇ−Ｓｎの接合温度は２４０〔℃〕程度である。
【００５７】
ＶＣＳＬＥ６３を実装してから、ＶＣＳＥＬ用ドライバＩＣ６４のダイ・ボンディングを行い、ボンディング・ワイヤ６５を用いて所要箇所、例えば、ＶＣＳＥＬ６３やその他の配線６２Ｃとボンディングすることで、電気信号を光信号に変換し且つ送信することができる送信機能をもつ部品内蔵基板を実現することができる。尚、ＶＣＳＥＬ用ドライバＩＣ６４としては、例えば、ＨＸＴ２３１２Ａ（Ｈｅｌｉｘ社製）を用いることができ、また、ドライバＩＣ用としてキャパシタを設置することは任意である。
【００５８】
実施例６
図５（Ａ）はＶＣＳＥＬなどを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図４に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００５９】
実施例５として説明した部品内蔵基板に１００〔μｍ〕程度に薄板化したドライバＩＣ６４を搭載し、ボンディング・ワイヤ６５の高さをドライバＩＣ６４の上方１５０〔μｍ〕以下に抑えてボンディングする。
【００６０】
ＶＣＳＥＬ６３の下方に透光性アンダー・フィル剤６６を充填してから、ＶＣＳＥＬ６３、ドライバＩＣ６４、キャパシタなどが設置された領域に対応する収容穴６８Ａが形成され、且つ、配線が形成されたコア基板６８（アラミカ 旭化成社製）をプリプレグ層６７を介して積層する。
【００６１】
透光性アンダー・フィル剤６６としては、例えばＪＣＲ６１４０、ＪＣＲ６１２２（東レ・ダウコーニング・シリコーン社製）などを用いて良い。
【００６２】
積層したコア基板６８に形成されている収容穴６８Ａ内に封止剤６９を充填する。封止剤６９としては、有機パッケージで多用されているものを用いることができ、熱伝導性の樹脂であることが好ましい。封止剤６９の上方には、放熱用のフィンを設置しても良い。
【００６３】
実施例７
図５（Ｂ）はＰＤ及びＰＤ用アンプＩＣなどを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図５（Ａ）に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００６４】
実施例６として説明した部品内蔵基板に実装されたＶＣＳＥＬ６３に代えてＰＤ７０を、そして、ドライバＩＣ６４に代えてＰＤ用アンプＩＣ７１をそれぞれ搭載したものであり、光ファイバから導入された光信号を受信する機能をもっている。
【００６５】
実施例８
図６（Ａ）は高速ＬＳＩを搭載したインターポーザ型の部品内蔵基板を表す要部切断側面図であり、図１乃至図５に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００６６】
実施例８は、実施例１乃至６に於いて、ポリマ光導波路フィルム５７を内蔵したコア基板５１に高速ＬＳＩを実装する為の領域を確保し、高速ＬＳＩ用の配線や実装用パッドを形成して高速ＬＳＩ７２を実装することで、これからの電気信号を光信号に変換して送信することができるインターポーザ型の部品内蔵基板を実現した。尚、記号７３は光導波路５７に接続したコネクタを示している。
【００６７】
実施例９
図６（Ｂ）は高速ＬＳＩを搭載したインターポーザ型の部品内蔵基板を表す要部切断側面図であり、図１乃至図６（Ａ）に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００６８】
実施例９は、実施例７に於いて、ポリマ光導波路フィルム５７を内蔵したコア基板５１に高速ＬＳＩを実装する為の領域を確保し、高速ＬＳＩ用の配線や実装用パッドを形成して高速ＬＳＩ７２を実装することで、ポリマ光導波路フィルム５７からの高速光信号を電気信号に変換して高速ＬＳＩ７２に伝送することができるインターポーザ型の部品内蔵基板を実現した。
【００６９】
実施例１０
図７（Ａ）は基板内光配線用の部品内蔵基板を表す要部切断側面図であり、図１乃至図６に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７０】
実施例１０は、実施例８として説明した送信モジュール７４と実施例９として説明した受信モジュール７５を同一基板上に形成することで、基板内光配線を実現したものである。
【００７１】
実施例１１
図７（Ｂ）は部品内蔵基板に実装するのに好適なＭＳＭ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｅｔａｌ）−ＰＤを表す要部切断側面図であり、図に於いて、８１はＧａＡｓからなる基板、８２は基板に作り込まれた受光部分に於ける受光面、８３はスルーホール、８４はスルーホール配線、８５は受光面側パッド、８６は裏面側パッドをそれぞれ示している。
【００７２】
このＭＳＭ−ＰＤでは、基板８１に受光部分を作り込み、スルーホール８３を形成してから、スルーホール配線８４や他の配線を形成し、受光面側及び裏面側にＮｉ／Ａｕからなるパッド８５及び８６を形成する。
【００７３】
この構成を採ることで、ポリマ光導波路フィルム−ＰＤ−ＰＤ用レシーバＩＣをスタック状に実装した部品内蔵基板が実現される。
【００７４】
実施例１２
図８はＭＳＭ−ＰＤを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図７に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７５】
実施例１２は、実施例７或いは実施例９として説明した部品内蔵基板に実施例１１で説明したＭＳＭ−ＰＤを実装すると共にＰＤ用レシーバＩＣ８７をスタック状に実装してある。尚、必要に応じ、ＰＤ用レシーバＩＣ８７の近傍にキャパシタを配置しても良い。
【００７６】
部品内蔵基板を実施例１２の構成にすると、ＰＤとＰＤ用レシーバＩＣとをスタック状に実装されているので、配線を短くすることができ、高速化を必要とする部品内蔵基板の場合に有効である。尚、ＶＣＳＥＬ及びＶＣＳＥＬ用ドライバＩＣを実装する送信側基板の場合にも、実施例１２と同様な構成にすることで、スタック型の実装を行うことができる。
【００７７】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００７８】
（付記１）
少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、
前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、
前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、
前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子とを備えてなることを特徴とする部品内蔵基板。
【００７９】
（付記２）
ポリマ光導波路フィルムを内蔵したコア基板に積層形成された絶縁層と金属箔とからなるビルドアップ配線層及びそのビルドアップ配線層上に搭載された少なくとも面発光型半導体レーザ或いは面受光型受光素子とを備えてなることを特徴とする（付記１）記載の部品内蔵基板。
【００８０】
（付記３）
ポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝からなる反射ミラーがポリマ光導波路の一端或いは両端或いは分岐ポリマ光導波路の各端の近傍に形成されたポリマ光導波路フィルムがコア基板に内蔵されると共に該コア基板の一方の面或いは両面にビルドアップ配線層が形成されてなること
を特徴とする（付記１）或いは（付記２）記載の部品内蔵基板。
【００８１】
（付記４）
金属膜で覆われたＶ状溝からなるミラーの反射を介して光がポリマ光導波路に入射する位置に面発光型半導体レーザが設置されてなることを特徴とする（付記１）乃至（付記３）の何れか１記載の部品内蔵基板。
【００８２】
（付記５）
面発光型半導体レーザとＶ状溝を覆う金属膜との間の光路中に透光性樹脂が充填されてなることを特徴とする（付記１）乃至（付記４）の何れか１記載の部品内蔵基板。
【００８３】
（付記６）
金属膜で覆われたＶ状溝からなるミラーの反射を介して光がポリマ光導波路から出射される位置に面受光型受光素子が設置されてなることを特徴とする（付記１）乃至（付記３）の何れか１記載の部品内蔵基板。
【００８４】
（付記７）
面受光型受光素子とＶ状溝を覆う金属膜との間の光路中に透光性樹脂が充填されてなることを特徴とする（付記１）乃至（付記３）の何れか１又は（付記６）記載の部品内蔵基板。
【００８５】
（付記８）
ポリマ光導波路フィルムの一端側はコア基板内側に設置され且つ他端側はコア基板外側に自由端として導出され光コネクタが取り付けられてなることを特徴とする（付記１）乃至（付記７）の何れか１記載の部品内蔵基板。
【００８６】
（付記９）
金属膜で覆われたＶ状溝からなるミラーが両端近傍に形成されたポリマ光導波路フィルムを備えてなることを特徴とする（付記１）乃至（付記７）の何れか１記載の部品内蔵基板。
【００８７】
（付記１０）
面発光型半導体レーザ或いは面受光型受光素子などの光素子の周囲に該光素子の厚さ以上の厚さをもつ積層材料が配設されてなることを特徴とする（付記１）乃至（付記９）の何れか１記載の部品内蔵基板。
【００８８】
（付記１１）
面発光型半導体レーザが有機材料を主体とする封止剤或いは熱伝導性絶縁樹脂で封止されてなることを特徴とする（付記１）乃至（付記５）の何れか１又は（付記８）乃至（１０）の何れか１記載の部品内蔵基板。
【００８９】
（付記１２）
面発光型半導体レーザ或いは面受光型受光素子などの光素子の近傍であって、且つ、同一配線層に設置された光素子動作用ＩＣ或いは光素子動作用ＩＣとキャパシタを備えてなることを特徴とする（付記１）乃至（付記１１）の何れか１記載の部品内蔵基板。
【００９０】
（付記１３）
面発光型半導体レーザ或いは面受光型受光素子などの光素子の上方を含む近傍であって、且つ、異なる配線層に設置された光素子動作用ＩＣ或いは光素子動作用ＩＣとキャパシタを備えてなることを特徴とする（付記１）乃至（付記１１）の何れか１記載の部品内蔵基板。
【００９１】
（付記１４）
面発光型半導体レーザが光出射側の面に基板との接合用金属パッドを備え且つ反対側の面に電気配線との接続用金属パッドを備えるものであることを特徴とする（付記１３）記載の部品内蔵基板。
【００９２】
（付記１５）
面受光型受光素子が有機材料を主体とする封止剤或いは熱伝導性絶縁樹脂で封止されてなることを特徴とする（付記１）乃至（付記３）の何れか１又は（付記６）乃至（９）の何れか１又は（付記１２）又は（付記１３）記載の部品内蔵基板。
【００９３】
（付記１６）
面受光型受光素子が光入射側の面に基板との接合用金属パッドを備え且つ反対側の面に電気配線との接続用金属パッドを備えるものであることを特徴とする（付記１３）記載の部品内蔵基板。
【００９４】
【発明の効果】
本発明に依る光電気複合回路基板に於いては、少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された少なくとも面発光型半導体レーザ或いは面受光型受光素子とを備えることが基本になっている。
【００９５】
前記手段を採ることに依り、光導波路とＶＣＳＥＬやＰＤ等の光素子との間をレンズを用いることなく光結合することが可能となり、従って、組み立て時にレンズの精密な位置合わせは不要であり、また、光導波路やミラーの位置精度ばらつきの問題も解消され、この結果、部材のコスト、及び、プロセスのコストを共に低減させることが可能であって、その製造面の優位性は極めて高い。
【図面の簡単な説明】
【図１】製造工程要所に於けるコア基板を表す要部平面図である。
【図２】製造工程要所に於ける部品内蔵基板を説明する要部説明図である。
【図３】部品内蔵基板を表す要部切断側面図である。
【図４】部品内蔵基板を表す要部切断側面図である。
【図５】部品内蔵基板を表す要部切断側面図である。
【図６】部品内蔵基板を表す要部切断側面図である。
【図７】部品内蔵基板を表す要部切断側面図である。
【図８】部品内蔵基板を表す要部切断側面図である。
【図９】石英導波路を用いた光伝送モジュールを例示する要部斜面図である。
【図１０】Ｓｉ基板そのものを導波路として用いた光伝送モジュールを例示する要部切断側面図である。
【図１１】光ファイバを用いた光伝送モジュールを例示する要部切断側面図である。
【図１２】マイクロレンズを用いる光伝送モジュールを例示する要部切断側面図である。
【図１３】マイクロレンズ及びミラーを用いる光伝送モジュールを例示する要部切断説明図である。
【符号の説明】
５１ コア基板
５１Ａ プレス機用穴
５１Ｂ 溝形成用マーカ
５１Ｃ Ｖ溝形成用マーカ
５１Ｄ ＶＣＳＥＬ実装用マーカ
５２ スルービア
５３ 配線
５４ 溝
５５Ａ クラッド
５５Ｂ コア
５７ ポリマ光導波路フィルム
５８ 接着剤層
５９ Ｖ状溝
６０ 樹脂
６１ 金属膜ミラー
６２ ビルドアップ層
【発明の属する技術分野】
本発明は、ポリマ光導波路をはじめ、面発光型半導体レーザ、面受光型受光素子、電子デバイスなどを内蔵し、光伝送モジュールとして好適な部品内蔵基板に関する。
【０００２】
【従来の技術】
現在、電気信号を光信号に変換し、その光信号を送受信する為の光伝送モジュールは、基幹系光通信や装置間信号伝送に多用されつつある。
【０００３】
従来の光伝送モジュールとしては、基板上に無機材料で光導波路を形成して半導体レーザ等の光部品を搭載したもの、或いは、基板上にポリマ導波路を形成したもの等が知られている。
【０００４】
図９は石英導波路を用いた光伝送モジュールを例示する要部斜面図である（例えば、非特許文献１参照。）。
【０００５】
図に於いて、１はＳｉ基板、１ＡはＳｉ基板に於けるテラス型部分、２は石英導波路、３はボンディング・パッド、４はフォトダイオードからなるモニタ、５は半導体レーザからなる送信器、６はフィルタ、７はフォトダイオードからなる受信器をそれぞれ示している。
【０００６】
この光伝送モジュールに於いては、例えば、火炎堆積法を適用してＳｉ基板１上に石英導波路２を形成すると共に光部品を実装したものであって、波長１．５〔μｍ〕の光信号を入力した場合、フィルタ６を通過して受信器７に到達し、また、送信器５から波長１．３〔μｍ〕の光信号が放射された場合、フィルタ６で反射されてから出力されることなどが明らかにされている。
【０００７】
図１０はＳｉ基板そのものを導波路として用いた光伝送モジュールを例示する要部切断側面図である（例えば、非特許文献２参照）。
【０００８】
図１０（Ａ）に於いて、１１は第１のＳｉ基板、１２は入射側直線状グレーティング、１３は出射側直線状グレーティング、１４はリレー・レンズ、１５Ａ及び１５Ｂは第２のＳｉ基板、１６及び１７はレンズ、１８は光源、１９は受光器をそれぞれ示している。
【０００９】
図１０（Ｂ）に於いて、１５は第２のＳｉ基板、２０はＬＳＩをそれぞれ示していて、図１０（Ａ）に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００１０】
図１０（Ｂ）は、図１０（Ａ）に見られる第２のＳｉ基板１５Ａと１５Ｂとを一体化し、ＬＥＤからなる光源１８から波長１．５〔μｍ〕の光信号を放射し、レンズ１６から図１０（Ａ）に於ける第１のＳｉ基板１１に入射させ、Ｓｉ基板１１中を反射を繰り返しながら進行した光信号をＰＤからなる受光器１９で受信するようにしてある。尚、波長１．５〔μｍ〕の光はＳｉを透過する。
【００１１】
図１１は光ファイバを用いた光伝送モジュールを例示する要部切断側面図である（例えば、非特許文献３参照。）。
【００１２】
図に於いて、２１は支持基板、２２はＯＩＩＣ（ｏｐｔｉｃａｌｌｙ ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ）、２３はドライバ、２４はＬＳＩからなる論理部、２５はレシーバ、２６はＶＣＳＥＬ（ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）、２７はフォトダイオード、２８はＰＯＦ（ｐｌａｓｔｉｃ ｏｐｔｉｃａｌ ｆｉｂｅｒ）をそれぞれ示している。
【００１３】
前記図９（非特許文献１）及び図１０（非特許文献２）について説明した従来例では、何れＳｉ基板を用いることが必須であり、基板が限定されてしまう旨の問題があり、また、図１１（非特許文献３）について説明した従来例では、空間に出射される光を光ファイバの端面で受光する構成になっている為、構造が大きくなり、また、光ファイバを安定に固定する為の部材が必要になるなどの問題がある。
【００１４】
図１２はマイクロレンズを用いる光伝送モジュールを例示する要部切断側面図であり、（Ａ）は全体を、（Ｂ）は一部の拡大詳細をそれぞれ示している（例えば、非特許文献４参照。）。
【００１５】
図に於いて、３１はポリマ導波路、３２はＶＣＳＥＬ、３３はドライバＩＣ、３４はＬＳＩ、３５はＰＤ、３６はレシーバＩＣ、３７はマイクロレンズ、３７Ａ及び３７Ｂはマイクロレンズ、３８はＶＣＳＥＬやＰＤなどの光素子、３９はソルダ・バンプをそれぞれ示している。
【００１６】
図１３はマイクロレンズ及びミラーを用いる光伝送モジュールを例示する要部切断説明図であり、（Ａ）は要部切断平面を、（Ｂ）は要部切断側面をそれぞれ示している（例えば、非特許文献５参照。）。
【００１７】
図に於いて、４１はＰＥＴＩＴ（ｐｈｏｔｏｎｉｃ／ｅｌｅｃｔｒｉｃ ｔｉｅｄ ｉｎｔｅｒｆａｃｅ）用ケース、４２はＶＣＳＥＬ、４３は平板マイクロレンズ（ＰＭＬ：ｐｌａｎａｒ ｍｉｃｒｏ ｌｅｎｓ）、４４はｐｉｎ−ＰＤ、４５はＭＴ（ｍｅｃｈａｎｉｃａｌｌｙ ｔｒａｎｓｆｅｒａｂｌｅ）型コネクタ互換ガイド孔、４６はＶ溝ハウジング、４６は４５度ミラー、４７はガイドピン、４８は光ファイバ（１２芯）をそれぞれ示している。
【００１８】
前記図１２（非特許文献４）について説明した従来例では、有機基板に光導波路であるポリマ導波路３１を内蔵し、マイクロレンズ３７Ａ及び３７Ｂを用いてポリマ導波路３１とＶＣＳＥＬやＰＤなどの光素子３７との光結合を行うものであり、また、前記図１３（非特許文献５）について説明した従来例では、空間に出射する光を平板マイクロレンズ４３及び精密プラスチック成形で作製した光を垂直に曲げる４５度ミラー４６を用いて光ファイバ４８に結合するものであり、何れもマイクロレンズや精密なミラーを用いているので、光素子と導波路とを光学的に結合させること、及び、それを長期に亙って維持するのは簡単なことではない。
【００１９】
光伝送モジュールについては、前記した文献に見られる技術だけでなく、他に特許出願された発明が開示されている。
【００２０】
電気回路基板の内層に光導波路部品を搭載する為、光導波路部品を作製するベース基板として透明なガラス基板を用い、このガラス基板を含む光導波路を１つの光導波路部品とすることでリジッドな光導波路部品にしたものであって、扱い易さが向上するとしている（例えば、特許文献１参照。）。
【００２１】
この発明では、光導波路がリジッドになるから、これをプリント基板に接着剤やはんだバンプを用いて平坦性良く貼り合わせることが可能となるが、ガラス基板にはある程度の厚さが必要であるから、光の入出力にレンズを用いることが不可欠になる。
【００２２】
光導波路を基板から剥離したフイルムの状態で使用し、その上に発光素子や受光素子などの光素子を実装することができれば、レンズを用いることなく光結合することが可能である。
【００２３】
然しながら、前記特許文献１にも開示されているところであるが、フィルムの状態では、扱いが容易ではなく、例えば、接着剤で基板上に固着する際、端部は接着剤の厚さに最も分布を生じ易い箇所であり、そこにミラーを設置する場合、高さを精度よく制御することが困難である。
【００２４】
また、〔ＧＨｚ〕以上の高速信号伝送を用途とする部品内蔵基板では、面発光型半導体レーザとドライバＩＣ間、或いは、受光素子とレシーバＩＣ間などの配線は、できる限り短縮しなければならないが、従来の部品実装形態では、多層の基板に於ける同じ配線層に実装するのが普通であって、配線の短縮には限界がある。
【００２５】
【特許文献１】
特開２００２−１８９１３７号公報
【非特許文献１】
光通信技術の最新資料集ＩＩＩ オプトロニクス社 平成１０年 第１版 ｐ１２２
【非特許文献２】
沖電気 Ｒｅａｌ Ｗｏｒｌｄ Ｃｏｍｐｕｔｉｎｇ Ｐｒｏｊｅｃｔ，次世代情報処理基盤技術開発事業総合報告
【非特許文献３】
ゲント大「Ｌ Ｖａｎｗａｓｓｅｎｈｏｖｅ，ｅｔ，ａｌ．“Ｄｅｍｏｎｓｔｒａｔｉｏｎ ｏｆ ２−Ｄ Ｐｌａｓｔｉｃ Ｏｐｔｉｃａｌ Ｆｉｂｅｒ ｂａｓｅｄ Ｏｐｔｉｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ ｂｅｔｗｅｅｎ ＣＭＯＳ ＩＣ’ｓ”ＯＦＣ２００１ ＷＤＤ７４」
【非特許文献４】
ＮＴＴ「エレクトロニクス実装学会誌 Ｖｏｌ．５，Ｎｏ５．ＡＵＧ，２００２」
【非特許文献５】
ＮＥＣ「Ｒｅａｌ Ｗｏｒｌｄ Ｃｏｍｐｕｔｉｎｇ Ｐｒｏｊｅｃｔ、次世代情報処理基板技術開発事業総合報告、エレクトロニクス実装学会誌 Ｖｏｌ．５，Ｎｏ５．ＡＵＧ，２００２」
【００２６】
【発明が解決しようとする課題】
本発明では、基板間や装置間などの比較的短距離の伝送を対象とする光伝送用のポリマ光導波路を用いる部品内蔵基板に於いて、光導波路とＶＣＳＥＬやＰＤなどの光素子との間をレンズを用いることなく光結合することを可能にし、従って、組み立て時にレンズの精密な位置合わせを不要にしようとするものである。
【００２７】
【課題を解決するための手段】
本発明に依る部品内蔵基板に於いては、少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子とを備えてなることが基本になっている。尚、本明細書に於ける表記では、本発明に係わる光素子の場合、全て面受光型或いは面発光型の光素子を指すものと定義する。
【００２８】
前記手段を採ることに依り、光導波路とＶＣＳＥＬやＰＤ等の光素子との間をレンズを用いることなく光結合することが可能となり、従って、組み立て時にレンズの精密な位置合わせは不要であり、また、光導波路やミラーの位置精度ばらつきの問題も解消され、この結果、部材のコスト、及び、プロセスのコストを共に低減させることが可能であって、その製造面の優位性は極めて高い。
【００２９】
【発明の実施の形態】
本発明に於ける部品内蔵基板は、コア基板にポリマ光導波路を収容する溝を形成し、その溝にポリマ光導波路を配置して接着剤などで接着・固定し、その後、ポリマ光導波路の所要箇所を斜め４５度カットし、カット面に金属膜を形成することで４５度反射ミラーとした構成が基本になっている。
【００３０】
ポリマ光導波路をコア基板に接着・固定するには、平板上でポリマ光導波路とコア基板とを位置合わせして接着することで位置精度及び角度精度を充分に高く維持することができる。この場合、平板には、予め位置合わせ用マーカを形成しておいても良い。
【００３１】
ポリマ光導波路の斜め４５度カットは、半導体チップをダイシングするダイサを用いることができる。尚、予め４５度反射ミラーが形成されたポリマ光導波路をコア基板の溝に接着・固定することで、接着剤の厚みばらつきに起因する光導波路及びミラー位置ばらつきを抑えることも可能である。
【００３２】
ポリマ光導波路を内蔵したコア基板の表裏両面、又は、コア基板に積層したビルドアップ層の一面或いは両面に金属パターンを形成し、ＶＣＳＥＬやＰＤを実装することは容易である。
【００３３】
本発明に依る部品内蔵基板は、ポリマ光導波路、ＶＣＳＥＬ、ＰＤ等を内蔵するのであるが、ＶＣＳＥＬやＰＤの上部を含む近傍にＶＣＳＥＬ用ドライバＩＣやＰＤ用アンプＩＣ等を３次元的に実装することができ、この実装方法を採った場合には、従来の表面実装に比較し、ＶＣＳＥＬ−ドライバＩＣ間、ＰＤ−アンプＩＣ間の配線距離は著しく短縮され、高速動作性能は向上する。
【００３４】
ＶＣＳＥＬ及びＰＤなどの光素子には、光を出射する面、或いは、受光する面に基板と接合する為の金属パッドを形成し、その反対側の面に電気配線を接続する為の金属パッドを形成する。
【００３５】
前記光素子を基板に実装するには、光の入出力側の面に形成した金属パッドを用いて基板と接合し、電気接続は、反対側の面に形成した金属パッドを用いて行う。この構成を採ることで、ＶＣＳＥＬ及びそのドライバＩＣ、或いは、ＰＤ及びそのレシーバＩＣをスタック状に実装することが可能になる。
【００３６】
実施例１
図１は製造工程要所に於けるコア基板を表す要部平面図であり、また、図２は製造工程要所に於ける光電気複合回路基板を説明する要部説明図であり、（Ａ）は要部切断側面、（Ｂ）及び（Ｃ）はテープ状並列光ファイバを説明する要部平面及び要部正面をそれぞれ示している。
【００３７】
図１（Ａ）、（Ｂ）、図２（Ａ）参照
１００×１００×０．１５〔ｍｍ〕の両面銅張り有機コア基板５１にプレス機用穴５１Ａ、溝形成用マーカ５１Ｂ、Ｖ溝形成用マーカ５１Ｃ（裏面）、ＶＣＳＥＬ実装用マーカ５１Ｄ、スルービア５２、配線５３などを形成する。
【００３８】
ダイサを用い、溝形成用マーカ５１Ｂを利用して所定位置にポリマ光導波路フィルム内蔵用溝５４を形成する。
【００３９】
図２（Ｂ）及び（Ｃ）参照
ポリマ光導波路フィルム５７は、例えば、支持基板上に先ずポリイミドやエポキシなどの樹脂材料を用いてアンダー・クラッド層を形成し、そのアンダー・クラッド層上に屈折率が高いコア材料層を成膜し、レジスト塗布、パターン露光、レジスト現像、コア材料層のエッチング、レジスト剥離の工程を経てコア配線パターンを形成し、その上にオーバー・クラッド層を塗布して完成するものであって、図では、アンダー・クラッド層とオーバー・クラッド層とで構成されるクラッドを５５Ａで、また、クラッド５５Ａで覆われているコアを５５Ｂで指示してある。
【００４０】
ポリマ光導波路フィルム５７は、平板上でコア基板５１の溝５４に一部を挿入し、高さを合わせて整列させ、溝５４内に接着剤を充填して接着する。尚、記号５８は接着剤層を指示している。
【００４１】
コア基板５１とポリマ光導波路フィルム５７との高さを合わせるのに用いる平板には部品設置用としてマーカを形成しておくことが好ましく、また、コア基板５１には配線５３が存在しているので、高さを合わせる為のスペーサを設けても良い。尚、図示例では、コア基板５１の絶縁層表面とフィルム５７の表面とを合わせた構成になっている。
【００４２】
前記のようにして、ポリマ光導波路フィルム５７の一方の面がコア基板５１と同じ面に在り、他方の面が接着剤５８に接触している状態となる。
【００４３】
実施例２
図３（Ａ）は金属膜ミラーを形成した部品内蔵基板を表す要部切断側面図であり、図１及び図２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４４】
斜め４５度切削部をもつブレードを取り付けたダイサを用い、図２について説明した接着剤層５８側からポリマ光導波路フィルム５７に対して斜め４５度カットを行ってＶ状溝５９を形成する。勿論、この場合、Ｖ溝形成用マーカ５１Ｃを利用して位置決めする。
【００４５】
次いで、例えばスパッタリング法を適用することに依り、前記斜め４５度カットで形成されたＶ状溝内面に厚さ２〔μｍ〕のＡｕ膜を被着し、それを樹脂６０で埋め込んで金属膜ミラー６１を完成する。この構成に依り、コア基板５１の表面側から光信号を入出力させることが可能となる。
【００４６】
実施例３
図３（Ｂ）は樹脂付き銅箔を付設した部品内蔵基板を表す要部切断側面図であり、図１乃至図３（Ａ）に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４７】
実施例２として説明した部品内蔵基板の両面に樹脂付き銅箔であるビルドアップ層６２（アラミカ 旭化成製、又は、ユウーピレックス 宇部興産製）を例えば真空プレスで積層する。尚、６２Ａは樹脂層、６２Ｂは銅層をそれぞれ示している。
【００４８】
樹脂層６２Ａの層厚は１００〔μｍ〕以下が望ましく、例えば、出射角が３０度であるＶＣＳＥＬを用いる場合には、ポリマ光導波路フィルム５７に於けるコア５５Ｂの一辺が５０〔μｍ〕以上であれば、樹脂層厚が２５〔μｍ〕以下であるビルドアップ層６２を、また、コア５５Ｂの一辺が１００〔μｍ〕以上であれば、樹脂層厚が１００〔μｍ〕以下であるビルドアップ層６２を用いると良い。
【００４９】
樹脂層６２Ａは、ＶＣＳＥＬやＰＤを実装する温度に耐える材料であれば、エポキシ樹脂、ＰＰＥ（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｅｔｈｅｒ）、ＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ ｒｅｓｉｎ）などの樹脂で良い。
【００５０】
ビルドアップ層６２には、金属膜ミラー６１を利用してポリマ光導波路フィルム５７に光を導入する領域に光が通過する孔を予め形成しておくと良い。尚、樹脂層６２Ａが例えばＶＣＳＥＬの発光波長に対して透明であれば、前記孔は不要であるが銅層６２Ｂには形成しなければならない。尚、発光波長に対して透光性を有する樹脂としては、アラミカ（旭化成製）やユーピレックス（宇部興産製）を用いると良い。
【００５１】
実施例３に依れば、ファイバを内蔵した基板の両面にビルドアップ層を一層ずつ形成した部品内蔵基板が実現される。
【００５２】
実施例４
図４（Ａ）は多層化された全ての層がＩＶＨ（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ−ｈｏｌｅ）で結ばれた光電気複合回路基板を表す要部切断側面図であり、図１乃至図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００５３】
実施例３として説明した部品内蔵基板に於けるビルドアップ層６２に炭酸ガス・レーザ、或いは、ＵＶ−ＹＡＧレーザなどを用いてビア・ホールを形成し、無電解銅めっき、及び、電解銅めっきを行ってコア基板５１に於ける配線５３と導通を取り、リソグラフィ技術を摘要し、ビルドアップ層６２に於ける銅層６２Ｂをエッチングして配線６２Ｃを形成し、Ａｇ、Ｓｎ、Ｐｂ、Ｎｉ、Ｂｉ、Ｉｎ等の金属から選択した材料を用いてチップ部品搭載用パッド６２Ｄを形成することで、全ての層がＩＶＨで結ばれ、４層配線をもつポリマ光導波路フィルム内蔵の部品内蔵基板が実現される。ここで、チップ部品搭載用パッド６２Ｄを作製するのもリソグラフィ技術を適用することができ、レジスト成膜、パッド・パターンの露光、レジスト現像、Ｃｕめっき、接合用金属めっき、レジスト剥離などを実施すれば良い。尚、６２Ｅは開孔を示している。
【００５４】
実施例５
図４（Ｂ）はＶＣＳＥＬなどを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図４（Ａ）に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００５５】
実施例４として説明した部品内蔵基板にＶＣＳＥＬ６３を実装する。この場合のＶＣＳＥＬ６３としては、表面発光型のフリップ・チップ実装可能なものが好適であり、例えば、表面発光型８５０〔ｎｍ〕光発光ＶＣＳＬＥ（Ｕ０４Ｔ：ＵＬＭ Ｐｈｏｔｏｎｉｃｓ社製）を用いることができる。
【００５６】
ＶＣＳＬＥ６３を実装する際のパッド６２Ｄとの接合用金属としては、Ａｇ−Ｓｎなど低温実装用の各種金属を用いることができる。因に、Ａｇ−Ｓｎの接合温度は２４０〔℃〕程度である。
【００５７】
ＶＣＳＬＥ６３を実装してから、ＶＣＳＥＬ用ドライバＩＣ６４のダイ・ボンディングを行い、ボンディング・ワイヤ６５を用いて所要箇所、例えば、ＶＣＳＥＬ６３やその他の配線６２Ｃとボンディングすることで、電気信号を光信号に変換し且つ送信することができる送信機能をもつ部品内蔵基板を実現することができる。尚、ＶＣＳＥＬ用ドライバＩＣ６４としては、例えば、ＨＸＴ２３１２Ａ（Ｈｅｌｉｘ社製）を用いることができ、また、ドライバＩＣ用としてキャパシタを設置することは任意である。
【００５８】
実施例６
図５（Ａ）はＶＣＳＥＬなどを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図４に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００５９】
実施例５として説明した部品内蔵基板に１００〔μｍ〕程度に薄板化したドライバＩＣ６４を搭載し、ボンディング・ワイヤ６５の高さをドライバＩＣ６４の上方１５０〔μｍ〕以下に抑えてボンディングする。
【００６０】
ＶＣＳＥＬ６３の下方に透光性アンダー・フィル剤６６を充填してから、ＶＣＳＥＬ６３、ドライバＩＣ６４、キャパシタなどが設置された領域に対応する収容穴６８Ａが形成され、且つ、配線が形成されたコア基板６８（アラミカ 旭化成社製）をプリプレグ層６７を介して積層する。
【００６１】
透光性アンダー・フィル剤６６としては、例えばＪＣＲ６１４０、ＪＣＲ６１２２（東レ・ダウコーニング・シリコーン社製）などを用いて良い。
【００６２】
積層したコア基板６８に形成されている収容穴６８Ａ内に封止剤６９を充填する。封止剤６９としては、有機パッケージで多用されているものを用いることができ、熱伝導性の樹脂であることが好ましい。封止剤６９の上方には、放熱用のフィンを設置しても良い。
【００６３】
実施例７
図５（Ｂ）はＰＤ及びＰＤ用アンプＩＣなどを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図５（Ａ）に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００６４】
実施例６として説明した部品内蔵基板に実装されたＶＣＳＥＬ６３に代えてＰＤ７０を、そして、ドライバＩＣ６４に代えてＰＤ用アンプＩＣ７１をそれぞれ搭載したものであり、光ファイバから導入された光信号を受信する機能をもっている。
【００６５】
実施例８
図６（Ａ）は高速ＬＳＩを搭載したインターポーザ型の部品内蔵基板を表す要部切断側面図であり、図１乃至図５に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００６６】
実施例８は、実施例１乃至６に於いて、ポリマ光導波路フィルム５７を内蔵したコア基板５１に高速ＬＳＩを実装する為の領域を確保し、高速ＬＳＩ用の配線や実装用パッドを形成して高速ＬＳＩ７２を実装することで、これからの電気信号を光信号に変換して送信することができるインターポーザ型の部品内蔵基板を実現した。尚、記号７３は光導波路５７に接続したコネクタを示している。
【００６７】
実施例９
図６（Ｂ）は高速ＬＳＩを搭載したインターポーザ型の部品内蔵基板を表す要部切断側面図であり、図１乃至図６（Ａ）に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。
【００６８】
実施例９は、実施例７に於いて、ポリマ光導波路フィルム５７を内蔵したコア基板５１に高速ＬＳＩを実装する為の領域を確保し、高速ＬＳＩ用の配線や実装用パッドを形成して高速ＬＳＩ７２を実装することで、ポリマ光導波路フィルム５７からの高速光信号を電気信号に変換して高速ＬＳＩ７２に伝送することができるインターポーザ型の部品内蔵基板を実現した。
【００６９】
実施例１０
図７（Ａ）は基板内光配線用の部品内蔵基板を表す要部切断側面図であり、図１乃至図６に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７０】
実施例１０は、実施例８として説明した送信モジュール７４と実施例９として説明した受信モジュール７５を同一基板上に形成することで、基板内光配線を実現したものである。
【００７１】
実施例１１
図７（Ｂ）は部品内蔵基板に実装するのに好適なＭＳＭ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｅｔａｌ）−ＰＤを表す要部切断側面図であり、図に於いて、８１はＧａＡｓからなる基板、８２は基板に作り込まれた受光部分に於ける受光面、８３はスルーホール、８４はスルーホール配線、８５は受光面側パッド、８６は裏面側パッドをそれぞれ示している。
【００７２】
このＭＳＭ−ＰＤでは、基板８１に受光部分を作り込み、スルーホール８３を形成してから、スルーホール配線８４や他の配線を形成し、受光面側及び裏面側にＮｉ／Ａｕからなるパッド８５及び８６を形成する。
【００７３】
この構成を採ることで、ポリマ光導波路フィルム−ＰＤ−ＰＤ用レシーバＩＣをスタック状に実装した部品内蔵基板が実現される。
【００７４】
実施例１２
図８はＭＳＭ−ＰＤを実装した部品内蔵基板を表す要部切断側面図であり、図１乃至図７に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７５】
実施例１２は、実施例７或いは実施例９として説明した部品内蔵基板に実施例１１で説明したＭＳＭ−ＰＤを実装すると共にＰＤ用レシーバＩＣ８７をスタック状に実装してある。尚、必要に応じ、ＰＤ用レシーバＩＣ８７の近傍にキャパシタを配置しても良い。
【００７６】
部品内蔵基板を実施例１２の構成にすると、ＰＤとＰＤ用レシーバＩＣとをスタック状に実装されているので、配線を短くすることができ、高速化を必要とする部品内蔵基板の場合に有効である。尚、ＶＣＳＥＬ及びＶＣＳＥＬ用ドライバＩＣを実装する送信側基板の場合にも、実施例１２と同様な構成にすることで、スタック型の実装を行うことができる。
【００７７】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【００７８】
（付記１）
少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、
前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、
前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、
前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子とを備えてなることを特徴とする部品内蔵基板。
【００７９】
（付記２）
ポリマ光導波路フィルムを内蔵したコア基板に積層形成された絶縁層と金属箔とからなるビルドアップ配線層及びそのビルドアップ配線層上に搭載された少なくとも面発光型半導体レーザ或いは面受光型受光素子とを備えてなることを特徴とする（付記１）記載の部品内蔵基板。
【００８０】
（付記３）
ポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝からなる反射ミラーがポリマ光導波路の一端或いは両端或いは分岐ポリマ光導波路の各端の近傍に形成されたポリマ光導波路フィルムがコア基板に内蔵されると共に該コア基板の一方の面或いは両面にビルドアップ配線層が形成されてなること
を特徴とする（付記１）或いは（付記２）記載の部品内蔵基板。
【００８１】
（付記４）
金属膜で覆われたＶ状溝からなるミラーの反射を介して光がポリマ光導波路に入射する位置に面発光型半導体レーザが設置されてなることを特徴とする（付記１）乃至（付記３）の何れか１記載の部品内蔵基板。
【００８２】
（付記５）
面発光型半導体レーザとＶ状溝を覆う金属膜との間の光路中に透光性樹脂が充填されてなることを特徴とする（付記１）乃至（付記４）の何れか１記載の部品内蔵基板。
【００８３】
（付記６）
金属膜で覆われたＶ状溝からなるミラーの反射を介して光がポリマ光導波路から出射される位置に面受光型受光素子が設置されてなることを特徴とする（付記１）乃至（付記３）の何れか１記載の部品内蔵基板。
【００８４】
（付記７）
面受光型受光素子とＶ状溝を覆う金属膜との間の光路中に透光性樹脂が充填されてなることを特徴とする（付記１）乃至（付記３）の何れか１又は（付記６）記載の部品内蔵基板。
【００８５】
（付記８）
ポリマ光導波路フィルムの一端側はコア基板内側に設置され且つ他端側はコア基板外側に自由端として導出され光コネクタが取り付けられてなることを特徴とする（付記１）乃至（付記７）の何れか１記載の部品内蔵基板。
【００８６】
（付記９）
金属膜で覆われたＶ状溝からなるミラーが両端近傍に形成されたポリマ光導波路フィルムを備えてなることを特徴とする（付記１）乃至（付記７）の何れか１記載の部品内蔵基板。
【００８７】
（付記１０）
面発光型半導体レーザ或いは面受光型受光素子などの光素子の周囲に該光素子の厚さ以上の厚さをもつ積層材料が配設されてなることを特徴とする（付記１）乃至（付記９）の何れか１記載の部品内蔵基板。
【００８８】
（付記１１）
面発光型半導体レーザが有機材料を主体とする封止剤或いは熱伝導性絶縁樹脂で封止されてなることを特徴とする（付記１）乃至（付記５）の何れか１又は（付記８）乃至（１０）の何れか１記載の部品内蔵基板。
【００８９】
（付記１２）
面発光型半導体レーザ或いは面受光型受光素子などの光素子の近傍であって、且つ、同一配線層に設置された光素子動作用ＩＣ或いは光素子動作用ＩＣとキャパシタを備えてなることを特徴とする（付記１）乃至（付記１１）の何れか１記載の部品内蔵基板。
【００９０】
（付記１３）
面発光型半導体レーザ或いは面受光型受光素子などの光素子の上方を含む近傍であって、且つ、異なる配線層に設置された光素子動作用ＩＣ或いは光素子動作用ＩＣとキャパシタを備えてなることを特徴とする（付記１）乃至（付記１１）の何れか１記載の部品内蔵基板。
【００９１】
（付記１４）
面発光型半導体レーザが光出射側の面に基板との接合用金属パッドを備え且つ反対側の面に電気配線との接続用金属パッドを備えるものであることを特徴とする（付記１３）記載の部品内蔵基板。
【００９２】
（付記１５）
面受光型受光素子が有機材料を主体とする封止剤或いは熱伝導性絶縁樹脂で封止されてなることを特徴とする（付記１）乃至（付記３）の何れか１又は（付記６）乃至（９）の何れか１又は（付記１２）又は（付記１３）記載の部品内蔵基板。
【００９３】
（付記１６）
面受光型受光素子が光入射側の面に基板との接合用金属パッドを備え且つ反対側の面に電気配線との接続用金属パッドを備えるものであることを特徴とする（付記１３）記載の部品内蔵基板。
【００９４】
【発明の効果】
本発明に依る光電気複合回路基板に於いては、少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された少なくとも面発光型半導体レーザ或いは面受光型受光素子とを備えることが基本になっている。
【００９５】
前記手段を採ることに依り、光導波路とＶＣＳＥＬやＰＤ等の光素子との間をレンズを用いることなく光結合することが可能となり、従って、組み立て時にレンズの精密な位置合わせは不要であり、また、光導波路やミラーの位置精度ばらつきの問題も解消され、この結果、部材のコスト、及び、プロセスのコストを共に低減させることが可能であって、その製造面の優位性は極めて高い。
【図面の簡単な説明】
【図１】製造工程要所に於けるコア基板を表す要部平面図である。
【図２】製造工程要所に於ける部品内蔵基板を説明する要部説明図である。
【図３】部品内蔵基板を表す要部切断側面図である。
【図４】部品内蔵基板を表す要部切断側面図である。
【図５】部品内蔵基板を表す要部切断側面図である。
【図６】部品内蔵基板を表す要部切断側面図である。
【図７】部品内蔵基板を表す要部切断側面図である。
【図８】部品内蔵基板を表す要部切断側面図である。
【図９】石英導波路を用いた光伝送モジュールを例示する要部斜面図である。
【図１０】Ｓｉ基板そのものを導波路として用いた光伝送モジュールを例示する要部切断側面図である。
【図１１】光ファイバを用いた光伝送モジュールを例示する要部切断側面図である。
【図１２】マイクロレンズを用いる光伝送モジュールを例示する要部切断側面図である。
【図１３】マイクロレンズ及びミラーを用いる光伝送モジュールを例示する要部切断説明図である。
【符号の説明】
５１ コア基板
５１Ａ プレス機用穴
５１Ｂ 溝形成用マーカ
５１Ｃ Ｖ溝形成用マーカ
５１Ｄ ＶＣＳＥＬ実装用マーカ
５２ スルービア
５３ 配線
５４ 溝
５５Ａ クラッド
５５Ｂ コア
５７ ポリマ光導波路フィルム
５８ 接着剤層
５９ Ｖ状溝
６０ 樹脂
６１ 金属膜ミラー
６２ ビルドアップ層
Claims (5)
- 少なくとも電気配線、マーカ、ポリマ光導波路フィルムを内蔵する為の溝が形成されてなるコア基板と、
前記ポリマ光導波路フィルムのフィルム面と前記コア基板に於ける絶縁層面或いは電気配線表面とを略同じ高さに整列させて前記溝に配置すると共に接着固定したポリマ光導波路フィルムと、
前記整列させた面と反対側のコア基板表面から形成され少なくともポリマ光導波路のコアを斜めにカットし且つ該カットした面が金属膜で覆われたＶ状溝と、
前記ポリマ光導波路フィルムと面を揃えた側の電気配線を用いて搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子と
を備えてなることを特徴とする部品内蔵基板。 - ポリマ光導波路フィルムを内蔵したコア基板に積層形成された絶縁層と金属箔とからなるビルドアップ配線層及びそのビルドアップ配線層上に搭載された面発光型半導体レーザ或いは面受光型受光素子などの光素子と
を備えてなることを特徴とする請求項１記載の部品内蔵基板。 - 面発光型半導体レーザ或いは面受光型受光素子などの光素子の周囲に該光素子の厚さ以上の厚さをもつ積層材料が配設されてなること
を特徴とする請求項１或いは２記載の部品内蔵基板。 - 面発光型半導体レーザ或いは面受光型受光素子などの光素子の近傍であって、且つ、同一配線層に設置された光素子動作用ＩＣ或いは光素子動作用ＩＣとキャパシタを備えてなること
を特徴とする請求項１乃至請求項３の何れか１記載の部品内蔵基板。 - 面発光型半導体レーザ或いは面受光型受光素子などの光素子の上方を含む近傍であって、且つ、異なる配線層に設置された光素子動作用ＩＣ或いは光素子動作用ＩＣとキャパシタを備えてなること
を特徴とする請求項１乃至請求項３の何れか１記載の部品内蔵基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002330508A JP2004163722A (ja) | 2002-11-14 | 2002-11-14 | 部品内蔵基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002330508A JP2004163722A (ja) | 2002-11-14 | 2002-11-14 | 部品内蔵基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004163722A true JP2004163722A (ja) | 2004-06-10 |
Family
ID=32808178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002330508A Pending JP2004163722A (ja) | 2002-11-14 | 2002-11-14 | 部品内蔵基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004163722A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189483A (ja) * | 2004-12-28 | 2006-07-20 | Sumitomo Bakelite Co Ltd | 光導波路形成基板の製造方法および光導波路形成基板 |
| JP2006234985A (ja) * | 2005-02-22 | 2006-09-07 | Sumitomo Bakelite Co Ltd | 光導波路形成基板 |
| JP2006284867A (ja) * | 2005-03-31 | 2006-10-19 | Sumitomo Bakelite Co Ltd | 光導波路形成基板 |
| JP2006323318A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体および光導波路基板 |
| JP2006323316A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| JP2006323227A (ja) * | 2005-05-19 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| JP2006323317A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| JP2006330119A (ja) * | 2005-05-23 | 2006-12-07 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| US7509001B2 (en) | 2006-12-21 | 2009-03-24 | Hitachi Cable Ltd. | Optical circuit board |
| JP2009177337A (ja) * | 2008-01-22 | 2009-08-06 | Sony Corp | 光通信装置及びその製造方法 |
| KR100969435B1 (ko) * | 2008-05-23 | 2010-07-14 | 삼성전기주식회사 | 광도파로를 갖는 인쇄회로기판 및 그 제조방법 |
| JP2010211179A (ja) * | 2009-02-13 | 2010-09-24 | Hitachi Ltd | 光電気複合配線モジュールおよびその製造方法 |
| KR101079867B1 (ko) * | 2009-11-13 | 2011-11-04 | 삼성전기주식회사 | 광기판 및 그 제조방법 |
| JP2011222850A (ja) * | 2010-04-13 | 2011-11-04 | Hitachi Ltd | 光通信モジュールおよび光通信装置 |
| JP2012088634A (ja) * | 2010-10-22 | 2012-05-10 | Ngk Spark Plug Co Ltd | 光導波路デバイス及びその製造方法 |
| JP2018092094A (ja) * | 2016-12-07 | 2018-06-14 | 富士通株式会社 | 発光素子接合基板及び発光素子接合基板の製造方法 |
| US11069589B2 (en) | 2018-07-06 | 2021-07-20 | Taiyo Yuden Co., Ltd. | Circuit board and circuit module |
| JP7176401B2 (ja) | 2018-12-25 | 2022-11-22 | 富士通株式会社 | 光デバイス及び光モジュール |
-
2002
- 2002-11-14 JP JP2002330508A patent/JP2004163722A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189483A (ja) * | 2004-12-28 | 2006-07-20 | Sumitomo Bakelite Co Ltd | 光導波路形成基板の製造方法および光導波路形成基板 |
| JP2006234985A (ja) * | 2005-02-22 | 2006-09-07 | Sumitomo Bakelite Co Ltd | 光導波路形成基板 |
| JP4696589B2 (ja) * | 2005-02-22 | 2011-06-08 | 住友ベークライト株式会社 | 光導波路形成基板 |
| JP2006284867A (ja) * | 2005-03-31 | 2006-10-19 | Sumitomo Bakelite Co Ltd | 光導波路形成基板 |
| JP4696647B2 (ja) * | 2005-03-31 | 2011-06-08 | 住友ベークライト株式会社 | 光導波路形成基板 |
| JP2006323227A (ja) * | 2005-05-19 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| JP4696679B2 (ja) * | 2005-05-19 | 2011-06-08 | 住友ベークライト株式会社 | 光導波路構造体 |
| JP2006323318A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体および光導波路基板 |
| JP2006323316A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| JP2006323317A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| JP2006330119A (ja) * | 2005-05-23 | 2006-12-07 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
| US7509001B2 (en) | 2006-12-21 | 2009-03-24 | Hitachi Cable Ltd. | Optical circuit board |
| JP4656156B2 (ja) * | 2008-01-22 | 2011-03-23 | ソニー株式会社 | 光通信装置 |
| JP2009177337A (ja) * | 2008-01-22 | 2009-08-06 | Sony Corp | 光通信装置及びその製造方法 |
| KR100969435B1 (ko) * | 2008-05-23 | 2010-07-14 | 삼성전기주식회사 | 광도파로를 갖는 인쇄회로기판 및 그 제조방법 |
| JP2010211179A (ja) * | 2009-02-13 | 2010-09-24 | Hitachi Ltd | 光電気複合配線モジュールおよびその製造方法 |
| KR101079867B1 (ko) * | 2009-11-13 | 2011-11-04 | 삼성전기주식회사 | 광기판 및 그 제조방법 |
| US8280204B2 (en) | 2009-11-13 | 2012-10-02 | Samsung Electro-Mechanics Co., Ltd. | Optical wiring board and manufacturing method thereof |
| JP2011222850A (ja) * | 2010-04-13 | 2011-11-04 | Hitachi Ltd | 光通信モジュールおよび光通信装置 |
| US8503888B2 (en) | 2010-04-13 | 2013-08-06 | Hitachi, Ltd. | Optical communication module and optical communication device |
| JP2012088634A (ja) * | 2010-10-22 | 2012-05-10 | Ngk Spark Plug Co Ltd | 光導波路デバイス及びその製造方法 |
| JP2018092094A (ja) * | 2016-12-07 | 2018-06-14 | 富士通株式会社 | 発光素子接合基板及び発光素子接合基板の製造方法 |
| US10353158B2 (en) | 2016-12-07 | 2019-07-16 | Fujitsu Limited | Light emitting element bonded board and method of manufacturing light emitting element bonded board |
| US11069589B2 (en) | 2018-07-06 | 2021-07-20 | Taiyo Yuden Co., Ltd. | Circuit board and circuit module |
| JP7176401B2 (ja) | 2018-12-25 | 2022-11-22 | 富士通株式会社 | 光デバイス及び光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9835797B1 (en) | Stackable optoelectronics chip-to-chip interconnects and method of manufacturing thereof | |
| KR100460703B1 (ko) | 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인 | |
| US7150569B2 (en) | Optical device mounted substrate assembly | |
| JP2004163722A (ja) | 部品内蔵基板 | |
| US8041159B2 (en) | Optical/electrical hybrid substrate and method of manufacturing the same | |
| JP2011081071A (ja) | 光モジュール | |
| JP2007271998A (ja) | 光コネクタ及び光モジュール | |
| WO2015002188A1 (ja) | 光モジュール用部材、光モジュールおよび電子機器 | |
| KR100734906B1 (ko) | 연성 광 ｐｃｂ를 이용한 광연결 장치 | |
| JP5692581B2 (ja) | 光電変換モジュール、及び、光電変換モジュールの製造方法 | |
| TWI402549B (zh) | 光電互連模組 | |
| JP2010097169A (ja) | 光電気モジュール、光基板および光電気モジュール製造方法 | |
| JP4246563B2 (ja) | 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法 | |
| JP2004191396A (ja) | 光送受信装置 | |
| JP5277874B2 (ja) | 光電気混載基板および電子機器 | |
| JP2004177521A (ja) | 光電気複合回路基板 | |
| JP2009122290A (ja) | 光電気混載パッケージ及び光コネクタ並びにこれらを備えた光電気混載モジュール | |
| KR100821289B1 (ko) | 연성 광 회로기판 및 그 제조 방법 | |
| JP2007086367A (ja) | 光ピン、光ピンコネクタ及び光路変換用モジュール | |
| JP4476743B2 (ja) | 光部品支持基板及びその製造方法 | |
| JP2005070158A (ja) | 光導波路基板及びその製造方法 | |
| JP2005115190A (ja) | 光電気複合配線基板、積層光導波路構造体 | |
| WO2008121075A1 (en) | Optical interconnect structure and method | |
| JP4307902B2 (ja) | 光学素子実装パッケージ、光電気複合実装配線基板 | |
| JP2007187870A (ja) | 光素子の基板埋め込み構造を有する光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080325 |