JP3849573B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP3849573B2 JP3849573B2 JP2002143983A JP2002143983A JP3849573B2 JP 3849573 B2 JP3849573 B2 JP 3849573B2 JP 2002143983 A JP2002143983 A JP 2002143983A JP 2002143983 A JP2002143983 A JP 2002143983A JP 3849573 B2 JP3849573 B2 JP 3849573B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- heat radiating
- substrate
- heat
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品を搭載したメタルコア基板を備えた電子装置の構造及びその製造技術に関する。
【０００２】
【従来の技術】
電子基板を備えた電子装置は、電子部品による発熱に起因した不良が生じないようにする必要がある。そのため、出荷前には熱サイクル試験を行うことにしている。特に、ＥＣＵ等の車載用電子装置では、環境等の変化による車体内の温度変化に加えてエンジンのオンオフによるＬＳＩチップ発熱の有無が影響し、電子部品等は広い温度領域での熱サイクル（例えば、−４０度〜１２０度：自動車用電子機器の環境試験通則JASOD001）に耐える必要がある。今般、ＥＣＵをよりエンジン近くに配置する傾向があり、さらに、この温度範囲の上限がより高くなる傾向がある。このような熱サイクルにさらされると、ＥＣＵ内の電子部品の性能が安定しなくなったり、電子部品の搭載基板と電子部品との間の接続不良が生じやすくなる。すなわち、電子装置には高い放熱性が要求され、特にＥＣＵ等の車載用電子装置は一般の電子部品よりも優れた放熱性が求められている。
【０００３】
基板に搭載される電子部品の発熱を考慮した一般的な電子装置の構造に関する従来技術に、特開平６−１６９１８９号公報がある。
【０００４】
この公報には、内層にグランドを有するプリント基板上にスルーホールを介してこのグランドと接続されている放熱電極用パッドが形成され、さらにその放熱電極用パッドとチップ形発熱部品に設けられた放熱用電極とが整合するよう搭載されている電子回路基板が記載されている。この電子回路基板の構造は、チップ形発熱部品が発生する熱を、放熱用電極、放熱電極用パッド、スルーホールを介してグランドへ逃がすことでプリント基板の放熱性を確保している。
【０００５】
また、一般的な電子部品の基板としてメタルコア基板があり、そのメタルコア基板の放熱性を考慮した従来技術として特開平７−３２６６９０号公報がある。
【０００６】
この公報には、内部配線パターンがメタルコア基板に形成され、アウターリードがその内部配線パターンに接続され、その内部配線パターンを、例えば銅箔をエッチング加工するなど薄膜を加工して形成すること、および内部配線パターンが形成されたメタルコア基板のチップ部品が搭載される部分を凹部に形成することが記載されている。
【０００７】
【発明が解決しようとする課題】
特開平６−１６９１８９号公報は、ガラスエポキシ材を基板のコアとして使用しているので、基板の種類に対応した放熱構造どころかメタルコア基板に関しても何ら記載されていない。また、半導体部品のグランド端子も他の信号端子と同様に一定の大きさにしているため、放熱性を確保するには十分でない。
【０００８】
また、特開平７−３２６６９０号公報では、メタルコア基板を用いているので基板自体の熱拡散効率は向上しているが、メタルコア基板と電子部品との間にエポキシ樹脂等の有機接着材やポリイミド等の有機絶縁層を備えているので、電子部品から基板への熱導伝性が低い。つまり、電子部品から搭載基板への熱伝導性が十分に考慮されているとはいえない。
【０００９】
また、これらの従来技術でメタルコア基板に配線を形成し、その配線されたメタルコア基板にフリップチップ方式の半導体部品を採用する場合に生じる半導体部品端子と配線との間の接続不良に関して何ら配慮がなされていない。
【００１０】
また、電子基板を他の基板にインターポーザとして搭載する場合やチップを複数搭載したＭＣＭ（マルチチップモジュール）の場合の放熱構造に関しても何ら考慮されていない。
【００１１】
本発明の目的は、メタルコア基板の構造を使用して電子基板の放熱性を向上させ、電子部品全体の放熱性（耐熱性）を向上させることにある。
【００１２】
また、インターポーザを搭載した基板やＭＣＭ構造を採用した基板を有する電子装置全体の放熱性（耐熱性）を向上させることにある。
【００１３】
【課題を解決するための手段】
本発明の実施態様のひとつに、金属板又は複合金属板で構成されるコア材と該コア材上に形成された配線層とを備えたメタルコア基板と、前記配線層と端子が接続されている前記電子部品とを有する電子装置であって、前記コア材と前記電子部品とが高熱導伝性部材を介して隣接するように該高熱伝導性部材が配置されているものがある。
【００１４】
このような構造により、電子装置の放熱性が向上する。
【００１５】
また、このような基板をインターポーザ（他の基板に搭載する基板のことをいう）として用いる場合、インターポーザが搭載される他の基板と高発熱電子部品とが、高熱導伝性部材を介して接するように該高熱導伝性部材を配置した構造
、もしくはインターポーザが搭載される他の基板とインターポーザとして用いた基板を構成する金属板とが高熱導伝性部材を介して接するように該高熱導伝性部材を配置した構造を備えた電子装置が好ましい。
【００１６】
なお、上述の金属板に、少なくともニッケル、クロム、コバルト、アルミニウムのいずれかを含む鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄系複合材、タングステン、銅、モリブデン、タンタル、ニッケル、アルミニウムなどを用いると、高熱伝導性と高剛性を備えることができるようになる。例えば表１に示すように、銅やアルミニウムを用いると、安価に製造できるだけでなく、熱伝導率も高いので、放熱性が良い。また、メイン基板をアルミナやガラセラ等のセラミックを用いた基板とする場合には、インバー（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニッケル合金）は高弾性でかつ熱膨張係数が低いので、これらを使用したメタルコアインタポーザを使用することにより、インタポーザとメイン基板の熱膨張率差を小さくして、はんだ接続信頼性を向上することができる。特にインバーや４２アロイのような鉄−ニッケルを主成分とする合金は、それらの組成を変化させることにより、メイン基板の種類に応じた熱膨張率のインタポーザとすることが可能であり、メイン基板とインタポーザ間のはんだ接続信頼性を向上することができる。
【００１７】
【表１】
また、このような鉄−ニッケルを主成分とする高弾性金属を前記金属板として用いる場合には、これらは熱伝導率が低いので、表面を熱伝導性が高い部材、例えば銅めっきで被覆する構造（複合金属板）とすることが好ましい。この被覆は、絶縁樹脂との密着性向上のための粗化処理を行う際にも有効に使用できる。
【００１８】
なお、これまで述べてきた高熱伝導性部材は、一般に配線基板の絶縁材料として使用されるエポキシ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/m・k）と比較して、熱伝導性の高い材料のことをいい、Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくとも１つ若しくはこれらを組み合わせた材料（熱伝導率：数W/m・k以上）を用いるのが好ましい。
【００１９】
特に、その接続に少なくともはんだを用いると、電子部品の搭載工程（リフロー）を用いて形成することができるので、プロセス工程の簡略化が可能である。
【００２０】
また、電子部品の搭載を考慮すると、電子部品に金属（特に、Ａｌ、銀、金
）の電極を形成しておき、この電極と金属板をはんだ、導電性樹脂などで接続する構成とすることが望ましい。場合によっては低コスト化のため、特に接続のためだけの金属電極を設けない電子部品を、銀ペースト等の導線性樹脂や接着剤で接続しても良い。ただし接着剤は、放熱性という観点では有利ではない。
【００２１】
さらに、これまで述べてきた導体層は、一般的に多層配線板に使用されるステンレス、ニクロム、タングステン、アルミニウムなどの箔でもよいが、好ましくは銅の箔である。
【００２２】
また、放熱用ビアホールを形成する方法としては、ドリルやプラズマ、感光性材料を混練した樹脂のフォトリソグラフィでも可能であるが、望ましくはレーザによる加工である。レーザとして、高エネルギ出力のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマレーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなどを用いてい形成することが可能であるが、ＣＯ２レーザ又は紫外線レーザで形成することが好ましい。特に、紫外線レーザは、樹脂を炭化させることなく分解し、微小径のビアホールを形成できる特徴を持っているので、高熱導伝性部材と信号配線の不要なコンタクトを防止することができる。また、ドリルを用いれば、製造コストを下げることができる。
【００２３】
本発明に用いる配線形成法のめっきに、銅、錫、はんだ、ニッケル、クロム、金、およびこれらの複合材のいずれかを用いることも好ましい。
【００２４】
本発明に用いる放熱用ビアホールを介して電子部品および基板の金属板を接続する方法は、金属めっきにより接続する方法、導伝性物質（金属フィラを混練した樹脂・接着剤、導伝性樹脂など）をビアホールに塗布・充填する方法、またははんだを充填する方法などである。
【００２５】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。
＜実施例１＞
図１は、本発明に関わる電子装置に用いる電子基板の製造フローを示す図である。
【００２６】
まず、本実施例により製造した電子基板の一例を図１の工程（ｇ）で説明する。
【００２７】
本実施例による電子基板は、金属板１０１（厚さ０．２ｍｍの４２アロイ）とその金属板１０１の表面を覆っている粗化されためっき層１０２とを備えたコア材である複合金属板１０３と、複合金属板１０３の上に絶縁層であるエポキシ樹脂（８０μｍ厚程度）とそのエポキシ樹脂により積層接着された導体層である銅箔（約１８μｍ厚）とエポキシ樹脂に開口されているビアホール１０７とで構成される配線層１０４と、放熱用ビアホール１０８（１１３）と、厚膜銅めっき１０９と、ソルダレジスト１１４と、外部端子１１８（Ａｇ、Ａｕ、あるいはアルミのいずれかであるが本実施例ではＡｕ）を有する半導体部品１１５と、放熱用電極１１７（Ａｕ）と、はんだ１１６とで構成されており、放熱用ビアホール１１３に充填され複合金属板１０３と放熱用電極１１７に接するように高熱導電性部材の一つであるはんだが形成されている。
【００２８】
このように半導体部品の外部端子１１８以外の領域に形成されている放熱用電極１１７と放熱用ビアホール１１３に充填されたはんだの2層からなる高熱導伝性部材が半導体部品１０１から生じる熱を基板に拡散させているので、電子基板の一部に熱がこもることが無く、電子部品全体の放熱性を向上させることができる。
【００２９】
次に、この電子基板の製造方法の一例について説明する。この製造方法は次の工程によりなされる。
【００３０】
工程（ａ）：金属板１０１として、厚さ０．２ｍｍの４２アロイ（鉄−４２ｗｔ％ニッケル合金）を用意する。この金属板１０１の４２アロイに対し、銅めっき１０２を施して熱伝導性を向上させる。さらに、この銅めっき１０２の表面を粗化して複合金属板１０３を形成する。
【００３１】
工程（ｂ）：工程（ａ）の後、複合金属板の片面に樹脂（８０μｍ厚程度）を塗布し、約１８μｍ厚の銅箔１０４を積層して接着することによりメタルコア基板１０５を形成する。ここで、プリプレグと銅箔を積層すると安価ですむ。樹脂つき銅箔（ＲＣＦ；Resin Coated Copper Foil）を使用すると、後の工程のレーザー穴あけ性や基板完成後の耐電触性が良いので、微細化対応に有利である。
【００３２】
工程（ｃ）：工程（ｂ）の後、メタルコア基板１０５の一部の銅箔１０６を除去し、次にＣＯ２レーザの照射によりエポキシ樹脂を溶解、除去した後、複合金属板１０３まで到達する放熱用ビアホール１０８と、信号配線用のビアホール１０７を形成する。また、ビアホールの形成はドリルで行っても良く、この場合には安価ですむ。
【００３３】
工程（ｄ）：工程（ｃ）の後、過マンガン酸カリウム法により樹脂残さの除去処理を施した後、薄付け化学銅めっき、電気銅めっき液に順次投入することで厚膜銅めっき１０９を析出させ、ビアホール１０７および放熱用ビアホール１０８を介して複合金属板１０３の表面銅箔と導通せしめる。
【００３４】
工程（ｅ）：工程（ｄ）の後、表面銅箔の配線およびランド部となる箇所にエッチングレジスト１１０をラミネートし、塩化第二鉄を用いたエッチングにより配線層１１１を形成する。
【００３５】
工程（ｆ）：以上の工程（ｂ）〜（ｅ）を繰り返して多層配線層１１１を形成する。多層配線層を形成した後、基板側配線の端子となる電極１１２及び放熱用ビアホール１１３を形成する。
【００３６】
工程（ｇ）：電極１１２（基板側端子）および放熱用ビアホール１１３が形成されている領域を除く領域にソルダレジスト１１４をラミネートすることにより、半導体部品１１５の外部端子１１８（素子自体の金メッキされた外部端子若しくは素子自体の端子から再配線された金メッキ再配線端子）と接続される基板側配線の電極（端子）１１２を形成する。その後、半導体部品１１５の外部端子以外の表面に形成された外部端子１１８とは絶縁されている放熱用電極１１７を半導体部品に形成する。次に、放熱用電極１１７と複合金属板１０３の間の放熱用ビアホール１１３にはんだをソルダレジストより若干高く充填するとともに、外部端子１１８と電極１１２の間にはんだを印刷形成する。
【００３７】
その後、半導体部品を載置し、リフローすることにより半導体部品１１５を基板にはんだ接続する。
【００３８】
本実施例の製造方法によれば、放熱用電極１１７と複合金属板１０３の接続にはんだを用いているので、外部端子１１８と電極１１２との接続に用いるリフロー工程で放熱用電極１１７と複合金属板１０３を接続できるようになり工程数の増加を抑制することができる。
【００３９】
また、高熱導伝性部材を２層で形成しているので、下層の高熱導伝性部材の高さを調整することができる。外部端子１１８と放熱用電極１１７の高さをほぼ同じ高さにすることができるので、リフローの条件をほぼ一致させることができる。
【００４０】
また、金属板の表面に金属板（４２アロイ）よりも高熱導伝性材料である銅の膜を形成しているので、高い放熱性を確保できている。また、放熱性の確保を銅膜で行ない、金属板で熱膨張係数の制御を行っているので、基板と電子部品の熱膨張率差に起因する接続不良や電子部品の破壊を抑制することができる。また、金属板に高剛性で弾性率の高い材料を用いているので、コア基板の薄化によるスルーホール密度の低下を防止することができるとともに、製造上の優れたハンドリング特性が得られる。
【００４１】
なお、上述の金属板に、少なくともニッケル、クロム、コバルト、アルミニウムのいずれかを含む鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄系複合材、タングステン、銅、モリブデン、タンタル、ニッケル、アルミニウムなどを用いると、高熱伝導性と高剛性を備えることができるようになる。例えば表１に示すように、銅やアルミニウムを用いると、安価に製造できるだけでなく、熱伝導率も高いので、放熱性が良い。また、メイン基板をアルミナやガラセラ等のセラミックを用いた基板とする場合には、高弾性率のインバー（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニッケル合金）は熱膨張係数が低いので、これらを使用したメタルコアインタポーザを使用することにより、インタポーザとメイン基板の熱膨張率差を小さくして、はんだ接続信頼性を向上することができる。特にインバーや４２アロイのような鉄−ニッケルを主成分とする合金は、それらの組成を変化させることにより、メイン基板の種類に応じた熱膨張率のインタポーザとすることが可能であり、メイン基板とインタポーザ間のはんだ接続信頼性を向上することができる。
【００４２】
また、このような鉄−ニッケルを主成分とする高弾性金属を前記金属板として用いる場合には、これらは熱伝導率が低いので、表面を熱伝導性が高い部材、例えば銅めっきで被覆する構造（複合金属板）とすることが好ましい。この被覆は、絶縁樹脂との密着性向上のための粗化処理を行う際にも有効に使用できる。
【００４３】
なお、これまで述べてきた高熱伝導性部材は、一般に配線基板の絶縁材料として使用されるエポキシ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/m・k）と比較して、熱伝導性の高い材料のことをいい、Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくとも１つ若しくはこれらを組み合わせた材料（熱伝導率：数W/m・k以上）を用いるのが好ましい。
【００４４】
特に、その接続にはんだを用いると電子部品の搭載工程（リフロー）を用いて形成することができるので、プロセス工程の簡略化が可能である。
【００４５】
また、電子部品との搭載を考慮すると、電子部品に金属（特に、Ａｌ、銀、金）の電極を形成しておき、この電極と金属板をはんだ、導電性樹脂などで接続する構成とすることが望ましい。
【００４６】
さらに、これまで述べてきた導体層は、一般的に多層配線板に使用されるステンレス、ニクロム、タングステン、アルミニウムなどの箔でもよいが、好ましくは銅の箔である。
【００４７】
また、放熱用ビアホールを形成する方法としては、ドリルやプラズマ、感光性材料を混練した樹脂のフォトリソグラフィでも可能であるが、望ましくはレーザによる加工である。レーザとして、高エネルギ出力のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマレーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなどを用いてい形成することが可能であるが、ＣＯ２レーザ又は紫外線レーザで形成することが好ましい。特に、紫外線レーザは、樹脂を炭化させることなく分解し、微小径のビアホールを形成できる特徴を持っているので、高熱導伝性部材と信号配線の不要なコンタクトを防止することができる。
放熱用ビアホールの形成は、複数の絶縁層および配線層を一括で行うことも可能である。すなわち基板表面から複合金属板１０３まで到達するざぐり加工１１３を工程（ｆ）で行い、工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
【００４８】
本発明に用いる配線形成法のめっきに、銅、錫、はんだ、ニッケル、クロム、金、およびこれらの複合材のいずれかを用いることも好ましい。
【００４９】
本発明に用いる放熱用ビアホールを介して電子部品および基板の金属板を接続する方法は、金属めっきにより接続する方法、導伝性物質（金属フィラを混練した樹脂・接着剤、導伝性樹脂など）をビアホールに塗布・充填する方法、またははんだを充填する方法などである。
＜実施例２＞
実施例２を電子基板の構造断面図である図２を用いて説明する。
【００５０】
多層配線層２０１が複合金属板の両面に積層されていること以外は、実施例１と同様の構造である。
【００５１】
この構造は、実施例１の工程（ｂ）の前に、基板の反対側の面に放熱用ビアホールの形成を除いて（ｂ）〜（ｆ）の工程を順に実施し、基板の反転を行って（ｂ）〜（ｇ）を実施する。
【００５２】
この実施例の構造は、メタルコア基板の表裏の構成が近くなるので、コア材を中心として表裏の熱膨張係数が近くなるため、バイメタル効果による基板の反りが少さくなる。本実施例によれば、実施例１よりも半導体部品の外部端子と電子基板の電極との間の接続信頼性を高めることができる。また、基板のコア材を薄くすることが可能となるため、基板の軽量化、低コスト化が可能となる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３＞
実施例３について電子基板の製造フローを示す図３を用いて説明する。
【００５３】
（１文削除）
【００５４】
実施例３の構造で、実施例２の構造と異なるのは、複合金属板３０５の一部に窓３０３があり、その窓を用いて形成されている銅めっきされたスルーホール３１２により他方の面に形成されている配線層と接続されている点である。
【００５５】
（削除）図３の（ａ）〜（ｈ）を用いてこの構成を製造することが可能な製造方法について説明する。
【００５６】
工程（ａ）：金属板３０１として厚さ０．１ｍｍの４２アロイを用意する。次に、金属板の両面にエッチングレジスト３０２をラミネートし、両面より露光・現像することにより、窓３０３を形成する箇所のレジストを除去する。さらに、塩化第二鉄溶液を用いたエッチングにより金属板に窓３０３を形成する。この窓としては、０．２ｍｍ2を０．４ｍｍ間隔に、必要な箇所に並べて配置する。
【００５７】
工程（ｂ）：金属板に対して銅めっき３０４を施すことにより電気伝導性の向上させて複合金属板を形成する。この形成後、銅めっきの表面を粗化する。
【００５８】
工程（ｃ）：複合金属板の両面に樹脂付き銅箔３０６もしくは樹脂プリプレグと銅箔を個別にを積層接着し、メタルコア基板３０７とする。
【００５９】
工程（ｄ）：複合金属板３０１の窓３０３および窓ではない領域の一部の表面銅箔３０８を除去した後、ＣＯ２レーザを照射してエポキシ樹脂を溶解・除去することにより、窓を貫通するスルーホール３０９、複合金属板を底とするビアホール３１０および放熱用ビアホール３１１を形成する。
【００６０】
工程（ｅ）：過マンガン酸カリウム法により樹脂残さの除去処理を施した後、薄付け化学銅めっき、電気銅めっき液に順次投入することで厚膜銅めっき３１２を析出させ、スルーホール３０９を介して基板表裏の銅箔間、ビアホール３１０および放熱用ビアホール３１１を介して複合金属板と最上面の銅箔との間を導通せしめる。
【００６１】
工程（ｆ）：基板側配線の電極及びランド部となる箇所にエッチングレジスト３１３をラミネートし、塩化第二鉄を用いたエッチングにより多層配線層３１４の１層目の配線を形成する。
【００６２】
工程（ｇ）：（ｃ）〜（ｅ）の工程を繰り返して多層化した多層配線層３１４を構成する。
【００６３】
工程（ｈ）：基板の配線電極（端子）３０８と放熱用ビアホールに充填した銅めっき３１９を除く領域にソルダレジスト３１５を製膜する。
【００６４】
次に、半導体部品に外部端子と同じ高さに放熱用電極３１７を形成する。最後に、半導体部品３１６の外部端子３１８と基板側配線の電極（端子）３０８、半導体部品３１６の放熱用電極３１７と銅めっき３０４とを、はんだを用いて接続する。
【００６５】
本実施例の構造によれば、実施例２よりも表裏の配線の接続の自由度を上げることができるため、配線パターンの設計自由度が増し、またより高性能、多機能な電子部品を搭載することが可能となる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４＞
実施例４を、電子基板の構造断面図である図４を用いて説明する。
【００６６】
実施例４と実施例３の構成上の相違点は、実施例３では１つの放熱用ビアホール３１１に高熱導伝性部材が充填されていたのに対して、実施例４では２つの放熱用ビアホール部４０１、４０２を設け、はんだを充填している。
【００６７】
また、本実施例の構造は、実施例３の工程（ｃ）（ｄ）における放熱用ビアホールの形成個所を別のマスクを用いて複数個に分割して行うことにより、実施例３の工程を用いて製造することができる。
【００６８】
本実施例の構造によれば、個々の放熱用ビアホールの大きさを小さくすることにより、その形成方法が容易になるため、低コスト化が可能となる。また、放熱パスに使用して、配線等に使用できなくなるスペースを小さくすることができるため、基板スペースを効率よく使用することができ、また配線設計ルールを緩和することができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例５＞
実施例５を、電子基板の構造断面図である図５を用いて説明する。
【００６９】
実施例１の構造と異なるのは、図１の放熱用電極１１７の下方のはんだの層をはんだではなく銅めっきが充填されており、その銅めっきと放熱用電極がはんだで接続される点である。
【００７０】
この構造は次の工程により製造される。
工程（ａ）〜工程（ｆ）：実施例１と同様。
工程（ｇ）：実施例１の工程（ｇ）では、放熱用ビアホールをはんだで充填しているが、本実施例では、はんだを充填するのではなく銅めっきで充填し、充填後基板表面を研磨により平坦化させる。
【００７１】
上述の工程の後、基板側配線の電極（端子）および銅めっきを除く領域にソルダレジスト５１５をラミネートする。その後、半導体部品を仮置した後、半導体部品５１６の外部端子５１９とメタルコア基板の電極５１２、半導体部品５１６の放熱用電極５１８と充填した銅を、はんだ５１７で接続する。
【００７２】
本実施例の構造によれば、放熱用ビアホールを熱導伝性の高い銅で充填しているので、電子基板の放熱特性を向上させることができる。また、絶縁層高さと放熱用ビアホール高さをほぼ一致させておくことにより、はんだ接続性を良くし、またはんだボイドの発生率を低下することができる。
【００７３】
また、充填した銅をはんだで接続しているので、半導体部品５１６の外部端子５１９と電極５１２との接続を行うリフロー工程で、放熱用電極５１８との接続も行うことができるので、製造コストを抑えることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例６＞
実施例６を、電子基板の構造断面図である図６を用いて説明する。
【００７４】
実施例６は、積層配線層を複合金属板の他方の面にも積層したこと以外は、実施例５と同様の構造である。
【００７５】
この実施例の構造は、実施例５の工程（ｂ）の前に、基板の反対側の面に放熱用ビアホールの形成を除いて（ｂ）〜（ｆ）の工程を順に実施した後、基板を反転することで製造することができる。
【００７６】
この実施例の構造によれば、メタルコア基板の表裏の材料構成が近くなるので、コア材を中心として表裏の熱膨張係数が近似することになる。従って、基板の反りを抑制でき、半導体部品の外部端子５１９と基板側配線の電極５１２との間の接続信頼性を高めることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例７＞
実施例７を、電子基板の構造断面図である図７を用いて説明する。
【００７７】
実施例７の構造は、金属板の上下の配線構造体を金属板に設けた窓を貫通するビアホール７０１が設けられていること以外は、実施例６と同様である。なお、スルーホール７０１の形成は実施例３の工程を用いる。
【００７８】
実施例７の構造によれば、実施例６の構造に比べ、上下の配線層を接続するビアホールを高密度化することができるため、基板の配線密度を向上することができる。
（一文削除）
【００７９】
この構造は実施例６の工程（ａ）の前に、実施例３の工程（ａ）を実施することで製造可能である。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例８＞
実施例８を、電子基板の構造断面図である図８を用いて説明する。
【００８０】
実施例８の構造で実施例７の構造と異なるのは、複合金属板に接続された放熱用ビアホール８０１が複数に分割され、そのビアホールに銅めっきが充填され、その銅めっきがはんだを介して半導体部品の放熱用電極と接続されている点である。
【００８１】
この構造は、実施例６の工程（ｂ）〜（ｇ）における絶縁層と導体層の除去パターンを変更することにより製造可能である。
【００８２】
実施例８の構造によれば、実施例７と比較して、配線を施すことが可能なスペースを増やすことが可能で、基板の小面積化や配線設計ルールの緩和が可能である。また、放熱ビア部形成コストも下げることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例９＞
実施例９を、電子基板の構造断面図である図９を用いて説明する。
【００８３】
実施例９の構造で実施例８の構造と異なるのは、ビアホール８０１を配線層の最上層から複合金属板までではなく、配線層の第1層目のビアホールが形成されていた領域に第１層目の配線層を形成している点、ビアホール８０１の第２層目から最上層までが銅めっき９０２で充填されているビアホール９０１としている点である。
【００８４】
実施例９の構造では、放熱用ビアホール部における熱伝導性が実施例８に比べて若干劣るが、ビアホール穴あけの工程を１回省略できるので、低コスト化が可能である。
＜実施例１０＞
実施例１０を、電子基板の構造断面図である図１０を用いて説明する。
【００８５】
実施例１０の構造で実施例７と異なるのは、配線層の第２層目の放熱用ビアホールを複数個に分けて設け、内部を銅めっき１００２で充填する点と、２箇所の放熱用電極を共通のはんだで半導体部品に接続している点である。
【００８６】
実施例１０の構造によれば、放熱用ビアホール部における熱伝導性向上により半導体部品駆動時の熱をさらに効率よく拡散することができる。
【００８７】
また、この構造もビアホールのパターンを変化させることで、実施例７の製造方法により製造することができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１１＞
実施例１１を、電子基板の構造断面図である図１１を用いて説明する。
【００８８】
実施例１１の構造は、半導体部品の外部端子をバンプ型端子１１０２にしている点、そのバンプ型端子１１０２と接続されている基板の電極をバンプ型電極１１０３にしている点、放熱用電極を放熱用バンプ型電極１１０５にしている点、放熱用ビアホールに充填された銅めっきの上にバンプ型端子１１０６が形成されている点、バンプ型端子１１０２とバンプ型電極１１０３とが異方性導電樹脂により電気的に接続されている点、及び放熱用バンプ型電極１１０５とバンプ型端子１１０３と異方性導電樹脂により電気的に接続されている点以外は実施例７と同様である。
【００８９】
より具体的には、実施例５の工程（ａ）〜（ｆ）を実施することにより、積層配線層を形成した後、銅めっきを放熱用ビアホールに施して配線層の最上層と近接する高さにそろえる。電極及びビアホールを除く領域にソルダレジストを製膜する。次に基板の配線端子にバンプ型電極１１０３を、放熱用ビアホールに充填した銅めっき上にバンプ型端子１１０６を形成する。半導体部品の外部端子として、バンプ型端子１１０２、１１０５を形成する。これら形成したバンプ型の端子（電極）１１０２と１１０３の間、端子（電極）１１０５と１１０６の間に異方性導電樹脂を挟み込み、熱圧着することにより接続する。
【００９０】
本実施例の構造によれば、はんだを用いる接続工程よりも低温で載置できるため、基板製造時の熱履歴を低減できる。さらに、材料コストも低減できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１２＞
実施例１２は、図１２に示すように、メタルコア基板と半導体部品の外部端子のない面とを対向させて載置し、ワイヤボンディングによりメタルコア基板表面の電極と半導体部品の外部端子とを接続している点、及び放熱用電極を設けずに充填したはんだのみで接続している点以外は、実施例３と同様である。
【００９１】
本実施例の構造によれば、一般的に用いられるワイヤボンディングによる接続に対応し、また半導体部品と複合金属板との接続面積の増加により、複合金属板への熱拡散を高めることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１３＞
実施例１３は、図１３に示すように、メタルコア基板と半導体部品の外部端子のない面（背面）とを対向させて載置し、ワイヤボンディングによりメタルコア基板表面の電極と半導体部品の端子とを接続している点、及び放熱用電極を設けずに、充填しためっきと、そのめっきと半導体部品背面をはんだで接続している点以外は、実施例７と同様である。
【００９２】
本実施例の構造によれば、半導体部品と複合金属板との接続面積の増加により、複合金属板への熱拡散をより高めることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１４＞
実施例１４の構造は、図１４に示すように、半導体部品１４０１の主表面より大きなビアホールを形成して複合金属板を露出させ、そのビアホールの底面に半導体部品をはめ込み、はんだにより接続している点、半導体部品の外部端子１４０２とメタルコア基板側配線の電極（配線）１４０４とをワイヤボンディング１４０３により接続したこと以外は、実施例１と同様である。半導体部品１４０１と複合金属板との接続は、はんだ以外にも、銀ペーストや接着剤でも良く、この場合半導体部品にはんだ接続用の金属層を形成しなくても良いため、低コスト化できる。
【００９３】
本実施例の構造によれば、熱拡散効率を向上させることができるとともに、製造コストを下げることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１５＞
実施例１５は、図１５に示すように、半導体部品９０１を載置するメタルコア基板の複合金属部に窪み１５０１を設け、窪みに半導体部品９０１を載置した以外は、実施例１４と同様である。
【００９４】
本実施例の構造によれば、半導体の載置位置精度を高めることができ、放熱経路上の複合金属板厚さを薄くすることによる放熱性向上の効果を得ることができる。
【００９５】
本実施例の構造は、実施例１２（実施例１）の工程（ａ）の前に、複合金属板にくぼみを設ける工程を加えることで作成できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１６＞
実施例１６の構造は、図１６に示す工程（ｆ）までを、パターンを変えて実施し、放熱用ビアホールに充填した銅めっき１６０２を介して半導体部品１６０１をメタルコア基板に実装するとともに、半導体実装面の裏面に放熱用ビアホールを介して金属板と接続された放熱用電極１６０３を設けたこと以外は、実施例７と同様である。
【００９６】
本実施例の構造によれば、放熱用電極を介して熱を拡散することができるため、より優れた冷却能力を付加することができる。
本実施例の構造は、両面にビアホールを設ける点を除いて実施例３と同様の工程で製造可能である。つまり、半導体部品の接続を除いて実施例３の（ａ）〜（ｇ）を両面に対して行うことで可能である。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１７＞
実施例１７は、図１７に示すように、複数の半導体部品１７０１および１７０２をメタルコア基板の主表面に載置し、さらに電子部品１７０３を半導体部品１７０１および１７０２の裏面に実装したこと以外は、実施例３と同様である。
【００９７】
本実施例の構造によれば、放熱用電極を介して熱を拡散することができるため、より優れた冷却能力を付加されたＭＣＭ構造が実現できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１８＞
実施例１８について図１８を用いて説明する。
【００９８】
図18において、1801~1812は実施例1の101〜112と同じ構成を示し、工程（ａ）〜（ｆ）までは、電極1812を形成するとともに、電極1813を形成している点を除いて同様である。
工程（ｇ）：電極1813の形成後、少なくとも電極および放熱用ビアホールを除く所望部にソルダレジスト1815をラミネートし、半導体部品1816の端子と電極1812、半導体部品1816の表面と放熱用ビアホール1814とを、はんだ1817を介して接続した。
工程（ｈ）：最後に、プリプレグを介して銅配線を積層したプリント基板の最外層に設けた電極1818とメタルコア基板の電極1813をはんだ1819を介して接続した。
【００９９】
本実施例の構造によれば、半導体部品の駆動時における熱を効率よく拡散す
ることができた。さらにはビアホールおよび放熱用ビアホール部において良好な電気接続がなされているとともに高剛性である金属板をコアとしたため、製造上のハンドリングにも優れていた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１９＞
実施例１９について図１９を用いて説明する。図１９において、１９０１〜１９１２は実施例３の301〜312と同じ構成を示し、工程（ａ）〜（ｆ）までは電極１９１５を形成するとともに、電極１９１６を形成している点を除いて図3と同様な構成である。
電極１９１５および１９１６を形成した後、さらに、複合金属板より電気めっきを析出させ、放熱用ビアホールを銅で充填することで、複合金属板１９０５と接続された放熱用電極１９１８を形成する。少なくとも電極および放熱用電極を除く所望部にソルダレジスト１９１９を製膜する。半導体部品１９２０の端子とメタルコア基板の電極１９１５、半導体部品１９２０の表面とメタルコア基板の放熱用電極１９１８とを、はんだ１９２１を介して載置、接続した。最後にプリプレグを介して銅配線を積層したプリント基板の最外層に設けた電極１９２２とメタルコア基板の電極１９１６とをはんだ１９２３を介して接続した。
【０１００】
本実施例の構造によれば、半導体部品駆動時の熱を効率よく拡散することができた。高剛性である４２アロイをコアとしたため、コア基板の薄化によるコア層におけるスルーホール密度の向上が可能となるばかりでなく、製造上のハンドリングにも優れていた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２０＞
実施例２０は、図２０に示すように、半導体部品２００１を載置したメタルコア基板を実装するプリント基板の実装箇所に、放熱用電極２００２を設け、半導体部品２００１と放熱用電極２００２とをはんだ２００３を介して接続したこと以外は、実施例18と同様にして作成した。
【０１０１】
本実施例の構造によれば、半導体部品の駆動時における熱をさらに効率よく拡散することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２１＞
実施例２１は、図21に示すように、複合金属板の両面に放熱用電極2101、2102を形成したメタルコア基板の表裏一方の放熱用電極2101に半導体部品2103を載置し、他方の放熱用電極2102とプリント基板の放熱用電極2104とを、はんだ2105を介して接続したこと以外は、実施例19と同様に実装構造体を作成した。
【０１０２】
本実施例の構造によれば、プリント基板への半導体を実装する際の熱拡散効率向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２２＞
実施例２２は、図22に示すように、複数の半導体部品2201，2202とメモリ2203をメタルコア基板に載置したこと以外は、実施例19と同様に作製した。
【０１０３】
本実施例の構造によれば、プリント基板への実装密度を向上できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２３＞
実施例２３は、図23に示すように、半導体部品2301，2302，2303を載置した複数のメタルコア基板2304，2305をプリント基板2306に載置したこと以外は、実施例19と同様に作製した。
【０１０４】
本実施例の構造によれば、プリント基板への実装密度向上できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２４＞
実施例２４は、図24に示すように、半導体部品2401を載置したメタルコア基板2402の電極2403とセラミック基板2404に形成した電極2405とをはんだ2406を介して接続・載置したこと以外は、実施例19と同様にして電子装置を作製した。
【０１０５】
本実施例の構造によれば、耐熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２５＞
実施例２５は、図25に示すように、半導体部品2501を載置したメタルコア基板2502の電極2503とセラミック基板2504に形成した電極2505、メタルコア基板の内層金属板2506と接続された放熱用電極2507とセラミック基板に設けた放熱用電極2508とを、はんだ2509を介して接続・載置したこと以外は、実施例19と同様にして電子装置を作製した。
【０１０６】
本実施例の構造によれば、耐熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２６＞
実施例２６は、図26に示すように、半導体部品２６０１を載置したメタルコア基板Ａ２６０２の電極Ａ２６０３とメタルコア基板Ｂ２６０４に形成した電極Ｂ２６０５とを、はんだ２６０６を介して接続・載置したこと以外は、実施例19と同様である。
【０１０７】
本実施例の構造によれば、耐熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２７＞
実施例２７は、図27に示すように、半導体部品2701を載置したメタルコア基板Ａ2702の電極Ａ2703とメタルコア基板Ｂ2704に形成した電極Ｂ2705、メタルコア基板Ａの内層金属板2706と接続された放熱用電極Ａ2707とメタルコア基板Ｂに設けた放熱用電極Ｂ2708とを、はんだ2709を介して接続・載置したこと以外は、実施例19と同様にして作製した。
【０１０８】
本実施例の構造によれば、耐熱性およびメイン基板への放熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２８＞
実施例２８は、図28に示すように、メタルコア基板2801の複合金属板2802に接続された複数の放熱用ビアホール部2803，2804と、半導体部品2805とを、はんだ2806を介して接続したこと以外は、実施例19と同様にして作製した。
【０１０９】
本実施例の構造によれば、半導体部品駆動時の熱による応力を拡散することができた。また、放熱用ビアホールの形成工程が簡単化されるので、低コスト化できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２９＞
実施例２９は、図29に示すように、メタルコア基板２９０１の複合金属板２９０２に接続された複数の放熱用ビアホール２９０３，２９０４を設け、電気銅めっき２９０５を充填し、はんだ２９０６を介して半導体部品２９０７と接続したこと以外は、実施例19と同様にして作製した。
【０１１０】
本実施例の構造によれば、熱拡散性を有したまま、半導体部品とメタルコア基板のはんだの初期接続性および接続プロセスを簡易化することができ、低コスト化できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３０＞
実施例３０は、図30に示すように、メタルコア基板3001の複合金属板3002に接続された第１層目の樹脂付き銅箔部におけるビアホール3003を介して第２層目の樹脂付き銅箔部における放熱用ビアホール3004を複数個設け、電気銅めっきによりこれを充填し、これらの表面を放熱用電極3005としてはんだ3006を介して半導体部品3007と接続したこと以外は、実施例19と同様にして作製した。
【０１１１】
本実施例の構造によれば、熱拡散性を有したまま、半導体部品とメタルコア基板のはんだの初期接続性および接続プロセスを簡易化することができ、低コスト化できた。
＜実施例３１＞
実施例３１は、図31に示すように、メタルコア基板3101の複合金属板3102に接続された第１層目の樹脂付き銅箔部における１つの放熱用ビアホールに電気銅めっき3103を充填し、第２層目の樹脂付き銅箔部における放熱用ビアホールを複数個設け、内部を電気銅めっき3104を充填し、これを放熱用電極3105として、はんだ3106を介して半導体部品3107と接続したこと以外は、実施例19と同様にして実装構造体を作製した。
【０１１２】
本実施例の構造によれば、熱拡散性を有したまま、半導体部品とメタルコア基板のはんだの初期接続性および接続プロセスを簡易化することができ、低コスト化できた。
＜実施例３２＞
実施例３２は、図32に示すように、半導体部品3201のバンプ型端子3202をメタルコア基板3203のバンプ型電極3204とを、異方性導伝性樹脂3205を介して裁置したこと以外は、実施例19と同様にして実装構造体を作製した。
【０１１３】
本実施例の構造によれば、はんだを用いる接続工程よりも低温で載置できるため、基板製造時の熱履歴を低減できた。さらに、材料コストも低減できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３３＞
実施例３３は、図33に示すように、メタルコア基板3301と半導体部品3302の端子のない面とを対向させて載置し、ワイヤボンディング3303によりメタルコア基板表面の電極3304と半導体部品の端子3305とを接続したこと以外は、実施例19と同様にして作製した。
【０１１４】
本実施例の構造によれば、半導体部品と複合金属板との接続面積の増加により、複合金属板への熱拡散を高めることができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３４＞
実施例３４は、図34に示すように、半導体部品3401の主表面より大きく露出させたメタルコア基板の露出複合金属部3402と、半導体部品の電極Ａ3403を有する面Ａの裏面Ｂとを、はんだにより接続し、電極Ａとメタルコア基板の樹脂付き銅箔の表面に形成した電極Ｂ3404とをワイヤボンディング3405により接続したこと以外は、実施例19と同様にして作製した。
【０１１５】
本実施例の構造によれば、熱拡散効率を向上させることができるとともに、実装構造体の製造コストを安価にすることができた。
さらに図41に示すように、チップサイズよりも小さな放熱用ビアホールとして、チップ直下の領域にも内層配線を施せるようにすると、放熱性はやや落ちるが、配線パターン設計の自由度を上げ、またメタルコア基板の大きさを小さくすることが出来た。図40に代表される放熱性と放熱部面積の関係に従い、放熱性や基板配線自由度を考慮した基板設計が可能である。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３５＞
実施例３５は、図35に示すように、半導体部品3501を載置するメタルコア基板3502の複合金属板3503の一部に窪みを設け、窪みに半導体部品3501を載置したこと以外は、実施例19と同様にして作製した。
【０１１６】
本実施例の構造によれば、半導体の載置位置精度を高めることができ、半導体部品と複合金属板との距離を短縮することによる放熱性向上の効果を得た。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３６＞
実施例３６は、図36に示すように、電極3601および放熱用電極3602を介して半導体部品3603をメタルコア基板3604に実装するとともに、半導体実装面の裏面に放熱用ビアホールを介して内層金属板と接続された放熱用電極3605を設けたこと以外は、実施例19と同様にして作製した。
【０１１７】
本実施例の構造によれば、放熱用電極を介して熱を拡散することができるため、より優れた冷却能力を付加することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
【０１１８】
＜実施例３７＞
実施例３７は、図37に示すように、メタルコア基板３７０１の半導体実装面の裏面に放熱用ビアホールに銅めっきを充填した部分３７０６を設ける以外は、実施例３３と同様である。このことにより、さらに効率よく熱を拡散することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３８＞
実施例３８は、図38に示すように、チップサイズよりも小さな放熱用ビアホールとしている以外は、実施例３７と同様である。本実施例の構造によれば、チップ直下の領域にも内層配線を施せるようになり、放熱性はやや落ちるが、配線パターン設計の自由度を上げ、またメタルコア基板の大きさを小さくすることが出来た。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３９＞
実施例３９は、図39に示すように、メタルコア基板３９０１の半導体実装面の裏面側の放熱用ビアホールの銅めっき充填部の表面に、ソルダーレジストにより、電気的接続用電極径とほぼ同程度の大きさの放熱用電極を形成し、はんだ付け用にニッケル、金めっきを施し、メイン基板とはんだ接続する以外は、実施例３７と同様である。本実施例によれば、はんだ接続性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４０＞
実施例４０は、図40に示すように、メタルコア基板Ａ４００１を接続するメイン基板も、放熱ビアが形成されたメタルコア基板Ｂ４００２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３７と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４１＞
実施例４１は、図41に示すように、メタルコア基板Ａ４１０１を接続するメイン基板も、放熱ビアが形成されたメタルコア基板Ｂ４１０２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３９と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４２＞
実施例４２は、図42に示すように、メタルコア基板４２０１を接続するメイン基板が、放熱ビアが形成されたメタルベース基板４２０２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３７と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４３＞
実施例４３は、図43に示すように、半導体部品4301を載置したメタルコア基板Ａ4302の電極Ａ4303とメタルベース基板Ｂ4304に形成した電極Ｂ4305、メタルベース基板Ｂのベースとなる金属板4306と接続された放熱用電極Ｂ 4308とメタルコア基板Ａ 4302に設けた放熱用電極Ａ 4307とを、はんだ4309を介して接続・載置したこと以外は、実施例19と同様にして作製した。
本実施例の構造によれば、耐熱性およびメイン基板への放熱性の向上だけでなく、メイン基板からの放熱性が向上した。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４４＞
実施例４４は、図44に示すように、メタルコア基板４４０１を接続するメイン基板も、放熱ビアが形成されたメタルベース基板４４０２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３９と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
【図面の簡単な説明】
【図１】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図５】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図８】本発明に関わる電子装置に用いた電子基板の断面構造図
【図９】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１５】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１８】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図１９】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図２０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２５】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２８】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２９】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３５】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３８】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３９】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４５】本発明に関わる放熱用ビアホール端面の構造図
【符号の説明】
金属板・・・１０１
めっき層・・・１０２
複合金属板・・・１０３
ビアホール・・・１０７
配線層・・・１０４
放熱用ビアホール・・・１０８
厚膜銅めっき・・・１０９
ソルダレジスト・・・１１４
外部端子・・・１１８
半導体部品・・・１１５
放熱用電極・・・１１７
はんだ・・・１１６
【発明の属する技術分野】
本発明は、電子部品を搭載したメタルコア基板を備えた電子装置の構造及びその製造技術に関する。
【０００２】
【従来の技術】
電子基板を備えた電子装置は、電子部品による発熱に起因した不良が生じないようにする必要がある。そのため、出荷前には熱サイクル試験を行うことにしている。特に、ＥＣＵ等の車載用電子装置では、環境等の変化による車体内の温度変化に加えてエンジンのオンオフによるＬＳＩチップ発熱の有無が影響し、電子部品等は広い温度領域での熱サイクル（例えば、−４０度〜１２０度：自動車用電子機器の環境試験通則JASOD001）に耐える必要がある。今般、ＥＣＵをよりエンジン近くに配置する傾向があり、さらに、この温度範囲の上限がより高くなる傾向がある。このような熱サイクルにさらされると、ＥＣＵ内の電子部品の性能が安定しなくなったり、電子部品の搭載基板と電子部品との間の接続不良が生じやすくなる。すなわち、電子装置には高い放熱性が要求され、特にＥＣＵ等の車載用電子装置は一般の電子部品よりも優れた放熱性が求められている。
【０００３】
基板に搭載される電子部品の発熱を考慮した一般的な電子装置の構造に関する従来技術に、特開平６−１６９１８９号公報がある。
【０００４】
この公報には、内層にグランドを有するプリント基板上にスルーホールを介してこのグランドと接続されている放熱電極用パッドが形成され、さらにその放熱電極用パッドとチップ形発熱部品に設けられた放熱用電極とが整合するよう搭載されている電子回路基板が記載されている。この電子回路基板の構造は、チップ形発熱部品が発生する熱を、放熱用電極、放熱電極用パッド、スルーホールを介してグランドへ逃がすことでプリント基板の放熱性を確保している。
【０００５】
また、一般的な電子部品の基板としてメタルコア基板があり、そのメタルコア基板の放熱性を考慮した従来技術として特開平７−３２６６９０号公報がある。
【０００６】
この公報には、内部配線パターンがメタルコア基板に形成され、アウターリードがその内部配線パターンに接続され、その内部配線パターンを、例えば銅箔をエッチング加工するなど薄膜を加工して形成すること、および内部配線パターンが形成されたメタルコア基板のチップ部品が搭載される部分を凹部に形成することが記載されている。
【０００７】
【発明が解決しようとする課題】
特開平６−１６９１８９号公報は、ガラスエポキシ材を基板のコアとして使用しているので、基板の種類に対応した放熱構造どころかメタルコア基板に関しても何ら記載されていない。また、半導体部品のグランド端子も他の信号端子と同様に一定の大きさにしているため、放熱性を確保するには十分でない。
【０００８】
また、特開平７−３２６６９０号公報では、メタルコア基板を用いているので基板自体の熱拡散効率は向上しているが、メタルコア基板と電子部品との間にエポキシ樹脂等の有機接着材やポリイミド等の有機絶縁層を備えているので、電子部品から基板への熱導伝性が低い。つまり、電子部品から搭載基板への熱伝導性が十分に考慮されているとはいえない。
【０００９】
また、これらの従来技術でメタルコア基板に配線を形成し、その配線されたメタルコア基板にフリップチップ方式の半導体部品を採用する場合に生じる半導体部品端子と配線との間の接続不良に関して何ら配慮がなされていない。
【００１０】
また、電子基板を他の基板にインターポーザとして搭載する場合やチップを複数搭載したＭＣＭ（マルチチップモジュール）の場合の放熱構造に関しても何ら考慮されていない。
【００１１】
本発明の目的は、メタルコア基板の構造を使用して電子基板の放熱性を向上させ、電子部品全体の放熱性（耐熱性）を向上させることにある。
【００１２】
また、インターポーザを搭載した基板やＭＣＭ構造を採用した基板を有する電子装置全体の放熱性（耐熱性）を向上させることにある。
【００１３】
【課題を解決するための手段】
本発明の実施態様のひとつに、金属板又は複合金属板で構成されるコア材と該コア材上に形成された配線層とを備えたメタルコア基板と、前記配線層と端子が接続されている前記電子部品とを有する電子装置であって、前記コア材と前記電子部品とが高熱導伝性部材を介して隣接するように該高熱伝導性部材が配置されているものがある。
【００１４】
このような構造により、電子装置の放熱性が向上する。
【００１５】
また、このような基板をインターポーザ（他の基板に搭載する基板のことをいう）として用いる場合、インターポーザが搭載される他の基板と高発熱電子部品とが、高熱導伝性部材を介して接するように該高熱導伝性部材を配置した構造
、もしくはインターポーザが搭載される他の基板とインターポーザとして用いた基板を構成する金属板とが高熱導伝性部材を介して接するように該高熱導伝性部材を配置した構造を備えた電子装置が好ましい。
【００１６】
なお、上述の金属板に、少なくともニッケル、クロム、コバルト、アルミニウムのいずれかを含む鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄系複合材、タングステン、銅、モリブデン、タンタル、ニッケル、アルミニウムなどを用いると、高熱伝導性と高剛性を備えることができるようになる。例えば表１に示すように、銅やアルミニウムを用いると、安価に製造できるだけでなく、熱伝導率も高いので、放熱性が良い。また、メイン基板をアルミナやガラセラ等のセラミックを用いた基板とする場合には、インバー（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニッケル合金）は高弾性でかつ熱膨張係数が低いので、これらを使用したメタルコアインタポーザを使用することにより、インタポーザとメイン基板の熱膨張率差を小さくして、はんだ接続信頼性を向上することができる。特にインバーや４２アロイのような鉄−ニッケルを主成分とする合金は、それらの組成を変化させることにより、メイン基板の種類に応じた熱膨張率のインタポーザとすることが可能であり、メイン基板とインタポーザ間のはんだ接続信頼性を向上することができる。
【００１７】
【表１】
【００１８】
なお、これまで述べてきた高熱伝導性部材は、一般に配線基板の絶縁材料として使用されるエポキシ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/m・k）と比較して、熱伝導性の高い材料のことをいい、Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくとも１つ若しくはこれらを組み合わせた材料（熱伝導率：数W/m・k以上）を用いるのが好ましい。
【００１９】
特に、その接続に少なくともはんだを用いると、電子部品の搭載工程（リフロー）を用いて形成することができるので、プロセス工程の簡略化が可能である。
【００２０】
また、電子部品の搭載を考慮すると、電子部品に金属（特に、Ａｌ、銀、金
）の電極を形成しておき、この電極と金属板をはんだ、導電性樹脂などで接続する構成とすることが望ましい。場合によっては低コスト化のため、特に接続のためだけの金属電極を設けない電子部品を、銀ペースト等の導線性樹脂や接着剤で接続しても良い。ただし接着剤は、放熱性という観点では有利ではない。
【００２１】
さらに、これまで述べてきた導体層は、一般的に多層配線板に使用されるステンレス、ニクロム、タングステン、アルミニウムなどの箔でもよいが、好ましくは銅の箔である。
【００２２】
また、放熱用ビアホールを形成する方法としては、ドリルやプラズマ、感光性材料を混練した樹脂のフォトリソグラフィでも可能であるが、望ましくはレーザによる加工である。レーザとして、高エネルギ出力のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマレーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなどを用いてい形成することが可能であるが、ＣＯ２レーザ又は紫外線レーザで形成することが好ましい。特に、紫外線レーザは、樹脂を炭化させることなく分解し、微小径のビアホールを形成できる特徴を持っているので、高熱導伝性部材と信号配線の不要なコンタクトを防止することができる。また、ドリルを用いれば、製造コストを下げることができる。
【００２３】
本発明に用いる配線形成法のめっきに、銅、錫、はんだ、ニッケル、クロム、金、およびこれらの複合材のいずれかを用いることも好ましい。
【００２４】
本発明に用いる放熱用ビアホールを介して電子部品および基板の金属板を接続する方法は、金属めっきにより接続する方法、導伝性物質（金属フィラを混練した樹脂・接着剤、導伝性樹脂など）をビアホールに塗布・充填する方法、またははんだを充填する方法などである。
【００２５】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。
＜実施例１＞
図１は、本発明に関わる電子装置に用いる電子基板の製造フローを示す図である。
【００２６】
まず、本実施例により製造した電子基板の一例を図１の工程（ｇ）で説明する。
【００２７】
本実施例による電子基板は、金属板１０１（厚さ０．２ｍｍの４２アロイ）とその金属板１０１の表面を覆っている粗化されためっき層１０２とを備えたコア材である複合金属板１０３と、複合金属板１０３の上に絶縁層であるエポキシ樹脂（８０μｍ厚程度）とそのエポキシ樹脂により積層接着された導体層である銅箔（約１８μｍ厚）とエポキシ樹脂に開口されているビアホール１０７とで構成される配線層１０４と、放熱用ビアホール１０８（１１３）と、厚膜銅めっき１０９と、ソルダレジスト１１４と、外部端子１１８（Ａｇ、Ａｕ、あるいはアルミのいずれかであるが本実施例ではＡｕ）を有する半導体部品１１５と、放熱用電極１１７（Ａｕ）と、はんだ１１６とで構成されており、放熱用ビアホール１１３に充填され複合金属板１０３と放熱用電極１１７に接するように高熱導電性部材の一つであるはんだが形成されている。
【００２８】
このように半導体部品の外部端子１１８以外の領域に形成されている放熱用電極１１７と放熱用ビアホール１１３に充填されたはんだの2層からなる高熱導伝性部材が半導体部品１０１から生じる熱を基板に拡散させているので、電子基板の一部に熱がこもることが無く、電子部品全体の放熱性を向上させることができる。
【００２９】
次に、この電子基板の製造方法の一例について説明する。この製造方法は次の工程によりなされる。
【００３０】
工程（ａ）：金属板１０１として、厚さ０．２ｍｍの４２アロイ（鉄−４２ｗｔ％ニッケル合金）を用意する。この金属板１０１の４２アロイに対し、銅めっき１０２を施して熱伝導性を向上させる。さらに、この銅めっき１０２の表面を粗化して複合金属板１０３を形成する。
【００３１】
工程（ｂ）：工程（ａ）の後、複合金属板の片面に樹脂（８０μｍ厚程度）を塗布し、約１８μｍ厚の銅箔１０４を積層して接着することによりメタルコア基板１０５を形成する。ここで、プリプレグと銅箔を積層すると安価ですむ。樹脂つき銅箔（ＲＣＦ；Resin Coated Copper Foil）を使用すると、後の工程のレーザー穴あけ性や基板完成後の耐電触性が良いので、微細化対応に有利である。
【００３２】
工程（ｃ）：工程（ｂ）の後、メタルコア基板１０５の一部の銅箔１０６を除去し、次にＣＯ２レーザの照射によりエポキシ樹脂を溶解、除去した後、複合金属板１０３まで到達する放熱用ビアホール１０８と、信号配線用のビアホール１０７を形成する。また、ビアホールの形成はドリルで行っても良く、この場合には安価ですむ。
【００３３】
工程（ｄ）：工程（ｃ）の後、過マンガン酸カリウム法により樹脂残さの除去処理を施した後、薄付け化学銅めっき、電気銅めっき液に順次投入することで厚膜銅めっき１０９を析出させ、ビアホール１０７および放熱用ビアホール１０８を介して複合金属板１０３の表面銅箔と導通せしめる。
【００３４】
工程（ｅ）：工程（ｄ）の後、表面銅箔の配線およびランド部となる箇所にエッチングレジスト１１０をラミネートし、塩化第二鉄を用いたエッチングにより配線層１１１を形成する。
【００３５】
工程（ｆ）：以上の工程（ｂ）〜（ｅ）を繰り返して多層配線層１１１を形成する。多層配線層を形成した後、基板側配線の端子となる電極１１２及び放熱用ビアホール１１３を形成する。
【００３６】
工程（ｇ）：電極１１２（基板側端子）および放熱用ビアホール１１３が形成されている領域を除く領域にソルダレジスト１１４をラミネートすることにより、半導体部品１１５の外部端子１１８（素子自体の金メッキされた外部端子若しくは素子自体の端子から再配線された金メッキ再配線端子）と接続される基板側配線の電極（端子）１１２を形成する。その後、半導体部品１１５の外部端子以外の表面に形成された外部端子１１８とは絶縁されている放熱用電極１１７を半導体部品に形成する。次に、放熱用電極１１７と複合金属板１０３の間の放熱用ビアホール１１３にはんだをソルダレジストより若干高く充填するとともに、外部端子１１８と電極１１２の間にはんだを印刷形成する。
【００３７】
その後、半導体部品を載置し、リフローすることにより半導体部品１１５を基板にはんだ接続する。
【００３８】
本実施例の製造方法によれば、放熱用電極１１７と複合金属板１０３の接続にはんだを用いているので、外部端子１１８と電極１１２との接続に用いるリフロー工程で放熱用電極１１７と複合金属板１０３を接続できるようになり工程数の増加を抑制することができる。
【００３９】
また、高熱導伝性部材を２層で形成しているので、下層の高熱導伝性部材の高さを調整することができる。外部端子１１８と放熱用電極１１７の高さをほぼ同じ高さにすることができるので、リフローの条件をほぼ一致させることができる。
【００４０】
また、金属板の表面に金属板（４２アロイ）よりも高熱導伝性材料である銅の膜を形成しているので、高い放熱性を確保できている。また、放熱性の確保を銅膜で行ない、金属板で熱膨張係数の制御を行っているので、基板と電子部品の熱膨張率差に起因する接続不良や電子部品の破壊を抑制することができる。また、金属板に高剛性で弾性率の高い材料を用いているので、コア基板の薄化によるスルーホール密度の低下を防止することができるとともに、製造上の優れたハンドリング特性が得られる。
【００４１】
なお、上述の金属板に、少なくともニッケル、クロム、コバルト、アルミニウムのいずれかを含む鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄系複合材、タングステン、銅、モリブデン、タンタル、ニッケル、アルミニウムなどを用いると、高熱伝導性と高剛性を備えることができるようになる。例えば表１に示すように、銅やアルミニウムを用いると、安価に製造できるだけでなく、熱伝導率も高いので、放熱性が良い。また、メイン基板をアルミナやガラセラ等のセラミックを用いた基板とする場合には、高弾性率のインバー（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニッケル合金）は熱膨張係数が低いので、これらを使用したメタルコアインタポーザを使用することにより、インタポーザとメイン基板の熱膨張率差を小さくして、はんだ接続信頼性を向上することができる。特にインバーや４２アロイのような鉄−ニッケルを主成分とする合金は、それらの組成を変化させることにより、メイン基板の種類に応じた熱膨張率のインタポーザとすることが可能であり、メイン基板とインタポーザ間のはんだ接続信頼性を向上することができる。
【００４２】
また、このような鉄−ニッケルを主成分とする高弾性金属を前記金属板として用いる場合には、これらは熱伝導率が低いので、表面を熱伝導性が高い部材、例えば銅めっきで被覆する構造（複合金属板）とすることが好ましい。この被覆は、絶縁樹脂との密着性向上のための粗化処理を行う際にも有効に使用できる。
【００４３】
なお、これまで述べてきた高熱伝導性部材は、一般に配線基板の絶縁材料として使用されるエポキシ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/m・k）と比較して、熱伝導性の高い材料のことをいい、Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくとも１つ若しくはこれらを組み合わせた材料（熱伝導率：数W/m・k以上）を用いるのが好ましい。
【００４４】
特に、その接続にはんだを用いると電子部品の搭載工程（リフロー）を用いて形成することができるので、プロセス工程の簡略化が可能である。
【００４５】
また、電子部品との搭載を考慮すると、電子部品に金属（特に、Ａｌ、銀、金）の電極を形成しておき、この電極と金属板をはんだ、導電性樹脂などで接続する構成とすることが望ましい。
【００４６】
さらに、これまで述べてきた導体層は、一般的に多層配線板に使用されるステンレス、ニクロム、タングステン、アルミニウムなどの箔でもよいが、好ましくは銅の箔である。
【００４７】
また、放熱用ビアホールを形成する方法としては、ドリルやプラズマ、感光性材料を混練した樹脂のフォトリソグラフィでも可能であるが、望ましくはレーザによる加工である。レーザとして、高エネルギ出力のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマレーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなどを用いてい形成することが可能であるが、ＣＯ２レーザ又は紫外線レーザで形成することが好ましい。特に、紫外線レーザは、樹脂を炭化させることなく分解し、微小径のビアホールを形成できる特徴を持っているので、高熱導伝性部材と信号配線の不要なコンタクトを防止することができる。
放熱用ビアホールの形成は、複数の絶縁層および配線層を一括で行うことも可能である。すなわち基板表面から複合金属板１０３まで到達するざぐり加工１１３を工程（ｆ）で行い、工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
【００４８】
本発明に用いる配線形成法のめっきに、銅、錫、はんだ、ニッケル、クロム、金、およびこれらの複合材のいずれかを用いることも好ましい。
【００４９】
本発明に用いる放熱用ビアホールを介して電子部品および基板の金属板を接続する方法は、金属めっきにより接続する方法、導伝性物質（金属フィラを混練した樹脂・接着剤、導伝性樹脂など）をビアホールに塗布・充填する方法、またははんだを充填する方法などである。
＜実施例２＞
実施例２を電子基板の構造断面図である図２を用いて説明する。
【００５０】
多層配線層２０１が複合金属板の両面に積層されていること以外は、実施例１と同様の構造である。
【００５１】
この構造は、実施例１の工程（ｂ）の前に、基板の反対側の面に放熱用ビアホールの形成を除いて（ｂ）〜（ｆ）の工程を順に実施し、基板の反転を行って（ｂ）〜（ｇ）を実施する。
【００５２】
この実施例の構造は、メタルコア基板の表裏の構成が近くなるので、コア材を中心として表裏の熱膨張係数が近くなるため、バイメタル効果による基板の反りが少さくなる。本実施例によれば、実施例１よりも半導体部品の外部端子と電子基板の電極との間の接続信頼性を高めることができる。また、基板のコア材を薄くすることが可能となるため、基板の軽量化、低コスト化が可能となる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３＞
実施例３について電子基板の製造フローを示す図３を用いて説明する。
【００５３】
（１文削除）
【００５４】
実施例３の構造で、実施例２の構造と異なるのは、複合金属板３０５の一部に窓３０３があり、その窓を用いて形成されている銅めっきされたスルーホール３１２により他方の面に形成されている配線層と接続されている点である。
【００５５】
（削除）図３の（ａ）〜（ｈ）を用いてこの構成を製造することが可能な製造方法について説明する。
【００５６】
工程（ａ）：金属板３０１として厚さ０．１ｍｍの４２アロイを用意する。次に、金属板の両面にエッチングレジスト３０２をラミネートし、両面より露光・現像することにより、窓３０３を形成する箇所のレジストを除去する。さらに、塩化第二鉄溶液を用いたエッチングにより金属板に窓３０３を形成する。この窓としては、０．２ｍｍ2を０．４ｍｍ間隔に、必要な箇所に並べて配置する。
【００５７】
工程（ｂ）：金属板に対して銅めっき３０４を施すことにより電気伝導性の向上させて複合金属板を形成する。この形成後、銅めっきの表面を粗化する。
【００５８】
工程（ｃ）：複合金属板の両面に樹脂付き銅箔３０６もしくは樹脂プリプレグと銅箔を個別にを積層接着し、メタルコア基板３０７とする。
【００５９】
工程（ｄ）：複合金属板３０１の窓３０３および窓ではない領域の一部の表面銅箔３０８を除去した後、ＣＯ２レーザを照射してエポキシ樹脂を溶解・除去することにより、窓を貫通するスルーホール３０９、複合金属板を底とするビアホール３１０および放熱用ビアホール３１１を形成する。
【００６０】
工程（ｅ）：過マンガン酸カリウム法により樹脂残さの除去処理を施した後、薄付け化学銅めっき、電気銅めっき液に順次投入することで厚膜銅めっき３１２を析出させ、スルーホール３０９を介して基板表裏の銅箔間、ビアホール３１０および放熱用ビアホール３１１を介して複合金属板と最上面の銅箔との間を導通せしめる。
【００６１】
工程（ｆ）：基板側配線の電極及びランド部となる箇所にエッチングレジスト３１３をラミネートし、塩化第二鉄を用いたエッチングにより多層配線層３１４の１層目の配線を形成する。
【００６２】
工程（ｇ）：（ｃ）〜（ｅ）の工程を繰り返して多層化した多層配線層３１４を構成する。
【００６３】
工程（ｈ）：基板の配線電極（端子）３０８と放熱用ビアホールに充填した銅めっき３１９を除く領域にソルダレジスト３１５を製膜する。
【００６４】
次に、半導体部品に外部端子と同じ高さに放熱用電極３１７を形成する。最後に、半導体部品３１６の外部端子３１８と基板側配線の電極（端子）３０８、半導体部品３１６の放熱用電極３１７と銅めっき３０４とを、はんだを用いて接続する。
【００６５】
本実施例の構造によれば、実施例２よりも表裏の配線の接続の自由度を上げることができるため、配線パターンの設計自由度が増し、またより高性能、多機能な電子部品を搭載することが可能となる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４＞
実施例４を、電子基板の構造断面図である図４を用いて説明する。
【００６６】
実施例４と実施例３の構成上の相違点は、実施例３では１つの放熱用ビアホール３１１に高熱導伝性部材が充填されていたのに対して、実施例４では２つの放熱用ビアホール部４０１、４０２を設け、はんだを充填している。
【００６７】
また、本実施例の構造は、実施例３の工程（ｃ）（ｄ）における放熱用ビアホールの形成個所を別のマスクを用いて複数個に分割して行うことにより、実施例３の工程を用いて製造することができる。
【００６８】
本実施例の構造によれば、個々の放熱用ビアホールの大きさを小さくすることにより、その形成方法が容易になるため、低コスト化が可能となる。また、放熱パスに使用して、配線等に使用できなくなるスペースを小さくすることができるため、基板スペースを効率よく使用することができ、また配線設計ルールを緩和することができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例５＞
実施例５を、電子基板の構造断面図である図５を用いて説明する。
【００６９】
実施例１の構造と異なるのは、図１の放熱用電極１１７の下方のはんだの層をはんだではなく銅めっきが充填されており、その銅めっきと放熱用電極がはんだで接続される点である。
【００７０】
この構造は次の工程により製造される。
工程（ａ）〜工程（ｆ）：実施例１と同様。
工程（ｇ）：実施例１の工程（ｇ）では、放熱用ビアホールをはんだで充填しているが、本実施例では、はんだを充填するのではなく銅めっきで充填し、充填後基板表面を研磨により平坦化させる。
【００７１】
上述の工程の後、基板側配線の電極（端子）および銅めっきを除く領域にソルダレジスト５１５をラミネートする。その後、半導体部品を仮置した後、半導体部品５１６の外部端子５１９とメタルコア基板の電極５１２、半導体部品５１６の放熱用電極５１８と充填した銅を、はんだ５１７で接続する。
【００７２】
本実施例の構造によれば、放熱用ビアホールを熱導伝性の高い銅で充填しているので、電子基板の放熱特性を向上させることができる。また、絶縁層高さと放熱用ビアホール高さをほぼ一致させておくことにより、はんだ接続性を良くし、またはんだボイドの発生率を低下することができる。
【００７３】
また、充填した銅をはんだで接続しているので、半導体部品５１６の外部端子５１９と電極５１２との接続を行うリフロー工程で、放熱用電極５１８との接続も行うことができるので、製造コストを抑えることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例６＞
実施例６を、電子基板の構造断面図である図６を用いて説明する。
【００７４】
実施例６は、積層配線層を複合金属板の他方の面にも積層したこと以外は、実施例５と同様の構造である。
【００７５】
この実施例の構造は、実施例５の工程（ｂ）の前に、基板の反対側の面に放熱用ビアホールの形成を除いて（ｂ）〜（ｆ）の工程を順に実施した後、基板を反転することで製造することができる。
【００７６】
この実施例の構造によれば、メタルコア基板の表裏の材料構成が近くなるので、コア材を中心として表裏の熱膨張係数が近似することになる。従って、基板の反りを抑制でき、半導体部品の外部端子５１９と基板側配線の電極５１２との間の接続信頼性を高めることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例７＞
実施例７を、電子基板の構造断面図である図７を用いて説明する。
【００７７】
実施例７の構造は、金属板の上下の配線構造体を金属板に設けた窓を貫通するビアホール７０１が設けられていること以外は、実施例６と同様である。なお、スルーホール７０１の形成は実施例３の工程を用いる。
【００７８】
実施例７の構造によれば、実施例６の構造に比べ、上下の配線層を接続するビアホールを高密度化することができるため、基板の配線密度を向上することができる。
（一文削除）
【００７９】
この構造は実施例６の工程（ａ）の前に、実施例３の工程（ａ）を実施することで製造可能である。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例８＞
実施例８を、電子基板の構造断面図である図８を用いて説明する。
【００８０】
実施例８の構造で実施例７の構造と異なるのは、複合金属板に接続された放熱用ビアホール８０１が複数に分割され、そのビアホールに銅めっきが充填され、その銅めっきがはんだを介して半導体部品の放熱用電極と接続されている点である。
【００８１】
この構造は、実施例６の工程（ｂ）〜（ｇ）における絶縁層と導体層の除去パターンを変更することにより製造可能である。
【００８２】
実施例８の構造によれば、実施例７と比較して、配線を施すことが可能なスペースを増やすことが可能で、基板の小面積化や配線設計ルールの緩和が可能である。また、放熱ビア部形成コストも下げることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例９＞
実施例９を、電子基板の構造断面図である図９を用いて説明する。
【００８３】
実施例９の構造で実施例８の構造と異なるのは、ビアホール８０１を配線層の最上層から複合金属板までではなく、配線層の第1層目のビアホールが形成されていた領域に第１層目の配線層を形成している点、ビアホール８０１の第２層目から最上層までが銅めっき９０２で充填されているビアホール９０１としている点である。
【００８４】
実施例９の構造では、放熱用ビアホール部における熱伝導性が実施例８に比べて若干劣るが、ビアホール穴あけの工程を１回省略できるので、低コスト化が可能である。
＜実施例１０＞
実施例１０を、電子基板の構造断面図である図１０を用いて説明する。
【００８５】
実施例１０の構造で実施例７と異なるのは、配線層の第２層目の放熱用ビアホールを複数個に分けて設け、内部を銅めっき１００２で充填する点と、２箇所の放熱用電極を共通のはんだで半導体部品に接続している点である。
【００８６】
実施例１０の構造によれば、放熱用ビアホール部における熱伝導性向上により半導体部品駆動時の熱をさらに効率よく拡散することができる。
【００８７】
また、この構造もビアホールのパターンを変化させることで、実施例７の製造方法により製造することができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１１＞
実施例１１を、電子基板の構造断面図である図１１を用いて説明する。
【００８８】
実施例１１の構造は、半導体部品の外部端子をバンプ型端子１１０２にしている点、そのバンプ型端子１１０２と接続されている基板の電極をバンプ型電極１１０３にしている点、放熱用電極を放熱用バンプ型電極１１０５にしている点、放熱用ビアホールに充填された銅めっきの上にバンプ型端子１１０６が形成されている点、バンプ型端子１１０２とバンプ型電極１１０３とが異方性導電樹脂により電気的に接続されている点、及び放熱用バンプ型電極１１０５とバンプ型端子１１０３と異方性導電樹脂により電気的に接続されている点以外は実施例７と同様である。
【００８９】
より具体的には、実施例５の工程（ａ）〜（ｆ）を実施することにより、積層配線層を形成した後、銅めっきを放熱用ビアホールに施して配線層の最上層と近接する高さにそろえる。電極及びビアホールを除く領域にソルダレジストを製膜する。次に基板の配線端子にバンプ型電極１１０３を、放熱用ビアホールに充填した銅めっき上にバンプ型端子１１０６を形成する。半導体部品の外部端子として、バンプ型端子１１０２、１１０５を形成する。これら形成したバンプ型の端子（電極）１１０２と１１０３の間、端子（電極）１１０５と１１０６の間に異方性導電樹脂を挟み込み、熱圧着することにより接続する。
【００９０】
本実施例の構造によれば、はんだを用いる接続工程よりも低温で載置できるため、基板製造時の熱履歴を低減できる。さらに、材料コストも低減できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１２＞
実施例１２は、図１２に示すように、メタルコア基板と半導体部品の外部端子のない面とを対向させて載置し、ワイヤボンディングによりメタルコア基板表面の電極と半導体部品の外部端子とを接続している点、及び放熱用電極を設けずに充填したはんだのみで接続している点以外は、実施例３と同様である。
【００９１】
本実施例の構造によれば、一般的に用いられるワイヤボンディングによる接続に対応し、また半導体部品と複合金属板との接続面積の増加により、複合金属板への熱拡散を高めることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１３＞
実施例１３は、図１３に示すように、メタルコア基板と半導体部品の外部端子のない面（背面）とを対向させて載置し、ワイヤボンディングによりメタルコア基板表面の電極と半導体部品の端子とを接続している点、及び放熱用電極を設けずに、充填しためっきと、そのめっきと半導体部品背面をはんだで接続している点以外は、実施例７と同様である。
【００９２】
本実施例の構造によれば、半導体部品と複合金属板との接続面積の増加により、複合金属板への熱拡散をより高めることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１４＞
実施例１４の構造は、図１４に示すように、半導体部品１４０１の主表面より大きなビアホールを形成して複合金属板を露出させ、そのビアホールの底面に半導体部品をはめ込み、はんだにより接続している点、半導体部品の外部端子１４０２とメタルコア基板側配線の電極（配線）１４０４とをワイヤボンディング１４０３により接続したこと以外は、実施例１と同様である。半導体部品１４０１と複合金属板との接続は、はんだ以外にも、銀ペーストや接着剤でも良く、この場合半導体部品にはんだ接続用の金属層を形成しなくても良いため、低コスト化できる。
【００９３】
本実施例の構造によれば、熱拡散効率を向上させることができるとともに、製造コストを下げることができる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１５＞
実施例１５は、図１５に示すように、半導体部品９０１を載置するメタルコア基板の複合金属部に窪み１５０１を設け、窪みに半導体部品９０１を載置した以外は、実施例１４と同様である。
【００９４】
本実施例の構造によれば、半導体の載置位置精度を高めることができ、放熱経路上の複合金属板厚さを薄くすることによる放熱性向上の効果を得ることができる。
【００９５】
本実施例の構造は、実施例１２（実施例１）の工程（ａ）の前に、複合金属板にくぼみを設ける工程を加えることで作成できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１６＞
実施例１６の構造は、図１６に示す工程（ｆ）までを、パターンを変えて実施し、放熱用ビアホールに充填した銅めっき１６０２を介して半導体部品１６０１をメタルコア基板に実装するとともに、半導体実装面の裏面に放熱用ビアホールを介して金属板と接続された放熱用電極１６０３を設けたこと以外は、実施例７と同様である。
【００９６】
本実施例の構造によれば、放熱用電極を介して熱を拡散することができるため、より優れた冷却能力を付加することができる。
本実施例の構造は、両面にビアホールを設ける点を除いて実施例３と同様の工程で製造可能である。つまり、半導体部品の接続を除いて実施例３の（ａ）〜（ｇ）を両面に対して行うことで可能である。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１７＞
実施例１７は、図１７に示すように、複数の半導体部品１７０１および１７０２をメタルコア基板の主表面に載置し、さらに電子部品１７０３を半導体部品１７０１および１７０２の裏面に実装したこと以外は、実施例３と同様である。
【００９７】
本実施例の構造によれば、放熱用電極を介して熱を拡散することができるため、より優れた冷却能力を付加されたＭＣＭ構造が実現できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１８＞
実施例１８について図１８を用いて説明する。
【００９８】
図18において、1801~1812は実施例1の101〜112と同じ構成を示し、工程（ａ）〜（ｆ）までは、電極1812を形成するとともに、電極1813を形成している点を除いて同様である。
工程（ｇ）：電極1813の形成後、少なくとも電極および放熱用ビアホールを除く所望部にソルダレジスト1815をラミネートし、半導体部品1816の端子と電極1812、半導体部品1816の表面と放熱用ビアホール1814とを、はんだ1817を介して接続した。
工程（ｈ）：最後に、プリプレグを介して銅配線を積層したプリント基板の最外層に設けた電極1818とメタルコア基板の電極1813をはんだ1819を介して接続した。
【００９９】
本実施例の構造によれば、半導体部品の駆動時における熱を効率よく拡散す
ることができた。さらにはビアホールおよび放熱用ビアホール部において良好な電気接続がなされているとともに高剛性である金属板をコアとしたため、製造上のハンドリングにも優れていた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例１９＞
実施例１９について図１９を用いて説明する。図１９において、１９０１〜１９１２は実施例３の301〜312と同じ構成を示し、工程（ａ）〜（ｆ）までは電極１９１５を形成するとともに、電極１９１６を形成している点を除いて図3と同様な構成である。
電極１９１５および１９１６を形成した後、さらに、複合金属板より電気めっきを析出させ、放熱用ビアホールを銅で充填することで、複合金属板１９０５と接続された放熱用電極１９１８を形成する。少なくとも電極および放熱用電極を除く所望部にソルダレジスト１９１９を製膜する。半導体部品１９２０の端子とメタルコア基板の電極１９１５、半導体部品１９２０の表面とメタルコア基板の放熱用電極１９１８とを、はんだ１９２１を介して載置、接続した。最後にプリプレグを介して銅配線を積層したプリント基板の最外層に設けた電極１９２２とメタルコア基板の電極１９１６とをはんだ１９２３を介して接続した。
【０１００】
本実施例の構造によれば、半導体部品駆動時の熱を効率よく拡散することができた。高剛性である４２アロイをコアとしたため、コア基板の薄化によるコア層におけるスルーホール密度の向上が可能となるばかりでなく、製造上のハンドリングにも優れていた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２０＞
実施例２０は、図２０に示すように、半導体部品２００１を載置したメタルコア基板を実装するプリント基板の実装箇所に、放熱用電極２００２を設け、半導体部品２００１と放熱用電極２００２とをはんだ２００３を介して接続したこと以外は、実施例18と同様にして作成した。
【０１０１】
本実施例の構造によれば、半導体部品の駆動時における熱をさらに効率よく拡散することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２１＞
実施例２１は、図21に示すように、複合金属板の両面に放熱用電極2101、2102を形成したメタルコア基板の表裏一方の放熱用電極2101に半導体部品2103を載置し、他方の放熱用電極2102とプリント基板の放熱用電極2104とを、はんだ2105を介して接続したこと以外は、実施例19と同様に実装構造体を作成した。
【０１０２】
本実施例の構造によれば、プリント基板への半導体を実装する際の熱拡散効率向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２２＞
実施例２２は、図22に示すように、複数の半導体部品2201，2202とメモリ2203をメタルコア基板に載置したこと以外は、実施例19と同様に作製した。
【０１０３】
本実施例の構造によれば、プリント基板への実装密度を向上できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２３＞
実施例２３は、図23に示すように、半導体部品2301，2302，2303を載置した複数のメタルコア基板2304，2305をプリント基板2306に載置したこと以外は、実施例19と同様に作製した。
【０１０４】
本実施例の構造によれば、プリント基板への実装密度向上できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２４＞
実施例２４は、図24に示すように、半導体部品2401を載置したメタルコア基板2402の電極2403とセラミック基板2404に形成した電極2405とをはんだ2406を介して接続・載置したこと以外は、実施例19と同様にして電子装置を作製した。
【０１０５】
本実施例の構造によれば、耐熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２５＞
実施例２５は、図25に示すように、半導体部品2501を載置したメタルコア基板2502の電極2503とセラミック基板2504に形成した電極2505、メタルコア基板の内層金属板2506と接続された放熱用電極2507とセラミック基板に設けた放熱用電極2508とを、はんだ2509を介して接続・載置したこと以外は、実施例19と同様にして電子装置を作製した。
【０１０６】
本実施例の構造によれば、耐熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２６＞
実施例２６は、図26に示すように、半導体部品２６０１を載置したメタルコア基板Ａ２６０２の電極Ａ２６０３とメタルコア基板Ｂ２６０４に形成した電極Ｂ２６０５とを、はんだ２６０６を介して接続・載置したこと以外は、実施例19と同様である。
【０１０７】
本実施例の構造によれば、耐熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２７＞
実施例２７は、図27に示すように、半導体部品2701を載置したメタルコア基板Ａ2702の電極Ａ2703とメタルコア基板Ｂ2704に形成した電極Ｂ2705、メタルコア基板Ａの内層金属板2706と接続された放熱用電極Ａ2707とメタルコア基板Ｂに設けた放熱用電極Ｂ2708とを、はんだ2709を介して接続・載置したこと以外は、実施例19と同様にして作製した。
【０１０８】
本実施例の構造によれば、耐熱性およびメイン基板への放熱性を向上することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２８＞
実施例２８は、図28に示すように、メタルコア基板2801の複合金属板2802に接続された複数の放熱用ビアホール部2803，2804と、半導体部品2805とを、はんだ2806を介して接続したこと以外は、実施例19と同様にして作製した。
【０１０９】
本実施例の構造によれば、半導体部品駆動時の熱による応力を拡散することができた。また、放熱用ビアホールの形成工程が簡単化されるので、低コスト化できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例２９＞
実施例２９は、図29に示すように、メタルコア基板２９０１の複合金属板２９０２に接続された複数の放熱用ビアホール２９０３，２９０４を設け、電気銅めっき２９０５を充填し、はんだ２９０６を介して半導体部品２９０７と接続したこと以外は、実施例19と同様にして作製した。
【０１１０】
本実施例の構造によれば、熱拡散性を有したまま、半導体部品とメタルコア基板のはんだの初期接続性および接続プロセスを簡易化することができ、低コスト化できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３０＞
実施例３０は、図30に示すように、メタルコア基板3001の複合金属板3002に接続された第１層目の樹脂付き銅箔部におけるビアホール3003を介して第２層目の樹脂付き銅箔部における放熱用ビアホール3004を複数個設け、電気銅めっきによりこれを充填し、これらの表面を放熱用電極3005としてはんだ3006を介して半導体部品3007と接続したこと以外は、実施例19と同様にして作製した。
【０１１１】
本実施例の構造によれば、熱拡散性を有したまま、半導体部品とメタルコア基板のはんだの初期接続性および接続プロセスを簡易化することができ、低コスト化できた。
＜実施例３１＞
実施例３１は、図31に示すように、メタルコア基板3101の複合金属板3102に接続された第１層目の樹脂付き銅箔部における１つの放熱用ビアホールに電気銅めっき3103を充填し、第２層目の樹脂付き銅箔部における放熱用ビアホールを複数個設け、内部を電気銅めっき3104を充填し、これを放熱用電極3105として、はんだ3106を介して半導体部品3107と接続したこと以外は、実施例19と同様にして実装構造体を作製した。
【０１１２】
本実施例の構造によれば、熱拡散性を有したまま、半導体部品とメタルコア基板のはんだの初期接続性および接続プロセスを簡易化することができ、低コスト化できた。
＜実施例３２＞
実施例３２は、図32に示すように、半導体部品3201のバンプ型端子3202をメタルコア基板3203のバンプ型電極3204とを、異方性導伝性樹脂3205を介して裁置したこと以外は、実施例19と同様にして実装構造体を作製した。
【０１１３】
本実施例の構造によれば、はんだを用いる接続工程よりも低温で載置できるため、基板製造時の熱履歴を低減できた。さらに、材料コストも低減できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３３＞
実施例３３は、図33に示すように、メタルコア基板3301と半導体部品3302の端子のない面とを対向させて載置し、ワイヤボンディング3303によりメタルコア基板表面の電極3304と半導体部品の端子3305とを接続したこと以外は、実施例19と同様にして作製した。
【０１１４】
本実施例の構造によれば、半導体部品と複合金属板との接続面積の増加により、複合金属板への熱拡散を高めることができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３４＞
実施例３４は、図34に示すように、半導体部品3401の主表面より大きく露出させたメタルコア基板の露出複合金属部3402と、半導体部品の電極Ａ3403を有する面Ａの裏面Ｂとを、はんだにより接続し、電極Ａとメタルコア基板の樹脂付き銅箔の表面に形成した電極Ｂ3404とをワイヤボンディング3405により接続したこと以外は、実施例19と同様にして作製した。
【０１１５】
本実施例の構造によれば、熱拡散効率を向上させることができるとともに、実装構造体の製造コストを安価にすることができた。
さらに図41に示すように、チップサイズよりも小さな放熱用ビアホールとして、チップ直下の領域にも内層配線を施せるようにすると、放熱性はやや落ちるが、配線パターン設計の自由度を上げ、またメタルコア基板の大きさを小さくすることが出来た。図40に代表される放熱性と放熱部面積の関係に従い、放熱性や基板配線自由度を考慮した基板設計が可能である。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３５＞
実施例３５は、図35に示すように、半導体部品3501を載置するメタルコア基板3502の複合金属板3503の一部に窪みを設け、窪みに半導体部品3501を載置したこと以外は、実施例19と同様にして作製した。
【０１１６】
本実施例の構造によれば、半導体の載置位置精度を高めることができ、半導体部品と複合金属板との距離を短縮することによる放熱性向上の効果を得た。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３６＞
実施例３６は、図36に示すように、電極3601および放熱用電極3602を介して半導体部品3603をメタルコア基板3604に実装するとともに、半導体実装面の裏面に放熱用ビアホールを介して内層金属板と接続された放熱用電極3605を設けたこと以外は、実施例19と同様にして作製した。
【０１１７】
本実施例の構造によれば、放熱用電極を介して熱を拡散することができるため、より優れた冷却能力を付加することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
【０１１８】
＜実施例３７＞
実施例３７は、図37に示すように、メタルコア基板３７０１の半導体実装面の裏面に放熱用ビアホールに銅めっきを充填した部分３７０６を設ける以外は、実施例３３と同様である。このことにより、さらに効率よく熱を拡散することができた。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３８＞
実施例３８は、図38に示すように、チップサイズよりも小さな放熱用ビアホールとしている以外は、実施例３７と同様である。本実施例の構造によれば、チップ直下の領域にも内層配線を施せるようになり、放熱性はやや落ちるが、配線パターン設計の自由度を上げ、またメタルコア基板の大きさを小さくすることが出来た。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例３９＞
実施例３９は、図39に示すように、メタルコア基板３９０１の半導体実装面の裏面側の放熱用ビアホールの銅めっき充填部の表面に、ソルダーレジストにより、電気的接続用電極径とほぼ同程度の大きさの放熱用電極を形成し、はんだ付け用にニッケル、金めっきを施し、メイン基板とはんだ接続する以外は、実施例３７と同様である。本実施例によれば、はんだ接続性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４０＞
実施例４０は、図40に示すように、メタルコア基板Ａ４００１を接続するメイン基板も、放熱ビアが形成されたメタルコア基板Ｂ４００２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３７と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４１＞
実施例４１は、図41に示すように、メタルコア基板Ａ４１０１を接続するメイン基板も、放熱ビアが形成されたメタルコア基板Ｂ４１０２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３９と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４２＞
実施例４２は、図42に示すように、メタルコア基板４２０１を接続するメイン基板が、放熱ビアが形成されたメタルベース基板４２０２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３７と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４３＞
実施例４３は、図43に示すように、半導体部品4301を載置したメタルコア基板Ａ4302の電極Ａ4303とメタルベース基板Ｂ4304に形成した電極Ｂ4305、メタルベース基板Ｂのベースとなる金属板4306と接続された放熱用電極Ｂ 4308とメタルコア基板Ａ 4302に設けた放熱用電極Ａ 4307とを、はんだ4309を介して接続・載置したこと以外は、実施例19と同様にして作製した。
本実施例の構造によれば、耐熱性およびメイン基板への放熱性の向上だけでなく、メイン基板からの放熱性が向上した。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
＜実施例４４＞
実施例４４は、図44に示すように、メタルコア基板４４０１を接続するメイン基板も、放熱ビアが形成されたメタルベース基板４４０２であり、これらの放熱ビア同士をはんだ接続する以外は、実施例３９と同様である。本実施例によれば、メイン基板への放熱性およびメイン基板からの熱の放散性が良くなる。
実施例１にも記載のとおり、放熱用ビアホールの形成を複数の絶縁層および配線層を一括で行えば、図１の工程（ｃ）のざぐり加工１０８を省略することができるため、工程数削減による低コスト化が可能である。このときの放熱用ビアホール端面の構造を図４５（ｂ）に、図１記載の工程による放熱用ビアホール端面の構造を図４５（ａ）に示す。
【図面の簡単な説明】
【図１】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図５】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図８】本発明に関わる電子装置に用いた電子基板の断面構造図
【図９】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１５】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図１８】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図１９】本発明に関わる電子装置に用いる電子基板の製造フローを示す図
【図２０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２５】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２８】本発明に関わる電子装置に用いた電子基板の断面構造図
【図２９】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３５】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３６】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３７】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３８】本発明に関わる電子装置に用いた電子基板の断面構造図
【図３９】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４０】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４１】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４２】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４３】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４４】本発明に関わる電子装置に用いた電子基板の断面構造図
【図４５】本発明に関わる放熱用ビアホール端面の構造図
【符号の説明】
金属板・・・１０１
めっき層・・・１０２
複合金属板・・・１０３
ビアホール・・・１０７
配線層・・・１０４
放熱用ビアホール・・・１０８
厚膜銅めっき・・・１０９
ソルダレジスト・・・１１４
外部端子・・・１１８
半導体部品・・・１１５
放熱用電極・・・１１７
はんだ・・・１１６
Claims (4)
- 金属板又は複合金属板で構成されたコア材と該コア材上に形成された絶縁層及び導体層で構成された配線層とを有するメタルコア基板、
前記配線層の前記導体層に接続された端子が第１面に形成された電子部品、及び
前記メタルコア基板がインターポーザ基板として搭載されたプリント基板を備え、
前記配線層に形成され且つ前記コア材に到達するビアホールには前記電子部品の前記第１面並びに該コア材に夫々接する第１の放熱用電極が設けられ、
前記プリント基板の前記メタルコア基板の前記配線層に対向する面には、該配線層上に形成された電極とはんだで接合された電極と、前記電子部品の前記第１面とは反対側の第２面に対向する第２の放熱用電極とが夫々形成され、
前記電子部品の前記第２面と前記第２の放熱用電極とははんだで接合されて、該電子部品で生じる熱が前記第１の放熱用電極並びに該第２の放熱用電極を夫々介して拡散されることを特徴とする電子装置。 - 請求項１において、
前記第１の放熱用電極は、０．３Ｗ／ｍ・Ｋより高い熱伝導率を示す材料であることを特徴とする電子装置。 - 請求項１において、
前記第１の放熱用電極は、Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくとも１つ、又はこれらを組み合わせた材料を用いて形成されていることを特徴とする電子装置。 - 請求項１から３のいずれかにおいて、
前記メタルコア基板の前記配線層の前記導体層と前記電子部品の前記第１面に形成された前記端子とは、フリップチップ方式で接続されていることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143983A JP3849573B2 (ja) | 2001-05-22 | 2002-05-20 | 電子装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151818 | 2001-05-22 | ||
| JP2001-151818 | 2001-05-22 | ||
| JP2002143983A JP3849573B2 (ja) | 2001-05-22 | 2002-05-20 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046022A JP2003046022A (ja) | 2003-02-14 |
| JP3849573B2 true JP3849573B2 (ja) | 2006-11-22 |
Family
ID=26615451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143983A Expired - Lifetime JP3849573B2 (ja) | 2001-05-22 | 2002-05-20 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849573B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4218434B2 (ja) * | 2003-06-16 | 2009-02-04 | 株式会社日立製作所 | 電子装置 |
| JP2005183559A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | プリント配線板およびその製造方法 |
| CN100485913C (zh) | 2004-02-24 | 2009-05-06 | 揖斐电株式会社 | 半导体搭载用基板 |
| JP2006318986A (ja) * | 2005-05-10 | 2006-11-24 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント回路板およびその製造方法 |
| JP2007042765A (ja) * | 2005-08-02 | 2007-02-15 | Cmk Corp | 多層プリント配線板及びその製造方法 |
| JP2007158279A (ja) | 2005-12-09 | 2007-06-21 | Hitachi Ltd | 半導体装置及びそれを用いた電子制御装置 |
| DE102005063281A1 (de) * | 2005-12-30 | 2007-07-05 | Robert Bosch Gmbh | Integriertes elektronisches Bauteil sowie Kühlvorrichtung für ein integriertes elektronisches Bauteil |
| JP2009533865A (ja) * | 2006-04-14 | 2009-09-17 | アギア システムズ インコーポレーテッド | 集積回路および回路ボードのダイレクト・チップ・アタッチ結合構成における熱エネルギーの消散を改善するための方法および装置 |
| JP5183045B2 (ja) * | 2006-07-20 | 2013-04-17 | 三洋電機株式会社 | 回路装置 |
| US8148647B2 (en) | 2006-08-23 | 2012-04-03 | Mitsubishi Electric Corporation | Printed circuit board and method of manufacturing the same |
| JP4816343B2 (ja) * | 2006-09-05 | 2011-11-16 | 三菱電機株式会社 | 高放熱基板及びその製造方法 |
| US8233287B2 (en) * | 2007-02-07 | 2012-07-31 | Nitto Denko Corporation | Ground vias for enhanced preamp heat release in hard disk drives |
| JP2009200212A (ja) * | 2008-02-21 | 2009-09-03 | Keihin Corp | プリント基板の放熱構造 |
| JP5358515B2 (ja) * | 2010-06-04 | 2013-12-04 | 日立オートモティブシステムズ株式会社 | 半導体装置及びそれを用いた電子制御装置 |
| TWI492680B (zh) | 2011-08-05 | 2015-07-11 | Unimicron Technology Corp | 嵌埋有中介層之封裝基板及其製法 |
| JP5357239B2 (ja) * | 2011-12-05 | 2013-12-04 | 新光電気工業株式会社 | 配線基板、半導体装置、及び配線基板の製造方法 |
| JP6270459B2 (ja) * | 2013-12-18 | 2018-01-31 | 株式会社伸光製作所 | バイアホールの配置密度を上げたプリント配線板及びその製造方法 |
| DE102014000126A1 (de) * | 2014-01-13 | 2015-07-16 | Auto-Kabel Management Gmbh | Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung |
| JP2015222776A (ja) * | 2014-05-23 | 2015-12-10 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
| JP6587795B2 (ja) * | 2014-10-02 | 2019-10-09 | 太陽誘電株式会社 | 回路モジュール |
| JP6587796B2 (ja) * | 2014-10-02 | 2019-10-09 | 太陽誘電株式会社 | 回路モジュール |
| JP6352149B2 (ja) * | 2014-10-31 | 2018-07-04 | カルソニックカンセイ株式会社 | 電子部品の実装構造 |
| KR102295103B1 (ko) * | 2015-02-24 | 2021-08-31 | 삼성전기주식회사 | 회로기판 및 회로기판 조립체 |
| KR102439483B1 (ko) * | 2015-10-08 | 2022-09-02 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN208597204U (zh) | 2016-01-07 | 2019-03-12 | 株式会社村田制作所 | 多层基板以及电子设备 |
| JP2017220566A (ja) * | 2016-06-08 | 2017-12-14 | 本田技研工業株式会社 | 多層基板 |
| KR20180013669A (ko) * | 2016-07-29 | 2018-02-07 | 오태헌 | 하이브리드 ｐｃｂ 제조 방법 및 그 방법에 의해 제조된 하이브리드 ｐｃｂ |
| KR102586068B1 (ko) * | 2018-05-04 | 2023-10-05 | 삼성전기주식회사 | 인쇄회로기판 |
| JP2020009879A (ja) * | 2018-07-06 | 2020-01-16 | 太陽誘電株式会社 | 回路基板および回路モジュール |
| US11557554B2 (en) | 2018-07-12 | 2023-01-17 | Mitsubishi Electric Corporation | Semiconductor device |
| JP6633151B2 (ja) * | 2018-08-10 | 2020-01-22 | 太陽誘電株式会社 | 回路モジュール |
-
2002
- 2002-05-20 JP JP2002143983A patent/JP3849573B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046022A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3849573B2 (ja) | 電子装置 | |
| US7145231B2 (en) | Electronic apparatus | |
| CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
| JP5267604B2 (ja) | 配線板及びその製造方法 | |
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| JPWO2007129545A1 (ja) | 耐熱性基板内蔵回路配線板 | |
| JP2007201254A (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2005310946A (ja) | 半導体装置 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| WO2004047168A1 (ja) | 電子装置 | |
| US20220223509A1 (en) | Package substrate with partially recessed capacitor | |
| JP2000294677A (ja) | 高密度薄膜配線基板及びその製造方法 | |
| JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
| JP2007180083A (ja) | 半導体チップ搭載用基板およびその製造方法 | |
| JP2000261147A (ja) | 多層配線基板及びその製造方法 | |
| JP2007027255A (ja) | 半導体実装基板及びその製造方法 | |
| JP3988629B2 (ja) | 電子装置 | |
| JP3938017B2 (ja) | 電子装置 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JP4663470B2 (ja) | 半導体素子内蔵型多層回路基板 | |
| JP3863534B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3849573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |