JP2000261147A - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法Info
- Publication number
- JP2000261147A JP2000261147A JP6261999A JP6261999A JP2000261147A JP 2000261147 A JP2000261147 A JP 2000261147A JP 6261999 A JP6261999 A JP 6261999A JP 6261999 A JP6261999 A JP 6261999A JP 2000261147 A JP2000261147 A JP 2000261147A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- hole
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 239000011347 resin Substances 0.000 claims abstract description 71
- 229920005989 resin Polymers 0.000 claims abstract description 71
- 239000000945 filler Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 60
- 239000011162 core material Substances 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 11
- 238000010292 electrical insulation Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 129
- 238000007747 plating Methods 0.000 description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 238000012937 correction Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 230000008646 thermal stress Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000005422 blasting Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 多層配線基板の薄型化を図り、製造コストを
削減するとともに、信頼性の高い多層配線基板を提供す
る。 【解決手段】 基板材料に樹脂材を用いたコア基板１０
に、コア基板を厚さ方向に貫通する貫通孔が設けられ、
該貫通孔の内壁面に設けられた導通部２２を介して、コ
ア基板の両面に設けられた配線パターン４６ａが電気的
に接続された多層配線基板において、前記コア基板１０
に設けられた貫通孔に、前記コア基板の基板材料と熱膨
張係数が略一致する充填材４８が充填されている。
削減するとともに、信頼性の高い多層配線基板を提供す
る。 【解決手段】 基板材料に樹脂材を用いたコア基板１０
に、コア基板を厚さ方向に貫通する貫通孔が設けられ、
該貫通孔の内壁面に設けられた導通部２２を介して、コ
ア基板の両面に設けられた配線パターン４６ａが電気的
に接続された多層配線基板において、前記コア基板１０
に設けられた貫通孔に、前記コア基板の基板材料と熱膨
張係数が略一致する充填材４８が充填されている。
Description
【０００１】
【発明の属する技術分野】本発明は多層配線基板及びそ
の製造方法に関し、より詳細には、コア基板を用いてビ
ルドアップ法により配線層を多層に形成する多層配線基
板及びその製造方法に関する。
の製造方法に関し、より詳細には、コア基板を用いてビ
ルドアップ法により配線層を多層に形成する多層配線基
板及びその製造方法に関する。
【０００２】
【従来の技術】樹脂のコア基板を用いて配線層を多層に
形成した多層配線基板を製造する従来方法としては、導
体層を４層設けたコア基板を使用して配線層を多層に形
成する方法が一般的である。図７、８はコア基板を用い
た多層配線基板の従来の製造方法を示す。図７(a) は両
面に銅箔等の導体層を形成したガラスエポキシ等の樹脂
基板１０の導体層をエッチングして配線パターン１２ａ
を形成した状態である。次に、プリプレグ１４を加圧、
加熱し導体層１６を被着形成して４層の導体層を有する
コア基板２０を形成する（図７(b))。
形成した多層配線基板を製造する従来方法としては、導
体層を４層設けたコア基板を使用して配線層を多層に形
成する方法が一般的である。図７、８はコア基板を用い
た多層配線基板の従来の製造方法を示す。図７(a) は両
面に銅箔等の導体層を形成したガラスエポキシ等の樹脂
基板１０の導体層をエッチングして配線パターン１２ａ
を形成した状態である。次に、プリプレグ１４を加圧、
加熱し導体層１６を被着形成して４層の導体層を有する
コア基板２０を形成する（図７(b))。
【０００３】次に、コア基板２０の厚さ方向に貫通孔１
８を設け（図７(c))、無電解銅めっき及び電解銅めっき
を施して貫通孔１８の内壁面にコア基板２０の両面の導
体層２４を電気的に接続する導通部２２を形成する（７
(d))。導体層２４は導体層１６と無電解銅めっき及び電
解銅めっきによるめっき層によって形成されている。導
体層２４は所定パターンにエッチングすることにより所
要の配線パターン２４ａに形成される。図７(e) は導体
層２４をエッチングするレジストパターン２６を設けた
状態であり、図７(f) はレジストパターン２６をマスク
として導体層２４をエッチングして配線パターン２４ａ
を形成した状態である。
８を設け（図７(c))、無電解銅めっき及び電解銅めっき
を施して貫通孔１８の内壁面にコア基板２０の両面の導
体層２４を電気的に接続する導通部２２を形成する（７
(d))。導体層２４は導体層１６と無電解銅めっき及び電
解銅めっきによるめっき層によって形成されている。導
体層２４は所定パターンにエッチングすることにより所
要の配線パターン２４ａに形成される。図７(e) は導体
層２４をエッチングするレジストパターン２６を設けた
状態であり、図７(f) はレジストパターン２６をマスク
として導体層２４をエッチングして配線パターン２４ａ
を形成した状態である。
【０００４】レジストパターン２６を除去することによ
り、表面層が配線パターンに形成されたコア基板２０が
得られる。コア基板２０にさらに配線層を積層して形成
する場合は、図８(a) に示すように、銅箔等の導体層付
き絶縁性フィルム２８をコア基板２０の表面にラミネー
トし、導体層３０を所定パターンにエッチングするため
のレジストパターン３２を形成し（図８(b))、導体層３
０をエッチングし、さらに絶縁層２８ａをエッチングま
たはレーザ加工して、底面で配線パターン２４ａが露出
する導通孔３４を形成する（図８(c))。図８(d) はレジ
ストパターン３２を除去し、無電解銅めっき及び電解銅
めっきを施して導通孔３４の内面及び導体層３０の表面
に導体層３６を形成した状態である。次に、導体層３６
を所定パターンにエッチングすれば下層の配線パターン
２４ａと電気的に接続する配線パターンが得られる。
り、表面層が配線パターンに形成されたコア基板２０が
得られる。コア基板２０にさらに配線層を積層して形成
する場合は、図８(a) に示すように、銅箔等の導体層付
き絶縁性フィルム２８をコア基板２０の表面にラミネー
トし、導体層３０を所定パターンにエッチングするため
のレジストパターン３２を形成し（図８(b))、導体層３
０をエッチングし、さらに絶縁層２８ａをエッチングま
たはレーザ加工して、底面で配線パターン２４ａが露出
する導通孔３４を形成する（図８(c))。図８(d) はレジ
ストパターン３２を除去し、無電解銅めっき及び電解銅
めっきを施して導通孔３４の内面及び導体層３０の表面
に導体層３６を形成した状態である。次に、導体層３６
を所定パターンにエッチングすれば下層の配線パターン
２４ａと電気的に接続する配線パターンが得られる。
【０００５】配線パターンをさらに積層する場合は、上
記例と同様に導体層付き絶縁性フィルムをラミネート
し、導体層をエッチングし、層間の導通用の導通孔を形
成し、めっきにより層間を電気的に接続するビア部を形
成し、導体層をエッチングして配線パターンを形成する
という工程を繰り返し行っていけばよい。なお、配線パ
ターンを多層形成する方法には種々の方法があり、層間
の電気的絶縁層を形成する方法として、絶縁性フィルム
をラミネートするかわりに絶縁材をコーティングして形
成する方法、ビア部を形成する方法として、無電解銅め
っき及び電解銅めっきを施すかわりにスパッタリングに
よる等の方法がある。
記例と同様に導体層付き絶縁性フィルムをラミネート
し、導体層をエッチングし、層間の導通用の導通孔を形
成し、めっきにより層間を電気的に接続するビア部を形
成し、導体層をエッチングして配線パターンを形成する
という工程を繰り返し行っていけばよい。なお、配線パ
ターンを多層形成する方法には種々の方法があり、層間
の電気的絶縁層を形成する方法として、絶縁性フィルム
をラミネートするかわりに絶縁材をコーティングして形
成する方法、ビア部を形成する方法として、無電解銅め
っき及び電解銅めっきを施すかわりにスパッタリングに
よる等の方法がある。
【０００６】
【発明が解決しようとする課題】樹脂基板をコア基板と
して配線パターンを多層に形成した多層配線基板を製造
する従来方法は、上述したように、４層の導体層を有す
るコア基板を使用して配線層を多層に形成していく方法
である。しかしながら、コア基板を用いて多層配線基板
を製造する従来方法では、絶縁層にプリプレグを用いる
ためコア基板の厚さを薄くすることができないという問
題、プリプレグを用いて加圧、加熱してコア基板を形成
する方法は工程が複雑で費用がかかるという問題点があ
った。本発明は、このようなコア基板を用いて形成する
多層配線基板の製造コストを低減し、基板の薄型化を図
ることができ、さらに配線パターンの高密度化にも対応
することができる多層配線基板及びその製造方法を提供
することを目的としている。
して配線パターンを多層に形成した多層配線基板を製造
する従来方法は、上述したように、４層の導体層を有す
るコア基板を使用して配線層を多層に形成していく方法
である。しかしながら、コア基板を用いて多層配線基板
を製造する従来方法では、絶縁層にプリプレグを用いる
ためコア基板の厚さを薄くすることができないという問
題、プリプレグを用いて加圧、加熱してコア基板を形成
する方法は工程が複雑で費用がかかるという問題点があ
った。本発明は、このようなコア基板を用いて形成する
多層配線基板の製造コストを低減し、基板の薄型化を図
ることができ、さらに配線パターンの高密度化にも対応
することができる多層配線基板及びその製造方法を提供
することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、基板材料に
樹脂材を用いたコア基板に、コア基板を厚さ方向に貫通
する貫通孔が設けられ、該貫通孔の内壁面に設けられた
導通部を介して、コア基板の両面に設けられた配線パタ
ーンが電気的に接続された多層配線基板において、前記
コア基板に設けられた貫通孔に、前記コア基板の基板材
料と熱膨張係数が略一致する充填材が充填されているこ
とを特徴とする。また、前記コア基板が、樹脂基板の芯
材の両面に設けられた配線パターンと、該配線パターン
が設けられた樹脂基板の両面に電気的絶縁性を有する絶
縁層を介して設けられた配線パターンとを有することを
特徴とする。また、前記配線パターンを配線層間で電気
的に接続する導通部が、貫通孔に充填された充填材の端
面に導体部が形成されて、該導体部の上に配線パターン
を層間で電気的に接続する導通部が設けられていること
は、多層配線基板の高密度化に有効である。また、前記
貫通孔に充填された充填材の端面が、中央部が凹んだ凹
面に形成されていることは、内部熱応力により充填材の
端面で配線パターンにクラックが生じたりすることを防
止し、多層配線基板の信頼性を向上させる上で有効であ
る。
め、本発明は次の構成を備える。すなわち、基板材料に
樹脂材を用いたコア基板に、コア基板を厚さ方向に貫通
する貫通孔が設けられ、該貫通孔の内壁面に設けられた
導通部を介して、コア基板の両面に設けられた配線パタ
ーンが電気的に接続された多層配線基板において、前記
コア基板に設けられた貫通孔に、前記コア基板の基板材
料と熱膨張係数が略一致する充填材が充填されているこ
とを特徴とする。また、前記コア基板が、樹脂基板の芯
材の両面に設けられた配線パターンと、該配線パターン
が設けられた樹脂基板の両面に電気的絶縁性を有する絶
縁層を介して設けられた配線パターンとを有することを
特徴とする。また、前記配線パターンを配線層間で電気
的に接続する導通部が、貫通孔に充填された充填材の端
面に導体部が形成されて、該導体部の上に配線パターン
を層間で電気的に接続する導通部が設けられていること
は、多層配線基板の高密度化に有効である。また、前記
貫通孔に充填された充填材の端面が、中央部が凹んだ凹
面に形成されていることは、内部熱応力により充填材の
端面で配線パターンにクラックが生じたりすることを防
止し、多層配線基板の信頼性を向上させる上で有効であ
る。
【０００８】また、多層配線基板の製造方法において、
両面に配線パターンが形成された樹脂基板の両面に電気
的絶縁性を有する絶縁層を形成し、該絶縁層と樹脂基板
を貫通する貫通孔を形成して該貫通孔の内壁面及び前記
絶縁層の表面に導体層を形成した後、該導体層により内
壁面に導通部が形成された貫通孔に前記樹脂基板の基板
材料と熱膨張係数が略一致する充填材を充填し、該貫通
孔に充填された充填材の端面及び前記絶縁層の表面に形
成された導体層の表面を平坦面にする平坦化処理を施
し、次いで、前記絶縁層の表面に形成された導体層をエ
ッチングして配線パターンを形成し、該配線パターンを
形成した配線層に電気的絶縁層を有する絶縁層を介して
上層の配線パターンを形成することを特徴とする。ま
た、両面に配線パターンが形成された樹脂基板の両面に
電気的絶縁性を有する絶縁層を形成し、該絶縁層と樹脂
基板を貫通する貫通孔を形成して該貫通孔の内壁面及び
前記絶縁層の表面に導体層を形成した後、該導体層によ
り内壁面に導通部が形成された貫通孔に前記樹脂基板の
基板材料と熱膨張係数が略同一の充填材を充填し、該貫
通孔に充填された充填材の端面及び前記絶縁層の表面に
形成された導体層の表面を平坦面にする平坦化処理を施
し、次いで、該導体層の表面及び充填材の端面に導体層
を形成し、該導体層をエッチングして配線パターンを形
成した後、該配線パターンを形成した配線層に電気的絶
縁層を有する絶縁層を介して上層の配線パターンを形成
することを特徴とする。また、前記平坦化処理の際に、
貫通孔に充填された充填材の端面を中央部が凹む凹面状
に形成することを特徴とする。また、絶縁層を形成する
際に、電気的絶縁性を有する絶縁フィルムを用いてラミ
ネートして形成することを特徴とする。
両面に配線パターンが形成された樹脂基板の両面に電気
的絶縁性を有する絶縁層を形成し、該絶縁層と樹脂基板
を貫通する貫通孔を形成して該貫通孔の内壁面及び前記
絶縁層の表面に導体層を形成した後、該導体層により内
壁面に導通部が形成された貫通孔に前記樹脂基板の基板
材料と熱膨張係数が略一致する充填材を充填し、該貫通
孔に充填された充填材の端面及び前記絶縁層の表面に形
成された導体層の表面を平坦面にする平坦化処理を施
し、次いで、前記絶縁層の表面に形成された導体層をエ
ッチングして配線パターンを形成し、該配線パターンを
形成した配線層に電気的絶縁層を有する絶縁層を介して
上層の配線パターンを形成することを特徴とする。ま
た、両面に配線パターンが形成された樹脂基板の両面に
電気的絶縁性を有する絶縁層を形成し、該絶縁層と樹脂
基板を貫通する貫通孔を形成して該貫通孔の内壁面及び
前記絶縁層の表面に導体層を形成した後、該導体層によ
り内壁面に導通部が形成された貫通孔に前記樹脂基板の
基板材料と熱膨張係数が略同一の充填材を充填し、該貫
通孔に充填された充填材の端面及び前記絶縁層の表面に
形成された導体層の表面を平坦面にする平坦化処理を施
し、次いで、該導体層の表面及び充填材の端面に導体層
を形成し、該導体層をエッチングして配線パターンを形
成した後、該配線パターンを形成した配線層に電気的絶
縁層を有する絶縁層を介して上層の配線パターンを形成
することを特徴とする。また、前記平坦化処理の際に、
貫通孔に充填された充填材の端面を中央部が凹む凹面状
に形成することを特徴とする。また、絶縁層を形成する
際に、電気的絶縁性を有する絶縁フィルムを用いてラミ
ネートして形成することを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１、２は本発明
に係る多層配線基板の製造方法の一実施形態を示す説明
図である。図１は４層の導体層を有するコア基板を製造
する工程、図２はコア基板にさらに配線層を形成する工
程を示す。以下、図１、２にしたがって多層配線基板の
製造方法を説明する。
添付図面に基づいて詳細に説明する。図１、２は本発明
に係る多層配線基板の製造方法の一実施形態を示す説明
図である。図１は４層の導体層を有するコア基板を製造
する工程、図２はコア基板にさらに配線層を形成する工
程を示す。以下、図１、２にしたがって多層配線基板の
製造方法を説明する。
【００１０】図１(a) はコア基板の芯材となる樹脂基板
１０である。樹脂基板１０はガラスエポキシ等の織布や
不織布に樹脂を含浸させた樹脂基材の両面に導体層１２
として銅箔を被着して形成したものである。本実施形態
では０．８ｍｍの厚さの樹脂基板１０を使用したが、樹
脂基板１０の厚さ及び材質はとくに限定されるものでは
ない。図１(b) は樹脂基板１０の搬送あるいは位置決め
のための孔４０を形成し、導体層１２をエッチングして
配線パターン１２ａを形成した状態である。
１０である。樹脂基板１０はガラスエポキシ等の織布や
不織布に樹脂を含浸させた樹脂基材の両面に導体層１２
として銅箔を被着して形成したものである。本実施形態
では０．８ｍｍの厚さの樹脂基板１０を使用したが、樹
脂基板１０の厚さ及び材質はとくに限定されるものでは
ない。図１(b) は樹脂基板１０の搬送あるいは位置決め
のための孔４０を形成し、導体層１２をエッチングして
配線パターン１２ａを形成した状態である。
【００１１】次に、樹脂基板１０の両面に電気的絶縁性
を有するポリイミド等の樹脂からなる絶縁フィルムをラ
ミネートし、樹脂基板１０の表面に絶縁層４２を形成す
る（図１(c) ）。なお、絶縁フィルムをラミネートする
かわりに、ポリイミド等の電気的絶縁性を有する樹脂材
を樹脂基板１０の表面にコーティングして絶縁層４２を
形成することも可能である。絶縁層４２の厚さは数十μ
ｍ程度である。
を有するポリイミド等の樹脂からなる絶縁フィルムをラ
ミネートし、樹脂基板１０の表面に絶縁層４２を形成す
る（図１(c) ）。なお、絶縁フィルムをラミネートする
かわりに、ポリイミド等の電気的絶縁性を有する樹脂材
を樹脂基板１０の表面にコーティングして絶縁層４２を
形成することも可能である。絶縁層４２の厚さは数十μ
ｍ程度である。
【００１２】図１(d) は絶縁層４２と樹脂基板１０を貫
通する貫通孔４４を形成した状態を示す。貫通孔４４は
ドリル加工あるいはレーザ加工により、樹脂基板１０の
両面に形成する配線パターンを電気的に接続する部位に
形成する。図１(e) は絶縁層４２の表面に粗面処理を施
した後、無電解銅めっき及び電解銅めっきを施して、貫
通孔４４の内壁面に導通部２２を設けると共に絶縁層４
２の表面に導体層４６を設けた状態である。無電解銅め
っきは貫通孔４４の内壁面と絶縁層４２の表面に電界め
っきを施すためのめっき給電層を形成するためであり、
粗面処理は絶縁層４２の表面に形成する導体層と絶縁層
４２との密着性を向上させるために行うものである。粗
面処理は機械的あるいは化学的に絶縁層の表面を荒らす
処理である。なお、ダイレクトプレーティング等のめっ
き方法によっては無電解銅めっきを施すことなく導通部
２２及び導体層４６を直接形成することが可能である。
通する貫通孔４４を形成した状態を示す。貫通孔４４は
ドリル加工あるいはレーザ加工により、樹脂基板１０の
両面に形成する配線パターンを電気的に接続する部位に
形成する。図１(e) は絶縁層４２の表面に粗面処理を施
した後、無電解銅めっき及び電解銅めっきを施して、貫
通孔４４の内壁面に導通部２２を設けると共に絶縁層４
２の表面に導体層４６を設けた状態である。無電解銅め
っきは貫通孔４４の内壁面と絶縁層４２の表面に電界め
っきを施すためのめっき給電層を形成するためであり、
粗面処理は絶縁層４２の表面に形成する導体層と絶縁層
４２との密着性を向上させるために行うものである。粗
面処理は機械的あるいは化学的に絶縁層の表面を荒らす
処理である。なお、ダイレクトプレーティング等のめっ
き方法によっては無電解銅めっきを施すことなく導通部
２２及び導体層４６を直接形成することが可能である。
【００１３】本実施形態では、導通部２２及び導体層４
６を形成した後、貫通孔４４の内部に樹脂基板１０と熱
膨張係数が略一致する充填材４８を充填する（図１
(f))。貫通孔４４に樹脂基板１０と熱膨張係数が略一致
する充填材４８を充填するのは、樹脂基板１０の各部の
熱膨張係数を均一化し、樹脂基板１０の内部に熱応力が
生じないようにするためである。樹脂基板１０の各部の
熱膨張係数を均一化しておくことにより、半導体素子を
搭載した際の発熱等によって樹脂基板１０が反ったりす
ることを防止することができる。なお、充填材４８には
樹脂材等の絶縁材料も樹脂材中に金属粒子を含有させた
導電材料もどちらも使用可能である。樹脂基板１０と熱
膨張係数をマッチングさせるため、硬化後の熱膨張係数
が樹脂基板１０の熱膨張係数と略一致するものを使用す
る。
６を形成した後、貫通孔４４の内部に樹脂基板１０と熱
膨張係数が略一致する充填材４８を充填する（図１
(f))。貫通孔４４に樹脂基板１０と熱膨張係数が略一致
する充填材４８を充填するのは、樹脂基板１０の各部の
熱膨張係数を均一化し、樹脂基板１０の内部に熱応力が
生じないようにするためである。樹脂基板１０の各部の
熱膨張係数を均一化しておくことにより、半導体素子を
搭載した際の発熱等によって樹脂基板１０が反ったりす
ることを防止することができる。なお、充填材４８には
樹脂材等の絶縁材料も樹脂材中に金属粒子を含有させた
導電材料もどちらも使用可能である。樹脂基板１０と熱
膨張係数をマッチングさせるため、硬化後の熱膨張係数
が樹脂基板１０の熱膨張係数と略一致するものを使用す
る。
【００１４】充填材４８はスクリーン印刷法を利用して
各々の貫通孔４４に充填することができる。図１(f) に
示すように、スクリーン印刷法を利用して充填材４８を
貫通孔４４に充填した際に充填材４８の端面が導体層４
６の表面から僅かに突出する。図１(g) はこの充填材４
８の突出した端面を機械的に研磨して導体層４６の表面
と充填材４８の端面が平坦面になるよう平坦化処理を行
った状態を示す。この平坦化処理の際に導体層４６も若
干研磨されて薄くなる。
各々の貫通孔４４に充填することができる。図１(f) に
示すように、スクリーン印刷法を利用して充填材４８を
貫通孔４４に充填した際に充填材４８の端面が導体層４
６の表面から僅かに突出する。図１(g) はこの充填材４
８の突出した端面を機械的に研磨して導体層４６の表面
と充填材４８の端面が平坦面になるよう平坦化処理を行
った状態を示す。この平坦化処理の際に導体層４６も若
干研磨されて薄くなる。
【００１５】図１(h) に示すコア基板５０は、導体層４
６を所定パターンにエッチングして配線パターン４６ａ
を形成したものである。導体層４６をエッチングして配
線パターン４６ａを形成するには、たとえば、導体層４
６の表面に感光性レジストを塗布し、露光、現像して所
定のレジストパターンを形成した後、レジストパターン
をマスクとして導体層４６を化学的にエッチングすれば
よい。
６を所定パターンにエッチングして配線パターン４６ａ
を形成したものである。導体層４６をエッチングして配
線パターン４６ａを形成するには、たとえば、導体層４
６の表面に感光性レジストを塗布し、露光、現像して所
定のレジストパターンを形成した後、レジストパターン
をマスクとして導体層４６を化学的にエッチングすれば
よい。
【００１６】樹脂基板をコア基板として多層配線基板を
製造する従来方法したがって４層の導体層を設けた基板
をコア基板というとすると、本実施形態のコア基板５０
は、樹脂基板１０を芯材とし、この樹脂基板１０に電気
的絶縁性フィルムをラミネートして形成した絶縁層４２
を介して配線パターン４６ａを形成して得られ、樹脂基
板１０の両面の配線パターン４６ａを電気的に接続する
貫通孔４４には樹脂基板１０の熱膨張係数と略一致する
熱膨張係数を有する充填材４８が充填されたものとなっ
ている。
製造する従来方法したがって４層の導体層を設けた基板
をコア基板というとすると、本実施形態のコア基板５０
は、樹脂基板１０を芯材とし、この樹脂基板１０に電気
的絶縁性フィルムをラミネートして形成した絶縁層４２
を介して配線パターン４６ａを形成して得られ、樹脂基
板１０の両面の配線パターン４６ａを電気的に接続する
貫通孔４４には樹脂基板１０の熱膨張係数と略一致する
熱膨張係数を有する充填材４８が充填されたものとなっ
ている。
【００１７】本実施形態のコア基板５０は電気的絶縁性
フィルムをラミネートする方法によって絶縁層４２を形
成するから、絶縁層４２を薄く形成することが容易に可
能となる。また、電気的絶縁性フィルムをラミネートし
て絶縁層４２を形成する方法は、従来のプリプレグを介
して導体層を被着する方法にくらべて製造が容易であ
り、製造コストを低く抑えることができるという利点が
ある。また、本実施形態のコア基板５０では貫通孔４４
に樹脂基板１０と熱膨張係数をマッチングさせた充填材
４８を充填したことによって実装時における熱応力の発
生を抑えることができる点においても有効である。
フィルムをラミネートする方法によって絶縁層４２を形
成するから、絶縁層４２を薄く形成することが容易に可
能となる。また、電気的絶縁性フィルムをラミネートし
て絶縁層４２を形成する方法は、従来のプリプレグを介
して導体層を被着する方法にくらべて製造が容易であ
り、製造コストを低く抑えることができるという利点が
ある。また、本実施形態のコア基板５０では貫通孔４４
に樹脂基板１０と熱膨張係数をマッチングさせた充填材
４８を充填したことによって実装時における熱応力の発
生を抑えることができる点においても有効である。
【００１８】コア基板５０の両面に配線層を複数層に形
成する方法については、基本的に従来方法と変わらな
い。すなわち、図２(a) はコア基板５０の両面に電気的
絶縁性を有する絶縁性フィルムをラミネートして、配線
パターン４６ａを絶縁層５２によって被覆した状態、図
２(b) は絶縁層５２にビア孔５４を形成した状態、図２
(c) はビア孔５４の内面及び絶縁層５２の表面に無電解
銅めっき及び電解銅めっきを施して導体層５６を形成し
た状態、図２(d) は導体層５６をエッチングして配線パ
ターン５８を形成した状態である。ビア孔５４は絶縁層
５２にレーザ光を照射し、配線パターン４６ａを底面に
露出させて形成する。もちろん、化学的エッチングによ
ってビア孔５４を形成することもできる。５４ａはビア
孔５４の内面に形成した導通部（ビア）である。
成する方法については、基本的に従来方法と変わらな
い。すなわち、図２(a) はコア基板５０の両面に電気的
絶縁性を有する絶縁性フィルムをラミネートして、配線
パターン４６ａを絶縁層５２によって被覆した状態、図
２(b) は絶縁層５２にビア孔５４を形成した状態、図２
(c) はビア孔５４の内面及び絶縁層５２の表面に無電解
銅めっき及び電解銅めっきを施して導体層５６を形成し
た状態、図２(d) は導体層５６をエッチングして配線パ
ターン５８を形成した状態である。ビア孔５４は絶縁層
５２にレーザ光を照射し、配線パターン４６ａを底面に
露出させて形成する。もちろん、化学的エッチングによ
ってビア孔５４を形成することもできる。５４ａはビア
孔５４の内面に形成した導通部（ビア）である。
【００１９】図３は上記方法と同様な方法によって得ら
れた多層配線基板の構成例を示す。樹脂基板１０を芯材
として最内層の配線パターン１２ａが設けられ、絶縁層
６０を介して内層の配線パターン４６ａと外層の配線パ
ターン５８が形成されている。この実施形態の多層配線
基板は基板の上面側にフリップチップ方式により半導体
素子を搭載し、下面側に実装用のリードピンを接合する
ものである。図で５８ａは半導体素子を接合するための
バンプ搭載用のランドであり、５８ｂは外部接続端子と
なるリードピンやはんだボールを接合するためのランド
である。ランド５８ａ、５８ｂの表面にはニッケルめっ
き、金めっき等の保護めっきを設ける。６４は多層配線
基板の表面を保護するソルダーレジスト等の保護膜であ
る。保護膜６４はランド５８ａ、５８ｂを形成した部位
を除いて多層配線基板の表面を被覆している。
れた多層配線基板の構成例を示す。樹脂基板１０を芯材
として最内層の配線パターン１２ａが設けられ、絶縁層
６０を介して内層の配線パターン４６ａと外層の配線パ
ターン５８が形成されている。この実施形態の多層配線
基板は基板の上面側にフリップチップ方式により半導体
素子を搭載し、下面側に実装用のリードピンを接合する
ものである。図で５８ａは半導体素子を接合するための
バンプ搭載用のランドであり、５８ｂは外部接続端子と
なるリードピンやはんだボールを接合するためのランド
である。ランド５８ａ、５８ｂの表面にはニッケルめっ
き、金めっき等の保護めっきを設ける。６４は多層配線
基板の表面を保護するソルダーレジスト等の保護膜であ
る。保護膜６４はランド５８ａ、５８ｂを形成した部位
を除いて多層配線基板の表面を被覆している。
【００２０】図３に示す多層配線基板は、フリップチッ
プ形式によって半導体素子を搭載するため、ランド５８
ａにバンプ６２が搭載された状態のものである。ランド
５８ｂにリードピンを接合することにより実装基板に実
装可能な多層配線基板として提供される。本実施形態の
多層配線基板はコア基板５０の貫通孔４４に樹脂基板１
０と熱膨張係数が略一致する充填材４８が充填されてい
ることにより、熱的に安定な多層配線基板として提供さ
れる。なお、多層配線基板の構成としては、上記実施形
態のようにフリップチップ形式により半導体素子を搭載
する場合に限らず、種々の形式の配線基板を形成するこ
とができ、配線層をさらに多層に形成することも可能で
ある。すなわち、樹脂基板１０の表面には複数の絶縁層
４２と複数の配線パターン４６ａを形成することができ
る。
プ形式によって半導体素子を搭載するため、ランド５８
ａにバンプ６２が搭載された状態のものである。ランド
５８ｂにリードピンを接合することにより実装基板に実
装可能な多層配線基板として提供される。本実施形態の
多層配線基板はコア基板５０の貫通孔４４に樹脂基板１
０と熱膨張係数が略一致する充填材４８が充填されてい
ることにより、熱的に安定な多層配線基板として提供さ
れる。なお、多層配線基板の構成としては、上記実施形
態のようにフリップチップ形式により半導体素子を搭載
する場合に限らず、種々の形式の配線基板を形成するこ
とができ、配線層をさらに多層に形成することも可能で
ある。すなわち、樹脂基板１０の表面には複数の絶縁層
４２と複数の配線パターン４６ａを形成することができ
る。
【００２１】図４は多層配線基板の製造方法の他の実施
形態を示す。本実施形態の製造方法で特徴とする点は、
コア基板５０の貫通孔４４に充填した充填材４８の端面
に導体部を形成するようにした点にある。すなわち、上
述した実施形態で図１(a) 〜(g) に示す工程は本実施形
態においても同一である。本実施形態では図１(g) で充
填材４８の端面と導体層４６の表面とを平坦化処理した
後、充填材４８の端面に粗面処理を施し、無電解銅めっ
きと電解銅めっきを施す（図４(a) ）。このめっき処理
により基板の表面が充填材４８の端面を含めて導体層４
７によって被覆される。導体層４６を形成した部位では
肉厚の導体層４７となる。
形態を示す。本実施形態の製造方法で特徴とする点は、
コア基板５０の貫通孔４４に充填した充填材４８の端面
に導体部を形成するようにした点にある。すなわち、上
述した実施形態で図１(a) 〜(g) に示す工程は本実施形
態においても同一である。本実施形態では図１(g) で充
填材４８の端面と導体層４６の表面とを平坦化処理した
後、充填材４８の端面に粗面処理を施し、無電解銅めっ
きと電解銅めっきを施す（図４(a) ）。このめっき処理
により基板の表面が充填材４８の端面を含めて導体層４
７によって被覆される。導体層４６を形成した部位では
肉厚の導体層４７となる。
【００２２】図４(b) は導体層４７をエッチングし、配
線パターン４７ａを形成したコア基板５０を得た状態を
示す。導体層４７をエッチングすることにより所要の配
線パターン４７ａを形成することができる。前述した実
施形態のコア基板５０と比較して、樹脂基板１０の構成
や導通孔４４に充填材４８を重点した構成、絶縁層４２
を介して配線パターン４７ａを形成した構成は同一であ
るが、導体層４７をエッチングする際に充填材４８の端
面に導体パターン４７ａを残すことができる点が特徴的
である。
線パターン４７ａを形成したコア基板５０を得た状態を
示す。導体層４７をエッチングすることにより所要の配
線パターン４７ａを形成することができる。前述した実
施形態のコア基板５０と比較して、樹脂基板１０の構成
や導通孔４４に充填材４８を重点した構成、絶縁層４２
を介して配線パターン４７ａを形成した構成は同一であ
るが、導体層４７をエッチングする際に充填材４８の端
面に導体パターン４７ａを残すことができる点が特徴的
である。
【００２３】図４(c) 〜(f) はコア基板５０にさらに配
線層を形成する工程である。これらの各工程における操
作は前述した実施形態における図２(a) 〜(d) に示す工
程と同様である。すなわち、図４(c) はコア基板５０の
両面に電気的絶縁性を有する絶縁性フィルムをラミネー
トして絶縁層５２を形成した状態、図４(d) は絶縁層５
２にレーザ光を照射してビア孔５４を形成した状態、図
４(e) は無電解銅めっき及び電解銅めっきを施して導体
層５６を形成した状態、図４(f) は導体層５６をエッチ
ングして配線パターン５８を形成した状態である。５４
ａはビア孔５４の内面に形成した導通部（ビア）であ
る。
線層を形成する工程である。これらの各工程における操
作は前述した実施形態における図２(a) 〜(d) に示す工
程と同様である。すなわち、図４(c) はコア基板５０の
両面に電気的絶縁性を有する絶縁性フィルムをラミネー
トして絶縁層５２を形成した状態、図４(d) は絶縁層５
２にレーザ光を照射してビア孔５４を形成した状態、図
４(e) は無電解銅めっき及び電解銅めっきを施して導体
層５６を形成した状態、図４(f) は導体層５６をエッチ
ングして配線パターン５８を形成した状態である。５４
ａはビア孔５４の内面に形成した導通部（ビア）であ
る。
【００２４】本実施形態で特徴とする点は、図４(d) 〜
(f) に示すように、貫通孔４４に充填した充填材４８の
端面上にもビア孔５４を配置し、貫通孔４４を配置した
位置と同一位置にビア５４ａを配置可能とした点にあ
る。これは、貫通孔４４に充填した充填材４８の端面に
も導体部を形成したことによる。図４(f) で５８ｃは貫
通孔４４と同一位置に設けた配線パターンである。
(f) に示すように、貫通孔４４に充填した充填材４８の
端面上にもビア孔５４を配置し、貫通孔４４を配置した
位置と同一位置にビア５４ａを配置可能とした点にあ
る。これは、貫通孔４４に充填した充填材４８の端面に
も導体部を形成したことによる。図４(f) で５８ｃは貫
通孔４４と同一位置に設けた配線パターンである。
【００２５】図５は上記実施形態の方法によって得られ
た多層配線基板の断面図である。配線パターン１２ａ、
４７ａ、５８が絶縁層６０により電気的に絶縁して積層
され、導通部２２、５４ａにより樹脂基板１０の両面に
設けた配線パターン１２ａ、４７ａ、５８が電気的に接
続されている。５８ａは半導体素子を搭載するパッドを
接合するためのランド、５８ｂはリードピンを接合する
ためのランドである。図ではランド５８ａにパッド６２
を接合した状態を示す。５８ｃは貫通孔４４と同一の配
置位置に形成したランドである。
た多層配線基板の断面図である。配線パターン１２ａ、
４７ａ、５８が絶縁層６０により電気的に絶縁して積層
され、導通部２２、５４ａにより樹脂基板１０の両面に
設けた配線パターン１２ａ、４７ａ、５８が電気的に接
続されている。５８ａは半導体素子を搭載するパッドを
接合するためのランド、５８ｂはリードピンを接合する
ためのランドである。図ではランド５８ａにパッド６２
を接合した状態を示す。５８ｃは貫通孔４４と同一の配
置位置に形成したランドである。
【００２６】本実施形態の製造方法によれば、コア基板
５０に形成する貫通孔４４の位置と関わりなく任意の位
置にビアを形成することが可能である。この結果、本実
施形態の多層配線基板はビアあるいは配線パターンを設
計する際の自由度が増し、配線基板の設計が容易にな
る。配線パターンの引き回し長さを短くすることができ
ることから電気的特性を向上させることが可能になり、
また、ビアの高密度配置が可能になる等の利点がある。
図５に示す内層の配線パターン１２ｂは共通の電源プレ
ーンまたは接地プレーンとして設計されているものであ
る。本実施形態のように貫通孔４４に設けた導通部２２
にじかに導通部（ビア）５４ａを形成する設計の場合に
は、ランド５８ｃから最短距離で電源プレーン１２ｂに
接続することが可能になる。
５０に形成する貫通孔４４の位置と関わりなく任意の位
置にビアを形成することが可能である。この結果、本実
施形態の多層配線基板はビアあるいは配線パターンを設
計する際の自由度が増し、配線基板の設計が容易にな
る。配線パターンの引き回し長さを短くすることができ
ることから電気的特性を向上させることが可能になり、
また、ビアの高密度配置が可能になる等の利点がある。
図５に示す内層の配線パターン１２ｂは共通の電源プレ
ーンまたは接地プレーンとして設計されているものであ
る。本実施形態のように貫通孔４４に設けた導通部２２
にじかに導通部（ビア）５４ａを形成する設計の場合に
は、ランド５８ｃから最短距離で電源プレーン１２ｂに
接続することが可能になる。
【００２７】図６は、多層配線基板のさらに他の実施形
態を示す。上記各実施形態で説明したように本発明に係
る多層配線基板では、コア基板５０に設ける貫通孔４４
に樹脂基板１０と熱膨張係数をマッチングさせる充填材
４８を充填することを特徴とする。前述したように、充
填材４８には樹脂基板１０の基板材料と熱膨張係数が略
一致する絶縁材料あるいは導電材料を選択するのである
が、貫通孔４４に充填した充填材４８の端面上に形成さ
れる導体部４７ｂにクラックが生じたり、貫通孔４４の
端面上に形成する導通部５４ａの電気的接続が不良にな
ったりするという問題が生じることがある。
態を示す。上記各実施形態で説明したように本発明に係
る多層配線基板では、コア基板５０に設ける貫通孔４４
に樹脂基板１０と熱膨張係数をマッチングさせる充填材
４８を充填することを特徴とする。前述したように、充
填材４８には樹脂基板１０の基板材料と熱膨張係数が略
一致する絶縁材料あるいは導電材料を選択するのである
が、貫通孔４４に充填した充填材４８の端面上に形成さ
れる導体部４７ｂにクラックが生じたり、貫通孔４４の
端面上に形成する導通部５４ａの電気的接続が不良にな
ったりするという問題が生じることがある。
【００２８】これは、樹脂基板１０の基板材料と充填材
４８との熱膨張係数が完全には一致していないことと、
コア基板５０を作成する際に樹脂基板１０の両面にラミ
ネートした絶縁フィルム４２と充填材４８との熱膨張係
数が一致していないため、内部熱応力が充填材４８の端
面上に形成された導体部４７ｂに作用するためと考えら
れる。導体部４７ｂでは充填材４８の端面の周縁部に接
する部位に応力が集中し、充填材４８の周縁部の近傍に
クラックが生じやすくなる。このような導体部４７ｂに
作用する熱応力を緩和するため、本実施形態では図６に
示すように、貫通孔４４に充填した充填材４８の端面を
凹面状に形成し、これによって充填材４８の端面で導体
部４７ｂに作用する応力を緩和するようにしている。
４８との熱膨張係数が完全には一致していないことと、
コア基板５０を作成する際に樹脂基板１０の両面にラミ
ネートした絶縁フィルム４２と充填材４８との熱膨張係
数が一致していないため、内部熱応力が充填材４８の端
面上に形成された導体部４７ｂに作用するためと考えら
れる。導体部４７ｂでは充填材４８の端面の周縁部に接
する部位に応力が集中し、充填材４８の周縁部の近傍に
クラックが生じやすくなる。このような導体部４７ｂに
作用する熱応力を緩和するため、本実施形態では図６に
示すように、貫通孔４４に充填した充填材４８の端面を
凹面状に形成し、これによって充填材４８の端面で導体
部４７ｂに作用する応力を緩和するようにしている。
【００２９】図１(g) は貫通孔４４に充填した充填材４
８の端面を研磨して充填材４８の端面と導体層４６の表
面を平坦面とする平坦化処理を施した状態である。本実
施形態では、この平坦化処理の際に充填材４８の端面を
凹面に研磨する処理を行うようにすればよい。また、研
磨にかえて、ブラスト処理、化学的エッチングによって
充填材４８の端面を凹面にすることも可能である。この
ように、充填材４８の端面を中央部が凹む凹面に形成す
ることにより、充填材４８の端面上に形成された導体部
４７ｂに作用する熱応力が分散し、導体部４７ｂにクラ
ックが生じるといった問題を回避することが可能にな
る。
８の端面を研磨して充填材４８の端面と導体層４６の表
面を平坦面とする平坦化処理を施した状態である。本実
施形態では、この平坦化処理の際に充填材４８の端面を
凹面に研磨する処理を行うようにすればよい。また、研
磨にかえて、ブラスト処理、化学的エッチングによって
充填材４８の端面を凹面にすることも可能である。この
ように、充填材４８の端面を中央部が凹む凹面に形成す
ることにより、充填材４８の端面上に形成された導体部
４７ｂに作用する熱応力が分散し、導体部４７ｂにクラ
ックが生じるといった問題を回避することが可能にな
る。
【００３０】
【発明の効果】本発明に係る多層配線基板及びその製造
方法によれば、コア基板の熱膨張係数のマッチングを図
ることができることから多層配線基板の信頼性を向上さ
せることが可能になる。また、樹脂基板の両面に絶縁層
を介して配線パターンを積層することによって多層配線
基板の薄型化を図ることができ、製造コストを削減する
ことが可能になる。また、貫通孔を配置した位置にビア
を配置可能としたことによって配線パターンの設計を容
易にし、多層配線基板の電気的特性を向上させることが
できる。また、貫通孔に充填した充填材の端面を凹面に
形成したことによって、充填材の端面に形成する導体部
の電気的接続の信頼性を向上させることが可能になる。
方法によれば、コア基板の熱膨張係数のマッチングを図
ることができることから多層配線基板の信頼性を向上さ
せることが可能になる。また、樹脂基板の両面に絶縁層
を介して配線パターンを積層することによって多層配線
基板の薄型化を図ることができ、製造コストを削減する
ことが可能になる。また、貫通孔を配置した位置にビア
を配置可能としたことによって配線パターンの設計を容
易にし、多層配線基板の電気的特性を向上させることが
できる。また、貫通孔に充填した充填材の端面を凹面に
形成したことによって、充填材の端面に形成する導体部
の電気的接続の信頼性を向上させることが可能になる。
【図１】本発明に係る多層配線基板の製造方法を示す説
明図である。
明図である。
【図２】本発明に係る多層配線基板の製造方法を示す説
明図である。
明図である。
【図３】多層配線基板の一実施形態の構成を示す断面図
である。
である。
【図４】本発明に係る多層配線基板の他の製造方法を示
す説明図である。
す説明図である。
【図５】多層配線基板の他の実施形態の構成を示す断面
図である。
図である。
【図６】多層配線基板のさらに他の実施形態の構成を示
す断面図である。
す断面図である。
【図７】多層配線基板の従来の製造方法を示す説明図で
ある。
ある。
【図８】多層配線基板の従来の製造方法を示す説明図で
ある。
ある。
１０ 樹脂基板 １２ 導体層 １２ａ 配線パターン １８、４４ 貫通孔 ２０ コア基板 ２２ 導通部 ４２ 絶縁層 ４６ 導体層 ４６ａ 配線パターン ４８ 充填材 ５０ コア基板 ５２ 絶縁層 ５４ ビア孔 ５４ａ 導通部 ５６ 導体層 ５８ 配線パターン ５８ａ、５８ｂ ランド ６０ 絶縁層 ６２ パッド ６４ 保護膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年６月４日（１９９９．６．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】図３は上記方法と同様な方法によって得ら
れた多層配線基板の構成例を示す。樹脂基板１０を芯材
として最内層の配線パターン１２ａが設けられ、絶縁層
６０を介して内層の配線パターン４６ａと外層の配線パ
ターン５８が形成されている。この実施形態の多層配線
基板は基板の上面側にフリップチップ方式により半導体
素子を搭載し、下面側に実装用のリードピン等の外部接
続端子を接合するものである。図で５８ａは半導体素子
を接合するためのバンプ搭載用のランドであり、５８ｂ
は外部接続端子となるリードピンやはんだボールを接合
するためのランドである。ランド５８ａ、５８ｂの表面
にはニッケルめっき、金めっき等の保護めっきを設け
る。６４は多層配線基板の表面を保護するソルダーレジ
スト等の保護膜である。保護膜６４はランド５８ａ、５
８ｂを形成した部位を除いて多層配線基板の表面を被覆
している。
れた多層配線基板の構成例を示す。樹脂基板１０を芯材
として最内層の配線パターン１２ａが設けられ、絶縁層
６０を介して内層の配線パターン４６ａと外層の配線パ
ターン５８が形成されている。この実施形態の多層配線
基板は基板の上面側にフリップチップ方式により半導体
素子を搭載し、下面側に実装用のリードピン等の外部接
続端子を接合するものである。図で５８ａは半導体素子
を接合するためのバンプ搭載用のランドであり、５８ｂ
は外部接続端子となるリードピンやはんだボールを接合
するためのランドである。ランド５８ａ、５８ｂの表面
にはニッケルめっき、金めっき等の保護めっきを設け
る。６４は多層配線基板の表面を保護するソルダーレジ
スト等の保護膜である。保護膜６４はランド５８ａ、５
８ｂを形成した部位を除いて多層配線基板の表面を被覆
している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】図３に示す多層配線基板は、フリップチッ
プ形式によって半導体素子を搭載するため、ランド５８
ａにバンプ６２が搭載された状態のものである。ランド
５８ｂにリードピン等の外部接続端子を接合することに
より実装基板に実装可能な多層配線基板として提供され
る。本実施形態の多層配線基板はコア基板５０の貫通孔
４４に樹脂基板１０と熱膨張係数が略一致する充填材４
８が充填されていることにより、熱的に安定な多層配線
基板として提供される。なお、多層配線基板の構成とし
ては、上記実施形態のようにフリップチップ形式により
半導体素子を搭載する場合に限らず、種々の形式の配線
基板を形成することができ、配線層をさらに多層に形成
することも可能である。すなわち、樹脂基板１０の表面
には複数の絶縁層４２と複数の配線パターン４６ａを形
成することができる。
プ形式によって半導体素子を搭載するため、ランド５８
ａにバンプ６２が搭載された状態のものである。ランド
５８ｂにリードピン等の外部接続端子を接合することに
より実装基板に実装可能な多層配線基板として提供され
る。本実施形態の多層配線基板はコア基板５０の貫通孔
４４に樹脂基板１０と熱膨張係数が略一致する充填材４
８が充填されていることにより、熱的に安定な多層配線
基板として提供される。なお、多層配線基板の構成とし
ては、上記実施形態のようにフリップチップ形式により
半導体素子を搭載する場合に限らず、種々の形式の配線
基板を形成することができ、配線層をさらに多層に形成
することも可能である。すなわち、樹脂基板１０の表面
には複数の絶縁層４２と複数の配線パターン４６ａを形
成することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】図４(b) は導体層４７をエッチングし、配
線パターン４７ａを形成したコア基板５０を得た状態を
示す。導体層４７をエッチングすることにより所要の配
線パターン４７ａを形成することができる。前述した実
施形態のコア基板５０と比較して、樹脂基板１０の構成
や導通孔４４に充填材４８を充填した構成、絶縁層４２
を介して配線パターン４７ａを形成した構成は同一であ
るが、導体層４７をエッチングする際に充填材４８の端
面に導体パターン４７ａを残すことができる点が特徴的
である。
線パターン４７ａを形成したコア基板５０を得た状態を
示す。導体層４７をエッチングすることにより所要の配
線パターン４７ａを形成することができる。前述した実
施形態のコア基板５０と比較して、樹脂基板１０の構成
や導通孔４４に充填材４８を充填した構成、絶縁層４２
を介して配線パターン４７ａを形成した構成は同一であ
るが、導体層４７をエッチングする際に充填材４８の端
面に導体パターン４７ａを残すことができる点が特徴的
である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】図５は上記実施形態の方法によって得られ
た多層配線基板の断面図である。配線パターン１２ａ、
４７ａ、５８が絶縁層６０により電気的に絶縁して積層
され、導通部２２、５４ａにより樹脂基板１０の両面に
設けた配線パターン１２ａ、４７ａ、５８が電気的に接
続されている。５８ａは半導体素子を搭載するバンプを
接合するためのランド、５８ｂはリードピン等の外部接
続端子を接合するためのランドである。図ではランド５
８ａにバンプ６２を接合した状態を示す。５８ｃは貫通
孔４４と同一の配置位置に形成したランドである。
た多層配線基板の断面図である。配線パターン１２ａ、
４７ａ、５８が絶縁層６０により電気的に絶縁して積層
され、導通部２２、５４ａにより樹脂基板１０の両面に
設けた配線パターン１２ａ、４７ａ、５８が電気的に接
続されている。５８ａは半導体素子を搭載するバンプを
接合するためのランド、５８ｂはリードピン等の外部接
続端子を接合するためのランドである。図ではランド５
８ａにバンプ６２を接合した状態を示す。５８ｃは貫通
孔４４と同一の配置位置に形成したランドである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １０ 樹脂基板 １２ 導体層 １２ａ 配線パターン １８、４４ 貫通孔 ２０ コア基板 ２２ 導通部 ４２ 絶縁層 ４６ 導体層 ４６ａ 配線パターン ４８ 充填材 ５０ コア基板 ５２ 絶縁層 ５４ ビア孔 ５４ａ 導通部 ５６ 導体層 ５８ 配線パターン ５８ａ、５８ｂ ランド ６０ 絶縁層 ６２ バンプ ６４ 保護膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA42 AA43 BB06 CC04 CC08 CC09 CC32 CC37 DD17 DD23 DD24 DD25 EE09 EE13 FF15 GG15 GG22 HH24
Claims (8)
- 【請求項１】 基板材料に樹脂材を用いたコア基板に、
コア基板を厚さ方向に貫通する貫通孔が設けられ、該貫
通孔の内壁面に設けられた導通部を介して、コア基板の
両面に設けられた配線パターンが電気的に接続された多
層配線基板において、 前記コア基板に設けられた貫通孔に、前記コア基板の基
板材料と熱膨張係数が略一致する充填材が充填されてい
ることを特徴とする多層配線基板。 - 【請求項２】 コア基板が、樹脂基板の芯材の両面に設
けられた配線パターンと、該配線パターンが設けられた
樹脂基板の両面に電気的絶縁性を有する絶縁層を介して
設けられた配線パターンとを有することを特徴とする請
求項１記載の多層配線基板。 - 【請求項３】 配線パターンを配線層間で電気的に接続
する導通部が、貫通孔に充填された充填材の端面に導体
部が形成されて、該導体部の上に配線パターンを層間で
電気的に接続する導通部が設けられていることを特徴と
する請求項２記載の多層配線基板。 - 【請求項４】 貫通孔に充填された充填材の端面が、中
央部が凹んだ凹面に形成されていることを特徴とする請
求項２または３記載の多層配線基板。 - 【請求項５】 両面に配線パターンが形成された樹脂基
板の両面に電気的絶縁性を有する絶縁層を形成し、 該絶縁層と樹脂基板を貫通する貫通孔を形成して該貫通
孔の内壁面及び前記絶縁層の表面に導体層を形成した
後、 該導体層により内壁面に導通部が形成された貫通孔に前
記樹脂基板の基板材料と熱膨張係数が略一致する充填材
を充填し、 該貫通孔に充填された充填材の端面及び前記絶縁層の表
面に形成された導体層の表面を平坦面にする平坦化処理
を施し、 次いで、前記絶縁層の表面に形成された導体層をエッチ
ングして配線パターンを形成し、 該配線パターンを形成した配線層に電気的絶縁層を有す
る絶縁層を介して上層の配線パターンを形成することを
特徴とする多層配線基板の製造方法。 - 【請求項６】 両面に配線パターンが形成された樹脂基
板の両面に電気的絶縁性を有する絶縁層を形成し、 該絶縁層と樹脂基板を貫通する貫通孔を形成して該貫通
孔の内壁面及び前記絶縁層の表面に導体層を形成した
後、 該導体層により内壁面に導通部が形成された貫通孔に前
記樹脂基板の基板材料と熱膨張係数が略同一の充填材を
充填し、 該貫通孔に充填された充填材の端面及び前記絶縁層の表
面に形成された導体層の表面を平坦面にする平坦化処理
を施し、 次いで、該導体層の表面及び充填材の端面に導体層を形
成し、該導体層をエッチングして配線パターンを形成し
た後、 該配線パターンを形成した配線層に電気的絶縁層を有す
る絶縁層を介して上層の配線パターンを形成することを
特徴とする多層配線基板の製造方法。 - 【請求項７】 前記平坦化処理の際に、貫通孔に充填さ
れた充填材の端面を中央部が凹む凹面状に形成すること
を特徴とする請求項６記載の多層配線基板の製造方法。 - 【請求項８】 絶縁層を形成する際に、電気的絶縁性を
有する絶縁フィルムを用いてラミネートして形成するこ
とを特徴とする請求項５、６または７記載の多層配線基
板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6261999A JP2000261147A (ja) | 1999-03-10 | 1999-03-10 | 多層配線基板及びその製造方法 |
| EP00301836A EP1035581A3 (en) | 1999-03-10 | 2000-03-07 | Multilayer wiring board |
| TW89104178A TW491017B (en) | 1999-03-10 | 2000-03-08 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6261999A JP2000261147A (ja) | 1999-03-10 | 1999-03-10 | 多層配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261147A true JP2000261147A (ja) | 2000-09-22 |
Family
ID=13205526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6261999A Pending JP2000261147A (ja) | 1999-03-10 | 1999-03-10 | 多層配線基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1035581A3 (ja) |
| JP (1) | JP2000261147A (ja) |
| TW (1) | TW491017B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134921A (ja) * | 2000-10-30 | 2002-05-10 | Ibiden Co Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
| JP2003060350A (ja) * | 2001-08-10 | 2003-02-28 | Ibiden Co Ltd | 多層プリント配線板とその製造方法 |
| JP2003101080A (ja) * | 2001-09-26 | 2003-04-04 | Ibiden Co Ltd | Ｉｃチップ実装用基板 |
| JP2005203764A (ja) * | 2003-12-16 | 2005-07-28 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP2011044739A (ja) * | 2004-02-04 | 2011-03-03 | Ibiden Co Ltd | 多層プリント配線板 |
| US8058562B2 (en) | 2007-12-19 | 2011-11-15 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150063370A (ko) * | 2012-09-27 | 2015-06-09 | 세키스이가가쿠 고교가부시키가이샤 | 다층 기판의 제조 방법, 다층 절연 필름 및 다층 기판 |
| FR3059153B1 (fr) * | 2016-11-21 | 2019-05-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation de vias sur substrat flexible |
| AT520105B1 (de) * | 2017-06-16 | 2019-10-15 | Zkw Group Gmbh | Leiterplatte |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
| US5565262A (en) * | 1995-01-27 | 1996-10-15 | David Sarnoff Research Center, Inc. | Electrical feedthroughs for ceramic circuit board support substrates |
| US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
| EP1705973B1 (en) * | 1995-10-23 | 2011-05-11 | Ibiden Co., Ltd. | Build-up mulitlayer printed circuit board |
-
1999
- 1999-03-10 JP JP6261999A patent/JP2000261147A/ja active Pending
-
2000
- 2000-03-07 EP EP00301836A patent/EP1035581A3/en not_active Withdrawn
- 2000-03-08 TW TW89104178A patent/TW491017B/zh not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134921A (ja) * | 2000-10-30 | 2002-05-10 | Ibiden Co Ltd | 多層プリント配線板および多層プリント配線板の製造方法 |
| JP4605888B2 (ja) * | 2000-10-30 | 2011-01-05 | イビデン株式会社 | 多層プリント配線板および多層プリント配線板の製造方法 |
| JP2003060350A (ja) * | 2001-08-10 | 2003-02-28 | Ibiden Co Ltd | 多層プリント配線板とその製造方法 |
| JP2003101080A (ja) * | 2001-09-26 | 2003-04-04 | Ibiden Co Ltd | Ｉｃチップ実装用基板 |
| JP2005203764A (ja) * | 2003-12-16 | 2005-07-28 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP4647990B2 (ja) * | 2003-12-16 | 2011-03-09 | 日本特殊陶業株式会社 | 多層配線基板 |
| JP2011044739A (ja) * | 2004-02-04 | 2011-03-03 | Ibiden Co Ltd | 多層プリント配線板 |
| US8569880B2 (en) | 2004-02-04 | 2013-10-29 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US8058562B2 (en) | 2007-12-19 | 2011-11-15 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW491017B (en) | 2002-06-11 |
| EP1035581A2 (en) | 2000-09-13 |
| EP1035581A3 (en) | 2001-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572143B1 (ko) | 프린트배선판 및 그 제조방법 | |
| US7420128B2 (en) | Electronic component embedded substrate and method for manufacturing the same | |
| JP3849573B2 (ja) | 電子装置 | |
| US20060208356A1 (en) | Wiring board and method of manufacturing the same | |
| JP2005310946A (ja) | 半導体装置 | |
| TW200301554A (en) | Method of producing multilayered circuit board for semiconductor device | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP2002290022A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2006237637A (ja) | プリント配線板及びその製造方法 | |
| JP2000261147A (ja) | 多層配線基板及びその製造方法 | |
| JP3592129B2 (ja) | 多層配線基板の製造方法 | |
| TW201444440A (zh) | 配線基板及其製造方法 | |
| JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JPH03120892A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2004356219A (ja) | 配線基板及びその製造方法 | |
| JPH09148739A (ja) | 多層回路板およびその製造方法 | |
| JP2010123830A (ja) | プリント配線板とその製造方法 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP2002016357A (ja) | 多層配線基板の製造方法及び半導体装置 | |
| US20230300990A1 (en) | Component-containing substrate | |
| JP7535463B2 (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |