JP2003101080A - Icチップ実装用基板 - Google Patents

Icチップ実装用基板

Info

Publication number
JP2003101080A
JP2003101080A JP2001293858A JP2001293858A JP2003101080A JP 2003101080 A JP2003101080 A JP 2003101080A JP 2001293858 A JP2001293858 A JP 2001293858A JP 2001293858 A JP2001293858 A JP 2001293858A JP 2003101080 A JP2003101080 A JP 2003101080A
Authority
JP
Japan
Prior art keywords
resin
substrate
layer
chip
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001293858A
Other languages
English (en)
Other versions
JP5092191B2 (ja
Inventor
Kazuhito Yamada
和仁 山田
Kenji Nishimura
研治 西村
Hironori Tanaka
宏徳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001293858A priority Critical patent/JP5092191B2/ja
Publication of JP2003101080A publication Critical patent/JP2003101080A/ja
Application granted granted Critical
Publication of JP5092191B2 publication Critical patent/JP5092191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

(57)【要約】 【課題】 受光素子、発光素子とICチップとを合理的
に接続し得るICチップ実装用基板を提供する。 【解決手段】 ICチップ実装用基板20の発光素子1
2の搭載側Lに、主として発光素子12とICチップと
を接続する導体回路を配置し、受光素子14の搭載側R
に、主として受光素子14とICチップとを接続する導
体回路を配置する。このため、受光素子14とICチッ
プとを接続する導体回路の長さ、及び、発光素子12と
ICチップとを接続する導体回路の長さが短くなり、受
光素子、発光素子とICチップとを合理的に接続でき
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に半導体素
子とICチップ、特に、光学素子とICチップとを実装
するICチップ実装用基板に関する。
【0002】
【従来の技術】近年、通信分野を中心として光ファイバ
に注目が集まっている。特にIT(情報技術)分野にお
いては、高速インターネット網の整備に、光ファイバを
用いた通信技術が必要となる。光ファイバは、低損
失、高帯域、細径・軽量、無誘導、省資源等の
特徴を有しており、この特徴を有する光ファイバを用い
た通信システムでは、従来のメタリックケーブルを用い
た通信システムに比べ、中継器数を大幅に削減すること
ができ、建設、保守が容易になり、通信システムの経済
化、高信頼性化を図ることができる。
【0003】また、光ファイバは、一つの波長の光だけ
でなく、多くの異なる波長の光を1本の光ファイバで同
時に多重伝送することができるため、多用な用途に対応
可能な大容量の伝送路を実現することができ、映像サー
ビス等にも対応することができる。
【0004】そこで、このようなインターネット等のネ
ットワーク通信においては、光ファイバで用いた光通信
を、基幹網の通信のみならず、基幹網と端末機器(パソ
コン、モバイル、ゲーム等)との通信や、端末機器同士
の通信にも用いることが提案されている。
【0005】このように基幹網と端末機器との通信等に
光通信を用いる場合、端末機器において情報(信号)処
理を行うICが、電気信号で動作するため、端末機器に
は、光→電気変換器や電気→光変換器等の光信号と電気
信号とを変換する装置(以下、光/電気変換器ともい
う)を取り付ける必要がある。かかる端末機器で、IC
チップと共に、光信号を処理する受光素子や発光素子等
の光学部品等を1つの基板に実装し、これらに電気配線
や光導波路を接続し、信号伝送および信号処理を行うこ
とが検討されている。
【0006】
【発明が解決しようとする課題】ここで、光/電気変換
器を構成する1の基板に、ICチップと共に受光素子、
発光素子を実装する場合には、片面にICチップを実装
し、他面に受光素子及び発光素子を実装し、基板内の導
体回路(配線)を介してICチップと受光素子及び発光
素子とを接続することになる。しかしながら、如何に導
体回路を配置したらICチップと受光素子及び発光素子
とを合理的に接続し得るかが問題となる。
【0007】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、受光素
子、発光素子とICチップとを合理的に接続し得るIC
チップ実装用基板を提供することにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
請求項1は、コア基板に層間樹脂絶縁層と導体回路より
なる導体層とが交互に積層されて成る多層プリント配線
板に、第1の素子及び第2の素子を搭載すると共にIC
チップを実装するICチップ実装用基板であって、前記
多層プリント配線板の前記第1の素子搭載側に、主とし
て第1の素子とICチップとを接続する導体回路を配置
し、前記多層プリント配線板の前記第2の素子搭載側
に、主として第2の素子とICチップとを接続する導体
回路を配置したことを技術的特徴とする。
【0009】請求項1では、多層プリント配線板の第1
の素子搭載側に、主として第1の素子とICチップとを
接続する導体回路を配置し、多層プリント配線板の第2
の素子搭載側に、主として第2の素子とICチップとを
接続する導体回路を配置する。このため、第1の素子と
ICチップとを接続する導体回路の長さ、及び、第2の
素子とICチップとを接続する導体回路の長さが短くな
り、第1の素子、第2の素子とICチップとを合理的に
接続し得る。
【0010】また、請求項2は、コア基板に層間樹脂絶
縁層と導体回路よりなる導体層とが交互に積層されて成
る多層プリント配線板に、発光素子及び受光素子を搭載
すると共にICチップを実装するICチップ実装用基板
であって、前記多層プリント配線板の前記発光素子搭載
側に、主として発光素子とICチップとを接続する導体
回路を配置し、前記多層プリント配線板の前記受光素子
搭載側に、主として受光素子とICチップとを接続する
導体回路を配置したことを技術的特徴とする。
【0011】請求項2では、多層プリント配線板の発光
素子搭載側に、主として発光素子とICチップとを接続
する導体回路を配置し、多層プリント配線板の受光素子
搭載側に、主として受光素子とICチップとを接続する
導体回路を配置する。このため、受光素子とICチップ
とを接続する導体回路の長さ、及び、発光素子とICチ
ップとを接続する導体回路の長さが短くなり、受光素
子、発光素子とICチップとを合理的に接続し得る。ま
た、受光素子からの入力を伝達する導体回路と、発光素
子への出力を伝達する導体回路とを、多層プリント配線
板内で分けて配置するため、入出力を分離し、ノイズ等
の影響を与え難くできる。特にパッケージ基板とたとき
有用である。
【0012】
【発明の実施の形態】本発明の光学素子実装用基板を構
成するICチップ実装用基板の製造方法は、光学素子挿
入用基板とパッケージ基板とを別々に作製した後、両者
を貼り合わせ、さらに所定の工程を経るものである。そ
こで、本明細書においては、まず、光学素子挿入用基板
を作製する方法とパッケージ基板を作製する方法とをそ
れぞれ工程順に別々に説明し、その後、両者を貼り合わ
せてICチップ実装用基板とする工程について説明す
る。
【0013】(a) 光学素子挿入用基板の作製では、
基板aの両面に導体回路を形成するとともに、上記基板
aを挟んだ導体回路間を接続するスルーホールを形成す
る導体回路形成工程(a)を行う。具体的には、例え
ば、基板aにドリル加工やレーザ処理等により貫通孔を
形成した後、該貫通孔の壁面を含む基板aの表面全体に
無電解めっき処理等を施すことによりベタの導体層を形
成し、次いで、導体層にパターン状にエッチング処理を
施すことにより導体回路と基板aを挟んだ導体回路間を
接続するスルーホールとを形成することができる。ま
た、予め、ベタの導体層が形成された基板に貫通孔を形
成した後、該貫通孔の壁面に無電解めっき処理等を施
し、さらに、導体層にエッチング処理を施すことにより
導体回路とスルーホールとを形成してもよい。
【0014】また、基板aに貫通孔を形成した後、基板
aの表面の一部にめっきレジストを形成し、次いで、貫
通孔の壁面およびめっきレジスト非形成部に無電解めっ
き処理のみや、無電解めっき処理および電解めっき処理
等を施すことにより導体層を形成し、さらに、めっきレ
ジストの剥離を行うことにより導体回路とスルーホール
とを形成してもよい。また、この工程において、基板a
に貫通孔を形成した後には、該貫通孔にデスミア処理を
施すことが望ましい。上記デスミア処理としては、例え
ば、過マンガン酸やクロム酸等の酸化剤を用いて薬液処
理や、プラズマを用いたドライ処理等が挙げられる。
【0015】上記基板aとしては、例えば、エポキシ樹
脂、ポリエステル樹脂、ポリイミド樹脂、ビスマレイミ
ド−トリアジン樹脂(BT樹脂)、フェノール樹脂、こ
れらの樹脂にガラス繊維等の補強材が含浸された樹脂
(例えば、ガラスエポキシ樹脂)等からなる基板、FR
−4基板、FR−5基板等が挙げられる。また、両面銅
張積層基板や片面銅張積層基板、RCC基板等をベタの
導体層が形成された基板として用いてもよい。なお、コ
ンフォーマル基板やアディティブ法で形成された基板を
導体回路の形成された基板として用い、この基板に貫通
孔の形成する処理とその壁面の導体層を形成する処理と
を施し、導体回路とスルーホールとを形成してもよい。
【0016】上記スルーホールを形成した後には、該ス
ルーホール内に樹脂充填材を充填し、樹脂充填材層を形
成することが望ましい。なお、樹脂充填材の充填は、例
えば、スルーホールに相当する部分に開口が形成された
マスクを基板上に載置し、スキージを用いて行うことが
できる。また、スルーホール内に樹脂充填材を充填する
場合には、充填前にスルーホールの壁面に粗化面を形成
しておくことが望ましい。これにより、スルーホールと
樹脂充填材層との密着性がより向上するからである。
【0017】上記樹脂充填材としては、例えば、エポキ
シ樹脂と硬化剤と無機粒子とを含む樹脂組成物等が拳げ
られる。上記エポキシ樹脂としては特に限定されない
が、ビスフェノール型エポキシ樹脂およびノボラック型
エポキシ樹脂からなる群より選択される少なくとも一種
が望ましい。ビスフェノール型エポキシ樹脂は、A型や
F型の樹脂を選択することにより、希釈溶媒を使用しな
くてもその粘度を調製することができ、ノボラック型エ
ポキシ樹脂は、高強度で耐熱性や耐薬品性に優れ、無電
解めっき液等の強塩基性溶液中であっても分解せず、ま
た、熱分解もしにくいからである。
【0018】上記ビスフェノール型エポキシ樹脂として
は、ビスフェノールA型エポキシ樹脂やビスフェノール
F型エポキシ樹脂が望ましく、低粘度で、かつ、無溶剤
で使用することができる点からビスフェノールF型エポ
キシ樹脂がより望ましい。また、上記ノボラック型エポ
キシ樹脂としては、フェノールノボラック型エポキシ樹
脂およびクレゾールノボラック型エポキシ樹脂から選択
される少なくとも一種が望ましい。
【0019】また、ビスフェノール型エポキシ樹脂とク
レゾールノボラック型エポキシ樹脂とを混合して使用し
てもよい。この場合、ビスフェノール型エポキシ樹脂と
クレゾールノボラック型エポキシ樹脂との混合比率は、
重量比で1/1〜1/100であることが望ましい。
【0020】上記樹脂充填材に含まれる硬化剤としては
特に限定されず、従来公知の硬化剤を用いることがで
き、例えば、イミダゾール系硬化剤、酸無水物硬化剤、
アミン系硬化剤等が挙げられる。これらのなかでは、イ
ミダゾール系硬化剤が望ましく、特に、25℃において
液状の1−ベンジル−2−メチルイミダゾールや、1−
シアノエチル−2−エチル−4−メチルイミダゾール、
および、4−メチル−2−エチルイミダゾールが望まし
い。
【0021】また、上記樹脂充填材に含まれる無機粒子
としては、例えば、アルミナ、水酸化アルミニウム等の
アルミニウム化合物、炭酸カルシウム、水酸化カルシウ
ム等のカルシウム化合物、炭酸カリウム等のカリウム化
合物、マグネシア、ドロマイト、塩基性炭酸マグネシウ
ム、タルク等のマグネシウム化合物、シリカ、ゼオライ
ト等のケイ素化合物等からなるものが挙げられる。これ
らは単独で用いてもよいし、2種以上併用してもよい。
また、上記無機粒子は、シランカップリング剤等によ
り、コーティングされていてもよい。無機粒子とエポキ
シ樹脂との密着性が向上するからである。
【0022】また、上記無機粒子の樹脂組成物中の含有
比率は、10〜80重量%が望ましく、20〜70重量
%がより望ましい。この範囲であれば、基板等との間
で、熱膨張係数の整合を図ることができるからである。
【0023】また、上記無機粒子の形状は特に限定され
ず、球状、楕円球状、破砕状、多面体状等が挙げられ
る。これらのなかでは、球状や楕円球状が望ましい。粒
子の形状に起因したクラックの発生等を抑制することが
できるからである。上記無機粒子の平均粒径は、0.1
〜5.0μmが望ましい。
【0024】また、上記樹脂組成物中には、上記したエ
ポキシ樹脂等以外に、他の熱硬化性樹脂や熱可塑性樹脂
等が含まれていてもよい。上記熱硬化性樹脂としては、
例えば、ポリイミド樹脂、フェノール樹脂等が挙げら
れ、上記熱可塑性樹脂としては、例えば、ポリテトラフ
ルオロエチレン(PTFE)、4フッ化エチレン6フッ
化プロピレン共重合体(FEP)、4フッ化エチレンパ
ーフロロアルコキシ共重合体(PFA)等のフッ素樹
脂、ポリエチレンテレフタレート(PET)、ポリスル
フォン(PSF)、ポリフェニレンスルフィド(PP
S)、熱可塑型ポリフェニレンエーテル(PPE)、ポ
リエーテルスルフォン(PES)、ポリエーテルイミド
(PEI)、ポリフェニレンスルフォン(PPES)、
ポリエチレンナフタレート(PEN)、ポリエーテルエ
ーテルケトン(PEEK)、ポリオレフィン系樹脂等が
挙げられる。これらは、単独で用いてもよいし、2種以
上を併用してもよい。なお、上記エポキシ樹脂に代え
て、これらの樹脂を用いてもよい。
【0025】また、この導体回路形成工程においては、
スルーホール内に樹脂充填材層を形成した後、該樹脂充
填材層のスルーホールからの露出面を覆う蓋めっき層を
形成することが望ましい。蓋めっき層を形成することに
より、スルーホールのランド上のみならず、蓋めっき層
上にもはんだパッドを形成することが可能となるため、
設計の自由度がより向上するからである。
【0026】上記蓋めっき層は、例えば、樹脂充填材層
の露出面を含む基板の表面に導体層を形成し、蓋めっき
層形成部分にエッチングレジストを形成した後、エッチ
ング処理を施したり、予め、蓋めっき層非形成部分にめ
っきレジストを形成しておき、めっき処理とめっきレジ
ストの除去とを行うことにより形成することができる。
【0027】従って、この導体回路形成工程において、
スルーホール上に蓋めっき層を形成する場合には、下記
の手順で処理を行うことにより、導体回路およびスルー
ホールの形成と蓋めっき層の形成とを同時に行うことが
できる。即ち、まず、基板に貫通孔を形成した後、該貫
通孔の壁面を含む基板の表面に導体層を形成し、つい
で、その壁面に導体層の形成された貫通孔内に樹脂充填
材を充填する。さらに、樹脂充填材の露出面、および、
基板表面に形成した導体層上にめっき処理等により導体
層を積層形成した後、導体回路非形成部およびスルーホ
ール非形成部の導体層をエッチング除去することによ
り、導体回路およびスルーホールの形成と蓋めっき層の
形成とを同時に行うことができる。
【0028】(b) 次に、導体回路を形成した基板a
の片面の導体回路非形成部の少なくとも一部に接着剤層
を形成する接着剤層形成工程を行う。なお、本明細書に
おいて、スルーホールのランド部分は導体回路に含むも
のとする。従って、スルーホールのランド部分は、導体
回路非形成部には相当しない。この工程では、基板aの
パッケージ基板と貼り合わせる側の導体回路非形成部の
全部または一部に接着剤層を形成する。上記接着剤層
は、パッケージ基板との充分な接着性が得られるように
塗布すればよい。従って、後述する(c)の工程で貫通
孔が形成される部分には、接着剤層を形成してもよい
し、しなくてもよい。
【0029】上記接着剤としては、例えば、熱硬化性樹
脂、熱可塑性樹脂、感光性樹脂、熱硬化基の一部が感光
化された樹脂、および、これらの複合体からなるもの等
を用いることができる。具体例としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、BT樹脂
等が挙げられる。また、予め、シート状に成形された接
着剤を用いてもよい。
【0030】(c) 次に、接着剤層を形成した基板a
の一部に貫通孔を形成する貫通孔形成工程を行う。ここ
で形成する貫通孔内には、後工程において、光学素子が
配設されることとなる。上記貫通孔の形成は、例えば、
ルーター加工等により行うことができる。また、上記貫
通孔の形成位置は特に限定されないが、通常、基板の中
央に形成する。
【0031】また、上記貫通孔形成工程おいて、貫通孔
を形成した後には、貫通孔壁面に存在するバリ等を除去
するために、薬液処理や研磨処理等を施してもよい。上
記薬液処理は、例えば、クロム酸、過マンガン酸塩等の
水溶液からなる酸化剤を使用して行うことができる。こ
のような(a)〜(c)の工程を経ることにより光学素
子挿入用基板を作製することができる。
【0032】次に、パッケージ基板の作製方法について
説明する。 (A) パッケージ基板の作製では、まず、基板Aの両
面に導体回路を形成する第一の導体回路形成工程(A)
を行う。この工程は、例えば、上述した光学素子挿入用
基板の作製の(a)の工程と同様の方法により行うこと
ができる。なお、基板Aとしては、例えば、上述した基
板aと同様のものを用いることができる。
【0033】また、必要に応じて、上記基板Aを挟んだ
導体回路間を接続するスルーホールを形成してもよい。
上記スルーホールは、上記基板Aにドリル加工やレーザ
処理等により貫通孔を形成した後、該貫通孔の壁面に無
電解めっき処理等を施すことにより形成する。また、ス
ルーホールを形成した場合には、該スルーホール内に樹
脂充填材を充填することが望ましい。なお、樹脂充填材
の充填は、例えば、スルーホールに相当する部分に開口
が形成されたマスクを基板上に載置し、スキージを用い
て行うことができる。
【0034】また、導体回路表面(スルーホールのラン
ド表面を含む)に粗化形成処理を施してもよい。導体回
路表面を粗化面とすることにより後工程で積層形成する
層間樹脂絶縁層との密着性を向上させることができるか
らである。上記粗化形成処理としては、例えば、黒化
(酸化)−還元処理、第二銅錯体と有機酸塩とを含むエ
ッチング液等を用いたエッチング処理、Cu−Ni−P
針状合金めっきによる処理等が挙げられる。なお、この
粗化形成処理は、スルーホール内に樹脂充填材を充填す
る前に行い、スルーホールの壁面にも粗化面を形成して
もよい。スルーホールと樹脂充填材との密着性が向上す
るからである。
【0035】上記スルーホール内に充填する樹脂充填材
としては、例えば、光学素子挿入用基板を作製する工程
において、スルーホール内を充填する際に用いる樹脂充
填材と同様のものが挙げられる。
【0036】(B) 次に、上記導体回路を形成した基
板A上に、バイアホールを有する層間樹脂絶縁層を形成
するとともに、上記層間樹脂絶縁層上に導体回路を形成
する層間樹脂絶縁層積層工程(B)を行う。具体的に
は、例えば、下記(i)〜(≡)の工程を経ることによ
り行うことができる。即ち、(i)まず、導体回路を形
成した基板A上に、熱硬化性樹脂や樹脂複合体からなる
未硬化の樹脂層を形成するか、または、熱可塑性樹脂か
らなる樹脂層を形成する。上記未硬化の樹脂層は、未硬
化の樹脂をロールコーター、カーテンコーター等により
塗布して成形してもよく、また、未硬化(半硬化)の樹
脂フィルムを熱圧着して形成してもよい。さらに、未硬
化の樹脂フィルムの片面に銅箔等の金属層が形成された
樹脂フィルムを貼付してもよい。また、熱可塑性樹脂か
らなる樹脂層は、フィルム状に成形した樹脂成形体を熱
圧着することにより形成することが望ましい。
【0037】上記未硬化の樹脂を塗布する場合には、樹
脂を塗布した後、加熱処理を施す。上記加熱処理を施す
ことにより、未硬化の樹脂を熱硬化させることができ
る。なお、上記熱硬化は、後述するバイアホール用開口
を形成した後に行ってもよい。
【0038】このような樹脂層の形成において使用する
熱硬化性樹脂の具体例としては、例えば、エポキシ樹
脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹
脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリ
フェニレンエーテル樹脂等が挙げられる。
【0039】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
【0040】上記ポリオレフィン系樹脂としては、例え
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。
【0041】また、上記熱可塑性樹脂としては、例え
ば、フェノキシ樹脂、ポリエーテルスルフォン、ポリス
ルフォン等が挙げられる。また、熱硬化性樹脂と熱可塑
性樹脂との複合体(樹脂複合体)としては、熱硬化性樹
脂と熱可塑性樹脂とを含むものであれば特に限定され
ず、その具体例としては、例えば、粗化面形成用樹脂組
成物等が挙げられる。
【0042】上記粗化面形成用樹脂組成物としては、例
えば、酸、アルカリおよび酸化剤から選ばれる少なくと
も1種からなる粗化液に対して難溶性の未硬化の耐熱性
樹脂マトリックス中に、酸、アルカリおよび酸化剤から
選ばれる少なくとも1種からなる粗化液に対して可溶性
の物質が分散されたもの等が挙げられる。なお、上記
「難溶性」および「可溶性」という語は、同一の粗化液
に同一時間浸漬した場合に、相対的に溶解速度の早いも
のを便宜上「可溶性」といい、相対的に溶解速度の遅い
ものを便宜上「難溶性」と呼ぶ。
【0043】上記耐熱性樹脂マトリックスとしては、層
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。後述す
るバイアホール用開口を形成する工程において、露光現
像処理により開口を形成することができるからである。
【0044】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、これら
の熱硬化性樹脂に感光性を付与した樹脂、即ち、メタク
リル酸やアクリル酸等を用い、熱硬化基を(メタ)アク
リル化反応させた樹脂を用いてもよい。具体的には、エ
ポキシ樹脂の(メタ)アクリレートが望ましく、さら
に、1分子中に、2個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。
【0045】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポジフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、2種以
上併用してもよい。
【0046】上記可溶性の物質としては、例えば、無機
粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および
液相ゴム等が挙げられる。これらは、単独で用いてもよ
いし、2種以上併用してもよい。
【0047】上記無機粒子としては、例えば、アルミ
ナ、水酸化アルミニウム等のアルミニウム化合物;炭酸
カルシウム、水酸化カルシウム等のカルシウム化合物;
炭酸カリウム等のカリウム化合物;マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等のマグネシウ
ム化合物;シリカ、ゼオライト等のケイ素化合物等から
なるものが挙げられる。これらは単独で用いてもよい
し、2種以上併用してもよい。上記アルミナ粒子は、ふ
っ酸で溶解除去することができ、炭酸カルシウムは塩酸
で溶解除去することができる。また、ナトリウム含有シ
リカやドロマイトはアルカリ水溶液で溶解除去すること
ができる。
【0048】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも1種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素
樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等からなるものが挙げられる。こ
れらは、単独で用いてもよく、2種以上併用してもよ
い。なお、上記樹脂粒子は予め硬化処理されていること
が必要である。硬化させておかないと上記樹脂粒子が樹
脂マトリックスを溶解させる溶剤に溶解してしまうた
め、均一に混合されてしまい、酸や酸化剤で樹脂粒子の
みを選択的に溶解除去することができないからである。
【0049】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等からなるものが挙げられる。これらは、単
独で用いてもよく、2種以上併用してもよい。また、上
記金属粒子は、絶縁性を確保するために、表層が樹脂等
により被覆されていてもよい。
【0050】(≡)次に、その材料として熱硬化性樹脂
や樹脂複合体を用いた層間樹脂絶縁層を形成する場合に
は、未硬化の樹脂層に硬化処理を施すとともに、バイア
ホール用開口を形成し、層間樹脂絶縁層とする。上記バ
イアホール用開口は、レーザ処理により形成することが
望ましい。上記レーザ処理は、上記硬化処理前に行って
もよいし、硬化処理後に行ってもよい。また、感光性樹
脂からなる層間樹脂絶縁層を形成した場合には、露光、
現像処理を行うことにより、バイアホール用開口を設け
てもよい。なお、この場合、露光、現像処理は、上記硬
化処理前に行う。
【0051】また、その材料として熱可塑性樹脂を用い
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。
【0052】このとき、使用するレーザとしては、例え
ば、炭酸ガスレーザ、エキシマレーザ、UVレーザ、Y
AGレーザ等が挙げられる。これらは、形成するバイア
ホール用開口の形状等を考慮して使い分けてもよい。
【0053】上記バイアホール用開口を形成する場合、
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光を照射することにより、一度に多数のバイア
ホール用開口を形成することができる。また、短パルス
の炭酸ガスレーザを用いて、バイアホール用開口を形成
すると、開口内の樹脂残りが少なく、開口周縁の樹脂に
対するダメージが小さい。
【0054】また、光学系レンズとマスクとを介してレ
ーザ光を照射する場合には、一度に多勢のバイアホール
用開口を形成することができる。光学系レンズとマスク
とを介することにより、同一強度で、かつ、照射角度が
同一のレーザ光を複数の部分に同時に照射することがで
きるからである。
【0055】(≡)次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面に、必要に応じて、酸または
酸化剤を用いて粗化面を形成する。なお、この粗化面
は、眉間樹脂絶縁層とその上に形成する薄膜導体層との
密着性を高めるために形成するものであり、層間樹脂絶
縁層と薄膜導体層との間に充分な密着性がある場合には
形成しなくてもよい。
【0056】上記酸としては、硫酸、硝酸、塩酸、リン
酸、蟻酸等が挙げられ、上記酸化剤としては、クロム
酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガ
ン酸塩等が挙げられる。また、粗化面を形成した後に
は、アルカリ等の水溶液や中和液等を用いて、層間樹脂
絶縁層の表面を中和することが望ましい。次工程に、酸
や酸化剤の影響を与えないようにすることができるから
である。また、上記粗化面の形成は、プラズマ処理等を
用いて行ってもよい。
【0057】また、上記粗化面の最大粗度Rmaxは、
0.1〜20μmが望ましい。Rmaxが20μmを超
えると粗化面自体が損傷や剥離を受けやすく、Rmax
が0.1μm未満では、導体回路との密着性を充分えら
れないことがあるからである。特に、セミアディティブ
法により導体回路を形成する場合には、上記最大粗度R
maxは、0.1〜5μmが望ましい。薄膜導体層との
密着性を充分に確保することができるとともに、薄膜導
体層の除去が容易だからである。
【0058】(≡)次に、バイアホール用開口を設けた
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、層間樹脂絶
縁層の表面に粗化面を形成しなかった場合には、上記薄
膜導体層は、スパッタリングにより形成することが望ま
しい。なお、無電解めっきにより薄膜導体層を形成する
場合には、被めっき表面に、予め、触媒を付与してお
く。上記触媒としては、例えば、塩化パラジウム等が挙
げられる。
【0059】上記薄膜導体層の厚さは特に限定されない
が、該薄膜導体層を無電解めっきにより形成した場合に
は、0.6〜1.2μmが望ましく、スパッタリングに
より形成した場合には、0.1〜1.0μmが望まし
い。また、上記薄膜導体層の材質としては、例えば、C
u、Ni、P、Pd、Co、W等が挙げられる。これら
のなかでは、CuやNiが望ましい。
【0060】(≡)次に、上記薄膜導体層上の一部にド
ライフィルムを用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電解めっきを
行い、上記めっきレジスト非形成部に電解めっき層を形
成する。
【0061】また、この工程では、バイアホール用開口
を電解めっきで充填してバイアホールの構造をフィール
ドビア構造としてもよく、一旦、その上面に窪みを有す
るバイアホールを形成し、その後、この窪みに導電性ペ
ーストを充填してフィールドビア構造としてもよい。ま
た、上面に窪みを有するバイアホールを形成した後、そ
の窪みに樹脂充填材等を充填し、さらに、その上に蓋め
っき層を形成して上面が平坦なバイアホールとしてもよ
い。バイアホールの構造をフィールドビア構造とするこ
とにより、バイアホールの直上にバイアホールを形成す
ることができる。
【0062】(≡)さらに、めっきレジストを剥離し、
めっきレジストの下に存在していた薄膜導体層をエッチ
ングにより除去し、独立した導体回路とする。エッチン
グ液としては、例えば、硫酸−過酸化水素水溶液、過硫
酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化
第二銅、塩酸等が挙げられる。また、エッチング液とし
て上述した第二銅錯体と有機酸とを含む混合溶液を用い
てもよい。
【0063】また、上記した薄膜導体層上にめっきレジ
ストを形成し、めっきレジスト非形成部に電解めっき層
を形成した後、めっきレジストと薄膜導体層との除去を
行う方法に代えて、以下の方法を用いることにより導体
回路を形成してもよい。即ち、上記薄膜導体層上の全面
に電解めっき層を形成した後、該電解めっき層上の一部
にドライフィルムを用いてエッチングレジストを形成
し、その後、エッチングレジスト非形成部下の電解めっ
き層および薄膜導体層をエッチングにより除去し、さら
に、エッチングレジストを剥離することにより独立した
導体回路を形成してもよい。
【0064】このような方法を用いることにより、バイ
アホールを有する層間樹脂絶縁層を形成するとともに、
層間樹脂絶縁層上に導体回路を形成する層間樹脂絶縁層
積層工程を行うことができる。なお、本発明の製造方法
においては、この層間樹脂絶縁層積層工程は1回しか行
わなかったが、製造するICチップ実装基板によって
は、この層間樹脂絶縁層積層工程を複数回繰り返すこと
により、層間樹脂絶縁層と導体回路とが2層以上ずつ積
層形成された形態としてもよい。
【0065】(C) 次に、最外層にソルダーレジスト
層を形成するソルダーレジスト層形成工程(C)を行
う。具体的には、未硬化のソルダーレジスト組成物をロ
ールコータやカーテンコータ等により塗布したり、フィ
ルム状に成形したソルダーレジスト組成物を圧着したり
した後、硬化処理を施すことによりソルダーレジスト層
を形成する。
【0066】上記ソルダーレジスト層は、例えば、ポリ
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができる
【0067】また、上記以外のソルダーレジスト組成物
としては、例えば、ノボラック型エポキシ樹脂の(メ
タ)アクリレート、イミダゾール硬化剤、2官能性(メ
タ)アクリル酸エステルモノマー、分子量500〜50
00程度の(メタ)アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は25℃で1〜10Pa・sに調整されて
いることが望ましい。また、上記ソルダーレジスト組成
物は、エラストマーや無機フィラーが配合されていても
よい。また、ソルダーレジスト組成物として、市販のソ
ルダーレジスト組成物を使用してもよい。
【0068】また、上記ソルダーレジスト層には、必要
に応じて、レーザ処理や露光現像処理により半田バンプ
形成用開口を形成する。この際、使用するレーザとして
は、上述したバイアホール用開口を形成する際に用いる
レーザと同様のもの等が奉げられる。
【0069】次に、上記半田バンプ形成用開口の底面に
露出した導体回路の表面に、必要に応じて、金属層を形
成する。上記金属層は、ニッケル、パラジウム、金、
銀、白金等の耐食性金属により上記導体回路表面を被覆
することにより形成することができる。具体的には、ニ
ッケル−金、ニッケル−銀、ニッケル−パラジウム、ニ
ッケル−パラジウム−金等の金属により形成することが
望ましい。また、上記半田パッドは、例えば、めっき、
蒸着、電着等の方法を用いて形成することができるが、
これらのなかでは、被覆層の均一性に優れるという点か
らめっきが望ましい。また、この工程で形成するソルダ
ーレジスト層には、後述する工程で光学素子挿入用基板
との貼り合わせの際に用いる位置合わせ用マーク等を形
成しておいてもよい。このような(A)〜(C)の工程
を経ることによりパッケージ基板を作製することができ
る。
【0070】次に、上記(a)〜(c)の工程を経て作
製した光学素子挿入用基板と、上記(A)〜(C)の工
程を経て作製したパッケージ基板とを光学素子挿入用基
板が有する接着剤層を介して貼り合わせた後、下記
(1)〜(3)の工程を経てICチップ実装用基板とす
る方法について説明する。
【0071】光学素子挿入用基板とパッケージ基板との
貼り合わせは、例えば、ピンラミネート方式やマスラミ
ネート方式等を用いて行うことができる。具体的には、
両者の位置合わせを行った後、接着剤層が軟化する温度
(通常、60〜200℃程度)まで昇温し、次いで、1
〜10MPa程度の圧力でプレスすることにより、光学
素子挿入用基板とパッケージ基板とを貼り合わせる。
【0072】(1) まず、上記光学素子挿入用基板に
形成した貫通孔より露出したパッケージ基板の表面に光
学素子を取り付けた後、上記光学素子と上記パッケージ
基板の導体回路とを電気的に接続する光学素子実装工程
(1)を行う。
【0073】この工程で実装する光学素子としては、例
えば、PD(フォトダイオード)、APD(アバランシ
ェフォトダイオード)等の受光素子、LD(半導体レー
ザ)、DFB−LD(分布帰還型−半導体レーザ)、L
ED(発光ダイオード)等の発光素子等が拳げられる。
【0074】上記受光素子の材料としては、例えば、S
i、Ge、InGaAs等が挙げられる。これらのなか
では、受光感度に優れる点からInGaAsが望まし
い。また、上記発光素子の材料としては、例えば、ガリ
ウム、砒素およびリンの化合物(GaAsP)、ガリウ
ム、アルミニウムおよび砒素の化合物(GaAlA
s)、ガリウムおよび砒素の化合物(GaAs)、イン
ジウム、ガリウムおよび砒素の化合物(InGaA
s)、インジウム、ガリウム、砒素およびリンの化合物
(InGaAsP)等が挙げられる。これらは、通信波
長を考慮して使い分ければよく、例えば、通信波長が
0.85μm帯の場合にはGaAlAsを使用すること
ができ、通信波長が1.3μm帯や1.55μm帯の場
合には、InGaAsやInGaAsPを使用すること
ができる。
【0075】上記光学素子の取り付けは、光学素子の裏
面に開口を有するソルダーレジスト層を設け、開口に接
着剤を取り付け、パッケージ基板に載置した後、リフロ
ーにより行うことが望ましい。特に、ICチップ実装用
基板側のソルダーレジスト層の開口の下にダミーパッド
を設けてリフローを行うことが特に望ましい。接着剤と
しては、Sn/Pb、Sn/Agなどの半田(低融点金
属)ペースト、種々の接着用のダイボンド樹脂を用いて
ダイボンディングにより行うことが望ましい。ダイボン
ディングの際のセルフアライメントにより光学素子を所
望の位置に取り付けることができるからである。Pbを
用いず、濡れ性の点から半田としては、SnAg系、S
nAgCu系がよい。リフローの温度は、半田の融点プ
ラス10〜50℃の範囲で行えばよい。リフローで融解
する他に、オーブンで半田を溶解してもよい。
【0076】ダイボンディング以外にも例えば、共晶結
合法、半田結合法、樹脂結合法等により行うことができ
る。これらのなかでは、作業性がよく、経済的にも有利
である点では、樹脂結合法が望ましい。上記樹脂結合法
では、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性
樹脂を主剤とし、これらの樹脂成分以外に硬化剤やフィ
ラー、溶剤等を含むペーストをパッケージ基板上に塗布
し、次いで、光学素子をペースト上に載置した後、該ペ
ーストを加熱硬化させることにより光学素子を取り付け
る。なお、上記ペーストの塗布は、例えば、ディスペン
ス法、スタンピング法、スクリーン印刷法等により行う
ことができる。
【0077】上記光学素子と上記パッケージ基板の導体
回路とを電気的に接続する方法としては、ワイヤボンデ
ィングを用いることが望ましい。これは、光学素子を取
り付ける際の設計の自由度が大きいとともに、経済的に
も有利だからである。上記ワイヤボンディングとして
は、従来公知の方法、即ち、ネイルヘッド・ボンディン
グ法やウェッジ・ボンディング法を用いることができ
る。なお、光学素子とパッケージ基板との接続は、テー
プボンディングやフリップチップボンディング等により
行ってもよい。
【0078】(2) 次に、上記光学素子挿入用基板の
露出面にソルダーレジスト層を形成するソルダーレジス
ト層形成工程を行う。この工程では、具体的には、未硬
化のソルダーレジスト組成物をロールコータやカーテン
コータ等により塗布したり、フィルム状に成形したソル
ダーレジスト組成物を圧着したりした後、硬化処理を施
すことによりソルダーレジスト層を形成する。上記ソル
ダーレジスト組成物としては、例えば、パッケージ基板
を作製する際に用いたソルダーレジスト組成物と同様の
もの等を用いることができる。
【0079】また、パッケージ基板の露出面には、この
工程を行う前に既にソルダーレジスト層が形成されてい
るため、この工程ではソルダーレジスト層を形成しなく
てよい。
【0080】また、上記ソルダーレジスト層には、光学
素子を基準として位置合わせし、レーザ処理や露光現像
処理により半田バンプ形成用開口を形成する。この際、
使用するレーザとしては、上述したバイアホール用開口
を形成する際に用いるレーザと同様のもの等が挙げられ
る。
【0081】(3) 次に、上記光学素子挿入用基板に
形成した貫通孔内に樹脂組成物を充填し、樹脂充填層を
形成する樹脂充填層形成工程を行う。上記樹脂組成物と
しては、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂、熱
硬化性樹脂の一部が感光性化された樹脂、これらの複合
体等を樹脂成分とするものが挙げられる。上記樹脂成分
の具体例としては、例えば、エポキシ樹脂、フェノール
樹脂、ポリイミド樹脂、オレフィン樹脂、BT樹脂等が
挙げられる。また、上記樹脂組成物には、上記樹脂成分
以外に、例えば、樹脂粒子、無機粒子、金属粒子等の粒
子が含まれていてもよい。これらの粒子を含ませること
により樹脂充填層と、基板、ソルダーレジスト層、層間
樹脂絶縁層等との間で熱膨張係数の整合を図ることがで
き、また、粒子の種類によっては難燃性を付与すること
もできる。
【0082】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部
が感光性化された樹脂、熱硬化性樹脂と熱可塑性樹脂と
の樹脂複合体、感光性樹脂と熱可塑性樹脂との複合体等
が挙げられる。
【0083】具体的には、例えば、エポキシ樹脂、フェ
ノール樹脂、ポリイミド樹脂、ビスマレイミド樹脂、ポ
リフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等
の熱硬化性樹脂;これらの熱硬化性樹脂の熱硬化基(例
えば、エポキシ樹脂におけるエポキシ基)にメタクリル
酸やアクリル酸等を反応させ、アクリル基を付与した樹
脂;フェノキシ樹脂、ポリエーテルスルフォン(PE
S)、ポリスルフォン(PSF)、ポリフェニレンスル
ホン(PPS)、ポリフェニレンサルファイド(PPE
S)、ポリフェニルエーテル(PPE)、ポリエーテル
イミド(PI)等の熱可塑性樹脂;アクリル樹脂等の感
光性樹脂等が挙げられる。また、上記熱硬化性樹脂と上
記熱可塑性樹脂との樹脂複合体や、上記アクリル基を付
与した樹脂や上記感光性樹脂と上記熱可塑性樹脂との樹
脂複合体を用いることもできる。また、上記樹脂粒子と
しては、ゴムからなる樹脂粒子を用いることもできる。
【0084】また、上記無機粒子としては、例えば、ア
ルミナ、水酸化アルミニウム等のアルミニウム化合物、
炭酸カルシウム、水酸化カルシウム等のカルシウム化合
物、炭酸カリウム等のカリウム化合物、マグネシア、ド
ロマイト、塩基性炭酸マグネシウム等のマグネシウム化
合物、シリカ、ゼオライト等のケイ素化合物等が挙げら
れる。また、上記無機粒子として、リンやリン化合物か
らなるものを用いることもできる。
【0085】上記金属粒子としては、例えば、Au、A
g、Cu、Pd、Ni、Pt、Fe、Zn、Pb、A
l、Mg、Ca等が挙げられる。これらの樹脂粒子、無
機粒子および金属粒子は、それぞれ単独で用いてもよい
し、2種以上併用してもよい。
【0086】また、上記粒子の形状は特に限定されず、
例えば、球状、楕円球状、破砕状、多面体状等が挙げら
れる。また、上記粒子の粒径(粒子の一番長い部分の長
さ)は、通信光の波長より短いことが望ましい。粒径が
通信光の波長より長いと光信号の伝送を阻害することが
あるからである。
【0087】上記樹脂組成物を充填する方法としては特
に限定されず、例えば、印刷やポッティング等の方法を
用いることができる。また、タブレット状にしたものを
プランジャーを用いて充填してもよい。また、樹脂充填
層を充填した後には、必要に応じて、硬化処理等を施
す。
【0088】また、この工程で形成する樹脂充填層は、
その垂直方向の通信波長光の透過率が90%以上である
ことが望ましい。上記透過率が90%未満では、通信光
の伝送が阻害され、光学素子を介した光信号の通信に不
都合が発生することがあるからである。なお、本明細書
において、通信波長光の透過率(%)とは、上記樹脂充
填層への垂直方向の入射光の強さをI1、上記樹脂充填
層を通過して出てきた光の強さをI2とした場合に下記
式(1)より算出される値である。
【0089】 透過率(%)=(I2/I1)×100・・・(1)
【0090】また、この工程で樹脂組成物を充填する際
には、異なる樹脂組成物を複数回に分けて充填し、貫通
孔内に複数層からなる樹脂層を形成してもよい。具体的
には、例えば、受光素子の受光面や発光素子の発光面の
高さまでの領域には、ワイヤボンディングやその接続エ
リア等を保護する性質に優れた樹脂組成物や、耐熱性に
特に優れた樹脂組成物を充填し、上記受光面や発光面よ
り高い領域には、通信光の伝送性に特に優れる樹脂組成
物を用いて樹脂充填層を形成する等である。
【0091】さらに、この工程では、貫通孔から露出し
た樹脂組成物の露出面に研磨処理を施し、その露出面を
平坦にすることが望ましい。露出面を平坦にすることに
より、通信光の伝送が阻害されるおそれがより少なくな
るからである。上記研磨処理は、例えば、バフ研磨、紙
やすり等による研磨、鏡面研磨、クリーン研磨等により
行うことができる。また、酸や酸化剤、薬液等を用いた
化学研磨を行ってもよい。また、これらの方法を2種以
上組み合わせて研磨処理を行ってもよい。
【0092】また、上記樹脂充填層を形成した後、必要
に応じて、上記光学素子挿入用基板と上記パッケージ基
板とを貫通するスルーホールを形成してもよい。具体的
には、まず、上記光学素子挿入用基板と上記パッケージ
基板とを貫通するスルーホール用貫通孔をドリル加工や
レーザ処理等により形成する。次に、このスルーホール
用貫通孔の壁面を含む光学素子挿入用基板の露出面およ
びバッケージ基板の露出面に無電解めっき、スパッタリ
ング等により薄膜導体層を形成する。さらに、その表面
に薄膜導体層が形成された基板の上にめっきレジストを
形成した後、該めっきレジスト非形成部に電解めっき層
を形成し、その後、上記めっきレジストと該めっきレジ
スト下の薄膜導体層を除去することにより、上記光学素
子挿入用基板と上記パッケージ基板とを貫通するスルー
ホールを形成することができる。
【0093】また、上述したようなめっきレジストを形
成した後、電解めっき層を形成する方法に代えて、薄膜
導体層上の全面に電解めっき層を形成した後、電解めっ
き層上にエッチングレジストや半田めっき層を形成し、
さらに、エッチング処理を施す方法を用いても上記光学
素子挿入用基板と上記パッケージ基板とを貫通するスル
ーホールを形成することができる。なお、スルーホール
を形成した後には、該スルーホール内に樹脂充填材を充
填することが望ましい。
【0094】次に、上記半田バンプ形成用開口の底面に
露出した導体回路の表面に、必要に応じて、金属層を形
成する。上記金属層は、ニッケル、パラジウム、金、
銀、白金等の耐食性金属により上記導体回路表面を被覆
することにより形成することができる。具体的には、ニ
ッケル−金、ニッケル−銀、ニッケル−パラジウム、ニ
ッケル−パラジウム−金等の金属により形成することが
望ましい。また、上記金属層は、例えば、めっき、蒸
着、電着等の方法を用いて形成することができるが、こ
れらのなかでは、被覆層の均一性に優れるという点から
めっきが望ましい。なお、この金属層は、後工程で半田
バンプ等を形成する際に半田パッドとしての役割を果た
すこととなる。
【0095】さらに、必要に応じて、上記半田バンプ形
成用開口に相当する部分に開口部が形成されたマスクを
介して、上記半田バンプ形成用開口に半田ペーストを充
填した後、リフローすることにより半田バンプを形成す
る。このような一連の工程を経ることによりICチップ
実装用基板を製造することができる。
【0096】
【実施例】先ず、本発明の第1実施例に係るICチップ
実装用基板20の構成について、図11及び図12を参
照して説明する。図11は、第1実施例に係るICチッ
プ実装用基板の一部を模式的に示す部分断面図であり、
図12は、図11に示すICチップ実装用基板にICチ
ップを搭載し、ドータボードに取り付けた状態を模式的
に示す部分断面図である。
【0097】図11に示すように、ICチップ実装用基
板20は、ICチップを搭載する多層ビルドアップ配線
板からなるパッケージ基板10と、発光素子12及び受
光素子14を収容する通孔98を備える光学素子挿入用
基板100とから成る。通孔98内には、透光性を備え
る樹脂が充填されてなる樹脂充填層74が形成されてい
る。
【0098】パッケージ基板10は、コア基板30の両
面に、導体回路60及びバイアホール58の形成された
層間樹脂絶縁層50と、導体回路160及びバイアホー
ル158の形成された層間樹脂絶縁層150とが形成さ
れて成る。コア基板30には、スルーホール36が形成
され、コア基板30の両面には導体回路38が形成され
ている。層間樹脂絶縁層150上には、ソルダーレジス
ト層62が配設されている。ソルダーレジスト層62の
図中の下面側(ICチップ側)の開口62aには、IC
チップとの接続用の半田バンプ79Dが配置され、上面
側の開口62a内のパッド69には、発光素子12及び
受光素子14からのワイヤ72が接続されている。
【0099】光学素子挿入用基板100は、通孔98の
形成されたコア基板80からなる。該コア基板80に
は、スルーホール86が形成されている。該スルーホー
ル86の図中下側のランド86aは、パッケージ基板1
0の導体回路160と接続され、図中上側のランド86
bには、蓋めっき層94が配設されている。該蓋めっき
層94の上側にはソルダーレジスト層76が設けられ、
ソルダーレジスト層76の開口76aを介して、蓋めっ
き層94上にドータボードと接続する半田バンプ79U
が形成されている。
【0100】図12に示すように、ICチップ102
は、ICチップ実装用基板20に半田バンプ(又はBG
A)79Dを介して接続される。一方、ICチップ実装
用基板20は、ドータボード108に半田バンプ79U
を介して接続される。ドータボード108には、水平に
光導波路(又は光ファイバー)16及び光導波路(又は
光ファイバー)18が配設されている。光導波路16の
端面16a及び光導波路18の端面18aは45°にカ
ットされている。
【0101】光導波路16を透過する光信号は、45°
にカットされた端面16aを介して上方へ送られ、受光
素子14の受光部14aに入射される。受光素子14へ
入射された光信号は、電気信号に変換され、パッケージ
基板10中の導体回路を介してICチップ102へ伝送
される。即ち、受光素子14−ワイヤ72−受光素子側
の層間樹脂絶縁層150の導体回路160、バイアホー
ル158―受光素子側の層間樹脂絶縁層50の導体回路
60、バイアホール58−スルーホール36−ICチッ
プ側の層間樹脂絶縁層50の導体回路60、バイアホー
ル58−ICチップ側の層間樹脂絶縁層150の導体回
路160、バイアホール158−半田バンプ(又はBG
A)76U−ICチップ102である。
【0102】上記受光素子14からの光信号に基づくI
Cチップ102での演算結果は、パッケージ基板10及
び光学素子挿入用基板100を介してドータボード10
8へ送られる。即ち、ICチップ102−半田バンプ
(又はBGA)76U−ICチップ側の層間樹脂絶縁層
150の導体回路160、バイアホール158−ICチ
ップ側の層間樹脂絶縁層50の導体回路60、バイアホ
ール58−スルーホール36−ドータボード側の層間樹
脂絶縁層50の導体回路60、バイアホール58−ドー
タボード側の層間樹脂絶縁層150の導体回路160、
バイアホール158―光学素子挿入用基板100のスル
ーホール86−半田バンプ79Uである。
【0103】一方、ドータボード108側からの指令
は、光学素子挿入用基板100及びパッケージ基板10
を介してICチップ102へ送られる。即ち、半田バン
プ79U−光学素子挿入用基板100のスルーホール8
6−ドータボード側の層間樹脂絶縁層150の導体回路
160、バイアホール158―ドータボード側の層間樹
脂絶縁層50の導体回路60、バイアホール58−スル
ーホール36−ICチップ側の層間樹脂絶縁層50の導
体回路60、バイアホール58−ICチップ側の層間樹
脂絶縁層150の導体回路160、バイアホール158
−半田バンプ(又はBGA)76U−ICチップ102
である。
【0104】ICチップ102からの電気信号は、パッ
ケージ基板10を介して発光素子12へ伝送される。即
ち、ICチップ102−半田バンプ(又はBGA)76
U−ICチップ側の層間樹脂絶縁層150の導体回路1
60、バイアホール158−ICチップ側の層間樹脂絶
縁層50の導体回路60、バイアホール58−スルーホ
ール36−ドータボード側の層間樹脂絶縁層50の導体
回路60、バイアホール58−ドータボード側の層間樹
脂絶縁層150の導体回路160−ワイヤ72−発光素
子12である。電気信号は、発光素子12にて光信号に
変換され、発光部12aから垂直に図中下方へ発射さ
れ、45°にカットされた端面18aを介して入射さ
れ、光導波路18中を透過する。
【0105】図15は、図11に示すICチップ実装用
基板20の平面図である。パッケージ基板(多層プリン
ト配線板)10の発光素子12の搭載側Lには、主とし
て発光素子12とICチップ102とを接続する導体回
路(導体回路60、バイアホール58、導体回路16
0、バイアホール158)が配置されている。このた
め、ICチップ102の発光素子12側への出力端子
(パッド)104は、主に発光素子12の搭載側L側へ
来るように設計されている。
【0106】一方、パッケージ基板(多層プリント配線
板)10の受光素子14の搭載側Rに、主として受光素
子14とICチップ102とを接続する導体回路(導体
回路60、バイアホール58、導体回路160、バイア
ホール158)が配置されている。このため、ICチッ
プ102の受光素子14からの入力端子(パッド)10
4は、主に受光素子14の搭載側R側へ来るように設計
されている。
【0107】上述したように第1実施例では、発光素子
搭載側Lに、主として発光素子12とICチップ102
とを接続する導体回路を配置し、受光素子搭載側Rに、
主として受光素子14とICチップ102とを接続する
導体回路を配置する。このため、受光素子14とICチ
ップ102とを接続する導体回路の長さ、及び、発光素
子12とICチップ102とを接続する導体回路の長さ
が短くなり、受光素子14、発光素子12とICチップ
とを合理的に接続し得る。また、受光素子14からの入
力を伝達する導体回路と、発光素子12への出力を伝達
する導体回路とを、多層プリント配線板内で分けて配置
するため、入出力を分離し、ノイズ等の影響を与え難く
できる。
【0108】また、第1実施例では、ICチップ102
と受光素子14及び発光素子12とを接続する導体回路
を主として中央部に配置し、一方、ICチップ102と
ドータボード108とを結ぶ導体回路を主として外周部
に配置してある。ここで、ICチップ102と受光素子
14及び発光素子12との間は、相対的に高い周波数の
信号が送受され、ICチップ102とドータボード10
8との間は、相対的に低い周波数の信号が送受されるた
め、高い周波数の信号が送受されるICチップ102と
受光素子14及び発光素子12との間の導体回路の長さ
を短くし、ICチップ実装用基板の高周波性能を改善し
てある。
【0109】以下、図11を参照して上述したICチッ
プ実装用基板20の製造工程について、図1〜図13を
参照して説明する。
【0110】A.光学素子挿入用基板の作製 (a)樹脂充填材の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製、分子量:310、YL983U)100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで、最大粒子の直径が15μm以下のS
iO2球状粒子(アドテック社製、CRS 1101−C
E)72重量部およびレベリング剤(サンノプコ社製
ベレノールS4)1.5重量部を容器にとり、攪拌混合
することにより、その粘度が23±1℃で30〜60P
a・sの樹脂充填材を調製した。なお、硬化剤として、
イミダゾール硬化剤(四国化成社製、2E4MZ−C
N)6.5重量部を用いた。
【0111】(b)光学素子挿入用基板の製造 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる絶縁性基板
80の片面に18μmの銅箔81がラミネートされてい
る両面銅張積層板80Aを出発材料とした(図1(A)
参照)。まず、この銅張積層板にドリルで貫通孔84を
穿設し、無電解めっき処理を施すことにより、その表面
(貫通孔84の壁面を含む)に導体層82を形成した
(図1(B)参照)。
【0112】(2)次に、導体層82を形成した基板1
を水洗いし、乾燥した後、NaOH(10g/l)、N
aClO2(40g/l)、Na3PO4(6g/l)を
含む水溶液を黒化浴(酸化浴)とする黒化処理、およ
び、NaOH(10g/l)、NaBH4(6g/l)
を含む水溶液を還元浴とする還元処理を行い、導体層8
2の表面に粗化面82αを形成した(図1(C)参
照)。
【0113】(3)次に上記(a)に記載した樹脂充填
材を調製した後、下記の方法により調整後24時間以内
に、その壁面に導体層82を形成した貫通孔84内に樹
脂充填材90を充填した(図1(D))。即ち、スキー
ジを用いて貫通孔内に樹脂充填材を押し込んだ後、10
0℃、20分の条件で乾燥させた。
【0114】(4)上記(3)の処理を終えた基板の片
面を、♯600のベルト研磨紙(三共理化学社製)を用
いたベルトサンダー研磨により、樹脂充填材90の層の
露出面および導体層82の表面が平坦になるように研磨
し、次いで、上記ベルトサンダー研磨による傷を取り除
くためのバフ研磨を行った。このような一連の研磨を基
板の他方の面についても同様に行った。次いで、100
℃で1時間、120℃で3時間、150℃で1時間、1
80℃で7時間の加熱処理を行って樹脂充填材層90を
形成した(図1(E)参照)。
【0115】(5)次に、導体層82を形成した基板の
片面に、無電解めっき処理を施すことにより導体層92
を形成した(図2(A)参照)。なお、導体層92を形
成する面には、予め、パラジウム触媒を付与しておき、
導体層92を形成しない例の面には、めっきレジストを
形成しておくことにより、基板の片面に導体層92を形
成した。
【0116】(6)導体層82及び導体層92を形成し
た基板の導体回路(スルーホールのランド部分を含む)
形成部に相当する部分にエッチングレジスト(図示せ
ず)を形成した後、エッチング処理を施すことにより、
その内部に樹脂充填材層90が形成され、かつ、その上
部に蓋めっき層94が形成されたスルーホール86と、
導体回路(図示せず)とを形成し、蓋めっき層94及び
導体回路の表面に粗化層94αを設けた(図2(B)参
照)。
【0117】なお、エッチングレジストの形成は、市販
の感光性ドライフィルムを張り付け、マスクを載置し
て、100mJ/cm2で露光し、0.8%炭酸ナトリ
ウム水溶液で現像処理することにより行った。また、エ
ッチング処理は、硫酸と過酸化水素との混合液を用いて
行った。
【0118】(7)次に、基板80の片側の導体回路非
形成部にエポキシ樹脂系接着剤を塗布することにより接
着剤層96を形成した(図2(C)参照)。
【0119】(8)さらに、基板80の中央部にルータ
加工により、光学素子収容用の貫通孔98を形成し、光
学素子挿入用基板100とした(図2(D)参照)。
【0120】B.パッケージ基板の作製 (a)層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9、油化シェルエポキシ社製エピコート1001)30
重量部、クレゾールノボラック型エポキシ樹脂(エポキ
シ当量215、大日本インキ化学工業社製 エピクロン
N−673)40重量部、トリアジン構造含有フェノー
ルノボラック樹脂(フェノール性水酸基当量120、大
日本インキ化学工業社製 フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部、ソルベントナフサ20重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製 デナレックスR−45EPT)
15重量部と2−フェニル−4、5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部、微粉砕シリ
カ2重量部、シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後、80〜120℃で10分間乾燥させることによ
り、層間樹脂絶縁層用樹脂フィルムを作製した。
【0121】(b)樹脂充填材の調整 光学素子挿入用基板の作製の(a)の工程と同様にして
行った。
【0122】(e)パッケージ基板の製造 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなる絶縁性基板
30の両面に18μmの銅箔32がラミネートされてい
る両面銅張積層板30Aを出発材料とした(図3(A)
参照)。まず、この銅張積層板にドリルで貫通孔34を
穿設し、無電解めっき処理を施して導体層33を形成し
た(図3(B)参照)。そして、パターン状にエッチン
グすることにより、基板30の両面に下層導体回路38
とスルーホール36とを形成した(図3(C)参照)。
【0123】(2)下層導体回路38を形成した基板3
0を水洗いし、乾燥した後、NaOH(10g/l)、
NaClO2(40g/l)、Na3PO4(6g/l)
を含む水溶液を黒化浴(酸化浴)とする黒化処理、およ
び、NaOH(10g/l)、NaBH4(6g/l)
を含む水溶液を還元浴とする還元処理を行い、下層導体
回路38の表面及びスルーホール36の内面に粗化面3
8α、36αを形成した(図3(D)参照)。
【0124】(3)次に上記(b)に記載した樹脂充填
材を調製した後、下記の方法により調整後24時間以内
に、スルーホール36内および基板30の片面の導体回
路非形成部と下層導体回路38の外縁部とに樹脂充填材
40の層を形成した(図3(E)参照)。即ち、まず、
スキージを用いてスルーホール36内に樹脂充填材40
を押し込んだ後、100℃、20分の条件で乾燥させ
た。次に、導体回路非形成部に相当する部分が開口した
マスクを基板上に載置し、スキージを用いて凹部となっ
ている導体回路非形成部にも樹脂充填材40を充填し、
100℃、20分の条件で乾燥させることにより樹脂充
填材40の層を形成した。
【0125】(4)上記(3)の処理を終えた基板の片
面を、♯600のベルト研磨紙(三共理化学社製)を用
いたベルトサンダー研磨により、導体回路38の表面や
スルーホール36のランド表面に樹脂充填材40が残ら
ないように研磨し、次いで、上記ベルトサンダー研磨に
よる傷を取り除くためのバフ研磨を行った。このような
一連の処理を基板の他方の面についても同様に行った。
次いで、100℃で1時間、120℃で3時間、150
℃で1時間、180℃で7時間の加熱処理を行って樹脂
充填材層40を形成した(図4(A)参照)。
【0126】このようにして、スルーホール36や導体
回路非形成部に形成された樹脂充填材層40の表層部お
よび導体回路38の表面を平坦化し、樹脂充填材層40
と導体回路38の側面とが粗化面38αを介して強固に
密着し、また、スルーホール36の内壁面と樹脂充填材
層40とが粗化面36αを介して強固に密着した絶縁性
基板を得た。この工程により、樹脂充填材層40の表面
と導体回路38の表面とが同一平面となる。
【0127】(5)上記基板を水洗、酸性脱脂した後、
ソフトエッチングし、次いで、エッチング液を基板の両
面にスプレイで吹き付けて、導体回路38の表面とスル
ーホール36のランド表面をエッチングすることによ
り、導体回路38の全表面に粗化面38βを、またスル
ーホール36のランドに粗化面36βを形成した(図4
(B))。エッチング液として、イミダゾール銅(I
I)錯体10重量部、グリコール酸7重量部、塩化カリ
ウム5重量部を含むエッチング液(メック社製、メック
エッチボンド)を使用した。
【0128】(6)次に、上記(a)で作製した層間樹
脂絶縁層用樹脂フィルムを、温度50〜150℃まで昇
温しながら、0.5MPaで真空圧着ラミネートして貼
り付け、樹脂フィルム層50γを形成した(図4(C)
参照)。
【0129】(7)次に、樹脂フィルム層50γ上に、
厚さ1.2mmの貫通孔が形成されたマスクを介して、
波長10.4μmのCO2ガスレーザにて、ビーム径
4.0mm、トップハットモード、パルス幅8.0μ
秒、マスクの貫通孔の径1.0mm、1ショットの条件
で樹脂フィルム層50γに、直径80μmのバイアホー
ル用開口50aを形成し、層間樹脂絶縁層50とした
(図4(D)参照)。
【0130】(8)バイアホール用開口50aを形成し
た基板を、60g/lの過マンガン酸を含む80℃の溶
液に10分間浸漬し、層間樹脂絶縁層50の表面に存在
するエポキシ樹脂粒子を溶解除去することにより、バイ
アホール用開口50aの内壁面を含む層間樹脂絶縁層5
0の表面に粗化面50αを形成した(図4(E))。
【0131】(9)次に、上記処理を終えた基板を、中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに、粗面化処理(粗化深さ3μm)した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層50の表面(バイアホール用開口50aの内壁面を
含む)に触媒核を付着させた(図示せず)。即ち、上記
基板を塩化パラジウム(PbCl2)と塩化第一スズ
(SnCl2)とを含む触媒液中に浸漬し、パラジウム
金属を析出させることにより触媒を付与した。
【0132】(10)次に、以下の組成の無電解銅めっ
き液中に、基板を浸漬し、層間樹脂絶縁層50の表面
(バイアホール用開口50aの内壁面を含む)に厚さ
0.6〜3.0μmの無電解銅めっき膜(薄膜導体層)
52を形成した(図5(A)参照)。 〔無電解めっき液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α’ −ビビリジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 34℃の液温度で40分
【0133】(11)次に、無電解銅めっき膜33が形
成された基板に市販の感光性ドライフィルムを張り付
け、マスクを載置して、100mJ/cm2で露光し、
0.8%炭酸ナトリウム水溶液で現像処理することによ
り、めっきレジスト54を設けた(図5(B)参照)。
【0134】(12)ついで、基板を50℃の水で洗浄
して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄し
てから、以下の条件で電解めっきを施し、めっきレジス
ト54非形成部に、電解銅めっき膜56を形成した(図
5(C)参照)。 〔電解めっき液〕 硫酸 2.24 mol/l 硫酸銅 0.26 mol/l 添加剤 19.5 ml/l (アトテックジャパン社製、カバラシドGL) 〔電解めっき条件〕 電流密度 1A/dm2 時間 65 分 温度 22±2 ℃
【0135】(13)さらに、めっきレジスト54を5
%KOHで剥離除去した後、そのめっきレジスト54下
の無電解めっき膜を硫酸と過酸化水素との混合液でエッ
チング処理して溶解除去し、上層導体回路60(バイア
ホール58を含む)とした(図5(D)参照)。
【0136】(14)次に、上層導体回路60等を形成
した基板30をエッチング液に浸漬し、上層導体回路6
0(バイアホール58を含む)の表面に粗化面60α、
58αを形成した(図6(A)参照)。なお、エッチン
グ液としては、メック社製、メックエッチボンドを使用
した。
【0137】(15)続いて、上記(6)〜(15)の
工程を繰り返すことで、さらに上層に層間樹脂絶縁層1
50を形成する。そして、層間樹脂絶縁層150上に導
体回路160(バイアホール158を含む)、及び、受
光素子、発光素子を固定するためのダミーパッド(導体
回路)160cを形成する(図6(B))。
【0138】(16)次に、ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部、メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製、
商品名:エピコート1001)15.0重量部、イミダ
ゾール硬化剤(四国化成社製、商品名:2E4MZ−C
N)1.6重量部、感光性モノマーである2官能アクリ
ルモノマー(日本化薬社製、商品名:R604)4.5
重量部、同じく多価アクリルモノマー(共栄化学社製、
商品名:DPE6A)1.5重量部、分散系消泡剤(サ
ンノプコ社製、S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調製し、この混合組成
物に対して光重合開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部、を加えることによ
り、粘度を25℃で2.0Pa・sに調整したソルダー
レジスト組成物を得た。また、粘度測定は、B型粘度計
(東京計器社製、DVL−B型)で60rpmの場合は
ローターNo.4、6rpmの場合はローターNo.3
によった。なお、ソルダーレジスト組成物としては、市
販のソルダーレジスト組成物を用いることもできる。
【0139】(17)次に、上層導体回路160等を形
成した基板の両面に、上記ソルダーレジスト組成物を塗
布し、70℃で20分間、70℃で30分間の条件で乾
燥処理を行い、ソルダーレジス組成物の層62αを形成
した(図6(C)参照)。次いで、開口部のパターンが
描画された厚さ5mmのフォトマスクをソルダーレジス
ト組成物の層62αに密着させて1000mJ/cm2
の紫外線で露光し、DMTG溶液で現像処理し、開口6
2a、62b、62cを形成した。そして、さらに、8
0℃で1時間、100℃で1時間、120℃で1時間、
150℃で3時間の条件でそれぞれ加熱処理を行ってソ
ルダーレジスト組成物の層62αを硬化させ、導体回路
160に至る開口62a、ダミーパッド160cに至る
開口62c、光学素子挿入用基板取り付け用の開口62
bを有するソルダーレジスト層62を形成した(図7
(A)参照)。
【0140】(18)次に、ソルダーレジスト層62を
形成した基板30を、塩化ニッケル(2.3×10-1
ol/l)、次亜リン酸ナトリウム(2.8×10-1
ol/l)、クエン酸ナトリウム(1.6×10-1mo
l/l)を含むpH=4.5の無電解ニッケルめっき液
に20分間浸漬して、開口62aの一部に厚さ5μmの
ニッケルめっき層66を形成した。さらに、その基板3
0をシアン化金カリウム(7.6×10-3mol/
l)、塩化アンモニウム(1.9×10-1mol/
l)、クエン酸ナトリウム(1.2×10-1mol/
l)、次亜リン酸ナトリウム(1.7×10-1mol/
l)を含む無電解金めっき液に80℃の条件で7.5分
間浸漬して、ニッケルめっき層66上に、厚さ0.03
μmの金めっき層68を析出することでパッド96を形
成し、パッケージ基板10とした(図7(B)参照)。
【0141】C.ICチップ実装用基板の作製 (1)マスラミネート方式による積層プレスを行い、上
記Aで作製した光学素子挿入用基板100(図2(D)
参照)と、上記Bで作製したパッケージ基板10(図7
(B)参照)とを、上記光学素子挿入用基板100に形
成した接着剤層96を介して貼り合わせた基板を得た
(図8(A)参照)。即ち、両者の位置合わせを行った
後、150℃まで昇温し、さらに5MPaの圧力でプレ
スすることにより光学素子挿入用基板100とパッケー
ジ基板10とを貼り合わせた。
【0142】(20)一方、発光素子12及び受光素子
14の裏面に開口15aを有するソルダーレジスト層を
設ける(図13(A)は、開口15aを備えるソルダー
レジスト層15を形成した発光素子12の側面及び底面
を示している)。 (3)発光素子12及び受光素子14のソルダーレジス
ト層15の開口15aに半田ペースト70γを取り付け
る(図13(B)は、発光素子12の側面及び底面を示
している)。こでは、Sn/Pb、Sn/Agなどの半
田ペーストを用いるが、種々の接着用のダイボンド樹脂
を塗布する。ダイボンド樹脂としては、熱硬化性樹脂、
熱可塑性樹脂、紫外線硬化樹脂などの樹脂、銅、金、銀
などの導電性のある粒子が配合された金属ペーストなど
接着力のあるものすべてを用いることができる。この実
施例では、光学素子に半田ペースト70γと塗布して、
当該光学素子を基板に実装するが、基板側に設けたソル
ダーレジスト層の開口62cに、半田ペーストを塗布す
ることもできる。半田ペーストの厚み(高さ)は、特に
決まりはないが、5〜100μmの厚みであることが望
ましい。5μm未満では、接着性の低下があり、100
μmを越えると、熱硬化時に素子が傾いたりしてしま
う。
【0143】(4)パッケージ基板10の開口62c
に、半田ペースト70γを取り付けた受光素子14およ
び発光素子12を載置する(図8(B)参照)。ここ
で、図8(B)中の楕円内の拡大図である図13(C)
中に示すように、受光素子14および発光素子12の上
面には、それぞれ受光部14aおよび発光部12aが設
けられている。なお、受光素子14としては、InGa
Asからなるものを用い、発光素子12としては、In
GaAsPからなるものを用いた。
【0144】(5)250℃でリフローを行うことによ
り、96.5Sn3.5Agの半田ペースト70γを一
旦溶融した後、冷却することで半田70により受光素子
14および発光素子12をダミーパッド160cへ固定
する(図8(C)及び図8(C)中の楕円内を拡大して
示す図13(D)参照)。この際に、受光素子14およ
び発光素子12のソルダーレジスト層15、及び、IC
チップ実装用基板100のソルダーレジスト層に溶融し
た半田が弾かれて、半田がソルダーレジスト層62の開
口62cに対応する位置に正しく収まり、ダミーパッド
160cに固定される。これと共に、受光素子14およ
び発光素子12は、ソルダーレジスト層15の開口15
aが半田の中央部に来るように移動するため(セルフア
ライメント)、ソルダーレジスト層62の開口62c
と、受光素子14および発光素子12の開口15aとが
対向する、即ち、開口62cのセンターと開口15aの
センターとが一致する。これにより、基板の位置決めマ
ーク(図示せず)に対応して形成されたソルダーレジス
ト層62の開口62cと、受光素子14および発光素子
12との位置が合う。即ち、基板の位置決めマーク(図
示せず)に対して正しい位置に受光素子14および発光
素子12を配置させることができる。なお、半田ペース
ト70γを設ける開口15aは、3カ所以上必要であ
る。これは、上記半田リフローの際に、発光素子12及
び受光素子14が傾くことが無いようにするためであ
る。特に、経済性の観点から開口を3カ所設けることが
最も望ましい。
【0145】(6)次に、受光素子14および発光素子
12の電極12dとパッケージ基板の表面のパッド96
とをワイヤボンディングにより接続した(図9(A)参
照)。ここで、ワイヤ72としては、Au製のワイヤを
用いた。用いられるワイヤ72としては、Au以外にも
銀、アルミニウムなどの金属線を使用でき、線幅は、1
5〜50μmのものを用いることができる。素子側をボ
ールボンディングで行い、導体回路側をウエッジボンデ
ィングを行うことによって接続される。
【0146】(7)次に、上記パッケージ基板の作製の
(16)の工程で調製したソルダーレジスト組成物と同
様の樹脂組成物を調製し、これを基板の光学素子挿入用
基板側に塗布し、70℃で20分間、70℃で30分間
の条件で乾燥処理を行い、ソルダーレジスト組成物の層
76αを形成した(図9(B)参照)。なお、ここで、
貫通孔98内にはソルダーレジスト組成物を塗布しなか
った。
【0147】次いで、開口部のパターンが描画された厚
さ5mmのフォトマスク(図示せず)を、受光素子14
をアライメントマークとして位置決めし、ソルダーレジ
スト組成物の層76αに密着させて1000mJ/cm
2の紫外線で露光し、DMTG溶液で現像処理し、開口
76aを形成した(図9(C)参照)。なお、ソルダー
レジスト層の中央の開口76bは、貫通孔98よりも大
きくなるように形成した。図9(C)に示すICチップ
実装用基板の平面図を図14に示す。本実施例では、受
光素子14をアライメントマークとして用いるため、受
光素子14と開口76aとの相対位置を正確に合わせる
ことができる。
【0148】そして、さらに、80℃で1時間、100
℃で1時間、120℃で1時間、150℃で3時間の条
件でそれぞれ加熱処理を行ってソルダーレジスト組成物
の層76αを硬化させ、開口76aを有するソルダーレ
ジスト層76を形成した。従って、この工程を終えた際
には、光学素子挿入用基板側にはソルダーレジスト層7
6が、パッケージ基板側にはソルダーレジスト層62が
それぞれ形成されていることとなる。ここでは、露光・
現像により開口76aを設けたが、受光素子14をアラ
イメントマークとして位置決めし、レーザで開口76a
を設けることもできる。
【0149】(8)次に、光学素子挿入用基板に形成し
た貫通孔98内に、エポキシ樹脂を含む樹脂組成物を印
刷により充填し、その後、この樹脂組成物を乾燥させ
た。さらに、樹脂組成物の露出面にバフ研磨と鏡面研磨
とを施した。その後、加熱処理を行い、樹脂充填層74
とした(図9(B)参照)。なお、樹脂充填層74は、
波長1.55μm光の垂直方向の透過率が93%であ
る。
【0150】本実施例では、位置決めの際に、受光素子
14又は発光素子12の端部、又は、素子のミラー(受
光部14a、発光部12a)をアライメントマークとし
て用いた。この代わりに、受光素子14又は発光素子1
2にアライメントマークを形成し、該アライメントマー
クを位置決めに用いることもできる。それによって、開
口76aに形成される半田バンプ(又は半田パッド)と
受光素子14との間隔が所望のものとなり、半田バンプ
(半田パッド)と受けの外部基板のパッド位置が正確に
なるし、受光素子と光導波路との位置も正確になる。光
信号および電気信号の伝達が正確に行うことができると
いう効果がある。
【0151】以上はワイヤーボンディング型の受光素子
で説明しているが、フィリップチップ型の受光素子でも
アライメントマークとして用いることができる。その場
合は、半田バンプで受光素子を接続したものに、封止樹
脂を充填してから、上記と同様にアライメントマークと
して半田パッドを形成させる。
【0152】(9)次に、基板を、塩化ニッケル(2.
3×10-1mol/l)、次亜リン酸ナトリウム(2.
8×10-1mol/l)、クエン酸ナトリウム(1.6
×10 -1mol/l)を含むpH=4.5の無電解ニッ
ケルめっき液に20分間浸漬して、開口76aの一部に
厚さ5μmのニッケルめっき層77を形成した。さら
に、その基板をシアン化金カリウム(7.6×10-3
ol/l)、塩化アンモニウム(1.9×10-1mol
/l)、クエン酸ナトリウム(1.2×10-1mol/
l)、次亜リン酸ナトリウム(1.7×10-1mol/
l)を含む無電解金めっき液に80℃の条件で7.5分
間浸漬して、ニッケルめっき層77上に、厚さ0.03
μmの金めっき層78を形成した(図10(B)参
照)。
【0153】(11)受光素子14の受光部14a及び
発光素子12の発光部12aの垂線上であって、樹脂充
填層74の表面にマイクロレンズ99を取り付ける(図
10(C)参照)。マイクロレンズ99は、ディスペン
サー、インクジェット、マイクロピペッ等により塗布す
ることでも、また、射出成形で予め形成したマイクロレ
ンズを接着剤で樹脂充填層74へ張り付けることもでき
る。
【0154】(12)次に、ソルダーレジスト層76に
形成した開口76a、および、ソルダーレジスト層62
の有する開口62aに半田ペーストを印刷し、200℃
でリフローすることにより半田バンプ(又はBGA、導
電性接続ピン)79U、79Dを形成し、ICチップ実
装用基板20を得た(図11参照)。
【0155】このようにして得られたICチップ実装用
基板20にICチップを搭載する。先ず、ICチップ1
02を、ICチップ実装用基板20の図示しない位置決
めマークとICチップ102側の位置決めマーク(図示
せず)とで位置合わせすることで、当該ICチップ10
2のパッド104がICチップ実装用基板20の半田バ
ンプ(又はBGA)79Dに対応するように載置する。
そして、リフローを行うことで、ICチップ実装用基板
20に搭載する。次に、ICチップ102を搭載したI
Cチップ実装用基板20を、当該ICチップ実装用基板
20の図示しない位置決めマークとドータボード108
の位置決めマーク(図示せず)とで位置合わせすること
で、当該ICチップ実装用基板20の半田バンプ79U
がドータボードのパッド106に対応するように載置す
る。そして、リフロー行うことでICチップ実装用基板
20をドータボード108に搭載する。
【0156】本実施例では、ICチップ実装用基板の凹
部に一対の受光素子、発光素子を搭載する例を挙げた
が、これらのいずれか一方、又は、複数個備えることも
できる。更に、受光素子とドライバー素子、発光素子と
ドライバー素子/アンプ素子の複数個を実装してもよ
い。
【0157】[第2実施例]図16は、本発明の第2実施
例に係るICチップ実装用基板を示している。該第2実
施例では、基板表面に受光素子14、発光素子12を実
装し、接着剤112を介して張り付けられたダム基板1
14を介して、樹脂74を封止している。この第2実施
例においても、受光素子14側に主として受光素子とI
Cチップとを接続する導体回路を配置し、発光素子12
側に主として発光素子とICチップとを接続する導体回
路を配置している。
【0158】[第3実施例]図17は、本発明の第3実施
例に係るICチップ実装用基板を示している。第1実施
例では、受光素子14、発光素子12と基板とをボンデ
ィングワイヤー72を用いて電気接続したが、この第3
実施例では、受光素子14、発光素子12を基板へフィ
リップチップ実装している。この第2実施例において
も、受光素子14側に主として受光素子とICチップと
を接続する導体回路を配置し、発光素子12側に主とし
て発光素子とICチップとを接続する導体回路を配置し
ている。
【0159】
【発明の効果】以上説明したように、本発明の光学素子
実装用基板では、多層プリント配線板の発光素子搭載側
に、主として発光素子とICチップとを接続する導体回
路を配置し、多層プリント配線板の受光素子搭載側に、
主として受光素子とICチップとを接続する導体回路を
配置する。このため、受光素子とICチップとを接続す
る導体回路の長さ、及び、発光素子とICチップとを接
続する導体回路の長さが短くなり、受光素子、発光素子
とICチップとを合理的に接続し得る。また、受光素子
からの入力を伝達する導体回路と、発光素子への出力を
伝達する導体回路とを、多層プリント配線板内で分けて
配置するため、入出力を分離し、ノイズ等の影響を与え
難くできる。
【図面の簡単な説明】
【図1】 (A)〜(E)は、第1実施例に係るICチ
ップ実装用基板の製造方法における光学素子挿入用基板
を作製する工程を模式的に示す部分断面図である。
【図2】 (A)〜(D)は、第1実施例に係るICチ
ップ実装用基板の製造方法における光学素子挿入用基板
を作製する工程を模式的に示す部分断面図である。
【図3】 (A)〜(E)は、第1実施例に係るICチ
ップ実装用基板の製造方法におけるパッケージ基板を作
製する工程の一部を模式的に示す部分断面図である。
【図4】 (A)〜(E)は、第1実施例に係るICチ
ップ実装用基板の製造方法におけるパッケージ基板を作
製する工程の一部を模式的に示す部分断面図である。
【図5】 (A)〜(D)は、第1実施例に係るICチ
ップ実装用基板の製造方法におけるパッケージ基板を作
製する工程の一部を模式的に示す部分断面図である。
【図6】 (A)〜(C)は、第1実施例に係るICチ
ップ実装用基板の製造方法におけるパッケージ基板を作
製する工程の一部を模式的に示す部分断面図である。
【図7】 (A)、(B)は、第1実施例に係るICチ
ップ実装用基板の製造方法におけるパッケージ基板を作
製する工程の一部を模式的に示す部分断面図である。
【図8】 (A)〜(C)は、第1実施例に係るICチ
ップ実装用基板の製造方法の一部を模式的に示す部分断
面図である。
【図9】 (A)〜(C)は、第1実施例に係るICチ
ップ実装用基板の製造方法の一部を模式的に示す部分断
面図である。
【図10】 (A)〜(C)は、第1実施例に係るIC
チップ実装用基板の製造方法の一部を模式的に示す部分
断面図である。
【図11】 第1実施例に係るICチップ実装用基板の
一部を模式的に示す部分断面図である。
【図12】 第1実施例に係るICチップ実装用基板に
ICチップを搭載し、ドータボードに取り付けた状態を
模式的に示す部分断面図である。
【図13】 (A)は半田ペースト取り付け前の発光素
子の側面図及び底面図であり、(B)は、半田ペースト
取り付け後の発光素子の側面図及び底面図であり、
(C)は図8(B)の楕円部分を拡大して示す拡大部分
断面図であり、(D)は図8(C)の楕円部分を拡大し
て示す拡大部分断面図である。
【図14】 図10(A)に示すICチップ実装用基板
の平面図である。
【図15】 図11に示すICチップ実装用基板の平面
図である。
【図16】 第2実施例に係るICチップ実装用基板の
一部を模式的に示す部分断面図である。
【図17】 第3実施例に係るICチップ実装用基板の
一部を模式的に示す部分断面図である。
【符号の説明】
10 パッケージ基板 12 発光素子 12a 発光部 14 受光素子 14a 受光部 15 ソルダーレジスト層 15a 開口 20 ICチップ実装用基板 16 光導波路 18 光導波路 22 層間樹脂絶縁層 23 めっきレジスト 30 基板 32 銅箔 36 スルーホール 40 樹脂充填層 50 層間樹脂絶縁層 58 バイアホール 60 導体回路 62 ソルダーレジスト層 62a 開口 70 半田 70γ 半田ペースト 79U、79D 半田バンプ 94 蓋めっき層 98 貫通孔 100 光学素子挿入用基板 102 ICチップ 108 ドータボード 160c ダミーパッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/18 H05K 3/46 Q 5F073 1/14 A 5F088 3/46 H01L 23/12 N // H05K 1/14 31/02 B (72)発明者 田中 宏徳 岐阜県揖斐郡揖斐川町北方1−1 イビデ ン株式会社内 Fターム(参考) 5E336 AA04 AA08 AA12 AA16 BB03 BB15 BC26 BC34 CC32 CC55 CC57 EE01 GG11 GG25 5E338 AA03 BB03 BB13 BB19 BB25 BB75 CC01 CC10 CD32 EE11 5E344 AA01 AA21 AA26 BB02 BB04 BB13 CC05 CC14 CC24 DD02 EE06 5E346 AA06 AA12 AA15 AA43 BB01 BB16 BB20 CC02 CC08 CC31 DD02 DD22 EE02 EE06 EE07 EE31 FF01 FF45 GG15 GG17 GG22 GG25 GG28 GG40 HH01 5F041 AA47 CA34 CA39 CB32 CB33 DA04 DA09 DA20 DA34 DA35 DC23 FF14 5F073 BA01 CA05 CA12 EA27 FA02 FA04 FA15 5F088 AB02 AB07 BA03 BA15 BB01 EA07 EA09 EA13 EA16 EA20 GA09 GA10 JA14

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 コア基板に層間樹脂絶縁層と導体回路よ
    りなる導体層とが交互に積層されて成る多層プリント配
    線板に、第1の素子及び第2の素子を搭載すると共にI
    Cチップを実装するICチップ実装用基板であって、 前記多層プリント配線板の前記第1の素子搭載側に、主
    として第1の素子とICチップとを接続する導体回路を
    配置し、 前記多層プリント配線板の前記第2の素子搭載側に、主
    として第2の素子とICチップとを接続する導体回路を
    配置したことを特徴とするICチップ実装用基板。
  2. 【請求項2】 コア基板に層間樹脂絶縁層と導体回路よ
    りなる導体層とが交互に積層されて成る多層プリント配
    線板に、発光素子及び受光素子を搭載すると共にICチ
    ップを実装するICチップ実装用基板であって、 前記多層プリント配線板の前記発光素子搭載側に、主と
    して発光素子とICチップとを接続する導体回路を配置
    し、 前記多層プリント配線板の前記受光素子搭載側に、主と
    して受光素子とICチップとを接続する導体回路を配置
    したことを特徴とするICチップ実装用基板。
JP2001293858A 2001-09-26 2001-09-26 Icチップ実装用基板 Expired - Fee Related JP5092191B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001293858A JP5092191B2 (ja) 2001-09-26 2001-09-26 Icチップ実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001293858A JP5092191B2 (ja) 2001-09-26 2001-09-26 Icチップ実装用基板

Publications (2)

Publication Number Publication Date
JP2003101080A true JP2003101080A (ja) 2003-04-04
JP5092191B2 JP5092191B2 (ja) 2012-12-05

Family

ID=19115566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001293858A Expired - Fee Related JP5092191B2 (ja) 2001-09-26 2001-09-26 Icチップ実装用基板

Country Status (1)

Country Link
JP (1) JP5092191B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093711A (ja) * 2004-09-24 2006-04-06 Shogen Koden Kofun Yugenkoshi 半導体発光素子ユニット
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP2007150233A (ja) * 2005-11-02 2007-06-14 Trion:Kk 色温度可変発光デバイス
JP2009027166A (ja) * 2007-07-19 2009-02-05 Advanced Optoelectronic Technology Inc 化合物半導体デバイスのパッケージ封入構造及びその作成方法
JP2009086539A (ja) * 2007-10-02 2009-04-23 Fuji Xerox Co Ltd 光モジュール
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
JP2014067975A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板の製造方法
WO2016052898A1 (ko) * 2014-09-29 2016-04-07 엘지이노텍(주) 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
JP2016213220A (ja) * 2015-04-30 2016-12-15 信越化学工業株式会社 プリント配線板、プリント配線板の製造方法、及び半導体装置
CN112234050A (zh) * 2020-09-22 2021-01-15 江苏盐芯微电子有限公司 多芯片集成电路封装结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669490A (ja) * 1992-08-14 1994-03-11 Fujitsu Ltd 電子光回路
JPH10275983A (ja) * 1997-03-31 1998-10-13 Ibiden Co Ltd 多層プリント配線板
JPH10335830A (ja) * 1997-06-03 1998-12-18 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000077851A (ja) * 1998-09-03 2000-03-14 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2000158787A (ja) * 1998-12-01 2000-06-13 Ibiden Co Ltd プリント配線板およびその製造方法
JP2000199827A (ja) * 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
JP2000261147A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2001044582A (ja) * 1999-07-28 2001-02-16 Canon Inc 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2001257288A (ja) * 2000-03-09 2001-09-21 Nec Corp フリップチップ型半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669490A (ja) * 1992-08-14 1994-03-11 Fujitsu Ltd 電子光回路
JPH10275983A (ja) * 1997-03-31 1998-10-13 Ibiden Co Ltd 多層プリント配線板
JPH10335830A (ja) * 1997-06-03 1998-12-18 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2000077851A (ja) * 1998-09-03 2000-03-14 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2000199827A (ja) * 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
JP2000158787A (ja) * 1998-12-01 2000-06-13 Ibiden Co Ltd プリント配線板およびその製造方法
JP2000261147A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2001044582A (ja) * 1999-07-28 2001-02-16 Canon Inc 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2001257288A (ja) * 2000-03-09 2001-09-21 Nec Corp フリップチップ型半導体装置及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076782B2 (en) 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
US8120040B2 (en) 2002-04-01 2012-02-21 Ibiden Co., Ltd. Substrate for mounting IC chip, manufacturing method of substrate for mounting IC chip, device for optical communication, and manufacturing method of device for optical communication
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7693382B2 (en) 2003-04-22 2010-04-06 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayered printed circuit board, and device for optical communication
JP2006093711A (ja) * 2004-09-24 2006-04-06 Shogen Koden Kofun Yugenkoshi 半導体発光素子ユニット
JP2007150233A (ja) * 2005-11-02 2007-06-14 Trion:Kk 色温度可変発光デバイス
JP2009027166A (ja) * 2007-07-19 2009-02-05 Advanced Optoelectronic Technology Inc 化合物半導体デバイスのパッケージ封入構造及びその作成方法
JP2009086539A (ja) * 2007-10-02 2009-04-23 Fuji Xerox Co Ltd 光モジュール
JP2014067975A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板の製造方法
WO2016052898A1 (ko) * 2014-09-29 2016-04-07 엘지이노텍(주) 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
US10546986B2 (en) 2014-09-29 2020-01-28 Lg Innotek Co., Ltd. Light-emitting device package and light-emitting apparatus comprising same
JP2016213220A (ja) * 2015-04-30 2016-12-15 信越化学工業株式会社 プリント配線板、プリント配線板の製造方法、及び半導体装置
CN112234050A (zh) * 2020-09-22 2021-01-15 江苏盐芯微电子有限公司 多芯片集成电路封装结构

Also Published As

Publication number Publication date
JP5092191B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
US8076782B2 (en) Substrate for mounting IC chip
JP4036644B2 (ja) Icチップ実装用基板、icチップ実装用基板の製造方法、および、光通信用デバイス
JP2003110245A (ja) 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
JP3801921B2 (ja) 光通信用デバイス、および、光通信用デバイスの製造方法
JP4540275B2 (ja) Icチップ実装用基板、および、icチップ実装用基板の製造方法
JP4703067B2 (ja) Icチップ実装用基板の製造方法
JP5092191B2 (ja) Icチップ実装用基板
JP4056315B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4831901B2 (ja) 多層プリント配線板
JP2002289911A (ja) 光通信用デバイス
JP3992553B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP4789381B2 (ja) 多層プリント配線板
JP2002236228A (ja) 多層プリント配線板
JP2002271040A (ja) 多層プリント配線板の製造方法
JP4014464B2 (ja) 光通信用デバイスおよび光通信用デバイスの製造方法
JP3771169B2 (ja) 光通信用デバイス
JP4605955B2 (ja) Icチップ実装用基板
JP4393463B2 (ja) 光通信用デバイス
JP4522079B2 (ja) Icチップ実装用基板
JP4627942B2 (ja) Icチップ実装用基板の製造方法
JP2006091753A (ja) Icチップ実装用基板および光通信用デバイス
JP2002270860A (ja) Icチップ実装用基板
JP2005157115A (ja) Icチップ実装用基板、マザーボード用基板、光通信用デバイス、icチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4827809B2 (ja) Icチップ実装用基板
JP2003110121A (ja) 光学素子実装用基板の製造方法及び光学素子実装用基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5092191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees