JP2002016357A - 多層配線基板の製造方法及び半導体装置 - Google Patents

多層配線基板の製造方法及び半導体装置

Info

Publication number
JP2002016357A
JP2002016357A JP2000197758A JP2000197758A JP2002016357A JP 2002016357 A JP2002016357 A JP 2002016357A JP 2000197758 A JP2000197758 A JP 2000197758A JP 2000197758 A JP2000197758 A JP 2000197758A JP 2002016357 A JP2002016357 A JP 2002016357A
Authority
JP
Japan
Prior art keywords
plating layer
layer
copper plating
hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000197758A
Other languages
English (en)
Inventor
Tatsuya Nakamura
達哉 中村
Hironobu Hashimoto
博信 橋本
Fumihisa Miyasaka
文久 宮坂
Hirohisa Fukuda
裕久 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000197758A priority Critical patent/JP2002016357A/ja
Publication of JP2002016357A publication Critical patent/JP2002016357A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 コア基材の両面に形成された電解銅めっき層
の膜厚を均一に薄くすることができ、かつそれを低コス
トで行なうことができる多層配線基板の製造方法、及び
その製造方法を用いて作成された半導体装置を提供する
こと。 【解決手段】 コア基材102の厚さ方向にスルーホー
ル(貫通孔)102aを形成する開口工程と、このコア
基材102の表面及びスルーホール102aの内壁に電
解銅めっき層(金属めっき層)110を形成するめっき
工程と、スルーホール102aにスルーホール穴埋め樹
脂109を充填する樹脂充填工程と、この樹脂充填工程
の後に、スルーホール穴埋め樹脂109で覆われていな
い部分の電解銅めっき層110をエッチングして該部分
の膜厚を薄くするエッチング工程とを含むことを特徴と
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線基板の製
造方法、及び半導体装置に関し、より詳細には、コア基
材の両面や絶縁層の表面に形成される金属めっき層の膜
厚を薄くするのに有用な技術に関する。
【0002】
【従来の技術】近年、半導体素子の高集積化、及び電子
部品の小型化に伴い、それらを搭載する配線基板の高密
度化が進んでいる。このような高密度な配線基板とし
て、配線層を多層にわたって積層した多層配線基板があ
る。従来例に係るこの多層配線基板を図9に示す。
【0003】図9は、従来例に係る多層配線基板につい
て示す断面図である。図9に示されるように、従来例に
係る多層配線基板301は、中心にコア基材302を備
えており、該コア基材302の両面には、L4配線層3
03d及びL5配線層303eが形成されている(配線
層は、半導体素子搭載面に近いものから順にL1配線
層、L2配線層、・・・と称することにする)。そし
て、これらL4配線層303d及びL5配線層303e
の上には層間絶縁層304が形成されており、更にこの
層間絶縁層304の上にはL3配線層303c及びL6
配線層303fが形成されている。このように、多層配
線基板301は、コア基材302を中心にして、L1配
線層303a〜L8配線層303hと層間絶縁層304
とが交互に複数積層されている。
【0004】なお、この多層配線基板301の両面には
ソルダレジスト306が塗布されている。このソルダレ
ジスト306は、搭載される半導体素子307のはんだ
バンプ308や、多層配線基板301をマザーボード
(図示せず)に搭載するためのはんだバンプ312が、
それらをリフローする際にL1配線層303aやL8配
線層303hの所望部分以外に付着するのを防ぐように
機能する。
【0005】ところで、コア基材302には、図示のよ
うにスルーホール302aが開口されている。このスル
ーホール302aの内壁には電解銅めっき層310が形
成され、該電解銅めっき層310はコア基材302の両
面に形成されているL4配線層303dとL5配線層3
03eとを電気的に接続するように機能する。更に、ス
ルーホール302aの内部は、スルーホール穴埋め樹脂
309により充填されている。このようにスルーホール
穴埋め樹脂309でスルーホール302aの内部を充填
することにより、次のような効果を得ることができる。
【0006】まず第1に、スルーホール302aの内部
を充填しない場合に比べ、多層配線基板301の表面の
平坦性が向上する。第2に、スルーホール302aの内
部を充填すると、該スルーホール302aの上にも配線
を引き回すことができ、配線を設計する際の自由度が増
える。そして第3に、熱膨張係数がコア基材302のそ
れとほぼ同じ値のスルーホール穴埋め樹脂309を用い
ることにより、スルーホール302aの内壁に形成され
ている銅めっき層にクラックが生じるのを防ぐことがで
きる。
【0007】次に、上記したL4配線層303d及びL
5配線層303eが形成されるまでの従来例に係る多層
配線基板301の製造方法について、図10(a)〜
(d)、及び図11(a)〜(b)を参照しながら説明
する。図10(a)〜(d)、及び図11(a)〜
(b)は、従来例に係る多層配線基板の製造方法につい
て説明する断面図である。
【0008】まず、図10(a)に示すように、ドリル
加工により、コア基材302にスルーホール302a、
302a、・・・を開口する。次いで、図10(b)に
示すように、全体に無電解銅めっき層313を形成した
後、該無電解銅めっき層313を給電層にして電解銅め
っき層310を形成する。
【0009】続いて、図10(c)に示すように、スル
ーホール302a内にスルーホール穴埋め樹脂309を
充填する。これは、電解銅めっき層310の表面にスク
リーン版(図示せず)を置き、該スクリーン版を通じて
スクリーン印刷により行なわれる。このスクリーン版
は、スルーホール302aに対応する位置に開口部を有
しており、その開口部を介してスルーホール302aに
スルーホール穴埋め樹脂309が充填される。このと
き、図示のように、スルーホール302aの両開口端
(開口部)からスルーホール穴埋め樹脂309が僅かに
はみ出る。
【0010】次に、図10(d)に示すように、このは
み出た部分のスルーホール穴埋め樹脂309を除去する
ために、ロールバフや研磨ベルトを用いて該部分を研磨
する。以下、この工程のことを研磨工程と称す。次い
で、図11(a)に示すように、スルーホール穴埋め樹
脂309の露出面及び電解銅めっき層310上に無電解
銅めっき層(図示せず)を形成し、該無電解銅めっき層
を給電層にしてその上に電解銅めっき層311を形成す
る。
【0011】その後、図11(b)に示すように、電解
銅めっき層311、電解銅めっき層310、及び無電解
銅めっき層313をパターニングし、L4配線層303
d及びL5配線層303eを形成する。
【0012】
【発明が解決しようとする課題】ところで、図11
(b)に示されるように、L4配線層303d及びL5
配線層303eは、電解銅めっき層310の上下に無電
解銅めっき層313と電解銅めっき層311とを積層し
てなるものであるが、このうち電解銅めっき層310の
膜厚はできるだけ薄いのが望ましい。これは、第1に
は、図11(b)に示される工程で電解銅めっき層31
0、無電解銅めっき層313、及び電解銅めっき層31
1をパターニングする際、電解銅めっき層310の膜厚
が厚いと、エッチング精度が悪くなるためL4配線層3
03d及びL5配線層303eを微細にすることができ
ず、配線パターンを微細化したいという時代の要求をか
なえることができないからである。
【0013】そして、第2には、電解銅めっき層310
の膜厚が厚いと、L4配線層303d及びL5配線層3
03eの凹凸が大きくなるため、それらの上部に形成さ
れる層間絶縁層の表面も凹凸を有するようになり、配線
層を所望に多層化できなくなるからである。一方、スル
ーホール302aの内壁に形成される電解銅めっき層3
10の膜厚は、できるだけ厚いのが望ましい。これは、
この部分の電解銅めっき層310の膜厚が薄いと、熱サ
イクル試験時に該電解銅めっき層310にクラックが入
りやすくなり、コア基材302の上下に形成されている
L4配線層303dとL5配線層303eとの接続信頼
性が低減してしまうためである。
【0014】上記したことをまとめると、コア基材30
2の両面に形成される電解銅めっき層310の膜厚は薄
い方が良く、スルーホール302aの内壁に形成される
電解銅めっき層310の膜厚は厚い方が良い。この点に
鑑み、従来においては、図10(b)に示される工程に
おいて、スルーホール302aの内壁における膜厚が十
分な厚さとなるように、該スルーホール302aの内壁
とコア基材302の両面とに電解銅めっき層310を形
成していた。そして、コア基材302の両面に厚く形成
された電解銅めっき層310を薄くするために、図10
(d)に示される研磨工程において、はみ出したスルー
ホール穴埋め樹脂309だけでなく、電解銅めっき層3
10も研磨し、該電解銅めっき層310の膜厚を薄くし
ていた。
【0015】しかしながら、この方法では、膜厚を薄く
するために電解銅めっき層310の研磨量が増加した場
合に、高価な研磨剤を多く使うことになり、研磨工程の
コストが高くなってしまう。また、研磨は、残膜の膜厚
をコントロールするのが難しく、研磨後の電解銅めっき
層310の膜厚が場所によってばらついてしまう。本発
明は、係る従来例の問題点に鑑みて創作されたものであ
り、コア基材の両面に形成された電解銅めっき層の膜厚
を均一に薄くすることができ、かつそれを低コストで行
なうことができる多層配線基板の製造方法、及びその製
造方法を用いて作成された半導体装置を提供することを
目的とするものである。
【0016】
【課題を解決するための手段】上記した課題は、第1の
発明である、コア基材の厚さ方向に貫通孔を形成する開
口工程と、前記コア基材の表面及び前記貫通孔の内壁に
金属めっき層を形成するめっき工程と、前記貫通孔に樹
脂を充填する樹脂充填工程と、前記樹脂充填工程の後
に、前記樹脂で覆われていない部分の前記金属めっき層
をエッチングして該部分の膜厚を薄くするエッチング工
程とを含むことを特徴とする多層配線基板の製造方法に
よって解決する。
【0017】又は、第2の発明である、配線層と電気的
絶縁層とが交互に複数枚積層され、最上層及び最下層に
前記絶縁層が積層された積層体の厚さ方向に貫通孔を形
成する開口工程と、前記最上層及び最下層の絶縁層の表
面及び前記貫通孔の内壁に金属めっき層を形成するめっ
き工程と、前記貫通孔に樹脂を充填する樹脂充填工程
と、前記樹脂充填工程の後に、前記樹脂で覆われていな
い部分の前記金属めっき層をエッチングして該部分の膜
厚を薄くするエッチング工程とを含むことを特徴とする
多層配線基板の製造方法によって解決する。
【0018】又は、第3の発明である、前記樹脂充填工
程は、前記樹脂を前記貫通孔の開口部から該開口部の周
縁領域にはみ出させて該開口部を覆う傘部が形成される
ように充填し、前記エッチング工程の後に、前記傘部を
研磨して除去すると共に、該傘部に覆われている部分の
前記金属めっき層を研磨して該部分の膜厚を前記傘部に
覆われていない部分の前記金属めっき層の膜厚に等しく
する研磨工程を含むことを特徴とする第1の発明又は第
2の発明に記載の多層配線基板の製造方法によって解決
する。
【0019】又は、第4の発明である、前記傘部の径
は、前記貫通孔の径よりも大きいことを特徴とする第1
の発明から第3の発明のいずれか一の発明に記載の多層
配線基板の製造方法によって解決する。又は、第5の発
明である、第1の発明から第4の発明のいずれか一の発
明に記載の多層配線基板の製造方法を用いて作製された
多層配線基板に半導体素子を搭載したことを特徴とする
半導体装置によって解決する。
【0020】次に、本発明の作用について説明する。本
発明に係る多層配線基板の製造方法によれば、開口工程
においてコア基材の厚さ方向に貫通孔を形成した後、め
っき工程においてコア基材の表面及び貫通孔の内壁に金
属めっき層を形成する。その後、樹脂充填工程において
貫通孔に樹脂を充填した後、この樹脂で覆われていない
部分の上記金属めっき層をエッチング工程においてエッ
チングして該部分の膜厚を薄くする。
【0021】これによると、樹脂で覆われていない部分
の金属めっき層は、従来のように研磨を用いるのではな
く、エッチングによりその膜厚が薄くされる。エッチン
グは、研磨に比べて残膜のばらつきが少ないので、金属
めっき層を均一に薄くすることができる。更に、この方
法によると、研磨に必要とされる高価な研磨剤を必要と
しないので、従来よりも低コストで金属めっき層の膜厚
を薄くすることができる。
【0022】更に、本発明に係る他の多層配線基板の製
造方法によると、上記樹脂充填工程において、樹脂を貫
通孔の開口部から該開口部の周縁領域にはみ出させて該
開口部を覆う傘部が形成されるように充填する。そし
て、上記エッチング工程の後に、この傘部を研磨して除
去すると共に、該傘部に覆われている部分の金属めっき
層を研磨し、該部分の膜厚を傘部に覆われていない部分
の金属めっき層の膜厚に等しくする研磨工程が行なわれ
る。
【0023】これによると、樹脂の傘部により、エッチ
ング工程で用いられるエッチング液が貫通孔に浸入する
のを防ぐことができる。従って、貫通孔の内壁に形成さ
れている金属めっき層がエッチング液によりエッチング
されるのを防ぐことができ、該金属めっき層が導通不良
を起こすのを防ぐことができる。このとき、樹脂の傘部
の径を貫通孔の径よりも大きくすることにより、エッチ
ング液が貫通孔へ浸入するのをより確実に防ぐことがで
きる。
【0024】なお、上で説明した本発明に係る多層配線
基板の製造方法は、コア基材の表面に形成された金属め
っき層の膜厚を薄くするのに有用な発明であるが、該発
明は多層配線基板の層間絶縁層上に形成された金属めっ
き層を薄くするのにも有用である。すなわち、本発明に
係る別の多層配線基板の製造方法のように、最上層及び
最下層に電気的絶縁層が形成された積層体の厚さ方向に
貫通孔を開口し、これら絶縁層の表面及び上記貫通孔の
内壁に金属めっき層を形成し、この貫通孔に樹脂を充填
し、そしてこの樹脂に覆われていない部分の金属めっき
層をエッチングして該部分の膜厚を薄くしても、上で説
明したのと同様の作用が奏される。
【0025】
【発明の実施の形態】(1)第1の実施の形態 (i)本実施形態に係る多層配線基板の製造方法を用い
て作製された多層配線基板についての説明 次に、本実施形態に係る多層配線基板の製造方法を用い
て作製された多層配線基板について、図1を参照しなが
ら説明する。
【0026】図1は、本実施形態に係る多層配線基板の
製造方法を用いて作製された多層配線基板の断面図であ
る。同図に示されるように、この多層配線基板101
は、その中心にコア基材102を備えている。このコア
基材102には、例えばガラス・エポキシ基板やセラミ
ック基板等が用いられる。
【0027】そして、このコア基材102の両面には、
L3配線層103cとL4配線層103dとが形成され
ている。更に、コア基材102にはスルーホール102
a、102a、・・・が開口されており、このスルーホ
ール102a、102a、・・・の内壁には電解銅めっ
き層110(金属めっき層)が形成されている。スルー
ホール102a、102a、・・・の内壁に形成された
電解銅めっき層110は、コア基材102の両面に形成
されているL3配線層103cとL4配線層103dと
を電気的に接続するように機能する。
【0028】このL3配線層103c及びL4配線層1
03dのそれぞれの上には、感光性ポリイミド樹脂、非
感光性ポリイミド樹脂、エポキシ樹脂等から成る層間絶
縁層104が形成され、この層間絶縁層104の上には
L2配線層103bとL5配線層103eが形成されて
いる。そして、上下に隣接する配線層(例えばL2配線
層103bとL3配線層103c)同士は、ビアホール
104aの内壁に形成された銅めっき層105により電
気的に接続されている。
【0029】図示のように、多層配線基板101は、層
間絶縁層104とL1配線層103a〜L6配線層10
3fとがコア基材102を中心にして交互に複数積層さ
れた構造となっている。この多層配線基板101の半導
体素子搭載面には、ソルダレジスト106が塗布されて
いる。このソルダレジスト106には、搭載される半導
体素子107のはんだバンプ108、108、・・・に
対応する開口部106a、106a、・・・が開口され
ており、該開口部106a、106a、・・・の底部に
はL1配線層103aの表面が露出している。この開口
部106aの底部に露出したL1配線層103aの表面
にはんだバンプ108が接合されるように半導体素子1
07を多層配線基板101に搭載し、はんだバンプ10
8をリフローすることにより、該半導体素子107と多
層配線基板101とが電気的かつ機械的に接続される。
【0030】同様に、多層配線基板101の半導体素子
搭載面とは反対側の面にもソルダレジスト106が塗布
されている。このソルダレジスト106にも開口部10
6a、106a、・・・が開口されており、該開口部1
06a、106a、・・・から露出しているL6配線層
103fの表面にはんだバンプ112、112、・・・
が固着されている。はんだバンプ112、112、・・
・を介して多層配線基板101をマザーボード(図示せ
ず)に搭載し、該はんだバンプ112、112、・・・
をリフローすることにより、多層配線基板101とマザ
ーボードとが電気的かつ機械的に接続される。
【0031】すなわち、多層配線基板101に半導体素
子107を搭載して成る半導体装置は、はんだバンプ1
12を介してマザーボードに搭載されるBGA(Bal
l−Grid−Array)タイプの半導体装置であ
る。しかしながら、本実施形態はBGAタイプの半導体
装置に限られるものではなく、はんだバンプ112に代
えてピンを用いるPGA(Pin−Grid−Arra
y)タイプの半導体装置でも本実施形態と同様の作用、
効果が奏される。
【0032】ところで、発明が解決しようとする課題の
項で説明したように、スルーホール102a、102
a、・・・の内壁の電解銅めっき層110の膜厚はでき
るだけ厚いのが良い。本実施形態においては、この部分
の電解銅めっき層110の膜厚は約15〜20μmと十
分に厚い。この膜厚では、温度サイクル試験時に、電解
銅めっき層110にクラックが入ることがない。
【0033】また、スルーホール102a、102a、
・・・の内部には、熱膨張率がコア基材102のそれと
ほぼ同様のスルーホール穴埋め樹脂109が充填されて
いる。このスルーホール穴埋め樹脂109により、温度
サイクル試験時に、電解銅めっき層110にクラックが
更に入り難くなる。一方、コア基材102上のL3配線
層103c及びL4配線層103dは、電解銅めっき層
110の上に無電解銅めっき層と電解銅めっき層(図1
には図示せず)とを積層し、パターニングして成るもの
であるが、この部分の電解銅めっき層110の膜厚は十
分に薄く形成されている。そのため、L3配線層103
c及びL4配線層103dのパターニング精度が向上
し、該L3配線層103c及びL4配線層103dのパ
ターンを微細にすることができる。そして、電解銅めっ
き層110の膜厚が薄いため、L3配線層103c及び
L4配線層103dによるコア基材102の表面の凹凸
が小さくなり、コア基材102上に層間絶縁層104を
介して配線層を所望に積層することができる。
【0034】このような膜厚の薄い電解銅めっき層11
0は、次に説明する本実施形態に係る多層配線基板の製
造方法により形成される。 (ii)本実施形態に係る多層配線基板の製造方法につい
ての説明 次に、本実施形態に係る多層配線基板の製造方法につい
て、図2(a)〜(d)、及び図3(a)〜(c)を参
照しながら説明する。
【0035】図2(a)〜(d)、及び図3(a)〜
(c)は、本実施形態に係る多層配線基板の製造方法に
ついて示す断面図である。これらの図においては、コア
基材102に開口されたスルーホール102aの近傍を
拡大して示してある。まず最初に、図2(a)に示すよ
うに、コア基材102を用意し、該コア基材102の厚
さ方向にドリル加工によりスルーホール(貫通孔)10
2a、102a、・・・を開口する(開口工程)。本実
施形態においては、コア基材の厚さは約1mmであり、
スルーホール102aの径は約0.2mmである。
【0036】次に、図2(b)に示すように、このコア
基材102の表面全体に、膜厚が約1〜2μmの無電解
銅めっき層113を形成する。そして、この無電解銅め
っき層113を給電層にして、該無電解銅めっき層11
3上に電解銅めっき層110(金属めっき層)を形成す
る(めっき工程)。先に説明したように、この電解銅め
っき層110の膜厚は15〜20μmと十分に厚い。
【0037】次いで、図2(c)に示すように、スルー
ホール102aの内部にスルーホール穴埋め樹脂109
を充填する(樹脂充填工程)。この充填は、電解銅めっ
き層110の表面にスクリーン版(図示せず)を置き、
該スクリーン版を通じてスクリーン印刷により行なわれ
る。このスクリーン版には、スルーホール102aに対
応する位置に開口部を有しており、その開口部を介して
スルーホール102aにスルーホール穴埋め樹脂109
が充填される。
【0038】ここで、図示の如く、スルーホール102
aの両開口端(開口部)から該開口部の周縁領域にスル
ーホール穴埋め樹脂109が傘状にはみ出ているのに注
意されたい。この傘状にはみ出た部分を以下では傘部1
09aと称す。なお、スルーホール穴埋め樹脂109と
しては、紫外線硬化性樹脂や熱硬化性樹脂が用いられ
る。そして、スルーホール102aの充填が終了する
と、紫外線を照射したり熱を加えたりして、スルーホー
ル穴埋め樹脂109を硬化する。
【0039】続いて、図2(d)に示すように、コア基
材102の両面に形成された電解銅めっき層110の膜
厚を薄くするために、傘部109aで覆われていない部
分の電解銅めっき層110に対してウエットエッチング
を行なう(エッチング工程)。この際に用いられるエッ
チング液としては、例えば過酸化水素水と硫酸とを混合
して成る溶液が用いられる。本実施形態では、この工程
により、電解銅めっき層110の膜厚が1〜2μm程度
にまで薄くされる。
【0040】ここで、コア基材102の両面に形成され
ている電解銅めっき層110及び無電解銅めっき層11
3は、このウエットエッチングにより完全に除去すべき
ではないことに注意する。これは、この部分の電解銅め
っき層110と無電解銅めっき層113とを除去する
と、後の工程でL3配線層103c及びL4配線層10
3d(図1参照)用の新たな銅めっき層をコア基材10
2上に形成することになるが、この新たな銅めっき層と
スルーホール102aの内壁に元々形成されている電解
銅めっき層110との電気的な接続信頼性が十分に得ら
れないからである。
【0041】このように、本実施形態においては、従来
のように研磨を用いるのではなく、ウエットエッチング
により電解銅めっき層110の膜厚を薄くする。ウエッ
トエッチングでは、研磨に比べて残膜の膜厚のばらつき
が少なく、電解銅めっき層110を均一に薄くすること
ができる。なお、電解銅めっき層110の残膜の膜厚
は、エッチングの時間を適当に調節することにより制御
される。
【0042】更に、本願発明者は、スルーホール穴埋め
樹脂109の傘部109aの径を十分に大きくすること
により、スルーホール102aの内部にエッチング液が
浸入するのを防ぐことができるということを見出した。
すなわち、傘部109aの径が十分でないと、図4に示
すように、スルーホール102aの内部にエッチング液
が浸入してしまう。このようにエッチング液が浸入する
と、スルーホール102aの内壁に形成されている電解
銅めっき層110がエッチングされてしまい、該電解銅
めっき層110が導通不良を起こしてしまう。そこで、
エッチング液がスルーホール102aの内部に浸入する
のを防ぐために、傘部109aの径を大きくしておくの
が望ましい。具体的には、傘部109aの径をスルーホ
ール102aの径よりも大きくするのが望ましい。傘部
109aの径は、スルーホール102a内に充填される
スルーホール穴埋め樹脂109の量を適当に調節するこ
とにより制御可能である。
【0043】このようにして電解銅めっき層110の膜
厚を薄くした後には、図3(a)に示される工程(研磨
工程)が行なわれる。この研磨工程においては、スルー
ホール穴埋め樹脂109の傘部109aが機械研磨によ
り除去される。また、これと共に、傘部109aの下に
形成されている電解銅めっき層110も研磨され、電解
銅めっき層110の表面全体の高さが均一にされる。
【0044】この研磨工程においては機械研磨が用いら
れるが、これは従来のように電解銅めっき層110全体
の膜厚を薄くするために用いるのではなく、傘部109
aとその下にある電解銅めっき層110とを研磨するた
めに用いるものである。そのため、この機械研磨におけ
る研磨量は、従来例に係る研磨工程における研磨量と比
較してはるかに少ない。従って、この工程において用い
られる研磨剤の量も、従来例に係る研磨工程におけるの
と比較してはるかに少ない。これにより、研磨剤のコス
トを抑えることができ、電解銅めっき層110の膜厚を
薄くする工程のコストを従来に比べて安くすることがで
きる。
【0045】更に、この工程における機械研磨では、表
面の凸の部分(傘部109a)のみが研磨される。一般
に、表面の凸の部分のみを研磨するのは、表面全体を研
磨するのに比べ、残膜の膜厚の制御が容易である。その
ため、この工程において残膜の膜厚が場所により異なる
ことは無く、全体を均一に研磨することができる。な
お、傘部109aの径が大きすぎると研磨量が増大して
この工程のコストが上昇してしまうので、傘部109a
の径をむやみに大きくするのは好ましくない。
【0046】このようにして傘部109aを研磨して除
去した後は、図3(b)に示される工程が行なわれる。
この工程においては、スルーホール穴埋め樹脂109の
露出面、及びエッチングにより膜厚の薄くなった電解銅
めっき層110の表面に無電解銅めっき層(図示せず)
が形成され、該無電解銅めっき層を給電層にしてその上
に電解銅めっき層111を形成する。
【0047】次に、図3(c)に示すように、電解銅め
っき層111、電解銅めっき層110、及び無電解銅め
っき層113をパターニングし、L3配線層103cと
L4配線層103dとを形成する。このとき、電解銅め
っき層110の膜厚を十分に薄くしてあるので、パター
ニング時のエッチング精度を向上させることができ、L
3配線層103c及びL4配線層103dの配線パター
ンを微細化することができる。
【0048】この後は、公知の技術により、図1に示さ
れるL1配線層103a〜L2配線層103b、L5配
線層103e〜L6配線層103f、及び層間絶縁層1
04を交互に複数し、更に表面にソルダレジスト106
を塗布して多層配線基板101が完成する。 (2)第2の実施の形態 (i)本実施形態に係る多層配線基板の製造方法を用い
て作製された多層配線基板についての説明 図5は、本実施形態に係る多層配線基板の製造方法を用
いて作製された多層配線基板の断面図である。
【0049】本実施形態に係る多層配線基板201が第
1の実施の形態に係る多層配線基板101と異なる点
は、第1の実施の形態においてはスルーホール102a
がコア基材102のみを貫通しているのに対し、本実施
形態においてはスルーホール202aが、コア基材20
2だけでなくその上部の層間絶縁層204をも貫通して
いる点である。
【0050】図示のように、この多層配線基板201
は、コア基材202を中心にして配線層203a(L1
配線層)〜203h(L8配線層)と層間絶縁層204
とを交互に複数積層した構造になっている。このうち、
コア基材202としては、例えばガラス・エポキシ基板
やセラミック基板等が用いられる。また、層間絶縁層2
04としては、感光性ポリイミド樹脂、非感光性樹脂、
エポキシ樹脂等が用いられる。
【0051】また、スルーホール202aは、L2配線
層203bからL7配線層203gにかけて貫通してお
り、該スルーホール202aの内壁に形成された電解銅
めっき層210(金属めっき層)は、このL2配線層2
03bとL7配線層203gとを電気的に接続するよう
に機能する。また、上下に隣り合う2つの配線層(例え
ばL1配線層203aとL2配線層203b)同士は、
ビアホール204a、204a、・・・の内壁の銅めっ
き層205により電気的に接続されている。
【0052】このような多層配線基板201の半導体素
子搭載面には、ソルダレジスト206が塗布されてい
る。このソルダレジスト206には開口部206a、2
06a、・・・が開口されており、該開口部206a、
206a、・・・の底部にはL1配線層203aの表面
が露出している。この開口部206a、206a、・・
・は、搭載される半導体素子207のはんだバンプ20
8、208、・・・と対応するように開口されている。
そして、開口部206a、206a、・・・の底部に露
出したL1配線層203aの表面にはんだバンプ20
8、208、・・・が接合されるように半導体素子20
7を多層配線基板201に載せ、該はんだバンプ20
8、208、・・・をリフローすることにより、半導体
素子207と多層配線基板201とが電気的かつ機械的
に接続される。
【0053】同様に、多層配線基板201の半導体素子
搭載面とは反対側の面にもソルダレジスト206が塗布
されている。このソルダレジスト206にも開口部20
6a、206a、・・・が開口されており、該開口部2
06a、206a、・・・から露出しているL8配線層
203hの表面にはんだバンプ212、212、・・・
が固着されている。はんだバンプ212、212、・・
・を介して多層配線基板201をマザーボード(図示せ
ず)に載せ、該はんだバンプ212、212、・・・を
リフローすることにより、多層配線基板201とマザー
ボードとが電気的かつ機械的に接続される。
【0054】すなわち、多層配線基板201に半導体素
子207を搭載して成る半導体装置は、はんだバンプ2
12を介してマザーボードに搭載されるBGA(Bal
l−Grid−Array)タイプの半導体装置であ
る。しかしながら、本実施形態はBGAタイプの半導体
装置に限られるものではなく、はんだバンプ212に代
えてピンを用いるPGA(Pin−Grid−Arra
y)タイプの半導体装置でも本実施形態と同様の作用、
効果が奏される。
【0055】ところで、第1の実施の形態におけるのと
同様に、スルーホール202a、202a、・・・の内
壁の電解銅めっき層210は、クラックが生じないよう
に十分厚く形成されている。具体的には、その膜厚は約
15〜20μmである。この膜厚では、温度サイクル試
験時に、電解銅めっき層210にクラックが入ることが
ない。
【0056】また、スルーホール202a、202a、
・・・の内部には、熱膨張率がコア基材202のそれと
ほぼ同様のスルーホール穴埋め樹脂209が充填されて
いる。このスルーホール穴埋め樹脂209により、温度
サイクル試験時に、電解銅めっき層210にクラックが
更に入り難くなる。一方、L2配線層203bとL7配
線層203gは、電解銅めっき層210の上に無電解銅
めっき層と電解銅めっき層(図5には図示せず)とを積
層し、パターニングして成るものであるが、この部分の
電解銅めっき層210の膜厚は十分に薄く形成されてい
る。そのため、L2配線層203bとL7配線層203
gそれぞれのパターニング精度が向上し、該L2配線層
203b及びL7配線層203gのパターンを微細にす
ることができる。そして、電解銅めっき層210の膜厚
が薄いため、L2配線層203b及びL7配線層203
gによる層間絶縁層204の表面の凹凸が小さくなり、
これらの絶縁層上に更に層間絶縁層を介して配線層を所
望に積層することができる。
【0057】このような膜厚の薄い電解銅めっき層21
0は、次に説明する本実施形態に係る多層配線基板の製
造方法により形成される。 (ii)本実施形態に係る多層配線基板の製造方法につい
ての説明 次に、本実施形態に係る多層配線基板の製造方法につい
て、図6(a)〜(c)、図7(a)〜(c)、及び図
8(a)〜(c)を参照しながら説明する。
【0058】図6(a)〜(c)、図7(a)〜
(c)、及び図8(a)〜(c)は、本実施形態に係る
多層配線基板の製造方法について示す断面図である。こ
れらの図においては、スルーホール202aの近傍を拡
大して示してある。まず、図6(a)に示すように、公
知の技術により、コア基材202の両面に層間絶縁層2
04(電気的絶縁層)とL3配線層203c〜L6配線
層203fとを交互に積層し、L3配線層203c及び
L6配線層203fの上に層間絶縁層204が形成され
た状態にする。これにより、配線層と電気的絶縁層とが
交互に複数枚積層され、最上層及び最下層に絶縁層が積
層された積層体が用意されたことになる。
【0059】次いで、図6(b)に示すように、L3配
線層203c及びL6配線層203fそれぞれの上の層
間絶縁層204にビアホール204a、204a、・・
・を形成する。このビアホール204a、204a、・
・・は、層間絶縁層204が感光性ポリイミド樹脂から
成る場合は、ビアホール204a、204a、・・・を
形成する部分にある該ポリイミド樹脂を露光、現像して
形成される。また、層間絶縁層204が非感光性ポリイ
ミド樹脂やエポキシ樹脂から成る場合は、ビアホール2
04a、204a、・・・を形成する部分にあるこれら
の樹脂にレーザを照射し、該部分の樹脂を除去して形成
される。
【0060】続いて、図6(c)に示すように、ドリル
加工により、上記した積層体の厚み方向にスルーホール
(貫通孔)202a、202a、・・・を開口する(開
口工程)。次に、図7(a)に示すように、最上層及び
最下層の層間絶縁層204の表面とスルーホール202
aの内壁面とに無電解銅めっき層213を形成し、該無
電解銅めっき層213を給電層にして電解銅めっき層2
10(金属めっき層)を無電解銅めっき層213の表面
に形成する(めっき工程)。先に説明したように、この
電解銅めっき層210の膜厚は15〜20μmと十分に
厚い。
【0061】次いで、図7(b)に示すように、スルー
ホール202a、202a、・・・の内部にスルーホー
ル穴埋め樹脂209を充填する(樹脂充填工程)。この
充填は、電解銅めっき層210の表面にスクリーン版
(図示せず)を置き、該スクリーン版を通じてスクリー
ン印刷により行なわれる。このスクリーン版は、スルー
ホール202a、202a、・・・に対応する位置に開
口部を有しており、その開口部を介してスルーホール2
02a、202a、・・・にスルーホール穴埋め樹脂2
09が充填される。
【0062】ここで、第1の実施の形態と同様に、スル
ーホール202a、202a、・・・の両開口端(開口
部)にはスルーホール穴埋め樹脂209の傘部209a
が形成される。また、スルーホール穴埋め樹脂209と
しては、紫外線硬化性樹脂や熱硬化性樹脂が用いられ
る。そして、スルーホール202a、202a、・・・
の充填が終了すると、紫外線を照射したり熱を加えたり
して、スルーホール穴埋め樹脂209を硬化する。
【0063】続いて、図7(c)に示すように、電解銅
めっき層210の膜厚を薄くするために、傘部209a
で覆われていない部分の電解銅めっき層210に対して
ウエットエッチングを行なう(エッチング工程)。この
際に用いられるエッチング液としては、例えば過酸化水
素水と硫酸とを混合して成る溶液が用いられる。本実施
形態においては、この工程により、電解銅めっき層21
0の膜厚が1〜2μm程度にまで薄くされる。
【0064】ここで、第1の実施の形態で説明したのと
同様の理由により、傘部209aで覆われていない部分
の電解銅めっき層210とその下の無電解銅めっき層2
13は、このウエットエッチングにより完全に除去すべ
きではない。このようにウエットエッチングを用いるこ
とにより、研磨を用いるのと比較して残膜の膜厚のばら
つきが少なくなるように電解銅めっき層210の膜厚を
薄くすることができる。なお、電解銅めっき層210の
残膜の膜厚は、エッチングの時間を適当に調節すること
により所望に制御される。
【0065】更に、第1の実施の形態と同様に、傘部2
09aの径を十分大きくすることにより、スルーホール
202aの内部にエッチング液が浸入するのを防ぐこと
ができる。そして、傘部209aの径をスルーホール2
02aの径よりも大きくすることにより、スルーホール
202aの内部にエッチング液が浸入するのをより確実
に防ぐことができるという点も、第1の実施の形態で説
明した通りである。
【0066】なお、傘部209aの径は、スルーホール
202aに充填されるスルーホール穴埋め樹脂209の
量を変えることにより任意に調節可能である。すなわ
ち、スルーホール穴埋め樹脂209の量を多くすれば傘
部209aの径が大きくなり、逆にスルーホール穴埋め
樹脂209の量を少なくすれば傘部209aの径が小さ
くなる。
【0067】このようにして電解銅めっき層210の膜
厚を薄くした後は、図8(a)に示すように、機械研磨
により傘部209aを研磨して除去する(研磨工程)。
このとき、傘部209aの下に形成されている電解銅め
っき層210も研磨され、スルーホール202a近傍の
電解銅めっき層210の表面の高さが均一にされる。な
お、この研磨工程においては、傘部209aとその下の
電解銅めっき層210のみが研磨されるので、その研磨
量は従来のように電解銅めっき層210全体を研磨する
場合に比べてはるかに少ない。そのため、この工程で使
用される研磨剤の量も従来に比べてはるかに少ないた
め、研磨剤のコストを抑えることができ、電解銅めっき
層210の膜厚を薄くする工程のコストを従来に比べて
安くすることができる。
【0068】また、この工程における機械研磨では、表
面の凸の部分(傘部209a)のみが研磨される。従っ
て、第1の実施の形態で説明したのと同様の理由によ
り、この機械研磨においては全体が均一に研磨される。
そして、傘部209aの径を大きくしすぎると研磨量が
増大し、この工程のコストが上昇してしてしまうので、
傘部209aの径をむやみに大きくするのは好ましくな
いということも第1の実施の形態で説明した通りであ
る。
【0069】このようにして傘部209aを研磨して除
去した後は、図8(b)に示すように、スルーホール穴
埋め樹脂209の露出面、及びエッチングにより膜厚の
薄くなった電解銅めっき層210の表面に無電解銅めっ
き層(図示せず)を形成し、該無電解銅めっき層の上に
電解銅めっき層211を形成する。次に、図8(c)に
示すように、電解銅めっき層211、電解銅めっき層2
10、及び無電解銅めっき層213をパターニングし、
L2配線層203b及びL7配線層203gを形成す
る。このとき、電解銅めっき層210の膜厚を十分に薄
くしてあるので、パターニング時のエッチング精度を向
上させることができ、L2配線層203b及びL7配線
層203gの配線パターンを微細化することができる。
【0070】この後は、公知の技術により、L2配線層
203b及びL7配線層203gそれぞれの上に層間絶
縁層204(図5参照)を形成し、該層間絶縁層204
の上にL1配線層203a及びL8配線層203hが形
成される。そして、これらL1配線層203a及びL8
配線層203hの上にソルダレジスト206が塗布さ
れ、図5に示される多層配線基板201が完成する。
【0071】
【発明の効果】以上説明したように、本発明に係る多層
配線基板の製造方法によれば、コア基材の表面及び該コ
ア基材に開口されたスルーホール(貫通孔)の内壁に電
解銅めっき層(金属めっき層)を形成する。その後、樹
脂充填工程においてこのスルーホールにスルーホール穴
埋め樹脂を充填し、エッチング工程においてこのスルー
ホール穴埋め樹脂で覆われていない部分の電解銅めっき
層をエッチングしてその膜厚を薄くする。
【0072】これによると、研磨に比べて残膜の膜厚の
ばらつきが少ないエッチングで電解銅めっき層の膜厚を
薄くするので、研磨を用いる従来例と比較して電解銅め
っき層の膜厚を均一に薄くすることができる。更に、電
解銅めっき層の膜厚を薄くする際に従来必要とされた高
価な研磨剤を用いないので、多層配線基板の製造工程の
コストを研磨剤のコストの分だけ安くすることができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る多層配線基板
の製造方法を用いて作製された多層配線基板の断面図で
ある。
【図2】本発明の第1の実施の形態に係る多層配線基板
の製造方法について示す断面図(その1)である。
【図3】本発明の第1の実施の形態に係る多層配線基板
の製造方法について示す断面図(その2)である。
【図4】傘部が小さい場合の問題点について示す断面図
である。
【図5】本発明の第2の実施の形態に係る多層配線基板
の製造方法を用いて作製された多層配線基板の断面図で
ある。
【図6】本発明の第2の実施の形態に係る多層配線基板
の製造方法について示す断面図(その1)である。
【図7】本発明の第2の実施の形態に係る多層配線基板
の製造方法について示す断面図(その2)である。
【図8】本発明の第2の実施の形態に係る多層配線基板
の製造方法について示す断面図(その3)である。
【図9】従来例に係る多層配線基板について示す断面図
である。
【図10】従来例に係る多層配線基板の製造方法につい
て説明する断面図(その1)である。
【図11】従来例に係る多層配線基板の製造方法につい
て説明する断面図(その2)である。
【符号の説明】
101、201、301・・・・・・・・・・・多層配
線基板、 102、202、302・・・・・・・・・・・コア基
材、 102a、202a、302a・・・・・・・・スルー
ホール、 103a、203a、303a・・・・・・・・L1配
線層、 103b、203b、303b・・・・・・・・L2配
線層、 103c、203c、303c・・・・・・・・L3配
線層、 103d、203d、303d・・・・・・・・L4配
線層、 103e、203e、303e・・・・・・・・L5配
線層、 103f、203f、303f・・・・・・・・L6配
線層、 203g、303g・・・・・・・・・・・・・L7配
線層、 203h、303h・・・・・・・・・・・・・L8配
線層、 104、204、304・・・・・・・・・・・層間絶
縁層、 104a、204a・・・・・・・・・・・・・ビアホ
ール、 105、205・・・・・・・・・・・・・・・銅めっ
き層、 106、206、306・・・・・・・・・・・ソルダ
レジスト、 106a、206a・・・・・・・・・・・・・ソルダ
レジストの開口部、 107、207、307・・・・・・・・・・・半導体
素子、 108、208、308・・・・・・・・・・・はんだ
バンプ、 109、209、309・・・・・・・・・・・スルー
ホール穴埋め樹脂、 109a、209a・・・・・・・・・・・・・傘部、 110、111、210、211、310、311・・
・・・・・・・・・電解銅めっき層、 112、212、312・・・・・・・・・・・はんだ
バンプ、 113、213、313・・・・・・・・・・・無電解
銅めっき層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮坂 文久 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 福田 裕久 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Fターム(参考) 5E317 AA24 CC25 CC31 CD01 CD25 CD27 GG17 5E346 AA02 AA06 AA43 CC04 CC09 DD25 DD50 FF15 GG15 GG17 GG22 HH24 HH31

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 コア基材の厚さ方向に貫通孔を形成する
    開口工程と、 前記コア基材の表面及び前記貫通孔の内壁に金属めっき
    層を形成するめっき工程と、 前記貫通孔に樹脂を充填する樹脂充填工程と、 前記樹脂充填工程の後に、前記樹脂で覆われていない部
    分の前記金属めっき層をエッチングして該部分の膜厚を
    薄くするエッチング工程とを含むことを特徴とする多層
    配線基板の製造方法。
  2. 【請求項2】 配線層と電気的絶縁層とが交互に複数枚
    積層され、最上層及び最下層に前記絶縁層が積層された
    積層体の厚さ方向に貫通孔を形成する開口工程と、 前記最上層及び最下層の絶縁層の表面及び前記貫通孔の
    内壁に金属めっき層を形成するめっき工程と、 前記貫通孔に樹脂を充填する樹脂充填工程と、 前記樹脂充填工程の後に、前記樹脂で覆われていない部
    分の前記金属めっき層をエッチングして該部分の膜厚を
    薄くするエッチング工程とを含むことを特徴とする多層
    配線基板の製造方法。
  3. 【請求項3】 前記樹脂充填工程は、前記樹脂を前記貫
    通孔の開口部から該開口部の周縁領域にはみ出させて該
    開口部を覆う傘部が形成されるように充填し、 前記エッチング工程の後に、前記傘部を研磨して除去す
    ると共に、該傘部に覆われている部分の前記金属めっき
    層を研磨して該部分の膜厚を前記傘部に覆われていない
    部分の前記金属めっき層の膜厚に等しくする研磨工程を
    含むことを特徴とする請求項1又は請求項2に記載の多
    層配線基板の製造方法。
  4. 【請求項4】 前記傘部の径は、前記貫通孔の径よりも
    大きいことを特徴とする請求項1から請求項3のいずれ
    か一項に記載の多層配線基板の製造方法。
  5. 【請求項5】 請求項1から請求項4のいずれか一項に
    記載の多層配線基板の製造方法を用いて作製された多層
    配線基板に半導体素子を搭載したことを特徴とする半導
    体装置。
JP2000197758A 2000-06-30 2000-06-30 多層配線基板の製造方法及び半導体装置 Pending JP2002016357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000197758A JP2002016357A (ja) 2000-06-30 2000-06-30 多層配線基板の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000197758A JP2002016357A (ja) 2000-06-30 2000-06-30 多層配線基板の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2002016357A true JP2002016357A (ja) 2002-01-18

Family

ID=18696041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197758A Pending JP2002016357A (ja) 2000-06-30 2000-06-30 多層配線基板の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2002016357A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205230B2 (en) 2003-08-25 2007-04-17 Shinko Electric Industries Co., Ltd. Process for manufacturing a wiring board having a via
JP2007123471A (ja) * 2005-10-27 2007-05-17 Victor Co Of Japan Ltd プリント配線板及びその製造方法
KR100841174B1 (ko) * 2007-12-12 2008-06-24 변미선 다색 및 복합문양의 섬유식모전사지와 그의 제조방법
US7575606B2 (en) 2004-02-20 2009-08-18 Panasonic Corporation Method for producing lithium ion secondary battery
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205230B2 (en) 2003-08-25 2007-04-17 Shinko Electric Industries Co., Ltd. Process for manufacturing a wiring board having a via
US7575606B2 (en) 2004-02-20 2009-08-18 Panasonic Corporation Method for producing lithium ion secondary battery
JP2007123471A (ja) * 2005-10-27 2007-05-17 Victor Co Of Japan Ltd プリント配線板及びその製造方法
JP4668030B2 (ja) * 2005-10-27 2011-04-13 株式会社メイコー プリント配線板及びその製造方法
KR100841174B1 (ko) * 2007-12-12 2008-06-24 변미선 다색 및 복합문양의 섬유식모전사지와 그의 제조방법
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014039073A (ja) * 2008-11-26 2014-02-27 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014039072A (ja) * 2008-11-26 2014-02-27 Kyocer Slc Technologies Corp 配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP5013973B2 (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
JP4361826B2 (ja) 半導体装置
JP2006059992A (ja) 電子部品内蔵基板の製造方法
JP2001217337A (ja) 半導体装置及びその製造方法
JP2001320171A (ja) 多層配線基板及び半導体装置
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2010129992A (ja) 配線基板
JP4954765B2 (ja) 配線基板の製造方法
US7393720B2 (en) Method for fabricating electrical interconnect structure
JP6660850B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP3592129B2 (ja) 多層配線基板の製造方法
JP3733419B2 (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2002016357A (ja) 多層配線基板の製造方法及び半導体装置
JP2000261147A (ja) 多層配線基板及びその製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2001110928A (ja) 半導体パッケージの製造方法
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530