JP4178542B2 - 裏面電極型半導体パッケージの実装構造 - Google Patents
裏面電極型半導体パッケージの実装構造 Download PDFInfo
- Publication number
- JP4178542B2 JP4178542B2 JP2002133398A JP2002133398A JP4178542B2 JP 4178542 B2 JP4178542 B2 JP 4178542B2 JP 2002133398 A JP2002133398 A JP 2002133398A JP 2002133398 A JP2002133398 A JP 2002133398A JP 4178542 B2 JP4178542 B2 JP 4178542B2
- Authority
- JP
- Japan
- Prior art keywords
- back electrode
- semiconductor package
- type semiconductor
- mounting
- outer periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【産業上の利用分野】
本発明は裏面電極型半導体パッケージの実装構造に関する。特に、本発明は、機械的ストレス又は熱的ストレスに対し電極の接続信頼性を向上させる裏面電極型半導体パッケージの実装構造に関する。
【０００２】
【従来の技術】
従来技術として、携帯電話をはじめとする電子機器に、ＣＳＰ（チップサイズパッケージ）、ファインピッチＬＧＡ（ランドグリッドアレイ）又はＢＧＡ（ボールグリッドアレイ）と呼ばれる裏面電極型半導体パッケージが用いられていることは周知である。
【０００３】
このような従来技術として、特許第３２４１６６９号公報、特開２０００−１５１０８３号公報、特開平２０００−２１６２９８号公報に、衝撃、振動等の機械的負荷によるはんだ付け部の剥離等を簡易にかつ確実に防止するとともに、実装、補強後の点検、メンテナンス等も自由に行うことができるとの開示が行われている。
【０００４】
しかしながら、上記の開示された従来技術では、裏面電極型半導体パッケージを覆うように金属フレームを実装するために、部品実装高さが大きくなってしまい、薄型化に不利であるという問題点がある。
さらに、従来技術として、裏面電極型半導体パッケージの実装後に耐熱ストレス性、耐衝撃性を向上させることを目的として、実装基板とパッケージの間又はパッケージの外周に補強用の樹脂を塗布し、硬化するという方法が周知である。
【０００５】
例えば、特開平６−２３２２０７号公報には、封止樹脂により半導体装置と回路基板との接合部への熱応力の影響を小さくし、半導体装置と回路基板との接続を信頼性高くすることが開示されている。
しかしながら、上記の開示された従来技術では、作業工程が増え、製造リードタイム、材料コスト、加工コストが増加するという問題がある。
【０００６】
自動搭載工程の後、裏面電極型半導体パッケージと実装基板の間の隙間又はパッケージの外周に樹脂を塗布し、その後硬化炉で樹脂を硬化させるといった作業工程が増えることになるためである。
さらに、前述のように、樹脂の硬化工程が必要となるため、実装基板及び実装済みの部品に余分な熱ストレスが加わり、信頼性、品質の低下を招くという問題点がある。
【０００７】
通常であれば、自動搭載工程のリフローなどはんだ付けのための加熱のみであるが、樹脂硬化のための加熱が加わることにより、実装基板の反りの増加、実装基板、実装済みの部品への熱ストレスによる品質劣化の危険性が増すことになるためである。
さらに、樹脂の塗布により、裏面電極型半導体パッケージの修理ができなくなるという問題点がある。
【０００８】
このような補強を目的とする樹脂は一般にエポキシ系などの熱硬化性のものが用いられる場合が多く、一旦硬化してしまうと取り除くことが困難で、実装した裏面電極型半導体パッケージに不良が出ても交換が不可能であり、実装基板毎に廃棄することになってしまうためである。
また、熱可塑性の樹脂を用いた場合でも、その樹脂の除去作業には多くの手間がかかり、裏面電極型半導体パッケージの交換修理をしたとしても、非常にコストの高い作業になってしまうためである。
【０００９】
【発明が解決しようとする課題】
したがって、本発明は上記問題点に鑑みて、薄型化に有利であり、作業工程、製造リードタイム、材料コスト、加工コスト、修理コストを低減でき、衝撃ストレス、熱的ストレスに強く、信頼性、品質の向上が期待でき、修理が容易にできる裏面電極型半導体パッケージの実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は前記問題点を解決するために、裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、前記裏面電極型半導体パッケージの裏面電極の外周及び内周をロ字型に囲むように形成される補助パターンと、前記実装基板に前記裏面電極と共に、前記裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造を提供する。
【００１１】
この手段により、衝撃時に裏面電極型半導体パッケージと実装基板のはんだ付け部にかかる衝撃力を分散し、裏面電極の接続部分にかかる衝撃力を小さくでき、薄型化に有利であり、作業工程、製造リードタイム、材料コスト、加工コスト、修理コストを低減でき、衝撃ストレス、熱的ストレスに強く、信頼性、品質の向上が期待でき、修理が容易にできる裏面電極型半導体パッケージの実装構造が可能になる。
さらに、前記補強パターンと相対して位置し前記裏面電極の外周及び内周をロ字型に囲むように形成される前記ランドパターンのはんだの高さと、前記裏面電極と相対して位置する前記ランドパターンのはんだの高さとが同一になるように、はんだが供給される。
【００１２】
この手段により、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンを、裏面電極と同時にランドパターンにはんだ付けすることが可能になる。
好ましくは、前記裏面電極がＬＧＡ裏面電極であり、さらに、好ましくは、前記裏面電極がＢＧＡ裏面電極である。
【００１３】
この手段により、裏面電極がＬＧＡ裏面電極であっても、ＢＧＡ裏面電極であっても、本発明の適用が可能になる。すなわち、ＢＧＡ裏面電極、ＬＧＡ裏面電極のいずれの場合でも、ＢＧＡ裏面電極、ＬＧＡ裏面電極へのはんだボールの高さと、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンへのはんだの高さが同一になるようにして、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンをＢＧＡ裏面電極、ＬＧＡ裏面電極と同時にランドパターンにはんだ付けすることが可能になる。
【００１４】
好ましくは、裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンは、電気的にグランドにされ、又は、電源の電気的機能を有する。
この手段により、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンを電気的な回路の一部として使用が可能になる。
好ましくは、前記裏面電極型半導体パッケージが搭載された前記実装基板をリフロー加熱することにより、前記裏面電極、裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンがそれぞれはんだ付けされ、実装が行われる。
【００１５】
この手段により、補強のためにこれ以外の加熱が行われないでの、熱的なストレスが低減できる。
【００１６】
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、ところどころが切れた形状に形成される。
この手段により、実装基板の配線引き出しが容易になる。
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の上下、又は左右だけを囲むように形成される。
【００１７】
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で左右、又は上下のスペースが確保できない場合に有利となる。
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の４角だけを囲むように形成される。
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で４角以外のスペースが確保できない場合に有利となる。
【００１８】
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の４角のうち、対角の２角だけを囲むように形成される。
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で対角２角以外のスペースが確保できない場合に有利となる。
本発明は、裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、前記裏面電極型半導体パッケージの裏面電極の内周を囲むように形成される補強パターンと、前記実装基板に前記裏面電極と共に、前記裏面電極の内周を囲むように形成される前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造を提供する。
【００１９】
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で前記裏面電極の内周以外のスペースが確保できない場合に有利となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係る裏面電極型半導体パッケージの構造の概念図である。
本図（ａ）に示すように、裏面電極型半導体パッケージ１０１はサブストレート１０２と、サブストレート１０２の裏面上に位置し電気的接続を目的とするＬＧＡ裏面電極１０３と、サブストレート１０２の裏面上に位置しＬＧＡ裏面電極１０３の外周を囲む補強パターン１０４とを有する。
【００２１】
補強パターン１０４は、はんだ付けパターンであり、機械的又は熱的ストレスから裏面電極型半導体パッケージ１０１を保護し、ＬＧＡ裏面電極１０３の電気的接続の信頼性を向上させるために使用される。
本図（ｂ）に示すように、本図（ａ）のＡ−Ａ’に沿った側断面において、サブストレート１０２の裏面の反対面にはチップ１０５が、バンプ１０６を介して、電気的、機械的に接続され、エポキシ樹脂１０７により封止されて、裏面電極型半導体パッケージ１０１が形成される。
【００２２】
図２は裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造例を説明する図である。
本図（ａ）に示すように、実装基板１０８にはランドパターン１０９が設けられ、ランドパターン１０９は裏面電極型半導体パッケージ１０１のＬＧＡ裏面電極１０３、補強パターン１０４と同じ位置関係に配置される。
【００２３】
さらに、ランドパターン１０９上にははんだ１１０が印刷又はディスペンサによりペースト状に供給される。
この場合、ＬＧＡ裏面電極１０３に対するランドパターン１０９上のはんだ１１０の高さと補強パターン１０４に対するランドパターン１０９上のはんだ１１０の高さが同じになるように、はんだ１１０が供給される。補強パターン１０４をＬＧＡ裏面電極１０３と同時にランドパターン１０９にはんだ付けするためである。
【００２４】
本図（ｂ）に示すように、搭載機により、所定の位置に合わせて、裏面電極型半導体パッケージ１０１を実装基板１０８に搭載する。
続いて、裏面電極型半導体パッケージ１０１が搭載された実装基板１０８をリフロー加熱することにより、ＬＧＡ裏面電極１０３、補強パターン１０４がそれぞれはんだ付けされ、実装が完了する。
【００２５】
これによって、ＬＧＡ裏面電極１０３と共に補強パターン１０４がはんだ接合され、補強パターン１０４がＬＧＡ裏面電極１０３の外周を「ロ」の字型に囲うことになる。このため、衝撃時には、補強パターン１０４により、裏面電極型半導体パッケージ１０１と実装基板１０８のはんだ付け部にかかる衝撃力を分散するので、ＬＧＡ裏面電極１０３の接続部分にかかる衝撃力を小さくできる。
【００２６】
このように、補強パターン１０４による補強は、ＬＧＡ裏面電極１０３の一部として形成されるので、補強のための工程が不要である。
さらに、ＬＧＡ裏面電極１０３のリフロー加熱で補強パターン１０４が形成されるので、ＬＧＡ裏面電極１０３には補強のために余分な加熱がかからない。
さらに、補強パターン１０４は、はんだ付けであるので、薄型化を図ることができる。
【００２７】
さらに、補強パターン１０４は、はんだ付けであるので、加熱により、裏面電極型半導体パッケージ１０１と実装基板１０８を簡単に分離でき、裏面電極型半導体パッケージ１０１の交換修理が容易になる。
補強パターン１０４は、補強目的として設けられるが、電気的にはグランドに落とすことが望ましく、場合によっては、電源などの電気的機能を持たせることも可能である。これにより、補強パターンを電気的な回路の一部として使用が可能になる。
【００２８】
さらに、補強パターン１０４は、はんだ付けによる接続の場合を説明したが、導電性接着剤による接続においても同様な効果を得ることができる。
図３は裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造の別の例を説明する図である。
本図（ａ）に示すように、裏面電極型半導体パッケージ１０１には、図２と比較して、ＬＧＡタイプのＬＧＡ裏面電極１０３に代わり、ＢＧＡタイプのＢＧＡ裏面電極１１１が設けられ、ＢＧＡ裏面電極１１１ははんだボールで形成され、はんだボールの高さを有する。
【００２９】
さらに、ＢＧＡ裏面電極１１１の周囲の補強パターン１０４上にはＢＧＡ裏面電極１１１のはんだボールを形成時にＢＧＡ裏面電極１１１のはんだボールの高さと同じになる補強パターン用はんだ１１２が供給される。
このようにして、ＬＧＡ裏面電極１０３の場合と同様に、ＢＧＡ裏面電極１１１の場合にも補強パターン１０４、補強パターン用はんだ１１２の実装が可能となり、同様の効果を得ることができる。
【００３０】
図４は図１（ａ）における補強パターン１０４の第１の変形例を示す図である。
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうちところどころが切れた形になっている。
実装基板１０８の配線引き出しの都合上、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３１】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図５は図１（ａ）における補強パターン１０４の第２の変形例を示す図である。
【００３２】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち上下が無く、左右だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下のスペースが確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３３】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図６は図１（ａ）における補強パターン１０４の第３の変形例を示す図である。
【００３４】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち左右が無く、上下だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で左右のスペースが確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３５】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図７は図１（ａ）における補強パターン１０４の第４の変形例を示す図である。
【００３６】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち上下辺、上下辺が無く、４角だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下辺、左右辺のスペースが確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３７】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図８は図１（ａ）における補強パターン１０４の第５の変形例を示す図である。
【００３８】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち右上、左下の２角だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で右上、左下の２角のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３９】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図９は図１（ａ）における補強パターン１０４の第５の変形例を示す図である。
【００４０】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち左上、右下の２角だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で左上、右下の２角のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４１】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１０は図１（ａ）における補強パターン１０４の第７の変形例を示す図である。
【００４２】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち４角が無く、上下辺、左右辺だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下辺、左右辺のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４３】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１１は図１（ａ）における補強パターン１０４の第８の変形例を示す図である。
【００４４】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち４角、上下辺が無く、左右辺だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で左右辺のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４５】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１２は図１（ａ）における補強パターン１０４の第９の変形例を示す図である。
【００４６】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち４角、左右辺が無く、上下辺だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下辺のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４７】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１３は図１（ａ）における補強パターン１０４の第１０の変形例を示す図である。
【００４８】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４は、ＬＧＡ裏面電極１０３の外周に無く、ＬＧＡ裏面電極１０３の内周に「ロ」の字型になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で外周のスペースか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を内周にすることも可能である。
【００４９】
全て外周を囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１４は図１（ａ）における補強パターン１０４の第１１の変形例を示す図である。
【００５０】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４は、外周を囲む「ロ」の字型になっており、さらに、内周に「ロ」の字型になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で外周のスペースか確保でき、さらに、補強強度を向上させる場合に得策である。
全て外周を囲むだけの場合と比べ、機械的に強度は増し、ＬＧＡ裏面電極１０３を保護が強化され、信頼性を向上させる効果はさらに十分発揮できる。
【００５１】
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
なお、第１１の変形例は、図１（ａ）の例と図１３の第１０の変形例の組み合わせであるが、第１変形例〜第９変形例の各々と第１０変形例との組み合わせにより、実装基板１０８へのスペース確保と補強強度の調和を図ることが可能になる。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、前記裏面電極型半導体パッケージの裏面電極の周囲に形成される補強パターンと、前記実装基板に前記裏面電極と共に前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造を提供するようにしたので、実装後の接続強度、接続信頼性が向上する。さらに、前記補強パターンは、前記裏面電極の外周をロ字型等に囲うように形成される。
【００５３】
特に、携帯機器において、落下による衝撃ストレス、使用環境の変化による熱的ストレスを受けやすく、そのため、装置設計段階では、機械的補強構造の必要性、実装位置の制約などがあったが、このような補強部品、実装上の制約が不要となる。
さらに、搭載後の工程での作業が不要となり、リードタイム短縮、コスト削減につながることである。従来、高い信頼性が求められる装置、外部ストレスにさらされやすい携帯機器においては、搭載後の工程で、裏面電極型半導体パッケージの周囲、裏面の隙間に補強用の樹脂を塗布、硬化することで、耐衝撃性、信頼性を向上させていたが、これらの作業を削減することができる。これにより、製造リードタイムの短縮、加工コストの削減といった効果も期待できる。
【００５４】
さらに、従来のように樹脂硬化による加熱も不要となることで、実装基板、実装済み部品の品質劣化を防ぐ効果も期待できる。
また、裏面電極がＬＧＡ裏面電極だけでなく、ＢＧＡ裏面電極にも適用可能にしたので、本発明が広く適用される。
さらに、前記補強パターンは、接続後の衝撃ストレスが低減でき、前記裏面電極外周のロ字型の囲いに、ところどころが切れた形状に形成されるようにしたので、実装基板の配線引き出しが容易になる。
【図面の簡単な説明】
【図１】本発明に係る裏面電極型半導体パッケージの構造の概念図である。
【図２】裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造例を説明する図である。
【図３】裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造の別の例を説明する図である。
【図４】図１（ａ）における補強パターン１０４の第１の変形例を示す図である。
【図５】図１（ａ）における補強パターン１０４の第２の変形例を示す図である。
【図６】図１（ａ）における補強パターン１０４の第３の変形例を示す図である。
【図７】図１（ａ）における補強パターン１０４の第４の変形例を示す図である。
【図８】図１（ａ）における補強パターン１０４の第５の変形例を示す図である。
【図９】図１（ａ）における補強パターン１０４の第６の変形例を示す図である。
【図１０】図１（ａ）における補強パターン１０４の第７の変形例を示す図である。
【図１１】図１（ａ）における補強パターン１０４の第８の変形例を示す図である。
【図１２】図１（ａ）における補強パターン１０４の第９の変形例を示す図である。
【図１３】図１（ａ）における補強パターン１０４の第１０の変形例を示す図である。
【図１４】図１（ａ）における補強パターン１０４の第１１の変形例を示す図である。
【符号の説明】
１０１…裏面電極型半導体パッケージ
１０２…サブストレート
１０３…ＬＧＡ裏面電極
１０４…補強パターン
１０５…チップ
１０６…バンプ
１０７…エポキシ樹脂
１０８…実装基板
１０９…ランドパターン
１１０…はんだ
１１１…ＢＧＡ裏面電極
１１２…補強パターン用はんだ
【産業上の利用分野】
本発明は裏面電極型半導体パッケージの実装構造に関する。特に、本発明は、機械的ストレス又は熱的ストレスに対し電極の接続信頼性を向上させる裏面電極型半導体パッケージの実装構造に関する。
【０００２】
【従来の技術】
従来技術として、携帯電話をはじめとする電子機器に、ＣＳＰ（チップサイズパッケージ）、ファインピッチＬＧＡ（ランドグリッドアレイ）又はＢＧＡ（ボールグリッドアレイ）と呼ばれる裏面電極型半導体パッケージが用いられていることは周知である。
【０００３】
このような従来技術として、特許第３２４１６６９号公報、特開２０００−１５１０８３号公報、特開平２０００−２１６２９８号公報に、衝撃、振動等の機械的負荷によるはんだ付け部の剥離等を簡易にかつ確実に防止するとともに、実装、補強後の点検、メンテナンス等も自由に行うことができるとの開示が行われている。
【０００４】
しかしながら、上記の開示された従来技術では、裏面電極型半導体パッケージを覆うように金属フレームを実装するために、部品実装高さが大きくなってしまい、薄型化に不利であるという問題点がある。
さらに、従来技術として、裏面電極型半導体パッケージの実装後に耐熱ストレス性、耐衝撃性を向上させることを目的として、実装基板とパッケージの間又はパッケージの外周に補強用の樹脂を塗布し、硬化するという方法が周知である。
【０００５】
例えば、特開平６−２３２２０７号公報には、封止樹脂により半導体装置と回路基板との接合部への熱応力の影響を小さくし、半導体装置と回路基板との接続を信頼性高くすることが開示されている。
しかしながら、上記の開示された従来技術では、作業工程が増え、製造リードタイム、材料コスト、加工コストが増加するという問題がある。
【０００６】
自動搭載工程の後、裏面電極型半導体パッケージと実装基板の間の隙間又はパッケージの外周に樹脂を塗布し、その後硬化炉で樹脂を硬化させるといった作業工程が増えることになるためである。
さらに、前述のように、樹脂の硬化工程が必要となるため、実装基板及び実装済みの部品に余分な熱ストレスが加わり、信頼性、品質の低下を招くという問題点がある。
【０００７】
通常であれば、自動搭載工程のリフローなどはんだ付けのための加熱のみであるが、樹脂硬化のための加熱が加わることにより、実装基板の反りの増加、実装基板、実装済みの部品への熱ストレスによる品質劣化の危険性が増すことになるためである。
さらに、樹脂の塗布により、裏面電極型半導体パッケージの修理ができなくなるという問題点がある。
【０００８】
このような補強を目的とする樹脂は一般にエポキシ系などの熱硬化性のものが用いられる場合が多く、一旦硬化してしまうと取り除くことが困難で、実装した裏面電極型半導体パッケージに不良が出ても交換が不可能であり、実装基板毎に廃棄することになってしまうためである。
また、熱可塑性の樹脂を用いた場合でも、その樹脂の除去作業には多くの手間がかかり、裏面電極型半導体パッケージの交換修理をしたとしても、非常にコストの高い作業になってしまうためである。
【０００９】
【発明が解決しようとする課題】
したがって、本発明は上記問題点に鑑みて、薄型化に有利であり、作業工程、製造リードタイム、材料コスト、加工コスト、修理コストを低減でき、衝撃ストレス、熱的ストレスに強く、信頼性、品質の向上が期待でき、修理が容易にできる裏面電極型半導体パッケージの実装構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は前記問題点を解決するために、裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、前記裏面電極型半導体パッケージの裏面電極の外周及び内周をロ字型に囲むように形成される補助パターンと、前記実装基板に前記裏面電極と共に、前記裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造を提供する。
【００１１】
この手段により、衝撃時に裏面電極型半導体パッケージと実装基板のはんだ付け部にかかる衝撃力を分散し、裏面電極の接続部分にかかる衝撃力を小さくでき、薄型化に有利であり、作業工程、製造リードタイム、材料コスト、加工コスト、修理コストを低減でき、衝撃ストレス、熱的ストレスに強く、信頼性、品質の向上が期待でき、修理が容易にできる裏面電極型半導体パッケージの実装構造が可能になる。
さらに、前記補強パターンと相対して位置し前記裏面電極の外周及び内周をロ字型に囲むように形成される前記ランドパターンのはんだの高さと、前記裏面電極と相対して位置する前記ランドパターンのはんだの高さとが同一になるように、はんだが供給される。
【００１２】
この手段により、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンを、裏面電極と同時にランドパターンにはんだ付けすることが可能になる。
好ましくは、前記裏面電極がＬＧＡ裏面電極であり、さらに、好ましくは、前記裏面電極がＢＧＡ裏面電極である。
【００１３】
この手段により、裏面電極がＬＧＡ裏面電極であっても、ＢＧＡ裏面電極であっても、本発明の適用が可能になる。すなわち、ＢＧＡ裏面電極、ＬＧＡ裏面電極のいずれの場合でも、ＢＧＡ裏面電極、ＬＧＡ裏面電極へのはんだボールの高さと、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンへのはんだの高さが同一になるようにして、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンをＢＧＡ裏面電極、ＬＧＡ裏面電極と同時にランドパターンにはんだ付けすることが可能になる。
【００１４】
好ましくは、裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンは、電気的にグランドにされ、又は、電源の電気的機能を有する。
この手段により、裏面電極の外周及び内周をロ字型に囲むように形成される補強パターンを電気的な回路の一部として使用が可能になる。
好ましくは、前記裏面電極型半導体パッケージが搭載された前記実装基板をリフロー加熱することにより、前記裏面電極、裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンがそれぞれはんだ付けされ、実装が行われる。
【００１５】
この手段により、補強のためにこれ以外の加熱が行われないでの、熱的なストレスが低減できる。
【００１６】
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、ところどころが切れた形状に形成される。
この手段により、実装基板の配線引き出しが容易になる。
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の上下、又は左右だけを囲むように形成される。
【００１７】
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で左右、又は上下のスペースが確保できない場合に有利となる。
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の４角だけを囲むように形成される。
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で４角以外のスペースが確保できない場合に有利となる。
【００１８】
好ましくは、裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の４角のうち、対角の２角だけを囲むように形成される。
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で対角２角以外のスペースが確保できない場合に有利となる。
本発明は、裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、前記裏面電極型半導体パッケージの裏面電極の内周を囲むように形成される補強パターンと、前記実装基板に前記裏面電極と共に、前記裏面電極の内周を囲むように形成される前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造を提供する。
【００１９】
この手段により、実装基板の裏面電極型半導体パッケージの実装配置で前記裏面電極の内周以外のスペースが確保できない場合に有利となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係る裏面電極型半導体パッケージの構造の概念図である。
本図（ａ）に示すように、裏面電極型半導体パッケージ１０１はサブストレート１０２と、サブストレート１０２の裏面上に位置し電気的接続を目的とするＬＧＡ裏面電極１０３と、サブストレート１０２の裏面上に位置しＬＧＡ裏面電極１０３の外周を囲む補強パターン１０４とを有する。
【００２１】
補強パターン１０４は、はんだ付けパターンであり、機械的又は熱的ストレスから裏面電極型半導体パッケージ１０１を保護し、ＬＧＡ裏面電極１０３の電気的接続の信頼性を向上させるために使用される。
本図（ｂ）に示すように、本図（ａ）のＡ−Ａ’に沿った側断面において、サブストレート１０２の裏面の反対面にはチップ１０５が、バンプ１０６を介して、電気的、機械的に接続され、エポキシ樹脂１０７により封止されて、裏面電極型半導体パッケージ１０１が形成される。
【００２２】
図２は裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造例を説明する図である。
本図（ａ）に示すように、実装基板１０８にはランドパターン１０９が設けられ、ランドパターン１０９は裏面電極型半導体パッケージ１０１のＬＧＡ裏面電極１０３、補強パターン１０４と同じ位置関係に配置される。
【００２３】
さらに、ランドパターン１０９上にははんだ１１０が印刷又はディスペンサによりペースト状に供給される。
この場合、ＬＧＡ裏面電極１０３に対するランドパターン１０９上のはんだ１１０の高さと補強パターン１０４に対するランドパターン１０９上のはんだ１１０の高さが同じになるように、はんだ１１０が供給される。補強パターン１０４をＬＧＡ裏面電極１０３と同時にランドパターン１０９にはんだ付けするためである。
【００２４】
本図（ｂ）に示すように、搭載機により、所定の位置に合わせて、裏面電極型半導体パッケージ１０１を実装基板１０８に搭載する。
続いて、裏面電極型半導体パッケージ１０１が搭載された実装基板１０８をリフロー加熱することにより、ＬＧＡ裏面電極１０３、補強パターン１０４がそれぞれはんだ付けされ、実装が完了する。
【００２５】
これによって、ＬＧＡ裏面電極１０３と共に補強パターン１０４がはんだ接合され、補強パターン１０４がＬＧＡ裏面電極１０３の外周を「ロ」の字型に囲うことになる。このため、衝撃時には、補強パターン１０４により、裏面電極型半導体パッケージ１０１と実装基板１０８のはんだ付け部にかかる衝撃力を分散するので、ＬＧＡ裏面電極１０３の接続部分にかかる衝撃力を小さくできる。
【００２６】
このように、補強パターン１０４による補強は、ＬＧＡ裏面電極１０３の一部として形成されるので、補強のための工程が不要である。
さらに、ＬＧＡ裏面電極１０３のリフロー加熱で補強パターン１０４が形成されるので、ＬＧＡ裏面電極１０３には補強のために余分な加熱がかからない。
さらに、補強パターン１０４は、はんだ付けであるので、薄型化を図ることができる。
【００２７】
さらに、補強パターン１０４は、はんだ付けであるので、加熱により、裏面電極型半導体パッケージ１０１と実装基板１０８を簡単に分離でき、裏面電極型半導体パッケージ１０１の交換修理が容易になる。
補強パターン１０４は、補強目的として設けられるが、電気的にはグランドに落とすことが望ましく、場合によっては、電源などの電気的機能を持たせることも可能である。これにより、補強パターンを電気的な回路の一部として使用が可能になる。
【００２８】
さらに、補強パターン１０４は、はんだ付けによる接続の場合を説明したが、導電性接着剤による接続においても同様な効果を得ることができる。
図３は裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造の別の例を説明する図である。
本図（ａ）に示すように、裏面電極型半導体パッケージ１０１には、図２と比較して、ＬＧＡタイプのＬＧＡ裏面電極１０３に代わり、ＢＧＡタイプのＢＧＡ裏面電極１１１が設けられ、ＢＧＡ裏面電極１１１ははんだボールで形成され、はんだボールの高さを有する。
【００２９】
さらに、ＢＧＡ裏面電極１１１の周囲の補強パターン１０４上にはＢＧＡ裏面電極１１１のはんだボールを形成時にＢＧＡ裏面電極１１１のはんだボールの高さと同じになる補強パターン用はんだ１１２が供給される。
このようにして、ＬＧＡ裏面電極１０３の場合と同様に、ＢＧＡ裏面電極１１１の場合にも補強パターン１０４、補強パターン用はんだ１１２の実装が可能となり、同様の効果を得ることができる。
【００３０】
図４は図１（ａ）における補強パターン１０４の第１の変形例を示す図である。
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうちところどころが切れた形になっている。
実装基板１０８の配線引き出しの都合上、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３１】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図５は図１（ａ）における補強パターン１０４の第２の変形例を示す図である。
【００３２】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち上下が無く、左右だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下のスペースが確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３３】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図６は図１（ａ）における補強パターン１０４の第３の変形例を示す図である。
【００３４】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち左右が無く、上下だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で左右のスペースが確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３５】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図７は図１（ａ）における補強パターン１０４の第４の変形例を示す図である。
【００３６】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち上下辺、上下辺が無く、４角だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下辺、左右辺のスペースが確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３７】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図８は図１（ａ）における補強パターン１０４の第５の変形例を示す図である。
【００３８】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち右上、左下の２角だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で右上、左下の２角のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００３９】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図９は図１（ａ）における補強パターン１０４の第５の変形例を示す図である。
【００４０】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち左上、右下の２角だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で左上、右下の２角のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４１】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１０は図１（ａ）における補強パターン１０４の第７の変形例を示す図である。
【００４２】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち４角が無く、上下辺、左右辺だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下辺、左右辺のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４３】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１１は図１（ａ）における補強パターン１０４の第８の変形例を示す図である。
【００４４】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち４角、上下辺が無く、左右辺だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で左右辺のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４５】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１２は図１（ａ）における補強パターン１０４の第９の変形例を示す図である。
【００４６】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４の「ロ」字型のうち４角、左右辺が無く、上下辺だけの形になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で上下辺のスペースだけしか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を切ることも可能である。
【００４７】
全て囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１３は図１（ａ）における補強パターン１０４の第１０の変形例を示す図である。
【００４８】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４は、ＬＧＡ裏面電極１０３の外周に無く、ＬＧＡ裏面電極１０３の内周に「ロ」の字型になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で外周のスペースか確保できず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１０４で囲んでしまうことが得策でない場合、このように部分的に補強パターン１０４を内周にすることも可能である。
【００４９】
全て外周を囲む場合と比べ、機械的に強度は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、信頼性を向上させる効果は十分発揮できる。
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
図１４は図１（ａ）における補強パターン１０４の第１１の変形例を示す図である。
【００５０】
本図に示すように、図１（ａ）と比較すると、補強パターン１０４は、外周を囲む「ロ」の字型になっており、さらに、内周に「ロ」の字型になっている。
実装基板１０８への裏面電極型半導体パッケージ１０１の実装配置で外周のスペースか確保でき、さらに、補強強度を向上させる場合に得策である。
全て外周を囲むだけの場合と比べ、機械的に強度は増し、ＬＧＡ裏面電極１０３を保護が強化され、信頼性を向上させる効果はさらに十分発揮できる。
【００５１】
また、この場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ効果を得ることができる。
なお、第１１の変形例は、図１（ａ）の例と図１３の第１０の変形例の組み合わせであるが、第１変形例〜第９変形例の各々と第１０変形例との組み合わせにより、実装基板１０８へのスペース確保と補強強度の調和を図ることが可能になる。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、前記裏面電極型半導体パッケージの裏面電極の周囲に形成される補強パターンと、前記実装基板に前記裏面電極と共に前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造を提供するようにしたので、実装後の接続強度、接続信頼性が向上する。さらに、前記補強パターンは、前記裏面電極の外周をロ字型等に囲うように形成される。
【００５３】
特に、携帯機器において、落下による衝撃ストレス、使用環境の変化による熱的ストレスを受けやすく、そのため、装置設計段階では、機械的補強構造の必要性、実装位置の制約などがあったが、このような補強部品、実装上の制約が不要となる。
さらに、搭載後の工程での作業が不要となり、リードタイム短縮、コスト削減につながることである。従来、高い信頼性が求められる装置、外部ストレスにさらされやすい携帯機器においては、搭載後の工程で、裏面電極型半導体パッケージの周囲、裏面の隙間に補強用の樹脂を塗布、硬化することで、耐衝撃性、信頼性を向上させていたが、これらの作業を削減することができる。これにより、製造リードタイムの短縮、加工コストの削減といった効果も期待できる。
【００５４】
さらに、従来のように樹脂硬化による加熱も不要となることで、実装基板、実装済み部品の品質劣化を防ぐ効果も期待できる。
また、裏面電極がＬＧＡ裏面電極だけでなく、ＢＧＡ裏面電極にも適用可能にしたので、本発明が広く適用される。
さらに、前記補強パターンは、接続後の衝撃ストレスが低減でき、前記裏面電極外周のロ字型の囲いに、ところどころが切れた形状に形成されるようにしたので、実装基板の配線引き出しが容易になる。
【図面の簡単な説明】
【図１】本発明に係る裏面電極型半導体パッケージの構造の概念図である。
【図２】裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造例を説明する図である。
【図３】裏面電極型半導体パッケージ１０１を実装基板に搭載する実装構造の別の例を説明する図である。
【図４】図１（ａ）における補強パターン１０４の第１の変形例を示す図である。
【図５】図１（ａ）における補強パターン１０４の第２の変形例を示す図である。
【図６】図１（ａ）における補強パターン１０４の第３の変形例を示す図である。
【図７】図１（ａ）における補強パターン１０４の第４の変形例を示す図である。
【図８】図１（ａ）における補強パターン１０４の第５の変形例を示す図である。
【図９】図１（ａ）における補強パターン１０４の第６の変形例を示す図である。
【図１０】図１（ａ）における補強パターン１０４の第７の変形例を示す図である。
【図１１】図１（ａ）における補強パターン１０４の第８の変形例を示す図である。
【図１２】図１（ａ）における補強パターン１０４の第９の変形例を示す図である。
【図１３】図１（ａ）における補強パターン１０４の第１０の変形例を示す図である。
【図１４】図１（ａ）における補強パターン１０４の第１１の変形例を示す図である。
【符号の説明】
１０１…裏面電極型半導体パッケージ
１０２…サブストレート
１０３…ＬＧＡ裏面電極
１０４…補強パターン
１０５…チップ
１０６…バンプ
１０７…エポキシ樹脂
１０８…実装基板
１０９…ランドパターン
１１０…はんだ
１１１…ＢＧＡ裏面電極
１１２…補強パターン用はんだ
Claims (11)
- 裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、
前記裏面電極型半導体パッケージの裏面電極の外周及び内周をロ字型に囲むように形成される補助パターンと、
前記実装基板に前記裏面電極と共に、前記裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造。 - 前記補強パターンと相対して位置し前記裏面電極の外周及び内周をロ字型に囲むように形成される前記ランドパターンのはんだの高さと、前記裏面電極と相対して位置する前記ランドパターンのはんだの高さとが同一になるように、はんだが供給されることを特徴とする、請求項１に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極がＬＧＡ裏面電極であることを特徴とする、請求項２に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極がＢＧＡ裏面電極であることを特徴とする、請求項２に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンは、電気的にグランドにされ、又は、電源の電気的機能を有することを特徴とする、請求項１に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極型半導体パッケージが搭載された前記実装基板をリフロー加熱することにより、前記裏面電極、前記裏面電極の外周及び内周をロ字型に囲むように形成される前記補強パターンがそれぞれはんだ付けされ、実装が行われることを特徴とする、請求項１に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、ところどころが切れた形状に形成されることを特徴とする、請求項１に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の上下、又は左右だけを囲むように形成されることを特徴とする、請求項７に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の４角だけを囲むように形成されることを特徴とする、請求項７に記載の裏面電極型半導体パッケージの実装構造。
- 前記裏面電極の外周をロ字型に囲むように形成される前記補強パターンは、前記裏面電極の外周の４角のうち、対角の２角だけを囲むように形成されることを特徴とする、請求項７に記載の裏面電極型半導体パッケージの実装構造。
- 裏面電極を有する裏面電極型半導体パッケージを実装基板に実装する裏面電極型半導体パッケージの実装構造において、
前記裏面電極型半導体パッケージの裏面電極の内周をロ字型に囲むように形成される補強パターンと、
前記実装基板に前記裏面電極と共に、前記裏面電極の内周をロ字型に囲むように形成される前記補強パターンと相対して位置し、はんだが供給され、加熱で電気的、機械的に接続、結合して前記裏面電極型半導体パッケージを前記実装基板に実装するためのランドパターンとを備えることを特徴とする裏面電極型半導体パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133398A JP4178542B2 (ja) | 2002-05-08 | 2002-05-08 | 裏面電極型半導体パッケージの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133398A JP4178542B2 (ja) | 2002-05-08 | 2002-05-08 | 裏面電極型半導体パッケージの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332496A JP2003332496A (ja) | 2003-11-21 |
| JP4178542B2 true JP4178542B2 (ja) | 2008-11-12 |
Family
ID=29696394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133398A Expired - Fee Related JP4178542B2 (ja) | 2002-05-08 | 2002-05-08 | 裏面電極型半導体パッケージの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178542B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102356703B (zh) | 2009-03-19 | 2015-05-13 | 株式会社村田制作所 | 电路基板以及母层叠体 |
| CN102593067B (zh) * | 2011-01-10 | 2014-09-17 | 三星半导体(中国)研究开发有限公司 | 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 |
| JP7173728B2 (ja) * | 2017-10-26 | 2022-11-16 | 日東電工株式会社 | 撮像素子実装基板 |
-
2002
- 2002-05-08 JP JP2002133398A patent/JP4178542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332496A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629674B1 (en) | Shielded package having shield fence | |
| US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
| JP3241669B2 (ja) | Ｉｃパッケージの補強構造 | |
| JPH07147379A (ja) | 半導体装置及びその製造方法 | |
| JP2011040602A (ja) | 電子装置およびその製造方法 | |
| JP2012104790A (ja) | 半導体装置 | |
| KR101010556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
| US8098496B2 (en) | Wiring board for semiconductor device | |
| JP2003008186A (ja) | 半導体装置 | |
| US6137170A (en) | Mount for semiconductor device | |
| KR100748558B1 (ko) | 칩 사이즈 패키지 및 그 제조 방법 | |
| JP4178542B2 (ja) | 裏面電極型半導体パッケージの実装構造 | |
| JP3085265B2 (ja) | ボールグリッドアレイ実装構造 | |
| JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JPH1167947A (ja) | ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体 | |
| JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| JP3385533B2 (ja) | 半導体装置 | |
| JP2009283835A (ja) | 半導体装置及びその製造方法 | |
| JP4765233B2 (ja) | 半導体パッケージの実装構造および半導体パッケージの実装方法 | |
| JPH11121899A (ja) | 電子部品実装体および電子部品の実装方法 | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| US20080315432A1 (en) | Electrical Shielding in Stacked Dies by Using Conductive Die Dttach Adhesive | |
| JP3422019B2 (ja) | Ｂｇａ型半導体装置、及び、ｂｇａの実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |