JP2003332496A - 裏面電極型半導体パッケージの実装構造 - Google Patents
裏面電極型半導体パッケージの実装構造Info
- Publication number
- JP2003332496A JP2003332496A JP2002133398A JP2002133398A JP2003332496A JP 2003332496 A JP2003332496 A JP 2003332496A JP 2002133398 A JP2002133398 A JP 2002133398A JP 2002133398 A JP2002133398 A JP 2002133398A JP 2003332496 A JP2003332496 A JP 2003332496A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor package
- back surface
- electrode type
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 薄型化に有利であり、作業工程、製造リード
タイム、材料コスト、加工コスト、修理コストを低減で
き、衝撃ストレス、熱的ストレスに強く、信頼性、品質
の向上が期待でき、修理が容易にできる。 【解決手段】 裏面電極１０３、１１１を有する裏面電
極型半導体パッケージ１０１を実装基板１０８に実装す
る裏面電極型半導体パッケージの実装構造に、前記裏面
電極型半導体パッケージの裏面電極の周囲に形成される
補強パターン１０４と、前記実装基板に前記裏面電極と
共に前記補強パターンと相対して位置し、はんだが供給
され、加熱で電気的、機械的に接続、結合して前記裏面
電極型半導体パッケージを前記実装基板に実装するため
のランドパターン１０９とを備える。
タイム、材料コスト、加工コスト、修理コストを低減で
き、衝撃ストレス、熱的ストレスに強く、信頼性、品質
の向上が期待でき、修理が容易にできる。 【解決手段】 裏面電極１０３、１１１を有する裏面電
極型半導体パッケージ１０１を実装基板１０８に実装す
る裏面電極型半導体パッケージの実装構造に、前記裏面
電極型半導体パッケージの裏面電極の周囲に形成される
補強パターン１０４と、前記実装基板に前記裏面電極と
共に前記補強パターンと相対して位置し、はんだが供給
され、加熱で電気的、機械的に接続、結合して前記裏面
電極型半導体パッケージを前記実装基板に実装するため
のランドパターン１０９とを備える。
Description
【０００１】
【産業上の利用分野】本発明は裏面電極型半導体パッケ
ージの実装構造に関する。特に、本発明は、機械的スト
レス又は熱的ストレスに対し電極の接続信頼性を向上さ
せる裏面電極型半導体パッケージの実装構造に関する。
ージの実装構造に関する。特に、本発明は、機械的スト
レス又は熱的ストレスに対し電極の接続信頼性を向上さ
せる裏面電極型半導体パッケージの実装構造に関する。
【０００２】
【従来の技術】従来技術として、携帯電話をはじめとす
る電子機器に、ＣＳＰ（チップサイズパッケージ）、フ
ァインピッチＬＧＡ（ランドグリッドアレイ）又はＢＧ
Ａ（ボールグリッドアレイ）と呼ばれる裏面電極型半導
体パッケージが用いられていることは周知である。
る電子機器に、ＣＳＰ（チップサイズパッケージ）、フ
ァインピッチＬＧＡ（ランドグリッドアレイ）又はＢＧ
Ａ（ボールグリッドアレイ）と呼ばれる裏面電極型半導
体パッケージが用いられていることは周知である。
【０００３】このような従来技術として、特許第３２４
１６６９号公報、特開２０００−１５１０８３号公報、
特開平２０００−２１６２９８号公報に、衝撃、振動等
の機械的負荷によるはんだ付け部の剥離等を簡易にかつ
確実に防止するとともに、実装、補強後の点検、メンテ
ナンス等も自由に行うことができるとの開示が行われて
いる。
１６６９号公報、特開２０００−１５１０８３号公報、
特開平２０００−２１６２９８号公報に、衝撃、振動等
の機械的負荷によるはんだ付け部の剥離等を簡易にかつ
確実に防止するとともに、実装、補強後の点検、メンテ
ナンス等も自由に行うことができるとの開示が行われて
いる。
【０００４】しかしながら、上記の開示された従来技術
では、裏面電極型半導体パッケージを覆うように金属フ
レームを実装するために、部品実装高さが大きくなって
しまい、薄型化に不利であるという問題点がある。さら
に、従来技術として、裏面電極型半導体パッケージの実
装後に耐熱ストレス性、耐衝撃性を向上させることを目
的として、実装基板とパッケージの間又はパッケージの
外周に補強用の樹脂を塗布し、硬化するという方法が周
知である。
では、裏面電極型半導体パッケージを覆うように金属フ
レームを実装するために、部品実装高さが大きくなって
しまい、薄型化に不利であるという問題点がある。さら
に、従来技術として、裏面電極型半導体パッケージの実
装後に耐熱ストレス性、耐衝撃性を向上させることを目
的として、実装基板とパッケージの間又はパッケージの
外周に補強用の樹脂を塗布し、硬化するという方法が周
知である。
【０００５】例えば、特開平６−２３２２０７号公報に
は、封止樹脂により半導体装置と回路基板との接合部へ
の熱応力の影響を小さくし、半導体装置と回路基板との
接続を信頼性高くすることが開示されている。しかしな
がら、上記の開示された従来技術では、作業工程が増
え、製造リードタイム、材料コスト、加工コストが増加
するという問題がある。
は、封止樹脂により半導体装置と回路基板との接合部へ
の熱応力の影響を小さくし、半導体装置と回路基板との
接続を信頼性高くすることが開示されている。しかしな
がら、上記の開示された従来技術では、作業工程が増
え、製造リードタイム、材料コスト、加工コストが増加
するという問題がある。
【０００６】自動搭載工程の後、裏面電極型半導体パッ
ケージと実装基板の間の隙間又はパッケージの外周に樹
脂を塗布し、その後硬化炉で樹脂を硬化させるといった
作業工程が増えることになるためである。さらに、前述
のように、樹脂の硬化工程が必要となるため、実装基板
及び実装済みの部品に余分な熱ストレスが加わり、信頼
性、品質の低下を招くという問題点がある。
ケージと実装基板の間の隙間又はパッケージの外周に樹
脂を塗布し、その後硬化炉で樹脂を硬化させるといった
作業工程が増えることになるためである。さらに、前述
のように、樹脂の硬化工程が必要となるため、実装基板
及び実装済みの部品に余分な熱ストレスが加わり、信頼
性、品質の低下を招くという問題点がある。
【０００７】通常であれば、自動搭載工程のリフローな
どはんだ付けのための加熱のみであるが、樹脂硬化のた
めの加熱が加わることにより、実装基板の反りの増加、
実装基板、実装済みの部品への熱ストレスによる品質劣
化の危険性が増すことになるためである。さらに、樹脂
の塗布により、裏面電極型半導体パッケージの修理がで
きなくなるという問題点がある。
どはんだ付けのための加熱のみであるが、樹脂硬化のた
めの加熱が加わることにより、実装基板の反りの増加、
実装基板、実装済みの部品への熱ストレスによる品質劣
化の危険性が増すことになるためである。さらに、樹脂
の塗布により、裏面電極型半導体パッケージの修理がで
きなくなるという問題点がある。
【０００８】このような補強を目的とする樹脂は一般に
エポキシ系などの熱硬化性のものが用いられる場合が多
く、一旦硬化してしまうと取り除くことが困難で、実装
した裏面電極型半導体パッケージに不良が出ても交換が
不可能であり、実装基板毎に廃棄することになってしま
うためである。また、熱可塑性の樹脂を用いた場合で
も、その樹脂の除去作業には多くの手間がかかり、裏面
電極型半導体パッケージの交換修理をしたとしても、非
常にコストの高い作業になってしまうためである。
エポキシ系などの熱硬化性のものが用いられる場合が多
く、一旦硬化してしまうと取り除くことが困難で、実装
した裏面電極型半導体パッケージに不良が出ても交換が
不可能であり、実装基板毎に廃棄することになってしま
うためである。また、熱可塑性の樹脂を用いた場合で
も、その樹脂の除去作業には多くの手間がかかり、裏面
電極型半導体パッケージの交換修理をしたとしても、非
常にコストの高い作業になってしまうためである。
【０００９】
【発明が解決しようとする課題】したがって、本発明は
上記問題点に鑑みて、薄型化に有利であり、作業工程、
製造リードタイム、材料コスト、加工コスト、修理コス
トを低減でき、衝撃ストレス、熱的ストレスに強く、信
頼性、品質の向上が期待でき、修理が容易にできる裏面
電極型半導体パッケージの実装構造を提供することを目
的とする。
上記問題点に鑑みて、薄型化に有利であり、作業工程、
製造リードタイム、材料コスト、加工コスト、修理コス
トを低減でき、衝撃ストレス、熱的ストレスに強く、信
頼性、品質の向上が期待でき、修理が容易にできる裏面
電極型半導体パッケージの実装構造を提供することを目
的とする。
【００１０】
【課題を解決するための手段】本発明は前記問題点を解
決するために、裏面電極を有する裏面電極型半導体パッ
ケージを実装基板に実装する裏面電極型半導体パッケー
ジの実装構造において、前記裏面電極型半導体パッケー
ジの裏面電極の周囲に形成される補強パターンと、前記
実装基板に前記裏面電極と共に前記補強パターンと相対
して位置し、はんだが供給され、加熱で電気的、機械的
に接続、結合して前記裏面電極型半導体パッケージを前
記実装基板に実装するためのランドパターンとを備える
ことを特徴とする裏面電極型半導体パッケージの実装構
造を提供する。
決するために、裏面電極を有する裏面電極型半導体パッ
ケージを実装基板に実装する裏面電極型半導体パッケー
ジの実装構造において、前記裏面電極型半導体パッケー
ジの裏面電極の周囲に形成される補強パターンと、前記
実装基板に前記裏面電極と共に前記補強パターンと相対
して位置し、はんだが供給され、加熱で電気的、機械的
に接続、結合して前記裏面電極型半導体パッケージを前
記実装基板に実装するためのランドパターンとを備える
ことを特徴とする裏面電極型半導体パッケージの実装構
造を提供する。
【００１１】この手段により、薄型化に有利であり、作
業工程、製造リードタイム、材料コスト、加工コスト、
修理コストを低減でき、衝撃ストレス、熱的ストレスに
強く、信頼性、品質の向上が期待でき、修理が容易にで
きる裏面電極型半導体パッケージの実装構造が可能にな
る。さらに、前記補強パターンと相対して位置する前記
ランドパターンのはんだの高さと、前記裏面電極と相対
して位置する前記ランドパターンのはんだの高さとが同
一になるように、はんだが供給される。
業工程、製造リードタイム、材料コスト、加工コスト、
修理コストを低減でき、衝撃ストレス、熱的ストレスに
強く、信頼性、品質の向上が期待でき、修理が容易にで
きる裏面電極型半導体パッケージの実装構造が可能にな
る。さらに、前記補強パターンと相対して位置する前記
ランドパターンのはんだの高さと、前記裏面電極と相対
して位置する前記ランドパターンのはんだの高さとが同
一になるように、はんだが供給される。
【００１２】この手段により、補強パターンを裏面電極
と同時にランドパターンにはんだ付けすることが可能に
なる。好ましくは、前記裏面電極がＬＧＡ裏面電極であ
り、さらに、好ましくは、前記裏面電極がＢＧＡ裏面電
極である場合に、前記ＢＧＡ裏面電極のはんだボールの
高さと前記補強パターンのはんだの高さが同一になるよ
うに、前記補強パターンにはんだが供給される。
と同時にランドパターンにはんだ付けすることが可能に
なる。好ましくは、前記裏面電極がＬＧＡ裏面電極であ
り、さらに、好ましくは、前記裏面電極がＢＧＡ裏面電
極である場合に、前記ＢＧＡ裏面電極のはんだボールの
高さと前記補強パターンのはんだの高さが同一になるよ
うに、前記補強パターンにはんだが供給される。
【００１３】この手段により、裏面電極がＬＧＡ裏面電
極であっても、ＢＧＡ裏面電極であっても、本発明の適
用が可能になる。ＢＧＡ裏面電極の場合には、ＢＧＡ裏
面電極のはんだボールの高さと補強パターンのはんだの
高さが同一になるようにして、補強パターンをＢＧＡ裏
面電極と同時にランドパターンにはんだ付けすることが
可能になる。
極であっても、ＢＧＡ裏面電極であっても、本発明の適
用が可能になる。ＢＧＡ裏面電極の場合には、ＢＧＡ裏
面電極のはんだボールの高さと補強パターンのはんだの
高さが同一になるようにして、補強パターンをＢＧＡ裏
面電極と同時にランドパターンにはんだ付けすることが
可能になる。
【００１４】好ましくは、前記補強パターンは、電気的
にグランドにされ、又は、電源の電気的機能を有する。
この手段により、補強パターンを電気的な回路の一部と
して使用が可能になる。好ましくは、前記裏面電極型半
導体パッケージが搭載された前記実装基板をリフロー加
熱することにより、前記裏面電極、前記補強パターンが
それぞれはんだ付けされ、実装が行われる。
にグランドにされ、又は、電源の電気的機能を有する。
この手段により、補強パターンを電気的な回路の一部と
して使用が可能になる。好ましくは、前記裏面電極型半
導体パッケージが搭載された前記実装基板をリフロー加
熱することにより、前記裏面電極、前記補強パターンが
それぞれはんだ付けされ、実装が行われる。
【００１５】この手段により、補強のためにこれ以外の
加熱が行われないでの、熱的なストレスが低減できる。
好ましくは、前記補強パターンは、前記裏面電極の外周
をロ字型に囲むように形成される。この手段により、接
続後の衝撃ストレスが低減できる。
加熱が行われないでの、熱的なストレスが低減できる。
好ましくは、前記補強パターンは、前記裏面電極の外周
をロ字型に囲むように形成される。この手段により、接
続後の衝撃ストレスが低減できる。
【００１６】好ましくは、前記補強パターンは、前記裏
面電極の外周をロ字型に囲い、ところどころが切れた形
状に形成される。この手段により、実装基板の配線引き
出しが容易になる。好ましくは、前記補強パターンは、
前記裏面電極の外周の上下、又は左右だけを囲むように
形成される。
面電極の外周をロ字型に囲い、ところどころが切れた形
状に形成される。この手段により、実装基板の配線引き
出しが容易になる。好ましくは、前記補強パターンは、
前記裏面電極の外周の上下、又は左右だけを囲むように
形成される。
【００１７】この手段により、実装基板の裏面電極型半
導体パッケージの実装配置で左右、又は上下のスペース
が確保できない場合に有利となる。好ましくは、前記補
強パターンは、前記裏面電極の外周の４角だけを囲むよ
うに形成される。この手段により、実装基板の裏面電極
型半導体パッケージの実装配置で４角以外のスペースが
確保できない場合に有利となる。
導体パッケージの実装配置で左右、又は上下のスペース
が確保できない場合に有利となる。好ましくは、前記補
強パターンは、前記裏面電極の外周の４角だけを囲むよ
うに形成される。この手段により、実装基板の裏面電極
型半導体パッケージの実装配置で４角以外のスペースが
確保できない場合に有利となる。
【００１８】好ましくは、前記補強パターンは、前記裏
面電極の外周の４角のうち、対角の２角だけを囲むよう
に形成される。この手段により、実装基板の裏面電極型
半導体パッケージの実装配置で対角２角以外のスペース
が確保できない場合に有利となる。好ましくは、前記補
強パターンは、前記裏面電極の内周にロ字型で形成され
る。
面電極の外周の４角のうち、対角の２角だけを囲むよう
に形成される。この手段により、実装基板の裏面電極型
半導体パッケージの実装配置で対角２角以外のスペース
が確保できない場合に有利となる。好ましくは、前記補
強パターンは、前記裏面電極の内周にロ字型で形成され
る。
【００１９】この手段により、実装基板の裏面電極型半
導体パッケージの実装配置で前記裏面電極の内周以外の
スペースが確保できない場合に有利となる。好ましく
は、前記補強パターンは、前記裏面電極の外周、内周に
形成される。この手段により、補強がさらに求められる
場合に有利となる。
導体パッケージの実装配置で前記裏面電極の内周以外の
スペースが確保できない場合に有利となる。好ましく
は、前記補強パターンは、前記裏面電極の外周、内周に
形成される。この手段により、補強がさらに求められる
場合に有利となる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明に係る裏面電
極型半導体パッケージの構造の概念図である。本図
（ａ）に示すように、裏面電極型半導体パッケージ１０
１はサブストレート１０２と、サブストレート１０２の
裏面上に位置し電気的接続を目的とするＬＧＡ裏面電極
１０３と、サブストレート１０２の裏面上に位置しＬＧ
Ａ裏面電極１０３の外周を囲む補強パターン１０４とを
有する。
て図面を参照して説明する。図１は本発明に係る裏面電
極型半導体パッケージの構造の概念図である。本図
（ａ）に示すように、裏面電極型半導体パッケージ１０
１はサブストレート１０２と、サブストレート１０２の
裏面上に位置し電気的接続を目的とするＬＧＡ裏面電極
１０３と、サブストレート１０２の裏面上に位置しＬＧ
Ａ裏面電極１０３の外周を囲む補強パターン１０４とを
有する。
【００２１】補強パターン１０４は、はんだ付けパター
ンであり、機械的又は熱的ストレスから裏面電極型半導
体パッケージ１０１を保護し、ＬＧＡ裏面電極１０３の
電気的接続の信頼性を向上させるために使用される。本
図（ｂ）に示すように、本図（ａ）のＡ−Ａ’に沿った
側断面において、サブストレート１０２の裏面の反対面
にはチップ１０５が、バンプ１０６を介して、電気的、
機械的に接続され、エポキシ樹脂１０７により封止され
て、裏面電極型半導体パッケージ１０１が形成される。
ンであり、機械的又は熱的ストレスから裏面電極型半導
体パッケージ１０１を保護し、ＬＧＡ裏面電極１０３の
電気的接続の信頼性を向上させるために使用される。本
図（ｂ）に示すように、本図（ａ）のＡ−Ａ’に沿った
側断面において、サブストレート１０２の裏面の反対面
にはチップ１０５が、バンプ１０６を介して、電気的、
機械的に接続され、エポキシ樹脂１０７により封止され
て、裏面電極型半導体パッケージ１０１が形成される。
【００２２】図２は裏面電極型半導体パッケージ１０１
を実装基板に搭載する実装構造例を説明する図である。
本図（ａ）に示すように、実装基板１０８にはランドパ
ターン１０９が設けられ、ランドパターン１０９は裏面
電極型半導体パッケージ１０１のＬＧＡ裏面電極１０
３、補強パターン１０４と同じ位置関係に配置される。
を実装基板に搭載する実装構造例を説明する図である。
本図（ａ）に示すように、実装基板１０８にはランドパ
ターン１０９が設けられ、ランドパターン１０９は裏面
電極型半導体パッケージ１０１のＬＧＡ裏面電極１０
３、補強パターン１０４と同じ位置関係に配置される。
【００２３】さらに、ランドパターン１０９上にははん
だ１１０が印刷又はディスペンサによりペースト状に供
給される。この場合、ＬＧＡ裏面電極１０３に対するラ
ンドパターン１０９上のはんだ１１０の高さと補強パタ
ーン１０４に対するランドパターン１０９上のはんだ１
１０の高さが同じになるように、はんだ１１０が供給さ
れる。補強パターン１０４をＬＧＡ裏面電極１０３と同
時にランドパターン１０９にはんだ付けするためであ
る。
だ１１０が印刷又はディスペンサによりペースト状に供
給される。この場合、ＬＧＡ裏面電極１０３に対するラ
ンドパターン１０９上のはんだ１１０の高さと補強パタ
ーン１０４に対するランドパターン１０９上のはんだ１
１０の高さが同じになるように、はんだ１１０が供給さ
れる。補強パターン１０４をＬＧＡ裏面電極１０３と同
時にランドパターン１０９にはんだ付けするためであ
る。
【００２４】本図（ｂ）に示すように、搭載機により、
所定の位置に合わせて、裏面電極型半導体パッケージ１
０１を実装基板１０８に搭載する。続いて、裏面電極型
半導体パッケージ１０１が搭載された実装基板１０８を
リフロー加熱することにより、ＬＧＡ裏面電極１０３、
補強パターン１０４がそれぞれはんだ付けされ、実装が
完了する。
所定の位置に合わせて、裏面電極型半導体パッケージ１
０１を実装基板１０８に搭載する。続いて、裏面電極型
半導体パッケージ１０１が搭載された実装基板１０８を
リフロー加熱することにより、ＬＧＡ裏面電極１０３、
補強パターン１０４がそれぞれはんだ付けされ、実装が
完了する。
【００２５】これによって、ＬＧＡ裏面電極１０３と共
に補強パターン１０４がはんだ接合され、補強パターン
１０４がＬＧＡ裏面電極１０３の外周を「ロ」の字型に
囲うことになる。このため、衝撃時には、補強パターン
１０４により、裏面電極型半導体パッケージ１０１と実
装基板１０８のはんだ付け部にかかる衝撃力を分散する
ので、ＬＧＡ裏面電極１０３の接続部分にかかる衝撃力
を小さくできる。
に補強パターン１０４がはんだ接合され、補強パターン
１０４がＬＧＡ裏面電極１０３の外周を「ロ」の字型に
囲うことになる。このため、衝撃時には、補強パターン
１０４により、裏面電極型半導体パッケージ１０１と実
装基板１０８のはんだ付け部にかかる衝撃力を分散する
ので、ＬＧＡ裏面電極１０３の接続部分にかかる衝撃力
を小さくできる。
【００２６】このように、補強パターン１０４による補
強は、ＬＧＡ裏面電極１０３の一部として形成されるの
で、補強のための工程が不要である。さらに、ＬＧＡ裏
面電極１０３のリフロー加熱で補強パターン１０４が形
成されるので、ＬＧＡ裏面電極１０３には補強のために
余分な加熱がかからない。さらに、補強パターン１０４
は、はんだ付けであるので、薄型化を図ることができ
る。
強は、ＬＧＡ裏面電極１０３の一部として形成されるの
で、補強のための工程が不要である。さらに、ＬＧＡ裏
面電極１０３のリフロー加熱で補強パターン１０４が形
成されるので、ＬＧＡ裏面電極１０３には補強のために
余分な加熱がかからない。さらに、補強パターン１０４
は、はんだ付けであるので、薄型化を図ることができ
る。
【００２７】さらに、補強パターン１０４は、はんだ付
けであるので、加熱により、裏面電極型半導体パッケー
ジ１０１と実装基板１０８を簡単に分離でき、裏面電極
型半導体パッケージ１０１の交換修理が容易になる。補
強パターン１０４は、補強目的として設けられるが、電
気的にはグランドに落とすことが望ましく、場合によっ
ては、電源などの電気的機能を持たせることも可能であ
る。これにより、補強パターンを電気的な回路の一部と
して使用が可能になる。
けであるので、加熱により、裏面電極型半導体パッケー
ジ１０１と実装基板１０８を簡単に分離でき、裏面電極
型半導体パッケージ１０１の交換修理が容易になる。補
強パターン１０４は、補強目的として設けられるが、電
気的にはグランドに落とすことが望ましく、場合によっ
ては、電源などの電気的機能を持たせることも可能であ
る。これにより、補強パターンを電気的な回路の一部と
して使用が可能になる。
【００２８】さらに、補強パターン１０４は、はんだ付
けによる接続の場合を説明したが、導電性接着剤による
接続においても同様な効果を得ることができる。図３は
裏面電極型半導体パッケージ１０１を実装基板に搭載す
る実装構造の別の例を説明する図である。本図（ａ）に
示すように、裏面電極型半導体パッケージ１０１には、
図２と比較して、ＬＧＡタイプのＬＧＡ裏面電極１０３
に代わり、ＢＧＡタイプのＢＧＡ裏面電極１１１が設け
られ、ＢＧＡ裏面電極１１１ははんだボールで形成さ
れ、はんだボールの高さを有する。
けによる接続の場合を説明したが、導電性接着剤による
接続においても同様な効果を得ることができる。図３は
裏面電極型半導体パッケージ１０１を実装基板に搭載す
る実装構造の別の例を説明する図である。本図（ａ）に
示すように、裏面電極型半導体パッケージ１０１には、
図２と比較して、ＬＧＡタイプのＬＧＡ裏面電極１０３
に代わり、ＢＧＡタイプのＢＧＡ裏面電極１１１が設け
られ、ＢＧＡ裏面電極１１１ははんだボールで形成さ
れ、はんだボールの高さを有する。
【００２９】さらに、ＢＧＡ裏面電極１１１の周囲の補
強パターン１０４上にはＢＧＡ裏面電極１１１のはんだ
ボールを形成時にＢＧＡ裏面電極１１１のはんだボール
の高さと同じになる補強パターン用はんだ１１２が供給
される。このようにして、ＬＧＡ裏面電極１０３の場合
と同様に、ＢＧＡ裏面電極１１１の場合にも補強パター
ン１０４、補強パターン用はんだ１１２の実装が可能と
なり、同様の効果を得ることができる。
強パターン１０４上にはＢＧＡ裏面電極１１１のはんだ
ボールを形成時にＢＧＡ裏面電極１１１のはんだボール
の高さと同じになる補強パターン用はんだ１１２が供給
される。このようにして、ＬＧＡ裏面電極１０３の場合
と同様に、ＢＧＡ裏面電極１１１の場合にも補強パター
ン１０４、補強パターン用はんだ１１２の実装が可能と
なり、同様の効果を得ることができる。
【００３０】図４は図１（ａ）における補強パターン１
０４の第１の変形例を示す図である。本図に示すよう
に、図１（ａ）と比較すると、補強パターン１０４の
「ロ」字型のうちところどころが切れた形になってい
る。実装基板１０８の配線引き出しの都合上、ＬＧＡ裏
面電極１０３の外周を全て補強パターン１０４で囲んで
しまうことが得策でない場合、このように部分的に補強
パターン１０４を切ることも可能である。
０４の第１の変形例を示す図である。本図に示すよう
に、図１（ａ）と比較すると、補強パターン１０４の
「ロ」字型のうちところどころが切れた形になってい
る。実装基板１０８の配線引き出しの都合上、ＬＧＡ裏
面電極１０３の外周を全て補強パターン１０４で囲んで
しまうことが得策でない場合、このように部分的に補強
パターン１０４を切ることも可能である。
【００３１】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図５は図１（ａ）における補
強パターン１０４の第２の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図５は図１（ａ）における補
強パターン１０４の第２の変形例を示す図である。
【００３２】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち上下が無
く、左右だけの形になっている。実装基板１０８への裏
面電極型半導体パッケージ１０１の実装配置で上下のス
ペースが確保できず、ＬＧＡ裏面電極１０３の外周を全
て補強パターン１０４で囲んでしまうことが得策でない
場合、このように部分的に補強パターン１０４を切るこ
とも可能である。
と、補強パターン１０４の「ロ」字型のうち上下が無
く、左右だけの形になっている。実装基板１０８への裏
面電極型半導体パッケージ１０１の実装配置で上下のス
ペースが確保できず、ＬＧＡ裏面電極１０３の外周を全
て補強パターン１０４で囲んでしまうことが得策でない
場合、このように部分的に補強パターン１０４を切るこ
とも可能である。
【００３３】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図６は図１（ａ）における補
強パターン１０４の第３の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図６は図１（ａ）における補
強パターン１０４の第３の変形例を示す図である。
【００３４】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち左右が無
く、上下だけの形になっている。実装基板１０８への裏
面電極型半導体パッケージ１０１の実装配置で左右のス
ペースが確保できず、ＬＧＡ裏面電極１０３の外周を全
て補強パターン１０４で囲んでしまうことが得策でない
場合、このように部分的に補強パターン１０４を切るこ
とも可能である。
と、補強パターン１０４の「ロ」字型のうち左右が無
く、上下だけの形になっている。実装基板１０８への裏
面電極型半導体パッケージ１０１の実装配置で左右のス
ペースが確保できず、ＬＧＡ裏面電極１０３の外周を全
て補強パターン１０４で囲んでしまうことが得策でない
場合、このように部分的に補強パターン１０４を切るこ
とも可能である。
【００３５】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図７は図１（ａ）における補
強パターン１０４の第４の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図７は図１（ａ）における補
強パターン１０４の第４の変形例を示す図である。
【００３６】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち上下辺、上
下辺が無く、４角だけの形になっている。実装基板１０
８への裏面電極型半導体パッケージ１０１の実装配置で
上下辺、左右辺のスペースが確保できず、ＬＧＡ裏面電
極１０３の外周を全て補強パターン１０４で囲んでしま
うことが得策でない場合、このように部分的に補強パタ
ーン１０４を切ることも可能である。
と、補強パターン１０４の「ロ」字型のうち上下辺、上
下辺が無く、４角だけの形になっている。実装基板１０
８への裏面電極型半導体パッケージ１０１の実装配置で
上下辺、左右辺のスペースが確保できず、ＬＧＡ裏面電
極１０３の外周を全て補強パターン１０４で囲んでしま
うことが得策でない場合、このように部分的に補強パタ
ーン１０４を切ることも可能である。
【００３７】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図８は図１（ａ）における補
強パターン１０４の第５の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図８は図１（ａ）における補
強パターン１０４の第５の変形例を示す図である。
【００３８】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち右上、左下
の２角だけの形になっている。実装基板１０８への裏面
電極型半導体パッケージ１０１の実装配置で右上、左下
の２角のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
と、補強パターン１０４の「ロ」字型のうち右上、左下
の２角だけの形になっている。実装基板１０８への裏面
電極型半導体パッケージ１０１の実装配置で右上、左下
の２角のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
【００３９】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図９は図１（ａ）における補
強パターン１０４の第５の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図９は図１（ａ）における補
強パターン１０４の第５の変形例を示す図である。
【００４０】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち左上、右下
の２角だけの形になっている。実装基板１０８への裏面
電極型半導体パッケージ１０１の実装配置で左上、右下
の２角のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
と、補強パターン１０４の「ロ」字型のうち左上、右下
の２角だけの形になっている。実装基板１０８への裏面
電極型半導体パッケージ１０１の実装配置で左上、右下
の２角のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
【００４１】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１０は図１（ａ）における
補強パターン１０４の第７の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１０は図１（ａ）における
補強パターン１０４の第７の変形例を示す図である。
【００４２】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち４角が無
く、上下辺、左右辺だけの形になっている。実装基板１
０８への裏面電極型半導体パッケージ１０１の実装配置
で上下辺、左右辺のスペースだけしか確保できず、ＬＧ
Ａ裏面電極１０３の外周を全て補強パターン１０４で囲
んでしまうことが得策でない場合、このように部分的に
補強パターン１０４を切ることも可能である。
と、補強パターン１０４の「ロ」字型のうち４角が無
く、上下辺、左右辺だけの形になっている。実装基板１
０８への裏面電極型半導体パッケージ１０１の実装配置
で上下辺、左右辺のスペースだけしか確保できず、ＬＧ
Ａ裏面電極１０３の外周を全て補強パターン１０４で囲
んでしまうことが得策でない場合、このように部分的に
補強パターン１０４を切ることも可能である。
【００４３】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１１は図１（ａ）における
補強パターン１０４の第８の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１１は図１（ａ）における
補強パターン１０４の第８の変形例を示す図である。
【００４４】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち４角、上下
辺が無く、左右辺だけの形になっている。実装基板１０
８への裏面電極型半導体パッケージ１０１の実装配置で
左右辺のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
と、補強パターン１０４の「ロ」字型のうち４角、上下
辺が無く、左右辺だけの形になっている。実装基板１０
８への裏面電極型半導体パッケージ１０１の実装配置で
左右辺のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
【００４５】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１２は図１（ａ）における
補強パターン１０４の第９の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１２は図１（ａ）における
補強パターン１０４の第９の変形例を示す図である。
【００４６】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４の「ロ」字型のうち４角、左右
辺が無く、上下辺だけの形になっている。実装基板１０
８への裏面電極型半導体パッケージ１０１の実装配置で
上下辺のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
と、補強パターン１０４の「ロ」字型のうち４角、左右
辺が無く、上下辺だけの形になっている。実装基板１０
８への裏面電極型半導体パッケージ１０１の実装配置で
上下辺のスペースだけしか確保できず、ＬＧＡ裏面電極
１０３の外周を全て補強パターン１０４で囲んでしまう
ことが得策でない場合、このように部分的に補強パター
ン１０４を切ることも可能である。
【００４７】全て囲む場合と比べ、機械的に強度は若干
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１３は図１（ａ）における
補強パターン１０４の第１０の変形例を示す図である。
劣ると考えられるが、ＬＧＡ裏面電極１０３を保護し、
信頼性を向上させる効果は十分発揮できる。また、この
場合も、同様に、ＢＧＡ裏面電極１１１の場合にも同じ
効果を得ることができる。図１３は図１（ａ）における
補強パターン１０４の第１０の変形例を示す図である。
【００４８】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４は、ＬＧＡ裏面電極１０３の外
周に無く、ＬＧＡ裏面電極１０３の内周に「ロ」の字型
になっている。実装基板１０８への裏面電極型半導体パ
ッケージ１０１の実装配置で外周のスペースか確保でき
ず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１
０４で囲んでしまうことが得策でない場合、このように
部分的に補強パターン１０４を内周にすることも可能で
ある。
と、補強パターン１０４は、ＬＧＡ裏面電極１０３の外
周に無く、ＬＧＡ裏面電極１０３の内周に「ロ」の字型
になっている。実装基板１０８への裏面電極型半導体パ
ッケージ１０１の実装配置で外周のスペースか確保でき
ず、ＬＧＡ裏面電極１０３の外周を全て補強パターン１
０４で囲んでしまうことが得策でない場合、このように
部分的に補強パターン１０４を内周にすることも可能で
ある。
【００４９】全て外周を囲む場合と比べ、機械的に強度
は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保
護し、信頼性を向上させる効果は十分発揮できる。ま
た、この場合も、同様に、ＢＧＡ裏面電極１１１の場合
にも同じ効果を得ることができる。図１４は図１（ａ）
における補強パターン１０４の第１１の変形例を示す図
である。
は若干劣ると考えられるが、ＬＧＡ裏面電極１０３を保
護し、信頼性を向上させる効果は十分発揮できる。ま
た、この場合も、同様に、ＢＧＡ裏面電極１１１の場合
にも同じ効果を得ることができる。図１４は図１（ａ）
における補強パターン１０４の第１１の変形例を示す図
である。
【００５０】本図に示すように、図１（ａ）と比較する
と、補強パターン１０４は、外周を囲む「ロ」の字型に
なっており、さらに、内周に「ロ」の字型になってい
る。実装基板１０８への裏面電極型半導体パッケージ１
０１の実装配置で外周のスペースか確保でき、さらに、
補強強度を向上させる場合に得策である。全て外周を囲
むだけの場合と比べ、機械的に強度は増し、ＬＧＡ裏面
電極１０３を保護が強化され、信頼性を向上させる効果
はさらに十分発揮できる。
と、補強パターン１０４は、外周を囲む「ロ」の字型に
なっており、さらに、内周に「ロ」の字型になってい
る。実装基板１０８への裏面電極型半導体パッケージ１
０１の実装配置で外周のスペースか確保でき、さらに、
補強強度を向上させる場合に得策である。全て外周を囲
むだけの場合と比べ、機械的に強度は増し、ＬＧＡ裏面
電極１０３を保護が強化され、信頼性を向上させる効果
はさらに十分発揮できる。
【００５１】また、この場合も、同様に、ＢＧＡ裏面電
極１１１の場合にも同じ効果を得ることができる。な
お、第１１の変形例は、図１（ａ）の例と図１３の第１
０の変形例の組み合わせであるが、第１変形例〜第９変
形例の各々と第１０変形例との組み合わせにより、実装
基板１０８へのスペース確保と補強強度の調和を図るこ
とが可能になる。
極１１１の場合にも同じ効果を得ることができる。な
お、第１１の変形例は、図１（ａ）の例と図１３の第１
０の変形例の組み合わせであるが、第１変形例〜第９変
形例の各々と第１０変形例との組み合わせにより、実装
基板１０８へのスペース確保と補強強度の調和を図るこ
とが可能になる。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
裏面電極を有する裏面電極型半導体パッケージを実装基
板に実装する裏面電極型半導体パッケージの実装構造に
おいて、前記裏面電極型半導体パッケージの裏面電極の
周囲に形成される補強パターンと、前記実装基板に前記
裏面電極と共に前記補強パターンと相対して位置し、は
んだが供給され、加熱で電気的、機械的に接続、結合し
て前記裏面電極型半導体パッケージを前記実装基板に実
装するためのランドパターンとを備えることを特徴とす
る裏面電極型半導体パッケージの実装構造を提供するよ
うにしたので、実装後の接続強度、接続信頼性が向上す
る。さらに、前記補強パターンは、前記裏面電極の外周
をロ字型等に囲うように形成される。
裏面電極を有する裏面電極型半導体パッケージを実装基
板に実装する裏面電極型半導体パッケージの実装構造に
おいて、前記裏面電極型半導体パッケージの裏面電極の
周囲に形成される補強パターンと、前記実装基板に前記
裏面電極と共に前記補強パターンと相対して位置し、は
んだが供給され、加熱で電気的、機械的に接続、結合し
て前記裏面電極型半導体パッケージを前記実装基板に実
装するためのランドパターンとを備えることを特徴とす
る裏面電極型半導体パッケージの実装構造を提供するよ
うにしたので、実装後の接続強度、接続信頼性が向上す
る。さらに、前記補強パターンは、前記裏面電極の外周
をロ字型等に囲うように形成される。
【００５３】特に、携帯機器において、落下による衝撃
ストレス、使用環境の変化による熱的ストレスを受けや
すく、そのため、装置設計段階では、機械的補強構造の
必要性、実装位置の制約などがあったが、このような補
強部品、実装上の制約が不要となる。さらに、搭載後の
工程での作業が不要となり、リードタイム短縮、コスト
削減につながることである。従来、高い信頼性が求めら
れる装置、外部ストレスにさらされやすい携帯機器にお
いては、搭載後の工程で、裏面電極型半導体パッケージ
の周囲、裏面の隙間に補強用の樹脂を塗布、硬化するこ
とで、耐衝撃性、信頼性を向上させていたが、これらの
作業を削減することができる。これにより、製造リード
タイムの短縮、加工コストの削減といった効果も期待で
きる。
ストレス、使用環境の変化による熱的ストレスを受けや
すく、そのため、装置設計段階では、機械的補強構造の
必要性、実装位置の制約などがあったが、このような補
強部品、実装上の制約が不要となる。さらに、搭載後の
工程での作業が不要となり、リードタイム短縮、コスト
削減につながることである。従来、高い信頼性が求めら
れる装置、外部ストレスにさらされやすい携帯機器にお
いては、搭載後の工程で、裏面電極型半導体パッケージ
の周囲、裏面の隙間に補強用の樹脂を塗布、硬化するこ
とで、耐衝撃性、信頼性を向上させていたが、これらの
作業を削減することができる。これにより、製造リード
タイムの短縮、加工コストの削減といった効果も期待で
きる。
【００５４】さらに、従来のように樹脂硬化による加熱
も不要となることで、実装基板、実装済み部品の品質劣
化を防ぐ効果も期待できる。また、裏面電極がＬＧＡ裏
面電極だけでなく、ＢＧＡ裏面電極にも適用可能にした
ので、本発明が広く適用される。さらに、前記補強パタ
ーンは、接続後の衝撃ストレスが低減でき、前記裏面電
極外周のロ字型の囲いに、ところどころが切れた形状に
形成されるようにしたので、実装基板の配線引き出しが
容易になる。
も不要となることで、実装基板、実装済み部品の品質劣
化を防ぐ効果も期待できる。また、裏面電極がＬＧＡ裏
面電極だけでなく、ＢＧＡ裏面電極にも適用可能にした
ので、本発明が広く適用される。さらに、前記補強パタ
ーンは、接続後の衝撃ストレスが低減でき、前記裏面電
極外周のロ字型の囲いに、ところどころが切れた形状に
形成されるようにしたので、実装基板の配線引き出しが
容易になる。
【図１】本発明に係る裏面電極型半導体パッケージの構
造の概念図である。
造の概念図である。
【図２】裏面電極型半導体パッケージ１０１を実装基板
に搭載する実装構造例を説明する図である。
に搭載する実装構造例を説明する図である。
【図３】裏面電極型半導体パッケージ１０１を実装基板
に搭載する実装構造の別の例を説明する図である。
に搭載する実装構造の別の例を説明する図である。
【図４】図１（ａ）における補強パターン１０４の第１
の変形例を示す図である。
の変形例を示す図である。
【図５】図１（ａ）における補強パターン１０４の第２
の変形例を示す図である。
の変形例を示す図である。
【図６】図１（ａ）における補強パターン１０４の第３
の変形例を示す図である。
の変形例を示す図である。
【図７】図１（ａ）における補強パターン１０４の第４
の変形例を示す図である。
の変形例を示す図である。
【図８】図１（ａ）における補強パターン１０４の第５
の変形例を示す図である。
の変形例を示す図である。
【図９】図１（ａ）における補強パターン１０４の第６
の変形例を示す図である。
の変形例を示す図である。
【図１０】図１（ａ）における補強パターン１０４の第
７の変形例を示す図である。
７の変形例を示す図である。
【図１１】図１（ａ）における補強パターン１０４の第
８の変形例を示す図である。
８の変形例を示す図である。
【図１２】図１（ａ）における補強パターン１０４の第
９の変形例を示す図である。
９の変形例を示す図である。
【図１３】図１（ａ）における補強パターン１０４の第
１０の変形例を示す図である。
１０の変形例を示す図である。
【図１４】図１（ａ）における補強パターン１０４の第
１１の変形例を示す図である。
１１の変形例を示す図である。
１０１…裏面電極型半導体パッケージ
１０２…サブストレート
１０３…ＬＧＡ裏面電極
１０４…補強パターン
１０５…チップ
１０６…バンプ
１０７…エポキシ樹脂
１０８…実装基板
１０９…ランドパターン
１１０…はんだ
１１１…ＢＧＡ裏面電極
１１２…補強パターン用はんだ
Claims (13)
- 【請求項１】 裏面電極を有する裏面電極型半導体パッ
ケージを実装基板に実装する裏面電極型半導体パッケー
ジの実装構造において、 前記裏面電極型半導体パッケージの裏面電極の周囲に形
成される補強パターンと、 前記実装基板に前記裏面電極と共に前記補強パターンと
相対して位置し、はんだが供給され、加熱で電気的、機
械的に接続、結合して前記裏面電極型半導体パッケージ
を前記実装基板に実装するためのランドパターンとを備
えることを特徴とする裏面電極型半導体パッケージの実
装構造。 - 【請求項２】 前記補強パターンと相対して位置する前
記ランドパターンのはんだの高さと、前記裏面電極と相
対して位置する前記ランドパターンのはんだの高さとが
同一になるように、はんだが供給されることを特徴とす
る、請求項１に記載の裏面電極型半導体パッケージの実
装構造。 - 【請求項３】 前記裏面電極がＬＧＡ裏面電極であるこ
とを特徴とする、請求項１に記載の裏面電極型半導体パ
ッケージの実装構造。 - 【請求項４】 前記裏面電極がＢＧＡ裏面電極である場
合に、前記ＢＧＡ裏面電極のはんだボールの高さと前記
補強パターンのはんだの高さが同一になるように、前記
補強パターンにはんだが供給されることを特徴とする、
請求項１に記載の裏面電極型半導体パッケージの実装構
造。 - 【請求項５】 前記補強パターンは、電気的にグランド
にされ、又は、電源の電気的機能を有することを特徴と
する、請求項１に記載の裏面電極型半導体パッケージの
実装構造。 - 【請求項６】 前記裏面電極型半導体パッケージが搭載
された前記実装基板をリフロー加熱することにより、前
記裏面電極、前記補強パターンがそれぞれはんだ付けさ
れ、実装が行われることを特徴とする、請求項１に記載
の裏面電極型半導体パッケージの実装構造。 - 【請求項７】 前記補強パターンは、前記裏面電極の外
周をロ字型に囲むように形成されることを特徴とする、
請求項１に記載の裏面電極型半導体パッケージの実装構
造。 - 【請求項８】 前記補強パターンは、前記裏面電極の外
周をロ字型に囲い、ところどころが切れた形状に形成さ
れることを特徴とする、請求項１に記載の裏面電極型半
導体パッケージの実装構造。 - 【請求項９】 前記補強パターンは、前記裏面電極の外
周の上下、又は左右だけを囲むように形成されることを
特徴とする、請求項１に記載の裏面電極型半導体パッケ
ージの実装構造。 - 【請求項１０】 前記補強パターンは、前記裏面電極の
外周の４角だけを囲むように形成されることを特徴とす
る、請求項１に記載の裏面電極型半導体パッケージの実
装構造。 - 【請求項１１】 前記補強パターンは、前記裏面電極の
外周の４角のうち、対角の２角だけを囲むように形成さ
れることを特徴とする、請求項１に記載の裏面電極型半
導体パッケージの実装構造。 - 【請求項１２】 前記補強パターンは、前記裏面電極の
内周にロ字型で形成されることを特徴とする、請求項１
に記載の裏面電極型半導体パッケージの実装構造。 - 【請求項１３】 前記補強パターンは、前記裏面電極の
外周、内周に形成されることを特徴とする、請求項１に
記載の裏面電極型半導体パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133398A JP4178542B2 (ja) | 2002-05-08 | 2002-05-08 | 裏面電極型半導体パッケージの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133398A JP4178542B2 (ja) | 2002-05-08 | 2002-05-08 | 裏面電極型半導体パッケージの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332496A true JP2003332496A (ja) | 2003-11-21 |
| JP4178542B2 JP4178542B2 (ja) | 2008-11-12 |
Family
ID=29696394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133398A Expired - Fee Related JP4178542B2 (ja) | 2002-05-08 | 2002-05-08 | 裏面電極型半導体パッケージの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178542B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010106839A1 (ja) * | 2009-03-19 | 2010-09-23 | 株式会社村田製作所 | 回路基板及びマザー積層体 |
| CN102593067A (zh) * | 2011-01-10 | 2012-07-18 | 三星半导体(中国)研究开发有限公司 | 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 |
| CN111201604A (zh) * | 2017-10-26 | 2020-05-26 | 日东电工株式会社 | 摄像元件安装基板 |
-
2002
- 2002-05-08 JP JP2002133398A patent/JP4178542B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010106839A1 (ja) * | 2009-03-19 | 2010-09-23 | 株式会社村田製作所 | 回路基板及びマザー積層体 |
| US8705247B2 (en) | 2009-03-19 | 2014-04-22 | Murata Manufacturing Co., Ltd. | Circuit board and mother laminated body |
| CN102593067A (zh) * | 2011-01-10 | 2012-07-18 | 三星半导体(中国)研究开发有限公司 | 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 |
| CN111201604A (zh) * | 2017-10-26 | 2020-05-26 | 日东电工株式会社 | 摄像元件安装基板 |
| US11647269B2 (en) | 2017-10-26 | 2023-05-09 | Nitto Denko Corporation | Imaging element-mounting board |
| CN111201604B (zh) * | 2017-10-26 | 2024-02-27 | 日东电工株式会社 | 摄像元件安装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4178542B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629674B1 (en) | Shielded package having shield fence | |
| US6756685B2 (en) | Semiconductor device | |
| US6531770B2 (en) | Electronic part unit attached to a circuit board and including a cover member covering the electronic part | |
| JP3241669B2 (ja) | Ｉｃパッケージの補強構造 | |
| US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
| JPWO2007072616A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
| KR20020065045A (ko) | 확장 패드들을 포함하는 반도체 칩 패키지 | |
| US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
| US8098496B2 (en) | Wiring board for semiconductor device | |
| JP2003008186A (ja) | 半導体装置 | |
| US6137170A (en) | Mount for semiconductor device | |
| US7397132B2 (en) | Semiconductor device | |
| JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| JP4178542B2 (ja) | 裏面電極型半導体パッケージの実装構造 | |
| JP3085265B2 (ja) | ボールグリッドアレイ実装構造 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JPH1167947A (ja) | ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体 | |
| JP3385533B2 (ja) | 半導体装置 | |
| JP2007012695A (ja) | 電子機器、電子部品の実装方法およびプリント回路板 | |
| CN102209434A (zh) | 印制电路板以及印制电路板的制造方法 | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| JP2006245396A (ja) | 半導体装置及びその製造方法 | |
| JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
| JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 | |
| JP3576910B2 (ja) | Ｉｃパッケージの補強構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080817 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |