CN102593067A - 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 - Google Patents

焊点高度可控的平面栅格阵列封装互连结构及其制造方法 Download PDF

Info

Publication number
CN102593067A
CN102593067A CN2011100068299A CN201110006829A CN102593067A CN 102593067 A CN102593067 A CN 102593067A CN 2011100068299 A CN2011100068299 A CN 2011100068299A CN 201110006829 A CN201110006829 A CN 201110006829A CN 102593067 A CN102593067 A CN 102593067A
Authority
CN
China
Prior art keywords
projection
function
pad
scolder
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100068299A
Other languages
English (en)
Other versions
CN102593067B (zh
Inventor
刘一波
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201110006829.9A priority Critical patent/CN102593067B/zh
Publication of CN102593067A publication Critical patent/CN102593067A/zh
Application granted granted Critical
Publication of CN102593067B publication Critical patent/CN102593067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种用于LGA封装互连结构及其制造方法。所述结构包括：系统板；芯片；无电连接功能的焊盘和具有电连接功能的焊盘，设置在系统板及芯片上，无电连接功能的焊盘之间的焊点包括凸块和焊膏焊料，而具有电连接功能的焊盘之间的焊点则由焊膏的焊料形成。通过在系统板上增加无电连接功能的焊盘以及在其上制作凸块的方法，控制LGA芯片与系统板在贴片以及SMT回流工艺中的间隙，避免了常规LGA板级互连中，焊点被过度挤压以及高度的不一致，增强了焊膏中焊剂的蒸发，从而减少焊点内部孔洞，并有助于降低底部填充材料的工艺难度，提高了可靠性。

Description

焊点高度可控的平面栅格阵列封装互连结构及其制造方法
技术领域
本发明涉及一种电子封装中的平面栅格阵列(LGA，land grid array)封装互连结构及其制造方法，更具体地讲，涉及一种焊点高度可控的平面栅格阵列封装互连结构及其制造方法。
背景技术
通常为了实现LGA芯片的系统板级互连的目的，现有技术工艺是采用直接在系统板上进行焊膏印刷，使系统板焊盘上涂覆焊膏，然后在贴片工艺中直接将LGA芯片焊盘直接压在对应的系统板焊盘的焊膏上，通过SMT(Surface Mount Technology)回流焊，使焊膏中的焊锡熔化，冷却后与LGA芯片焊盘以及系统板焊盘表面形成冶金结合。通常的焊膏印刷厚度为100μm～150μm，这样完成回流焊接后的焊点高度约在40μm～80μm。
在电子封装的板级互连工艺中，对于BGA(Ball Grid Array)等传统栅格阵列(Grid Array)封装芯片来说，其主要工艺步骤一般是：首先利用网版印刷技术，对系统板4表面的对应焊盘用焊膏5进行涂覆(如图1所示)；然后将BGA等封装芯片70通过贴片工艺安放到已经涂覆了焊膏5的系统板4上，使得BGA芯片70表面的焊球浸入系统板4上的焊盘上涂覆的焊膏5中，并保证BGA焊球与系统板4的焊盘一一对应(如图2和图3所示)；之后在回流炉中进行回流，在此加温过程中，焊膏5中的焊剂在达到合金熔点之前就先行蒸发绝大部分，在温度到达合金熔点之后，BGA芯片70表面的焊球与焊膏5中的合金成分熔融在一起，降温后，焊锡合金凝固并与上下焊盘形成稳定的电连接。图4为回流完成后的BGA芯片70与系统板4的互连结构。
对于传统BGA芯片70的板级互连来说，BGA芯片底部焊盘的预制焊球直径一般在400μm以上。
发明内容
本发明的目的在于提供一种用于LGA封装的互连结构，并实现了该结构的制造方法。通过控制LGA芯片与系统板在SMT回流工艺中的间隙，避免了LGA板级互连焊点高度的不一致性，增强了焊膏中焊剂的蒸发，从而减少焊点内部孔洞，并有助于降低底部填充材料的工艺难度。
根据本发明的一方面，提供了一种平面栅格阵列封装互连的结构，包括：系统板；芯片；无电连接功能的焊盘和具有电连接功能的焊盘，设置在系统板及芯片上，无电连接功能的焊盘之间的焊点包括凸块和焊膏焊料，而具有电连接功能的焊盘之间的焊点则由焊膏的焊料形成。
根据本发明的一方面，所述无电连接功能的焊盘为一一对应的四个或多于四个的焊盘。
根据本发明的一方面，所述凸块的成分与焊膏焊料的成分不同。
根据本发明的一方面，凸块成分为焊料，而包覆在凸块上的焊料和电连接功能焊点的焊料是熔点低于凸块成分的熔点的焊料。
根据本发明的一方面，包覆在凸块上的焊料和电连接功能焊点的焊料的熔点比凸块成分的熔点低30℃以上。
根据本发明的一方面，包覆在凸块上的焊料和电连接功能焊点的焊料为Sn3.0Ag0.5Cu，凸块成分为Sb95Bi或者Sn95Pb。
根据本发明的一方面，包覆在凸块上的焊料和电连接功能焊点的焊料为Sn37Pb，凸块成分为Sn3.0Ag0.5Cu。
根据本发明的一方面，包覆在凸块上的焊料和电连接功能焊点的焊料为Sn58Bi，凸块成分为Sn37Pb或者Sn3.0Ag0.5Cu。
根据本发明的一方面，凸块成分为金属。
根据本发明的一方面，提供了一种平面栅格阵列封装互连结构的制造方法，其特征在于包括如下步骤：在系统板与芯片表面设置具有电连接功能的焊盘，并设置无电连接功能的焊盘；在无电连接功能的焊盘表面设置凸块；利用印刷模板通过焊膏印刷，使系统板上的焊盘与凸块表面均涂覆有焊膏；通过贴片工艺，使芯片上的电连接功能焊盘与系统板上对应的电连接功能焊盘上的焊膏接触，并使芯片上的无电连接功能焊盘与系统板上对应的无电连接功能焊盘和凸块上的焊膏接触；通过回流工艺，使系统板上的无电连接功能焊盘上的凸块与焊膏中的焊料形成冶金结合。
根据本发明的一方面，所述无电连接功能的焊盘为四个或多于四个的互相对应的焊盘。
根据本发明的一方面，凸块的高度等于或低于印刷模板的厚度。
根据本发明的一方面，所述凸块通过焊膏印刷及回流工艺在系统板上的无电连接功能的焊盘上预先制成。
根据本发明的一方面，所述凸块由电镀工艺在系统板上的无电连接功能的焊盘上预先制成。
附图说明
通过下面结合附图进行的详细描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1为常规的用于BGA和LGA板级互连的系统板焊膏印刷工艺示意图。
图2为BGA芯片与印刷有焊膏的系统板进行贴片工艺示意图。
图3为BGA芯片焊球经过回流焊时，达到熔点之前的示意图。
图4为回流完成后的BGA芯片与系统板的互连结构的示意图。
图5为LGA芯片与印刷有焊膏的系统板进行贴片工艺示意图。
图6为贴片之后焊膏被过度挤压造成芯片歪斜的示意图。
图7为回流完成后，由于芯片与系统板的CTE失配造成的局部焊点被过度挤压示意图。
图8为过低的焊点以及大小不一的间隙对焊膏中的焊剂蒸发造成的影响的示意图。
图9为由于焊剂蒸发受到影响，造成焊点内形成大量孔洞的X-Ray示意图。
图10为在焊膏被过度挤压的位置回流后形成的被挤压焊点的截面图。
图11为用底部填料(Underfill)对LGA芯片和系统板之间的焊点中的间隙进行填充的示意图。
图12为对含有局部未填充缺陷的LGA系统板级互连进行CSAM的扫描图。
图13为本发明使用的系统板的上的凸块和无电连接功能的支撑用焊盘的示意图。
图14为在本发明使用的系统板上进行焊膏印刷的示意图。
图15为本发明中的LGA芯片与印刷有焊膏的系统板进行贴片工艺示意图。
图16为本发明中回流焊过程中焊剂蒸发的示意图。
图17为本发明的LGA芯片与系统板互连完成的结构图。
图18为根据本发明的示例性实施例的平面栅格阵列封装互连结构的制造方法的示意图。
图19为根据本发明的另一示例性实施例的平面栅格阵列封装互连结构的制造方法的示意图。
具体实施方式
在下文中参照附图更充分地描述了本发明，在附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式来实施，且不应该解释为局限于在这里所提出的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。
Land Grid Array(LGA)作为一种新型封装形式，其与传统BGA封装最大的区别特征在于，LGA底部焊盘是裸露的，而不是已经成形的焊球凸点。因此在进行板级互连时，其工艺步骤和最终的成形结构也与BGA有所区别：首先同样利用网版印刷技术，对系统板上表面的对应焊盘进行焊膏涂覆。在后续贴片工艺中，LGA被安放到已经涂覆了焊膏的系统板上，其焊盘接触到系统板上的焊盘上涂覆的焊膏，并保证LGA焊盘与系统板的焊盘一一对应。然后在回流炉中进行回流，在此加温过程中，焊膏中的焊剂在达到合金熔点之前进行蒸发，在温度到达合金熔点之后，BGA芯片表面的焊球与焊膏中的合金焊粉熔融在一起，降温后，焊锡合金凝固并与上下焊盘形成电连接。
在贴片工艺中，LGA芯片底部焊盘为裸露状态直接与系统板焊盘上涂覆的焊膏接触，缺少了焊球的支撑，此时的焊膏容易受贴装头向下的压力挤压而变形，一旦存在受力不均匀，极易造成芯片的歪斜。由于LGA系统板上的印刷焊膏厚度一般只有100μm左右，贴片后芯片与系统板之间的间隙更加缩小，这时芯片的歪斜相对于较小的间隙来说影响更大，系统板上的某些焊盘表面的焊膏存在被过度挤压的情形。图5为LGA芯片7与印刷有焊膏的系统板4进行贴片工艺示意图，芯片下的焊盘直接与系统板焊盘上的焊膏接触。由于焊膏本身的性质，在贴片工艺中容易被过度挤压造成塌陷。图6为贴片之后焊膏被过度挤压造成芯片7歪斜的示意图。
在回流工艺中，在系统板焊盘上的焊膏被过度挤压的局部区域，由于芯片与系统板之间的间隙比别处更为细小，焊膏中的焊剂蒸发不畅，容易导致较大的气孔产生在焊点中。同时，被过度挤压的焊膏容易与邻近焊盘上的焊膏在熔融状态容易发生短路，考虑到焊盘间距越来越细，这种危害会更加严重。此外，芯片与系统板之间由于热膨胀系数(CTE，Coefficient ThermalExpansion)失配造成的变形更加加剧了焊膏被过度挤压的现象。图7为回流完成后，由于芯片7与系统板4的CTE失配造成的局部焊点被过度挤压示意图。
在回流冷却后形成的焊点中，由于前面所述的局部焊膏被过度挤压，以及焊剂蒸发速度不均匀，会造成各处焊点高度不一致。这会降低LGA板级互连可靠性。图8为过低的焊点以及大小不一的间隙对焊膏中的焊剂蒸发造成的影响。回流过程中，间隙较大处，焊剂蒸发较快，而在间隙较小处，焊剂蒸发受到抑制。图9为由于焊剂蒸发受到影响，造成焊点内形成大量孔洞的X-Ray示意图。图10为在焊膏被过度挤压的位置回流后形成的被挤压焊点的截面图，对于细间距的应用，这种被过度挤压的焊点容易造成短路。
另外，工业界经常在LGA板级互连形成焊点后，使用底部填料(Underfill)对LGA芯片和系统板之间的焊点中的间隙进行填充，以提高系统的可靠性。图11为用底部填料(Underfill)8对LGA芯片7和系统板4之间的焊点中的间隙进行填充的示意图。对于焊点高度不一致的互连，底部填料8的流动速度会受到影响，从而影响底部填充的质量，容易造成局部未填充等缺陷。图12为对含有局部未填充缺陷的LGA系统板级互连进行CSAM的扫描图。局部未填充缺陷会降低系统的可靠性。
图13为根据本发明示例性实施例的系统板4上的凸块3和无电连接功能的焊盘1的示意图。参照图13，在系统板的具有电连接功能的焊盘2的四周设计增加无电连接功能的支撑用的焊盘1，该支撑用的焊盘1上设置有凸块3。所述无电连接功能的焊盘可以为一一对应的四个或多于四个的焊盘。之后如图14所示，在系统板上用焊膏5进行印刷，印刷模板6上增加了对应无电连接功能的支撑用焊盘的通孔。在随后的对LGA芯片7与印刷有焊膏5的系统板4进行贴片的工艺过程中，如图15所示，由于受到系统板4上的凸块3的保护，焊膏5不会受到过度挤压。所述凸块3的成分与焊膏焊料的成分不同。之后，对LGA封装互连结构执行回流焊，图16为本发明中回流焊过程中焊剂蒸发的示意图，其中，芯片7与系统板4之间的间隙在凸块3的作用下基本保持不变，保证了焊剂的快速蒸发。执行回流焊完成后得到的LGA芯片7与系统板4互连结构如图17所示。
图18为根据本发明的示例性实施例的平面栅格阵列封装互连结构的制造方法的示意图。
参照图18，根据本发明的示例性实施例的平面栅格阵列封装互连结构的制造方法，包括如下步骤：在系统板与芯片表面设置具有电连接功能的焊盘，还设置无电连接功能的焊盘；在无电连接功能的焊盘表面设置凸块，凸块的高度可以等于或低于印刷模板的厚度；利用印刷模板通过焊膏印刷，使系统板上的焊盘与凸块表面均涂覆有焊膏；通过贴片工艺，使芯片上的电连接功能焊盘与系统板上对应的电连接功能焊盘上的焊膏接触，并使芯片上的无电连接功能焊盘与系统板上对应的无电连接功能焊盘和凸块上的焊膏接触；通过回流工艺，使系统板上的无电连接功能焊盘上的凸块与焊膏中的焊料形成冶金结合。其中，所述凸块可以通过焊膏印刷及回流工艺在系统板上的无电连接功能的焊盘上预先制成。所述无电连接功能的焊盘可以为四个或多于四个的互相对应的焊盘。系统板上无电连接功能的焊盘上的凸块，可以是由高熔点的焊膏通过常规的模板印刷后回流的方法制成。凸块成分为焊料，而包覆在凸块上的焊料和电连接功能焊点的焊料是熔点低于凸块成分的熔点的焊料。所述凸块的成分可以为高熔点Sn基金属合金，如常见的高铅Sn基合金。包覆在凸块上的焊料和电连接功能焊点的焊料的熔点可以比凸块成分的熔点低30℃以上。例如，包覆在凸块上的焊料和电连接功能焊点的焊料可以为Sn3.0Ag0.5Cu(熔点217℃左右)，凸块成分可以为Sb95Bi(熔点270℃以上)或者Sn95Pb(熔点305℃以上)；包覆在凸块上的焊料和电连接功能焊点的焊料可以为Sn37Pb(熔点183℃左右)，凸块成分可以为Sn3.0Ag0.5Cu(熔点217℃左右)；包覆在凸块上的焊料和电连接功能焊点的焊料可以为Sn58Bi(熔点139℃左右)，凸块成分可以为Sn37Pb(熔点183℃左右)或者Sn3.0Ag0.5Cu(熔点217℃左右)。
图19为根据本发明的另一示例性实施例的平面栅格阵列封装互连结构的制造方法的示意图。
参照图19，其中系统板上的无电连接功能的支撑性焊盘上的凸块30，是通过电镀形成的支柱。所述凸块可由电镀工艺在系统板上的无电连接功能的焊盘上预先制成。
凸块30成分可以为金属，例如Cu。以图19的示例性实施例为例，通过电镀等方法在系统板的无电连接功能的支撑性焊盘上形成凸块30，凸块30的高度可以等于或低于印刷模板6的厚度，凸块30典型高度可以为焊膏印刷高度的70～80％左右，印刷模板6上也增加对应制成焊盘的开口，后续焊膏印刷工艺与常规LGA工艺相同。在贴装工艺中，LGA芯片7受到凸块30支撑，避免了焊膏5的过度挤压塌陷，在回流过程中，芯片7与系统板4之间的间隙基本不变，焊剂的蒸发速度得到保证。回流完成后芯片7与系统板4之间的焊点高度得到控制，避免了被过度挤压的焊点的产生，从而避免了邻近焊点的短路，并减少了焊点孔洞，提高了可靠性。
本发明设计了一种用于LGA封装的互连结构，并实现了该结构的制造方法。通过控制LGA芯片与系统板在SMT回流工艺中的间隙，避免了LGA板级互连焊点高度的不一致性，增强了焊膏中焊剂的蒸发，从而减少焊点内部孔洞，并有助于降低底部填充材料的工艺难度。
对本领域技术人员来说明显的是，在不脱离本发明的精神或范围的情况下，可以在本发明中作出各种修改和改变。因此，意图是本发明覆盖权利要求及其等同物范围内提供的本发明的修改和改变。

Claims (14)

1.一种平面栅格阵列封装互连结构，包括：
系统板；
芯片；
无电连接功能的焊盘和具有电连接功能的焊盘，设置在系统板及芯片上，无电连接功能的焊盘之间的焊点包括凸块和焊膏焊料，而具有电连接功能的焊盘之间的焊点则由焊膏的焊料形成。
2.如权利要求1所述的平面栅格阵列封装互连结构，其特征在于，所述无电连接功能的焊盘为一一对应的四个或多于四个的焊盘。
3.如权利要求1所述的平面栅格阵列封装互连结构，其特征在于，所述凸块的成分与焊膏焊料的成分不同。
4.如权利要求1所述的平面栅格阵列封装互连结构，其特征在于，凸块成分为焊料，而包覆在凸块上的焊料和电连接功能焊点的焊料是熔点低于凸块成分的熔点的焊料。
5.如权利要求4所述的平面栅格阵列封装互连结构，其特征在于，包覆在凸块上的焊料和电连接功能焊点的焊料的熔点比凸块成分的熔点低30℃以上。
6.如权利要求4所述的平面栅格阵列封装互连结构，其特征在于，包覆在凸块上的焊料和电连接功能焊点的焊料为Sn3.0Ag0.5Cu，凸块成分为Sb95Bi或者Sn95Pb。
7.如权利要求4所述的平面栅格阵列封装互连结构，其特征在于，包覆在凸块上的焊料和电连接功能焊点的焊料为Sn37Pb，凸块成分为Sn3.0Ag0.5Cu。
8.如权利要求4所述的平面栅格阵列封装互连结构，其特征在于，包覆在凸块上的焊料和电连接功能焊点的焊料为Sn58Bi，凸块成分为Sn37Pb或者Sn3.0Ag0.5Cu。
9.如权利要求1所述的平面栅格阵列封装互连结构，其特征在于，凸块成分为金属。
10.一种平面栅格阵列封装互连结构的制造方法，其特征在于包括如下步骤：
在系统板与芯片表面设置具有电连接功能的焊盘，并设置无电连接功能的焊盘；
在无电连接功能的焊盘表面设置凸块；
利用印刷模板通过焊膏印刷，使系统板上的焊盘与凸块表面均涂覆有焊膏；
通过贴片工艺，使芯片上的电连接功能焊盘与系统板上对应的电连接功能焊盘上的焊膏接触，并使芯片上的无电连接功能焊盘与系统板上对应的无电连接功能焊盘和凸块上的焊膏接触；
通过回流工艺，使系统板上的无电连接功能焊盘上的凸块与焊膏中的焊料形成冶金结合。
11.如权利要求10所述的平面栅格阵列封装互连结构的制造方法，其特征在于，所述无电连接功能的焊盘为四个或多于四个的互相对应的焊盘。
12.如权利要求10所述的平面栅格阵列封装互连结构的制造方法，其特征在于，凸块的高度等于或低于印刷模板的厚度。
13.如权利要求10所述的平面栅格阵列封装互连结构的制造方法，其特征在于，所述凸块通过焊膏印刷及回流工艺在系统板上的无电连接功能的焊盘上预先制成。
14.如权利要求10所述的平面栅格阵列封装互连结构的制造方法，其特征在于，所述凸块由电镀工艺在系统板上的无电连接功能的焊盘上预先制成。
CN201110006829.9A 2011-01-10 2011-01-10 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 Active CN102593067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110006829.9A CN102593067B (zh) 2011-01-10 2011-01-10 焊点高度可控的平面栅格阵列封装互连结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110006829.9A CN102593067B (zh) 2011-01-10 2011-01-10 焊点高度可控的平面栅格阵列封装互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102593067A true CN102593067A (zh) 2012-07-18
CN102593067B CN102593067B (zh) 2014-09-17

Family

ID=46481522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110006829.9A Active CN102593067B (zh) 2011-01-10 2011-01-10 焊点高度可控的平面栅格阵列封装互连结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102593067B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470196A (zh) * 2013-09-25 2015-03-25 德尔福技术有限公司 钎焊到基板上的球形触点阵列封装的摄像机装置
CN105449075A (zh) * 2015-11-06 2016-03-30 常州志得电子有限公司 一种新型贴片二极管制造工艺及其专用焊接模具
CN111029296A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 堆叠间距可控的多层基板堆叠结构的制备方法
CN111063667A (zh) * 2019-11-12 2020-04-24 通富微电子股份有限公司 一种集成电路封装体及其制备方法
CN113130430A (zh) * 2021-04-16 2021-07-16 南通大学 一种适用于lga封装的焊点及包含其的系统级封装结构
CN113808988A (zh) * 2020-06-16 2021-12-17 台湾爱司帝科技股份有限公司 发光芯片承载结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1100473C (zh) * 1996-11-19 2003-01-29 国际商业机器公司 结构加固了的球栅阵列半导体封装及系统
JP2003332496A (ja) * 2002-05-08 2003-11-21 Nec Corp 裏面電極型半導体パッケージの実装構造
CN1601736A (zh) * 2003-09-22 2005-03-30 罗姆股份有限公司 半导体集成电路装置及电子设备
CN2893920Y (zh) * 2006-04-26 2007-04-25 威强工业电脑股份有限公司 集成电路封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1100473C (zh) * 1996-11-19 2003-01-29 国际商业机器公司 结构加固了的球栅阵列半导体封装及系统
JP2003332496A (ja) * 2002-05-08 2003-11-21 Nec Corp 裏面電極型半導体パッケージの実装構造
CN1601736A (zh) * 2003-09-22 2005-03-30 罗姆股份有限公司 半导体集成电路装置及电子设备
CN2893920Y (zh) * 2006-04-26 2007-04-25 威强工业电脑股份有限公司 集成电路封装结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104470196A (zh) * 2013-09-25 2015-03-25 德尔福技术有限公司 钎焊到基板上的球形触点阵列封装的摄像机装置
CN104470196B (zh) * 2013-09-25 2019-03-15 安波福技术有限公司 钎焊到基板上的球形触点阵列封装的摄像机装置
CN105449075A (zh) * 2015-11-06 2016-03-30 常州志得电子有限公司 一种新型贴片二极管制造工艺及其专用焊接模具
CN105449075B (zh) * 2015-11-06 2018-02-13 常州志得电子有限公司 一种新型贴片二极管制造工艺及其专用焊接模具
CN111063667A (zh) * 2019-11-12 2020-04-24 通富微电子股份有限公司 一种集成电路封装体及其制备方法
CN111063667B (zh) * 2019-11-12 2021-07-13 通富微电子股份有限公司 一种集成电路封装体及其制备方法
CN111029296A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 堆叠间距可控的多层基板堆叠结构的制备方法
CN113808988A (zh) * 2020-06-16 2021-12-17 台湾爱司帝科技股份有限公司 发光芯片承载结构及其制作方法
CN113808988B (zh) * 2020-06-16 2024-06-07 台湾爱司帝科技股份有限公司 发光芯片承载结构及其制作方法
CN113130430A (zh) * 2021-04-16 2021-07-16 南通大学 一种适用于lga封装的焊点及包含其的系统级封装结构

Also Published As

Publication number Publication date
CN102593067B (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
CN102593067B (zh) 焊点高度可控的平面栅格阵列封装互连结构及其制造方法
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JPH11145176A (ja) ハンダバンプの形成方法及び予備ハンダの形成方法
US8383462B2 (en) Method of fabricating an integrated circuit package
US10231334B2 (en) Multi-stacked electronic device with defect-free solder connection
CN104091788A (zh) 基板和在基板上安装芯片的工艺
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
JP2016162814A (ja) 半導体パッケージ及びはんだ実装方法
CN101179035A (zh) 无引脚扁平封装类非密脚型器件的锡膏印刷钢网开口方法
US8163643B1 (en) Enhanced pad design for solder attach devices
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP3913531B2 (ja) スペーサー、及びこれを用いた実装方法
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP4615496B2 (ja) 電子部品実装基板の製造方法
JP7136681B2 (ja) 電子制御装置
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
CN109352112A (zh) 一种基板精密焊接用双组份焊料及其焊接方法
JP2015023040A (ja) 基板構造
JP5526818B2 (ja) プリント配線板
TW200945521A (en) Method for forming solder balls on a surface of a semiconductor component
JP2008218483A (ja) 半導体装置及びその製造方法
JP2014175523A (ja) プリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant