CN113808988A - 发光芯片承载结构及其制作方法 - Google Patents

发光芯片承载结构及其制作方法 Download PDF

Info

Publication number
CN113808988A
CN113808988A CN202010860555.9A CN202010860555A CN113808988A CN 113808988 A CN113808988 A CN 113808988A CN 202010860555 A CN202010860555 A CN 202010860555A CN 113808988 A CN113808988 A CN 113808988A
Authority
CN
China
Prior art keywords
light emitting
light
emitting chip
circuit substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010860555.9A
Other languages
English (en)
Other versions
CN113808988B (zh
Inventor
廖建硕
王智正
黄育民
黄绍玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asti Global Inc Taiwan
Original Assignee
Asti Global Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asti Global Inc Taiwan filed Critical Asti Global Inc Taiwan
Publication of CN113808988A publication Critical patent/CN113808988A/zh
Application granted granted Critical
Publication of CN113808988B publication Critical patent/CN113808988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种发光芯片承载结构及其制作方法。发光芯片承载结构的制作方法包括：将多个发光芯片转移到一电路基板上；通过一承载装置带动一整平基板，以同时对多个发光芯片施加一压力，使得多个发光芯片的多个发光面相距电路基板的一顶面的距离都相同；在多个发光芯片被整平基板所施压的同时，通过一加热装置以将多个发光芯片固定在电路基板上；以及，通过承载装置移除整平基板。借此，本发明能使得多个发光芯片的多个发光面相对于电路基板的顶面具有相同的平整度，并且使得多个发光芯片的多个发光面能位于同一平面上。

Description

发光芯片承载结构及其制作方法
技术领域
本发明涉及一种芯片承载结构及其制作方法，特别是涉及一种发光芯片承载结构及其制作方法。
背景技术
发光二极管芯片通常通过多个锡球而电性连接于电路板，但是在锡球进行加热而熔融的过程中，锡球会因为熔融而造成其厚度的不稳定性，使得放置在锡球上的发光二极管芯片会发生倾斜的状况。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种发光芯片承载结构及其制作方法。
为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种发光芯片承载结构，其包括：一电路基板以及一发光群组。所述电路基板包括多个导电焊垫以及分别设置在多个所述导电焊垫上的多个导电材料。所述发光群组包括多个发光芯片，每一所述发光芯片具有分别电性接触相对应的两个所述导电材料的两个导电接点，且多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同，以使得多个所述发光芯片的多个所述发光面相对于所述电路基板的所述顶面具有相同的平整度，且使得多个所述发光芯片的多个所述发光面位于同一平面上。进一步来说，当一整平基板通过一承载装置的承载而同时压在多个所述发光芯片的多个所述发光面上时，多个所述发光芯片的多个所述发光面相距所述电路基板的所述顶面的距离都相同。
为了解决上述的技术问题，本发明所采用的另外一技术方案是提供一种发光芯片承载结构的制作方法，其包括：将多个发光芯片转移到一电路基板上，使得每一所述发光芯片通过两个初始导电材料而电性连接于所述电路基板；通过一承载装置带动一整平基板，以同时对多个所述发光芯片施加一压力，使得多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同；在多个所述发光芯片被所述整平基板所施压的同时，通过一加热装置硬化多个所述导电材料，以将每一所述发光芯片固定在相对应的两个所述导电材料上；以及，通过所述承载装置移除所述整平基板。
为了解决上述的技术问题，本发明所采用的另外再一技术方案是提供一种发光芯片承载结构的制作方法，其包括：将多个发光芯片转移到一电路基板上；通过一承载装置带动一整平基板，以同时对多个所述发光芯片施加一压力，使得多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同；在多个所述发光芯片被所述整平基板所施压的同时，通过一加热装置以将多个所述发光芯片固定在所述电路基板上；以及，通过所述承载装置移除所述整平基板。
本发明的其中一有益效果在于，本发明所提供的发光芯片承载结构，其能通过“所述电路基板包括多个导电焊垫以及分别设置在多个所述导电焊垫上的多个导电材料”以及“所述发光群组包括多个发光芯片，每一所述发光芯片具有分别电性接触相对应的两个所述导电材料的两个导电接点，且多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同”的技术方案，以使得多个所述发光芯片的多个所述发光面相对于所述电路基板的所述顶面具有相同的平整度，并且使得多个所述发光芯片的多个所述发光面能位于同一平面上。
本发明的另外一有益效果在于，本发明所提供的发光芯片承载结构的制作方法，其能通过“通过一承载装置带动一整平基板，以同时对多个所述发光芯片施加一压力，使得多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同”以及“在多个所述发光芯片被所述整平基板所施压的同时，通过一加热装置以将多个所述发光芯片固定在所述电路基板上”的技术方案，以使得多个所述发光芯片的多个所述发光面相对于所述电路基板的所述顶面具有相同的平整度，并且使得多个所述发光芯片的多个所述发光面能位于同一平面上。
为使能进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明所提供的发光芯片承载结构的制作方法的流程图。
图2为本发明第一实施例所提供的发光芯片承载结构的制作方法的步骤S100(A)的示意图。
图3为本发明第一实施例所提供的发光芯片承载结构的制作方法的步骤S100、步骤S100(B)与步骤S100(D)的示意图。
图4为本发明第一实施例所提供的发光芯片承载结构的制作方法的步骤S102的示意图。
图5为本发明第一实施例所提供的发光芯片承载结构的制作方法的步骤S104的示意图。
图6为本发明第一实施例所提供的发光芯片承载结构的制作方法的步骤S106的示意图，也是本发明第一实施例所提供的发光芯片承载结构的示意图。
图7为本发明第一实施例所提供的发光芯片承载结构的制作方法的步骤S100(C)的示意图。
图8为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S200(A)的示意图。
图9为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S200(B)的示意图。
图10为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S200被执行前的示意图。
图11为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S200被执行后的示意图。
图12为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S202的示意图。
图13为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S204的示意图。
图14为本发明第二实施例所提供的发光芯片承载结构的制作方法的步骤S206的示意图，也是本发明第二实施例所提供的发光芯片承载结构的示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“发光芯片承载结构及其制作方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以实行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
请参阅图1至图14所示，本发明提供一种发光芯片承载结构S，其包括：一电路基板1以及一发光群组2。电路基板1包括多个导电焊垫100以及分别设置在多个导电焊垫100上的多个导电材料B。另外，发光群组2包括多个发光芯片20，并且每一发光芯片20具有分别电性接触相对应的两个导电材料B的两个导电接点200。借此，由于多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离都相同，以使得多个发光芯片20的多个发光面2000相对于电路基板1的顶面1000具有相同的平整度，并且使得多个发光芯片20的多个发光面2000能位于同一平面P上。
请参阅图1至图14所示，本发明提供一种发光芯片承载结构的制作方法，其包括：首先，配合图1与图3(或者配合图1与图11)所示，将多个发光芯片20转移到一电路基板1上；接着，配合图1与图4(或者配合图1与图12)所示，通过一承载装置D1带动一整平基板F，以同时对多个发光芯片20施加一压力，使得多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同；然后，配合图1与图5(或者配合图1与图13所示)，在多个发光芯片20被整平基板F所施压的同时，通过一加热装置D2以将多个发光芯片20固定在电路基板1上；紧接着，配合图1与图6(或者配合图1与图14)所示，通过承载装置D1移除整平基板F。
举例来说，配合图2与图3所示，在将多个发光芯片20转移到电路基板1上的步骤中，发光芯片承载结构的制作方法进一步包括：首先，如图2所示，将多个发光芯片20设置在整平基板F的一黏着层F1000上；然后，如图3所示，通过承载装置D1移动整平基板F，以将每一发光芯片20设置在电路基板1的两个初始导电材料b上，使得每一发光芯片20的两个导电接点200分别通过相对应的两个初始导电材料b而分别电性连接于电路基板1的两个导电焊垫100。
举例来说，配合图7与图3所示，在将多个发光芯片20转移到电路基板1上的步骤中，发光芯片承载结构的制作方法进一步包括：首先，如图7所示，将多个发光芯片20设置在整平基板F的一黏着层F1000上，每一发光芯片20承载两个初始导电材料b；然后，如图3所示，通过承载装置D1移动整平基板F，以将每一发光芯片20的两个初始导电材料b分别设置在电路基板1的两个导电焊垫100上，使得每一发光芯片20的两个导电接点200分别通过相对应的两个初始导电材料b而分别电性连接于相对应的两个导电焊垫100。
[第一实施例]
参阅图1至图6所示，本发明第一实施例提供一种发光芯片承载结构的制作方法，其包括：首先，配合图1至图3所示，将多个发光芯片20转移到一电路基板1上，使得每一发光芯片20能通过两个初始导电材料b而电性连接于电路基板1(步骤S100)；接着，配合图1、图3与图4所示，通过一承载装置D1带动一整平基板F，以同时对多个发光芯片20施加一压力(如图4中向下的箭头所示)，使得多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同(步骤S102)；然后，配合图1与图5所示，在多个发光芯片20被整平基板F所施压的同时，通过一加热装置D2硬化多个导电材料B，以将每一发光芯片20固定在相对应的两个导电材料B上(步骤S104)；紧接着，配合图1、图5与图6所示，通过承载装置D1移除整平基板F(步骤S106)。值得注意的是，配合图5与图6所示，当多个导电材料B通过加热装置D2而硬化时，发光芯片20与导电材料B之间的结合力就会大于发光芯片20与黏着层F1000之间的结合力，所以整平基板F就可以通过承载装置D1带动而离开多个发光芯片20。
进一步来说，配合图1至图3所示，在将多个发光芯片20转移到电路基板1上的步骤S100中，发光芯片承载结构的制作方法进一步包括：首先，配合图1与图2所示，将多个发光芯片20设置在整平基板F的一黏着层F1000上(步骤S100(A))；然后，配合图1至图3所示，通过承载装置D1移动整平基板F，以将每一发光芯片20设置在电路基板1的两个初始导电材料b上，使得每一发光芯片20的两个导电接点200分别通过相对应的两个初始导电材料b而分别电性连接于电路基板1的两个导电焊垫100(步骤S100(B))。
进一步来说，配合图1、图3与图7所示，在将多个发光芯片20转移到电路基板1上的步骤S100中，发光芯片承载结构的制作方法进一步包括：首先，配合图1与图7所示，将多个发光芯片20设置在整平基板F的一黏着层F1000上，每一发光芯片20承载相对应的两个初始导电材料b(步骤S100(C))；然后，配合图1、图3与图7所示，通过承载装置D1移动整平基板F，以将每一发光芯片20的两个初始导电材料b分别设置在电路基板1的两个导电焊垫100上，使得每一发光芯片20的两个导电接点200分别通过相对应的两个初始导电材料b而分别电性连接于相对应的两个导电焊垫100(步骤S100(D))。
举例来说，在其中一实施例中，发光芯片20可为一无基底的微发光二极管芯片，并且无基底的微发光二极管芯片包括一P型半导体层、设置在P型半导体层上的一发光层以及设置在发光层上的一N型半导体层。另外，在另外一实施例中，发光芯片20可为一次毫米发光二极管芯片，并且次毫米发光二极管芯片包括一半导体基底、设置在半导体基底上的一P型半导体层、设置在P型半导体层上的一发光层以及设置在发光层上的一N型半导体层。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，初始导电材料b或者导电材料B可为锡球、锡膏或者任何的焊接用材料，并且整平基板F可以是透光或者不透光的压板，例如塑料压板、玻璃压板或者任何材质的压板。另外，承载装置D1可为吸嘴、夹持器或者任何可承载或者带动整平基板F的承载装置，并且承载装置D1可以避开而不影响加热装置D2对多个导电材料B的加热。此外，加热装置D2可为激光加热器、红外线加热器、微波加热器或者任何可对导电材料B提供热能的加热装置。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
进一步来说，如图6所示，本发明第一实施例提供一种发光芯片承载结构S，其包括：一电路基板1以及一发光群组2。电路基板1包括多个导电焊垫100以及分别设置在多个导电焊垫100上的多个导电材料B。另外，发光群组2包括多个发光芯片20，并且每一发光芯片20具有分别电性接触相对应的两个导电材料B的两个导电接点200。借此，由于多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同，以使得多个发光芯片20的多个发光面2000相对于电路基板1的顶面1000具有相同的平整度，并且使得多个发光芯片20的多个发光面2000能位于同一平面P上。值得注意的是，配合图3与图4所示，当一整平基板F通过一承载装置D1的承载而同时压在多个发光芯片20的多个发光面2000上时，多个发光芯片20的多个发光面2000相距电路基板1的顶面1000的距离D都相同。
[第二实施例]
参阅图1以及图8至图14所示，本发明第二实施例提供一种发光芯片承载结构的制作方法，其包括：首先，配合图1与图10所示，将多个发光芯片20转移到一电路基板1上，使得每一发光芯片20能通过两个初始导电材料b而电性连接于电路基板1(步骤S200)；接着，配合图1、图11与图12所示，通过一承载装置D1带动一整平基板F(无黏着层)，以同时对多个发光芯片20施加一压力(如图12中向下的箭头所示)，使得多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同(步骤S202)；然后，配合图1与图13所示，在多个发光芯片20被整平基板F所施压的同时，通过一加热装置D2硬化多个导电材料B，以将每一发光芯片20固定在相对应的两个导电材料B上(步骤S204)；紧接着，配合图1、图13与图14所示，通过承载装置D1移除整平基板F(步骤S206)。
进一步来说，配合图1、图8、图10与图11所示，在将多个发光芯片20转移到电路基板1上的步骤S200中，发光芯片承载结构的制作方法进一步包括：通过一芯片取放装置D3，以将每一发光芯片20设置在电路基板1的两个初始导电材料b上，使得每一发光芯片20的两个导电接点200分别通过相对应的两个初始导电材料b而分别电性连接于电路基板1的两个导电焊垫100(步骤S200(A))。
进一步来说，配合图1、图9、图10与图11所示，在将多个发光芯片20转移到电路基板1上的步骤S200中，发光芯片承载结构的制作方法进一步包括：通过一芯片取放装置D3，以将每一发光芯片20所承载的两个初始导电材料b分别设置在电路基板1的两个导电焊垫100上，使得每一发光芯片20的两个导电接点200分别通过相对应的两个初始导电材料b而分别电性连接于电路基板1的两个导电焊垫100(步骤S200(B))。
举例来说，在其中一实施例中，发光芯片20可为一无基底的微发光二极管芯片，并且无基底的微发光二极管芯片包括一P型半导体层、设置在P型半导体层上的一发光层以及设置在发光层上的一N型半导体层。另外，在另外一实施例中，发光芯片20可为一次毫米发光二极管芯片，并且次毫米发光二极管芯片包括一半导体基底、设置在半导体基底上的一P型半导体层、设置在P型半导体层上的一发光层以及设置在发光层上的一N型半导体层。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
举例来说，初始导电材料b或者导电材料B可为锡球、锡膏或者任何的焊接用材料，并且整平基板F可以是透光或者不透光的压板，例如塑料压板、玻璃压板或者任何材质的压板。另外，承载装置D1可为吸嘴、夹持器或者任何可承载或者带动整平基板F的承载装置，并且承载装置D1可以避开而不影响加热装置D2对多个导电材料B的加热。此外，加热装置D2可为激光加热器、红外线加热器、微波加热器或者任何可对导电材料B提供热能的加热装置。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。
进一步来说，如图14所示，本发明第二实施例提供一种发光芯片承载结构S，其包括：一电路基板1以及一发光群组2。电路基板1包括多个导电焊垫100以及分别设置在多个导电焊垫100上的多个导电材料B。另外，发光群组2包括多个发光芯片20，并且每一发光芯片20具有分别电性接触相对应的两个导电材料B的两个导电接点200。借此，由于多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同，以使得多个发光芯片20的多个发光面2000相对于电路基板1的顶面1000具有相同的平整度，并且使得多个发光芯片20的多个发光面2000能位于同一平面P上。值得注意的是，配合图11与图12所示，当一整平基板F通过一承载装置D1的承载而同时压在多个发光芯片20的多个发光面2000上时，多个发光芯片20的多个发光面2000相距电路基板1的顶面1000的距离D都相同。
[实施例的有益效果]
本发明的其中一有益效果在于，本发明所提供的发光芯片承载结构S，其能通过“电路基板1包括多个导电焊垫100以及分别设置在多个导电焊垫100上的多个导电材料B”以及“发光群组2包括多个发光芯片20，每一发光芯片20具有分别电性接触相对应的两个导电材料B的两个导电接点200，且多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同”的技术方案，以使得多个发光芯片20的多个发光面2000相对于电路基板1的顶面1000具有相同的平整度，并且使得多个发光芯片20的多个发光面2000能位于同一平面P上。
本发明的另外一有益效果在于，本发明所提供的发光芯片承载结构的制作方法，其能通过“通过一承载装置D1带动一整平基板F，以同时对多个发光芯片20施加一压力，使得多个发光芯片20的多个发光面2000相距电路基板1的一顶面1000的距离D都相同”以及“在多个发光芯片20被整平基板F所施压的同时，通过一加热装置D2以将多个发光芯片20固定在电路基板1上”的技术方案，以使得多个发光芯片20的多个发光面2000相对于电路基板1的顶面1000具有相同的平整度，并且使得多个发光芯片20的多个发光面2000能位于同一平面P上。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求范围内。
【符号说明】
S：发光芯片承载结构
1：电路基板
100：导电焊垫
1000：顶面
2：发光群组
20：发光芯片
200：导电接点
2000：发光面
b：初始导电材料
B：导电材料
D1：承载装置
D2：加热装置
D3：芯片取放装置
F：整平基板
F1000：黏着层
P：平面
D：距离。

Claims (10)

1.一种发光芯片承载结构，其特征在于，所述发光芯片承载结构包括：
一电路基板，所述电路基板包括多个导电焊垫以及分别设置在多个所述导电焊垫上的多个导电材料；以及
一发光群组，所述发光群组包括多个发光芯片，每一所述发光芯片具有分别电性接触相对应的两个所述导电材料的两个导电接点，且多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同，以使得多个所述发光芯片的多个所述发光面相对于所述电路基板的所述顶面具有相同的平整度，且使得多个所述发光芯片的多个所述发光面位于同一平面上。
2.根据权利要求1所述的发光芯片承载结构，其特征在于，当一整平基板通过一承载装置的承载而同时压在多个所述发光芯片的多个所述发光面上时，多个所述发光芯片的多个所述发光面相距所述电路基板的所述顶面的距离都相同。
3.一种发光芯片承载结构的制作方法，其特征在于，所述发光芯片承载结构的制作方法包括：
将多个发光芯片转移到一电路基板上，使得每一所述发光芯片通过两个初始导电材料而电性连接于所述电路基板；
通过一承载装置带动一整平基板，以同时对多个所述发光芯片施加一压力，使得多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同；
在多个所述发光芯片被所述整平基板所施压的同时，通过一加热装置硬化多个所述导电材料，以将每一所述发光芯片固定在相对应的两个所述导电材料上；以及
通过所述承载装置移除所述整平基板。
4.根据权利要求3所述的发光芯片承载结构的制作方法，其特征在于，在将多个所述发光芯片转移到所述电路基板上的步骤中，所述发光芯片承载结构的制作方法进一步包括：
将多个所述发光芯片设置在所述整平基板的一黏着层上；以及
通过所述承载装置移动所述整平基板，以将每一所述发光芯片设置在所述电路基板的两个所述初始导电材料上，使得每一所述发光芯片的两个导电接点分别通过相对应的两个所述初始导电材料而分别电性连接于所述电路基板的两个导电焊垫。
5.根据权利要求3所述的发光芯片承载结构的制作方法，其特征在于，在将多个所述发光芯片转移到所述电路基板上的步骤中，所述发光芯片承载结构的制作方法进一步包括：
将多个所述发光芯片设置在所述整平基板的一黏着层上，每一所述发光芯片承载相对应的两个所述初始导电材料；以及
通过所述承载装置移动所述整平基板，以将每一所述发光芯片的两个所述初始导电材料分别设置在所述电路基板的两个导电焊垫上，使得每一所述发光芯片的两个导电接点分别通过相对应的两个所述初始导电材料而分别电性连接于相对应的两个所述导电焊垫。
6.根据权利要求3所述的发光芯片承载结构的制作方法，其特征在于，在将多个所述发光芯片转移到所述电路基板上的步骤中，所述发光芯片承载结构的制作方法进一步包括：通过一芯片取放装置，以将每一所述发光芯片设置在所述电路基板的两个所述初始导电材料上，使得每一所述发光芯片的两个导电接点分别通过相对应的两个所述初始导电材料而分别电性连接于所述电路基板的两个导电焊垫。
7.根据权利要求3所述的发光芯片承载结构的制作方法，其特征在于，在将多个所述发光芯片转移到所述电路基板上的步骤中，所述发光芯片承载结构的制作方法进一步包括：通过一芯片取放装置，以将每一所述发光芯片所承载的两个所述初始导电材料分别设置在所述电路基板的两个导电焊垫上，使得每一所述发光芯片的两个导电接点分别通过相对应的两个所述初始导电材料而分别电性连接于所述电路基板的两个导电焊垫。
8.一种发光芯片承载结构的制作方法，其特征在于，所述发光芯片承载结构的制作方法包括：
将多个发光芯片转移到一电路基板上；
通过一承载装置带动一整平基板，以同时对多个所述发光芯片施加一压力，使得多个所述发光芯片的多个发光面相距所述电路基板的一顶面的距离都相同；
在多个所述发光芯片被所述整平基板所施压的同时，通过一加热装置以将多个所述发光芯片固定在所述电路基板上；以及
通过所述承载装置移除所述整平基板。
9.根据权利要求8所述的发光芯片承载结构的制作方法，其特征在于，在将多个所述发光芯片转移到所述电路基板上的步骤中，所述发光芯片承载结构的制作方法进一步包括：
将多个所述发光芯片设置在所述整平基板的一黏着层上；以及
通过所述承载装置移动所述整平基板，以将每一所述发光芯片设置在所述电路基板的两个初始导电材料上，使得每一所述发光芯片的两个导电接点分别通过相对应的两个所述初始导电材料而分别电性连接于所述电路基板的两个导电焊垫。
10.根据权利要求8所述的发光芯片承载结构的制作方法，其特征在于，在将多个所述发光芯片转移到所述电路基板上的步骤中，所述发光芯片承载结构的制作方法进一步包括：
将多个所述发光芯片设置在所述整平基板的一黏着层上，每一所述发光芯片承载两个初始导电材料；以及
通过所述承载装置移动所述整平基板，以将每一所述发光芯片的两个所述初始导电材料分别设置在所述电路基板的两个导电焊垫上，使得每一所述发光芯片的两个导电接点分别通过相对应的两个所述初始导电材料而分别电性连接于相对应的两个所述导电焊垫。
CN202010860555.9A 2020-06-16 2020-08-24 发光芯片承载结构及其制作方法 Active CN113808988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109120194 2020-06-16
TW109120194A TWI762953B (zh) 2020-06-16 2020-06-16 利用巨量轉移發光二極體晶片的面板製造方法

Publications (2)

Publication Number Publication Date
CN113808988A true CN113808988A (zh) 2021-12-17
CN113808988B CN113808988B (zh) 2024-06-07

Family

ID=

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223713A (ja) * 1996-02-19 1997-08-26 Matsushita Electric Ind Co Ltd 導電性ボールの搭載装置および搭載方法
US20050098890A1 (en) * 2003-10-08 2005-05-12 Stephan Blaszczak Method for producing an adhesive bond and adhesive bond between a chip and a planar surface
JP2005123657A (ja) * 2005-01-31 2005-05-12 Sanyo Electric Co Ltd チップ型発光素子およびその製造方法
CN2893920Y (zh) * 2006-04-26 2007-04-25 威强工业电脑股份有限公司 集成电路封装结构
CN101987322A (zh) * 2009-08-07 2011-03-23 晶元光电股份有限公司 芯片分类装置及芯片分类方法
CN102194707A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 制造半导体结构的方法
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method
JP2012089579A (ja) * 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
CN102593067A (zh) * 2011-01-10 2012-07-18 三星半导体(中国)研究开发有限公司 焊点高度可控的平面栅格阵列封装互连结构及其制造方法
EP3070752A1 (fr) * 2015-03-20 2016-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoélectronique à diode électroluminescente
TWM561325U (zh) * 2018-02-14 2018-06-01 Uniflex Tech Inc 微發光二極體模組
CN109935668A (zh) * 2017-12-19 2019-06-25 英属开曼群岛商錼创科技股份有限公司 微型元件结构
TW201928475A (zh) * 2017-12-26 2019-07-16 晶元光電股份有限公司 發光裝置、其製造方法及顯示模組
US20190393198A1 (en) * 2017-03-13 2019-12-26 Seoul Semiconductor Co., Ltd. Method of manufacturing display device
CN111132459A (zh) * 2018-10-31 2020-05-08 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223713A (ja) * 1996-02-19 1997-08-26 Matsushita Electric Ind Co Ltd 導電性ボールの搭載装置および搭載方法
US20050098890A1 (en) * 2003-10-08 2005-05-12 Stephan Blaszczak Method for producing an adhesive bond and adhesive bond between a chip and a planar surface
JP2005123657A (ja) * 2005-01-31 2005-05-12 Sanyo Electric Co Ltd チップ型発光素子およびその製造方法
CN2893920Y (zh) * 2006-04-26 2007-04-25 威强工业电脑股份有限公司 集成电路封装结构
CN101987322A (zh) * 2009-08-07 2011-03-23 晶元光电股份有限公司 芯片分类装置及芯片分类方法
CN102194707A (zh) * 2010-03-01 2011-09-21 南茂科技股份有限公司 制造半导体结构的方法
US20110241222A1 (en) * 2010-03-31 2011-10-06 Recai Sezi Semiconductor Package and Manufacturing Method
JP2012089579A (ja) * 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
CN102593067A (zh) * 2011-01-10 2012-07-18 三星半导体(中国)研究开发有限公司 焊点高度可控的平面栅格阵列封装互连结构及其制造方法
EP3070752A1 (fr) * 2015-03-20 2016-09-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoélectronique à diode électroluminescente
US20190393198A1 (en) * 2017-03-13 2019-12-26 Seoul Semiconductor Co., Ltd. Method of manufacturing display device
CN109935668A (zh) * 2017-12-19 2019-06-25 英属开曼群岛商錼创科技股份有限公司 微型元件结构
TW201928475A (zh) * 2017-12-26 2019-07-16 晶元光電股份有限公司 發光裝置、其製造方法及顯示模組
TWM561325U (zh) * 2018-02-14 2018-06-01 Uniflex Tech Inc 微發光二極體模組
CN111132459A (zh) * 2018-10-31 2020-05-08 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置

Also Published As

Publication number Publication date
TWI762953B (zh) 2022-05-01
TW202201715A (zh) 2022-01-01
US20210391507A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
JP6288072B2 (ja) 発光装置、発光素子実装方法及び発光素子用実装装置
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
CN111696932A (zh) 芯片固接结构及芯片固接设备
KR101994667B1 (ko) 전자 부품 실장 장치 및 전자 부품의 제조 방법
CN113808988B (zh) 发光芯片承载结构及其制作方法
CN113808988A (zh) 发光芯片承载结构及其制作方法
CN113053812A (zh) 制作柔性显示驱动芯片的方法
CN112349659A (zh) 薄膜结构、芯片承载组件及芯片承载设备
KR102573092B1 (ko) 다이 본딩 방법
CN113436988B (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
TWM600468U (zh) 應用於固接led的高週波加熱裝置
TWI726812B (zh) 區塊預排之固晶方法
JPH11251335A (ja) 半導体素子の実装装置及びその実装方法
CN111668171B (zh) 芯片承载结构及芯片承载设备
CN210984725U (zh) 一种集成式的led面光源装置
CN113745145B (zh) 芯片移转系统以及芯片移转方法
US20240006564A1 (en) Device configured to bond an electronic component, method for bonding an electronic component, and method for manufacturing a light-emitting diode display
US20240178356A1 (en) Display device and manufacturing method thereof
JP3472342B2 (ja) 半導体装置の実装体の製造方法
KR20240080118A (ko) 디스플레이 디바이스 및 디스플레이 디바이스 제조 방법
JP3902037B2 (ja) 半導体装置の製造方法
KR101631293B1 (ko) 집적회로 칩의 기판 본딩 방법
TWM624043U (zh) 用於轉移電子元件的裝置
TWM623341U (zh) 用於固接電子元件的裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant