KR102573092B1 - 다이 본딩 방법 - Google Patents

다이 본딩 방법 Download PDF

Info

Publication number
KR102573092B1
KR102573092B1 KR1020210058163A KR20210058163A KR102573092B1 KR 102573092 B1 KR102573092 B1 KR 102573092B1 KR 1020210058163 A KR1020210058163 A KR 1020210058163A KR 20210058163 A KR20210058163 A KR 20210058163A KR 102573092 B1 KR102573092 B1 KR 102573092B1
Authority
KR
South Korea
Prior art keywords
die
bonding
base substrate
dies
bonded
Prior art date
Application number
KR1020210058163A
Other languages
English (en)
Other versions
KR20220150783A (ko
Inventor
정라파엘
차지수
이형섭
신승수
Original Assignee
정라파엘
주식회사 브로젠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정라파엘, 주식회사 브로젠 filed Critical 정라파엘
Priority to KR1020210058163A priority Critical patent/KR102573092B1/ko
Publication of KR20220150783A publication Critical patent/KR20220150783A/ko
Application granted granted Critical
Publication of KR102573092B1 publication Critical patent/KR102573092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

다이 본딩 방법에 있어서, 캐리어 필름 상에 웨이퍼를 부착하고, 상기 웨이퍼를 절단하여, 복수개의 다이들로 개별화한다. 상기 캐리어 필름으로부터 다이를 픽업하여, 본딩 스테이지 상에 위치한 베이스 기판에 다이를 본딩하고, 상기 베이스 기판에 다이를 본딩하는 상기 본딩 스테이지 위치에서, 상기 본딩된 다이 및 상기 베이스 기판 간의 전기적 연결 여부를 검사하는 검사 공정을 수행한다.

Description

다이 본딩 방법{METHOD OF BONDING A DIE}
본 발명의 실시예들은 다이 본딩 방법에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 반도체 소자, 엘이디 소자와 같은 전자 소자들을 베이스 기판에 부착할 수 있는 다이 본딩 방법에 관한 것이다.
전자 소자는, 반도체 제품, 광통신 및 디스플레이 등 다양한 분야에서 사용된다. 상기 전자 소자들은 제조 공정에서 양품 및 불량으로 분류되어 상기 불량을 제외하고 상기 양품으로 판정된 전자 소자들이 베이스 기판 상에 본딩될 수 있다.
상기 전자 소자들, 예를 들면 다이들을 베이스 기판 상에 본딩하는 다이 본딩 방법에 있어서, 캐리어 필름 상에 부착된 다이들 중 양품으로 판정된 정상 다이만을 선택하여, 상기 양품 다이들을 캐리어 필름으로부터 디본딩하여, 상기 양품 다이들을 어태치 필름에 부착한다. 이어서, 상기 어태치 필름으로부터 양품 다이를 픽업하여 상기 베이스 기판 상에 본딩할 수 있다. 이때, 상기 양품 다이들을 상기 베이스 기판 상에 본딩하기 위한 본딩 공정은 예를 들면 열압착 공정을 포함할 수 있다.
상기 다이 본딩 공정이 완료되면, 상기 다이 및 베이스 기판 상에 형성된 패드 간의 전기적인 접속 여부를 판단하는 검사 공정이 후속하여 수행될 수 있다.
상기 검사 공정은 다이 본딩 공정을 수행하는 다이 본더 장치에 인접하는 별도의 검사 장치를 이용하여 수행될 수 있다.
이 경우, 상기 검사 공정을 위하여 상기 베이스 기판을 이송하여 상기 검사 장치로 로딩한 후, 상기 검사 공정이 수행된다. 이에 따른 다이 본딩 공정 및 검사 공정이 서로 다른 장치에서 별도로 수행됨에 따라 장시간의 공정 시간이 요구된다.
본 발명의 실시예들은 공정 시간을 단축할 수 있는 다이 본딩 방법을 제공한다.
본 발명의 실시예들에 따른 다이 본딩 방법에 있어서, 캐리어 필름 상에 웨이퍼를 부착하고, 상기 웨이퍼를 절단하여, 복수개의 다이들로 개별화한다. 상기 캐리어 필름으로부터 다이를 픽업하여, 본딩 스테이지 상에 위치한 베이스 기판에 다이를 본딩하고, 상기 베이스 기판에 다이를 본딩하는 상기 본딩 스테이지 위치에서, 상기 본딩된 다이 및 상기 베이스 기판 간의 전기적 연결 여부를 검사하는 검사 공정을 수행한다.
본 발명의 일 실시예에 있어서, 상기 검사 공정은, 상기 본딩 스테이지를 관통하여 승강하도록 구비된 복수의 프로브 핀을 상기 베이스 기판의 하면에 형성된 패드에 컨택시킬 수 있다.
여기서, 상기 복수의 프로브 핀들을 동시에 승강시킬 수 있다.
한편, 상기 프로브 핀들 각각의 하단부에 연결된 승강 플레이트를 승강시켜 상기 프로브 핀 및 상기 패드 간의 컨택시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 공정은 복수의 다이들 모두를 상기 베이스 기판 상에 본딩하는 한 후 상기 다이들 모두를 동시에 검사할 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 공정을 수행하는 후 불량으로 판정된 불량 다이에 대하여 리워크를 수행할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 베이스 기판에 다이를 본딩하는 중, 상기 본딩된 다이 및 상기 베이스 기판 간의 전기적 연결 여부를 검사하는 검사 공정이 수행될 수 있다. 이로써, 본딩 공정 및 검사 공정이 동시에 진행됨에 따라 공정 시간이 단축될 수 있다.
도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다.
도 2는 다이 본딩 장치를 설명하기 위한 단면도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다. 도 2는 다이 본딩 장치를 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 다이 본딩 방법에 있어서, 캐리어 필름 상에 웨이퍼를 부착한다(S110). 상기 웨이퍼는 점착 필름을 이용하여 상기 캐리어 필름 상에 부착될 수 있다. 상기 점착 필름의 예로는 비전도성 필름, 이방성 도전 필름 등을 들 수 있다. 상기 캐리어 필름은 상기 웨이퍼에 강성을 부가하여 상기 웨이퍼를 이송하거나 처리할 수 있도록 한다. 한편, 상기 웨이퍼는 복수의 다이들을 포함할 수 있다.
이어서, 상기 웨이퍼를 절단하여 복수의 다이들(10)로 개별화 한다(S120).
상기 다이들(10)은, 예를 들면 다이싱 공정을 통하여 개별화 될 수 있다. 상기 다이싱 공정은 블레이드 커팅 공정 또는 레이저 커팅 공정을 포함할 수 있다.
또한, 상기 다이들(10)은 검사 공정을 통하여 양품 및 불량으로 분류되어 있다. 상기 검사 공정은 예를 들면, 비전 검사 또는 전기적 컨택을 통하여 전기적 특성 검사를 들 수 있다.
상기 검사 공정을 통하여 상기 다이들(10)은 양품 다이 및 불량 다이로 분류될 수 있다. 양품 다이들이 후속하여 본딩 공정에서 사용될 수 있다.
이이서, 상기 캐리어 필름으로부터 다이를 픽업하여, 본딩 스테이지(30) 상에 위치한 베이스 기판(20)에 다이(10)를 본딩한다(S130).
이를 위하여, 베이스 기판(20)에 다이(10)를 본딩하는 본딩 공정으로서 레이저 조사 공정이 수행될 수 있다. 이와 다르게, 퍼머넌트 본딩 공정, 열압착 공정 또는 유테틱 본딩 공정 등이 수행될 수 있다.
상기 퍼머넌트 본딩 공정에 있어서, 암모니아, 과산화수소 및 탈이온수를 포함하는 본딩 가스를 플라즈마 상태로 변화시킨다. 이때, 하이드록실 라디컬이 발생하여 이를 이용하여 분자들 간의 공유 결합 또는 반데르발스 결합을 통하여 양품 다이를 베이스 기판 상면에 본딩할 수 있다. 이후 열처리와 같은 어닐릴 공정이 수행되어 퍼머넌트 본딩 공정이 완료된다.
이후, 상기 베이스 기판(20)에 다이(10)를 본딩하는 중, 상기 본딩된 다이(10) 및 상기 베이스 기판(20) 간의 전기적 연결 여부를 검사하는 검사 공정을 수행한다(S140). 즉, 상기 베이스 기판(20)에 다이(10)를 본딩한 후 베이스 기판(20)이 상기 본딩 스테이지(30) 상에 위치한 상태에서 검사 공정을 수행한다.
따라서, 상기 검사 공정을 위하여 상기 베이스 기판(20) 및 상기 베이스 기판(20) 상에 본딩된 다이(10)을 이송하여 별도의 검사 장치로 로딩하는 이송 공정이 생략될 수 있다. 이로써, 다이 본딩 공정 및 검사 공정이 장시간의 공정 시간이 요구되는 문제가 해결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 공정은, 상기 본딩 스테이지(30)를 관통하여 승강하도록 구비된 복수의 프로브 핀(40)을 상기 베이스 기판(20)의 하면에 형성된 패드(미도시)에 컨택시켜서 수행될 수 있다. 즉, 복수의 프로브 핀들(40)이 상기 패드들에 동시에 컨택됨으로써, 검사 공정이 단순화되어 검사 시간이 단축될 수 있다.
여기서, 상기 복수의 프로브 핀들(40)을 동시에 승강시키기 위하여, 승강 플레이트(45)가 이용될 수 있다.
상기 승강 플레이트(45)의 상면에는 복수의 프로브 핀들(40)의 하단부가 연결된다. 이로써, 상기 승강 플레이트(45)가 승강할 경우, 복수의 프로브 핀들(40)이 동시에 승강할 수 있다. 이 경우, 상기 프로브 핀들(40)을 이용하여 상기 패드들 및 다이(10)들 간의 전기적 연결 여부를 판정할 수 있는 검사 공정이 수행될 수 있다. 이로써, 상기 검사 공정은 복수의 다이들 모두를 상기 베이스 기판 상에 본딩하는 한 후 상기 다이들 모두를 동시에 검사할 수 있다.
한편, 상기 승강 플레이트(45)를 구동하는 구동부(46)가 추가적으로 제공될 수 있다. 상기 구동부(46)는 실린더, 모터 등과 같은 구동원을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 검사 공정을 수행하는 후 불량으로 판정된 불량 다이에 대하여 리워크 공정이 수행될 수 있다(S150).
상기 불량 다이에 대한 리워크 공정에 있어서, 본딩 공정을 다시 수행하거나, 불량 다이를 제거한 후 다른 양품 다이로 대체하는 본딩 공정이 수행될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 다이 20: 베이스 기판
30 : 본딩 스테이지 40 : 프로브 핀
45 : 승강 플레이트

Claims (6)

  1. 캐리어 필름 상에 웨이퍼를 부착하는 단계;
    상기 웨이퍼를 절단하여, 복수개의 다이들로 개별화하는 단계;
    상기 캐리어 필름으로부터 다이를 픽업하여, 본딩 스테이지 상에 위치한 베이스 기판에 다이를 본딩하는 단계; 및
    상기 베이스 기판에 다이를 본딩하는 상기 본딩 스테이지 위치에서, 상기 본딩된 다이 및 상기 베이스 기판 간의 전기적 연결 여부를 검사하는 검사 공정을 수행하는 단계;
    를 포함하고,
    상기 검사 공정은, 상기 본딩 스테이지에 형성된 관통홀을 관통하여 승강하도록 구비된 복수의 프로브 핀을 상기 베이스 기판의 하면에 형성된 패드에 컨택시키는 것을 특징으로 하는 다이 본딩 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 복수의 프로브 핀들을 동시에 승강시키는 것을 특징으로 하는 다이 본딩 방법.
  4. 제3항에 있어서, 상기 프로브 핀들 각각의 하단부에 연결된 승강 플레이트를 승강시켜 상기 프로브 핀 및 상기 패드 간을 컨택시키는 것을 특징으로 하는 다이 본딩 방법.
  5. 제1항에 있어서, 상기 검사 공정은 복수의 다이들 모두를 상기 베이스 기판 상에 본딩한 한 후 상기 다이들 모두를 동시에 검사하는 것을 특징으로 하는 다이 본딩 방법.
  6. 제1항에 있어서, 상기 검사 공정을 수행한 후 불량으로 판정된 불량 다이에 대하여 리워크를 수행하는 단계를 더 포함하는 것을 특징으로 하는 다이 본딩 방법.
KR1020210058163A 2021-05-04 2021-05-04 다이 본딩 방법 KR102573092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210058163A KR102573092B1 (ko) 2021-05-04 2021-05-04 다이 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210058163A KR102573092B1 (ko) 2021-05-04 2021-05-04 다이 본딩 방법

Publications (2)

Publication Number Publication Date
KR20220150783A KR20220150783A (ko) 2022-11-11
KR102573092B1 true KR102573092B1 (ko) 2023-09-01

Family

ID=84042679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210058163A KR102573092B1 (ko) 2021-05-04 2021-05-04 다이 본딩 방법

Country Status (1)

Country Link
KR (1) KR102573092B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2901651B2 (ja) 1989-08-04 1999-06-07 株式会社日立製作所 検査方法および装置
JP3426740B2 (ja) 1994-10-26 2003-07-14 株式会社日立製作所 半導体集積回路装置の製造方法
JP2009200429A (ja) * 2008-02-25 2009-09-03 Lintec Corp 半導体装置の製造方法
JP2015046569A (ja) 2013-07-31 2015-03-12 マイクロン テクノロジー， インク． 半導体装置の製造方法
JP2018194675A (ja) 2017-05-17 2018-12-06 富士通株式会社 光素子実装装置及び光素子実装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512252A (ja) * 1974-06-27 1976-01-09 Nippon Nyukazai Co Ltd Haisuinoshoriho
KR970014525A (ko) * 1995-08-31 1997-03-29 배순훈 인쇄회로기판의 칩 부품 실장 자동 검사장치
KR20080114036A (ko) * 2007-06-26 2008-12-31 주식회사 하이닉스반도체 반도체 칩의 개별화 방법
KR102037948B1 (ko) * 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2901651B2 (ja) 1989-08-04 1999-06-07 株式会社日立製作所 検査方法および装置
JP3426740B2 (ja) 1994-10-26 2003-07-14 株式会社日立製作所 半導体集積回路装置の製造方法
JP2009200429A (ja) * 2008-02-25 2009-09-03 Lintec Corp 半導体装置の製造方法
JP2015046569A (ja) 2013-07-31 2015-03-12 マイクロン テクノロジー， インク． 半導体装置の製造方法
JP2018194675A (ja) 2017-05-17 2018-12-06 富士通株式会社 光素子実装装置及び光素子実装方法

Also Published As

Publication number Publication date
KR20220150783A (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
CN102468412B (zh) 制造发光二极管封装件的设备和方法
KR101191594B1 (ko) 검사용 유지 부재 및 검사용 유지 부재의 제조 방법
CN108475648B (zh) 晶片检查装置及其维护方法
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
US11393947B2 (en) Method of fabricating light-emitting diode display panel
KR20200056911A (ko) 전자 장치 및 이를 제조하기 위한 방법
KR20130111401A (ko) 반도체 모듈
US9147796B2 (en) Method for manufacturing LED device with structure for precisely locating LEDs thereon
CN111103445A (zh) 探针卡用导板及其制造方法、以及具备其的探针卡
KR20210091640A (ko) 디스플레이 장치의 제조 방법, 디스플레이 장치 및 디스플레이 장치 제조용 구조물
KR20110107989A (ko) 적층 반도체 패키지 형성방법
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2009194234A (ja) 半導体装置の製造方法、半導体電子部品の製造方法、および半導体電子部品
KR102573092B1 (ko) 다이 본딩 방법
US20180164344A1 (en) Semiconductor inspection jig
JP5345161B2 (ja) パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置
KR102547027B1 (ko) 다이 본딩 방법
JP2018515905A (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
KR101528887B1 (ko) 발광다이오드 스크리닝 장치 및 방법
US20210050498A1 (en) Micro led element and micro led display module having the same
KR102196378B1 (ko) 반도체 부품 부착 장비
US20210217804A1 (en) Method of manufacturing display apparatus, display apparatus, and structure for manufacturing display apparatus
TW202207492A (zh) 磁性發光結構及磁性發光元件的製造方法
CN113436988A (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
KR101477243B1 (ko) 프로브유닛 및 이를 갖는 엘이디 칩 검사장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant