JP2901651B2 - 検査方法および装置 - Google Patents

検査方法および装置

Info

Publication number
JP2901651B2
JP2901651B2 JP20252089A JP20252089A JP2901651B2 JP 2901651 B2 JP2901651 B2 JP 2901651B2 JP 20252089 A JP20252089 A JP 20252089A JP 20252089 A JP20252089 A JP 20252089A JP 2901651 B2 JP2901651 B2 JP 2901651B2
Authority
JP
Japan
Prior art keywords
lead
tape carrier
electrode
inspection
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20252089A
Other languages
English (en)
Other versions
JPH0366142A (ja
Inventor
道夫 岡本
功 大森
公治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Hitachi Ltd
Original Assignee
Shinkawa Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd, Hitachi Ltd filed Critical Shinkawa Ltd
Priority to JP20252089A priority Critical patent/JP2901651B2/ja
Publication of JPH0366142A publication Critical patent/JPH0366142A/ja
Application granted granted Critical
Publication of JP2901651B2 publication Critical patent/JP2901651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子部品の検査技術に関し、特にインナー
リードボンダやアウターリードボンダ等により接合され
るリードと電極間の接合状態の良否を検査する技術に関
するものである。
〔従来の技術〕
半導体集積回路装置の組立工程で用いられるインナー
リードボンダやアウターリードボンダ等については、株
式会社工業調査会、昭和60年11月20日発行、「電子材料
別冊、1986年版、超LSI製造・試験装置ガイドブック」P
154〜P159に記載がある。
インナーリードボンダは、半導体チップを、バンプ電
極が形成された面を上に向けてボンディングステージ上
に載置した後、半導体チップの上方にリードの形成され
たテープキャリヤを搬送するとともに、そのリードのイ
ンナーリード部と半導体チップのバンプ電極との位置合
わせをし、さらに半導体チップの直上からボンディング
ツールを下降してインナーリード部を押圧・加熱してバ
ンプを溶融することにより、半導体チップとインナーリ
ード部とを接合するボンディング装置である。
ところで、従来、ボンディング処理後のテープキャリ
ヤのインナーリード部と半導体チップのバンプ電極との
間の接合状態を検査するには、例えば所定組のリードを
選択し、その選択された各々のリードに形成されたテス
ト用のパッドにプローブを当てて、その際に測定された
電圧・電流特性によって検査していた。
〔発明が解決しようとする課題〕
ところが、上記従来のプローブによる検査技術におい
ては、テープキャリヤのインナーリード部と半導体チッ
プのバンプ電極とが接触しているだけの接続状態でも導
通が得られるため、たとえそれらが充分に接合されてい
なくとも電気的には異常が認められず、ボンディング不
良として検出されない問題があることを本発明者は見出
した。
本発明は上記課題に着目してなされたものであり、そ
の目的は、ボンディング不良を確実に検出することので
きる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
明細書の記述および添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、テープキャリアの主面に形成さ
れたリードと、その端部に接合される電極との間の接合
状態の良否を電気的に検査する際、 (a)前記リードのテストパッドに検査装置のプローブ
10aを接触させる工程と、 (b)前記(a)工程の状態で、前記テープキャリアを
その裏面から突き上げて、前記リードと前記電極との接
合部に対してそれらが互いに分離する方向に外力を付加
する工程と、 (c)前記(b)工程の状態で、前記プローブ10aから
テストパッドを通じてリードに電流を供給することによ
り、前記リードと前記電極との間の導通状態を検査する
工程とを有する検査方法である。
また、本発明は、テープキャリアの主面に形成された
リードと、その端部に接合される電極との間の接合状態
の良否を電気的に検査する検査装置であって、前記検査
時に前記リードのテストパッドに接触されるプローブ10
aと、前記テープキャリアをその裏面から突き上げて、
前記リードと前記電極との接台部に対してそれらが互い
に分離する方向に外力を付加する付勢手段とを設けた検
査装置機構とするものである。
〔作用〕
上記した検査方法および装置によれば、接合部の検査
に際して、リードと電極とが充分に接合されていない場
合には、それらが外力によって非接触状態あるいはそれ
に近い状態となるため、それらの間のボンディング不良
を確実に検出することが可能となる。
〔実施例〕
第1図は本発明の一実施例である検査装置の概略構成
図、第2図はテープキャリヤおよびこれに実装された半
導体チップを示す平面図、第3図はオープン・ショート
テスタ回路および半導体チップ内に構成された回路の一
部を示す回路図、第4図は接合部の接合状態に応じて検
出される電圧・電流特性を示すブラフ図、第5図(a)
〜(c)は本発明の検出方法の検査工程を示す検査装置
の概略構成図である。
本実施例の検査装置は、例えばインナーリードボンダ
のボンディングステージの後段に設けられ、ボンディン
グ処理後のテープキャリヤのリードと半導体チップの電
極との間の接合状態の良否を検査するための検査装置で
ある。
第2図を示すように、例えばポリイミド樹脂からなる
テープキャリア1の中央部には、四角形状のデバイス孔
2が、テープキャリヤ1の長手方向に沿って一定の間隔
をおいて複数穿孔されている。また、テープキャリヤ1
の長手方向の端部すなわち側縁部の近傍には、スプロケ
ット孔3が一定の間隔をおいて複数穿孔されている。
テープキャリヤ1の主面上には、例えば銅からなるリ
ード4がデバイス孔2の外周に沿って複数形成されてい
る。そして、リード4の一端であるインナーリード部4a
は、デバイス孔2内に突出され、デバイス孔2内に配置
された半導体チップ5のバンプ電極6に電気的に接続さ
れている。また、リード4の他端には、例えばインナー
リード部4aとバンプ電極6との間の接合状態の良否を検
査する際に、後述するプローブが当接されるテストパッ
ド4bが形成されている。
このようなテープキャリヤ1は、第1図に示すよう
に、そのスプロケット孔3の内部に、検査装置17のピン
ホルダ7に設けられた位置決めピン8が挿入され位置決
めされた状態で、ピンホルダ7の上に載置されている。
本実施例においては、テープキャリヤ1およびそれに
実装された半導体チップ5の下方に、付勢手段9が設け
られている。
付勢手段9は、モータ9aと、モータ9aの回転軸に固定
されたプーリ9bと、プーリ9bにベルト9cを介して機械的
に接続されたカム9dと、カム9dに機械的に接続されたカ
ムフォロア9eと、カムフォロア9eに機械的に接続された
揺動アーム9fと、揺動アーム9fの上面の両端側に突設さ
れた突上げピン9gとから構成されている。
モータ9aは、例えばリバーシブルモータであり、この
モータ9aの回転運動が、カム9dおよび揺動アームを介し
て突上げピン9gの上下の直線運動となるように構成され
ている。突上げピン9gは、例えばモータ9aの回転軸が所
定数回転する毎に上下するように設定されている。そし
て、検査に際しては、テープキャリヤ1、リード4、半
導体チップ5ならびにそれらの接合部を変形、破壊しな
いように、突上げピン9gを第1図の上方に移動させて、
テープキャリヤ1を第1図の下方から上方に僅かに突き
上げ、インナーリード部4aの先端と半導体チップ5の電
極との接合部に対して、それらが互いに離れる方向に外
力を付加するようになっている。
突上げピン9gは、例えばテープキャリヤ1の裏面側か
らデバイス孔2(第2図参照)の四隅近傍に当接される
ようになっている。これは、デバイス孔2の四隅近傍に
おけるインナーリード部4aとバンプ電極6との接合部に
ボンディング不良が生じ易いからである。
リード4のテストパッド4bには、プローブ10aの一端
が当接されている。プローブ10aの他端側は、プローブ
カード10bに接合され、プローブカード10bは、カードホ
ルダ10cに接合されている。カードホルダ10cは、スライ
ド軸10dに接合されている。スライド軸10dは、スライド
軸受10eに軸支されているとともに、図示しない上下駆
動機構によって上下に直線運動されるようになってい
る。そして、このスライド軸10dの上下運動によって、
プローブ10aの一端がリード4のテストパッド4bに当接
したり、テストパッド4bから離れたりするように構成さ
れている。
また、プローブ10aは、オープン・ショートテスタ回
路10fに電気的に接続されている。オープン・ショート
テスタ回路10fは、インナーリードボンダを制御するコ
ントローラ10gに電気的に接続されている。
オープン・ショートテスタ回路10fは、第3図に示す
ように、絶縁チェック回路11と、導通チェック回路12
と、測定ピン切替回路13とから構成されている。なお、
抵抗R1〜R4は、インナーリード部4aとバンプ電極6との
接続抵抗成分を示し、ダイオードD1〜D4およびインバー
タIv1,Iv2は、例えば静電破壊対策のために半導体チッ
プ5に形成された素子を示す。
絶縁チェック回路11は、隣接するリード間のショート
を検出する回路であり、例えば抵抗R1のインナーリード
部4aと、抵抗R2のインナーリード部4aとの絶縁性をチェ
ックするには、スイッチSw1を端子B側に、スイッチSw3
を端子C3側に、またスイッチSw4を端子D4側に各々接続
し、この際のダイオードD2の逆方向特性を検査して、電
流が大量に流れるならばショートとみなすようになって
いる。
また、導通チェック回路12は、インナーリード部4aと
バンプ電極6との接合状態の良否を検出する回路であ
り、スイッチSw1によって測定ピン切替回路13と電気的
に接続されるようになっている。例えば抵抗R1のインナ
ーリード部4aとバンプ電極6との導通をチェックするに
は、スイッチSw3を端子C3側に、またスイッチSw1を端子
A側に各々接続し、導通チェック回路12、抵抗R4、ダイ
オードD2、抵抗R1からなる回路を構成する。第4図は、
この際の導通チェック回路12によって検出される電圧・
電流特性を示しており、曲線0Eはダイオードの順方向特
性曲線14を、直線0Fは良品レベル抵抗特性直線15を、直
線0Gは不良品レベル抵抗特性直線16を各々示している。
そして、例えば接続状態が正常ならば抵抗R1,R4が低抵
抗となり、導通チェック回路12には、良品レベル抵抗特
性直線15が検出される。反対に、接続状態が異常ならば
抵抗R1,R4が高抵抗となり、導通チェック回路12には、
不良品レベル抵抗特性直線16が検出される。このように
してインナーリード部4aとバンプ電極6との接合状態の
良否を電気的に検査できるようになっている。
測定ピン切替回路13は、絶縁チェック回路11および導
通チェック回路12と所定のリード4との接続状態をスイ
ッチSw2〜Sw4によって切替える回路である。
次に、本実施例の検査方法を第4図および第5図
(a)〜(c)により説明する。
まず、ボンディング処理が終了し、半導体チップ5が
実装され、検査装置17に搬送されたテープキャリヤ1を
位置決めピン8によって所定の位置に位置決めする(第
5図(a))。その後、スライド軸10dを下方に移動さ
せて、プローブ10aの先端を検査対象のリード4,4のテス
トパッド4b,4bに当接させる(第5図(b))。そし
て、付勢手段9を構成するモータ9aを駆動して突上げピ
ン9gを上方に移動させてテープキャリヤ1を、その裏面
側から突き上げる(第5図(c))。すると、インナー
リード部4aとバンブ電極6との接合部には、それらが互
いに離れる方向に外力が付加される。この際、検査対象
のインナーリード部4aとバンプ電極6との接合状態が良
好であれば、インナーリード部4aとバンプ電極6との接
合部は外力が付加されても確実に導通がとられる。この
ため、導通チェック回路12には第4図に示した良品レベ
ル抵抗特性直線15が得られ、検査対象のインナーリード
部4aとバンプ電極6との接合状態が正常であることが確
認される。
反対に、検査対象のインナーリード部4aとバンプ電極
6との接合状態が充分でない場合には、インナーリード
部4aとバンプ電極6との接合部は外力によって非接触状
態あるいはそれに近い状態となる。このため、導通チェ
ック回路12には第4図に示した不良品レベル抵抗特性直
線16が得られ、検査対象のインナーリード部4aとバンプ
電極6との接合状態に異常があることが確認される。な
お、ボンディング不良が確認された場合には、テープキ
ャリヤ1の所定の一部に微細な孔が穿孔され、その後の
工程で良品と不良品とを判別できるようになっている。
このように本実施例によれば、テープキャリヤ1に形
成されたリード4と、その端部に接合されるバンプ電極
6との接合状態の良否を電気的に検査する際、インナー
リード部4aとバンプ電極6との接合部に対して、それら
が互いに分離する方向に外力を付加することにより、イ
ンナーリード部4aとバンプ電極6とが充分に接合されて
いない場合には、それらが外力によって非接触状態ある
いはそれに近い状態となるため、それらの間のボンディ
ング不良を確実に検出することが可能となる。
この結果、接合部の検査精度が向上するため、信頼性
の高い半導体集積回路装置を提供することが可能とな
る。
また、テープキャリア1をその裏面から突き上げる
と、テープキャリア1の主面に形成されているリード4
のテストパッド4bは必然的にプローブ10aの先端に押し
当てられる状態となる。これにより、そのテストパッド
4bとプローブ10aの先端とがより強く接触する。また、
そのテストパッド4bがプローブ10aの先端に押し当てら
れる際に、プローブ10aの先端のテストパッド4bとの接
触面が互いにこすれて双方の導体部分の新鮮な面が露出
する。したがって、リード4のテストパッド4bとプロー
ブ10aの先端との接触状態、すなわち、電気的な接続状
態を良好にすることが可能となる。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば前記実施例においては、付勢手段として、カム
駆動による突上げピンの突き上げ動作を用いた場合につ
いて説明したが、これに限定されるものではなく種々変
更可能であり、例えばエア圧力によりテープキャリヤを
圧しても良い。
また、前記実施例においては、モータをリバーシブル
モータとした場合について説明したが、これに限定され
るものではなく、例えばパルスモータでも良い。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるインナーリードボ
ンダにおける検査技術に適用した場合について説明した
が、これに限定されず種々適用可能であり、例えばアウ
ターリードボンダ等におけるボンディング処理後の接合
部の検査技術に適用することが可能である。この場合も
リードが接合された半導体チップを実装する基板あるい
はフレーム等にカム駆動やエアー圧力により外力を加え
ても良い。
〔発明の効果〕
本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
すなわち、テープキャリヤに形成されたリードと、そ
の端部に接合される電極間の接合状態の良否を電気的に
検査する際、前記リードと前記電極との接合部に対し
て、それらが互いに分離する方向に外力を付加する請求
項1記載の検査方法によれば、接合部の検査に際して、
リードと電極とが充分に接合されていない場合には、そ
れらが外力によって非接触状態あるいはそれに近い状態
となるため、それらの間のボンディング不良を確実に検
出することが可能となる。
また、テープキャリヤに形成されたリードと、その端
部に接合される電極との間の接合状態の良否を電気的に
検査する検査装置であって、前記リードと前記電極との
接合部に対して、それらが互いに分離する方向に外力を
付加する付勢手段を設けた請求項2記載の検査装置によ
れば、接合部の検査に際して、リードと電極とが充分に
接合されていない場合には、それらが外力によって非接
触状態あるいはそれに近い状態となるため、それらの間
のボンディング不良を確実に検出することが可能とな
る。
【図面の簡単な説明】
第1図は本発明の一実施例である検査装置の概略構成
図、 第2図はテープキャリヤおよびこれに実装された半導体
チップを示す平面図、 第3図は導通検査手段を構成するオープン・ショートテ
スタ回路および半導体チップ内に構成された回路の一部
を示す回路図、 第4図は接合部の接合状態に応じて検出される電圧・電
流特性を示すグラフ図、 第5図(a)〜(c)は本発明の検査方法の検査工程を
示す検査装置の概略構成図である。 1……テープキャリヤ、2……デバイス孔、3……スプ
ロケット孔、4……リード、4a……インナーリード部、
4b……テストパッド、5……半導体チップ、6……バン
プ電極、7……ピンホルダ、8……位置決めピン、9…
…付勢手段、9a……モータ、9b……プーリ、9c……ベル
ト、9d……カム、9e……カムフォロア、9f……揺動アー
ム、9g……突上げピン、10a……プローブ、10b……プロ
ーブカード、10c……カードホルダ、10d……スライド
軸、10e……スライド軸受、10f……オープン・ショート
テスタ回路、10g……コントローラ、11……絶縁チェッ
ク回路、12……導通チェック回路、13……測定ピン切替
回路、14……ダイオード順方向特性曲線、15……良品レ
ベル抵抗特性直線、16……不良品レベル抵抗特性直線、
17……検査装置、R1〜R4……抵抗、D1〜D4……ダイオー
ド、Iv1,Iv2……インバータ、Sw1〜Sw4……スイッチ。
フロントページの続き (72)発明者 佐藤 公治 東京都武蔵村山市伊奈平2丁目51番地の 1 株式会社新川内 (56)参考文献 特開 平1−214736(JP,A) 特開 平3−14252(JP,A) 特開 昭63−250147(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/60 321 H01L 21/66

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】テープキャリアの主面に形成されたリード
    と、その端部に接合される電極との間の接合状態の良否
    を電気的に検査する際、 (a)前記リードのテストパッドに検査装置のプローブ
    10aを接触させる工程と、 (b)前記(a)工程の状態で、前記テープキャリアを
    その裏面から突き上げて、前記リードと前記電極との接
    合部に対してそれらが互いに分離する方向に外力を付加
    する工程と、 (c)前記(b)工程の状態で、前記プローブ10aから
    テストパッドを通じてリードに電流を供給することによ
    り、前記リードと前記電極との間の導通状態を検査する
    工程とを有することを特徴とする検査方法。
  2. 【請求項2】請求項1記載の検査方法において、前記リ
    ードと前記電極との接合部に対してそれらが互いに分離
    する方向に外力を付加する際、突き上げピンによる機械
    的な加圧力によって、前記テープキャリアをその裏面か
    ら突き上げることを特徴とする検査方法。
  3. 【請求項3】テープキャリアの主面に形成されたリード
    と、その端部に接合される電極との間の接合状態の良否
    を電気的に検査する検査装置であって、 前記検査時に前記リードのテストパッドに接触されるプ
    ローブ10aと、 前記テープキャリアをその裏面から突き上げて、前記リ
    ードと前記電極との接台部に対してそれらが互いに分離
    する方向に外力を付加する付勢手段とを設けたことを特
    徴とする検査装置。
  4. 【請求項4】請求項3記載の検査装置において、前記付
    勢手段が、突き上げピンによる機械的な加圧機構である
    ことを特徴とする検査装置。
JP20252089A 1989-08-04 1989-08-04 検査方法および装置 Expired - Lifetime JP2901651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20252089A JP2901651B2 (ja) 1989-08-04 1989-08-04 検査方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20252089A JP2901651B2 (ja) 1989-08-04 1989-08-04 検査方法および装置

Publications (2)

Publication Number Publication Date
JPH0366142A JPH0366142A (ja) 1991-03-20
JP2901651B2 true JP2901651B2 (ja) 1999-06-07

Family

ID=16458854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20252089A Expired - Lifetime JP2901651B2 (ja) 1989-08-04 1989-08-04 検査方法および装置

Country Status (1)

Country Link
JP (1) JP2901651B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220150783A (ko) * 2021-05-04 2022-11-11 정라파엘 다이 본딩 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275058A (en) * 1992-10-30 1994-01-04 Ford Motor Company Method and apparatus for detecting wire bond pull test failure modes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220150783A (ko) * 2021-05-04 2022-11-11 정라파엘 다이 본딩 방법
KR102573092B1 (ko) 2021-05-04 2023-09-01 정라파엘 다이 본딩 방법

Also Published As

Publication number Publication date
JPH0366142A (ja) 1991-03-20

Similar Documents

Publication Publication Date Title
KR100281667B1 (ko) 반도체 장치 실장 구조 및 반도체 장치 실장 방법
US20080290885A1 (en) Probe test system and method for testing a semiconductor package
KR19980032057A (ko) 프로브 카드 및 그것을 이용한 시험장치
JPH04233480A (ja) 電子デバイスの試験装置
JP2000292485A (ja) Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法
KR100227078B1 (ko) 반도체장치의 검사방법과 검사용 도전성 접착제
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
JP2014119450A (ja) 試験装置及びその試験方法
JP2001264391A (ja) 電極端子及び該電極端子を有する回路素子
US6492828B2 (en) System and method for detecting bonding status of bonding wire of semiconductor package
US20090058447A1 (en) Fault analyzer
JP2901651B2 (ja) 検査方法および装置
EP0942466A1 (en) Process for manufacturing semiconductor device and semiconductor component
KR20230031755A (ko) 반도체 패키지의 테스트 장치
JPH0789126B2 (ja) 混成集積回路板の電気的特性検査を行う方法
JPH07307342A (ja) 半田ボールのボンディング装置
JPH0329335A (ja) 半導体チッププローバ
JP2652705B2 (ja) 配線用突部の高さ検査方法
JPH02108983A (ja) プローブボード
JPH05206233A (ja) 半導体のエージング装置
JP3456782B2 (ja) 半導体装置の検査方法及びプローブカード
JP4292013B2 (ja) 回路基板検査装置
TWI221199B (en) Probing method, testing apparatus and testing method of semiconductor device
JP2004294144A (ja) 試験用モジュール及び半導体装置の試験方法
JPH03171749A (ja) プローブカード及び半導体試験装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090319

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11