JPH0329335A - 半導体チッププローバ - Google Patents

半導体チッププローバ

Info

Publication number
JPH0329335A
JPH0329335A JP16425489A JP16425489A JPH0329335A JP H0329335 A JPH0329335 A JP H0329335A JP 16425489 A JP16425489 A JP 16425489A JP 16425489 A JP16425489 A JP 16425489A JP H0329335 A JPH0329335 A JP H0329335A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
pallet
semiconductor
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16425489A
Other languages
English (en)
Inventor
Wataru Karasawa
唐沢 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP16425489A priority Critical patent/JPH0329335A/ja
Publication of JPH0329335A publication Critical patent/JPH0329335A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、パッケージングされない状態での半導体チッ
プの電気的特性を検査する半導体チップブローバに関す
る。
(従来の技術) 従来より半導体製造メーカでは、半導体ウエハ上に半導
体チップを形成した後には、下記のような検査等の手順
を経た後に出荷を行っている。
■ウエハブローバを用いた半導体ウエハの検査一■半導
体ウエハのダイシングー■良品選別一■ワイヤボンディ
ング→■バッケージング→■ハンドラーを用いた完成品
検査一■出荷 このように、半導体製造メーカでは、パッケージング後
の半導体チップについてその性能を保障して、セットメ
ーカに出荷していた。
しかしながら、近年基板上へのより高密度なチップの実
装を図るために、パッケージングされてない状態の半導
体チップをそのまま基板等に実装するという方法が採用
されるようになっている。
半導体チップをパッケージングするためには、電極パッ
ドピッチを規格に合わせる必要があり、パッケージング
しなければ、それよりもパッドピッチを狭められるので
、高密度実装が可能となる。
この種の接続方式としては、TAB (テープ・オート
メーテッド・ボンディング).フリップチップまたはワ
イヤーボンディング方式が採用されている。
このため半導体製造メーカーよりセットメーカーに半導
体チップを出荷するにあたり、ウエハブローブでの検査
終了後のウエハ状態、あいろはダイシング,良品選別後
のチップ単体の状態にて出荷する場合が増大するものと
考えられている。
(発明が解決しようとする課題) 上述したように、従来の半導体チップの検査工程として
は、ダイシング前のウエハ状態でのウエハブローブによ
る検査と、パッケージング終了後ハンドラーを用いての
完戊品検査との2種類のものしかなかった。
ところで、ウエハプローバを用いてウエハ状態の半導体
チップを検査した場合には、それが良品となる歩留りは
80%程度である。その後ダイシングして良品選別した
後のチップ単体状態での半導体チップの歩留りは、輪送
時の静電破壊を考慮したとしても98%程度と極めて高
い歩留りが得られるものと予想されている。しかし、半
導体チップの単体状態にて検査を行わずに、この多数の
半導体チップを基板上に高密度実装した場合には、その
内の1つの半導体チップのみが不良となった場合でも、
基板上の全ての半導体チップを廃棄処理しなければなら
なかった。すなわち、基板上へのマウント後に不良の半
導体チップを交換する作業は、極めて困難であるからで
ある。このため、単体状態の半導体チップの歩留りがた
とえ高くても、その不良に伴う価格的な損害が大きかっ
た。
このため、半導体製造メーカーでの出荷検査用として、
あるいはセットメーカーの受け入れ検査用として、パッ
ケージングされない単体状態での半導体チップの電気的
特性を測定するためのチッププローバが必要となる。し
かしながら、従来よりパッケージング前の単体状態の半
導体チップを測定するチッププローバが提供されていな
かった。
そこで、本発明の目的とするところは、バッケージシグ
されない単体状態の半導体チップを基板上にマウンティ
ングする以前に、この半導体チップの電気的特性を測定
して良品選別を行うことができる半導体チップブローバ
を提供することにある。
[発明の構成] (課題を解決するための手段) 本発明は、パッケージングされない単体状態の半導体チ
ップの電気的特性を測定するための測定ステージと、 この測定ステージ上方に配設され、上記半導体チップの
電極パッドにコンタクト可能な触針と、一つの上記半導
体チップ毎に、又は複数の上記半導体チップを収容した
パレット毎に、上記M1定ステージに対して搬入するロ
ータ部とを有するものである。
(作 用) 本発明では、半導体ウエハのダイシング工程後であって
、パブケージングされない単体状態の半導体チップを測
定ステージにロードしている。
このロード方法としては、1つの半導体チップ毎に行う
もの、あるいは複数の半導体チップを収容したパレット
毎に行うものとの2種の゛方法を採用できる。そして、
測定ステージ上に載置された半導体チップの電極パッド
に、触針をコンタクトするこ.とによって、この半導体
チップの電気的特性を測定することが可能となる。
従って、本発明の半導体チッププローバを、半導体製造
メーカーの出荷検査用として、あるいはセットメーカー
の受け入れ検査用として用いることで、半導体チップを
基板に実装した後に不良が発見されることを極力低減し
、1つの半導体チップの不良により基板上の全ての半導
体チップを廃棄しなければならないという無駄を大幅に
低減することが可能となる。
(実施例) 以下、本発明を適用した半導体チッププローバの一実施
例について図面を参照して具体的に説明する。
被測定体は、例えば第3図に示すように1辺が5 +*
m〜2c+n程度の正方形状をなす半導体チヅブ1であ
り、この半導体チップ1はバッケージングされることな
く出荷され、セットメーカーにおいてそのまま回路基板
上に実装されるものである。この半導体チップ1の回路
基板に対する実装面1aには、例えば1辺が100μm
程度の矩形状をなす電極パッド1bが多数設けられてい
る。この電極パッド1bは、回路基板に対して熱圧着に
より接続されるものであり、第4図に示すように盛上り
高さが20μm程度のバンプ形状をなしている。
本実施例装置では、この半導体チップ1を多数同時に測
定ステージにロードするために、第2図(A)に示すよ
うなパレット2を用いている。このパレット2には、そ
の縦横に多数のくり抜き穴3が形成され、このくり抜き
穴3の底面にはその下面に連通ずるバキューム孔3aが
形成されている(同図(B)参照)。
次に、多数の上記半導体チップ1を収容したパレット2
を測定ステージ上にロードし、このパレット2内の各半
導体チップ1の電気的特性を検査する半導体チップブロ
ーバの構成について、第1図を参照して説明する。
ロータ部4には、上記半導体チップ1を収容したパレッ
ト2を複数枚例えば20枚収納したカセット5を、載置
台6上に載置している。この載置台6は、モータ7に連
結した支持軸8の回動により上下動可能に構成されてい
る。
この載置台6に載置されたカセット5よリパレット2を
1枚ずつ取り出すための取出し機構が設けられている。
この取出し機構は、測定ステージ10に設定されている
パレット2の上記取出し機構は、第5図に示すように、
一軸上をスライドする構造となっており、板状アームl
la.llbが板状体12、a,12b,12cによっ
て形成されるガイドに沿って移動する構造となっている
。上記アーム118.1lbのスライドは、モータ13
の回転により回転軸14に係合したベルト15を回転し
、このベルト15の回転によりスクリュー16を動作さ
せ、螺合作用で係合してスライドさせるものである。
尚、この板状アームlla,llb及び板状体12a.
12b,12cには、図示しない真空吸着機構が設定さ
れてる。また、この測定ステージ10は、図示しないモ
ータに連結されており、X方向,Y方向,Z方向及びθ
方向の各駆動が可能である。
前記測定ステージ10の上方の対向した位置には、プロ
ーブカード20が設けられていて、このプロープカード
20には触針としてのプローブ針21が取付けられてい
る。そして、このプローブ針21は図示しないテスタと
電気的に接続されている。
このブローブカード20の上方には、プローブカード2
0の中央切矢部を介してパレット2内の半導体チップ1
の電極パッド位置を撮像可能なITVカメラ22が配置
されている。そして、このITVカメラ22により、パ
レット2内の各半導体チップlのアライメント情報を収
集可能としている。尚、このITVカメラ22によるア
ライメント情報の収集は、1つの半導体チップ1の測定
が終了し、1ステップ駆動が終了する毎に行うものであ
ってもよいし、あるいは、電気的特性の測定の前に、予
めパレット2内の全ての半導体チップ1をスキャンをす
ることによりアライメント情報を収集してもよい。この
他、第6図に示すように、相隣り合う2つの半導体チッ
プ1.1のアライメント情報を収集可能な2台のITV
カメラ22a,22bを設け、1つの半導体チップ1の
測定を実施中に、その次の半導体チップ1についてのア
ライメント情報を収集する構成としてもよい。
上記のような構戊の半導体チップブローバにおいて、半
導体チップ1の電気的特性の検査を行うに際しては、予
め単体状態の多数の半導体チップ1をパレット2の各く
り抜き穴3に収容しておく。
そして、20枚のパレット2をカセット5内に収納して
おく。次に、測定ステージ1oをX,Y方向の駆動によ
りカセット5の前面に設定し、その後第5図に示す取出
し機構を利用して1枚のパレット2を測定ステージ10
上に設定する。その後、測定ステージ10内部の図示し
ない真空吸着機構を利用し、パレット2を真空吸着する
と共に、パレット2のバキューム穴3aを介して各半導
体チップ1を真空吸着する。以降は、このパレット2を
測定ステージ10の移動によりブロープカード20の下
方に設定し、その後上述したいずれかのアライメント方
法により半導体チップ1のアライメントを実施し、ブロ
ーブ針21を各半導体チップ1の電極バッド1bにコン
タクトすることによって、従来のウエハブローバと同様
に電気的特性の検査が可能となる。この際、半導体ウエ
ハをダイシングした後の単体状態の小片の半導体チップ
1を、パレット2内に多数収容しているので、特に多数
の半導体チップ1のロード等の駆動が簡易となり、多数
の半導体チップ1の電気的特性検査を連続して効率良く
実施することが可能となる。
ここで、各半導体チップ1の電極パッド1bは、バッケ
ージングされる半導体チップの平面的な電極パッド形状
とは異なり、第4図に示すようなバンブ形状となってい
る。そして、このようなバンブ形状の電極パッド1bに
ついては、その後の熱圧着を確実に行うために極力針跡
が付かない方が好ましい。従って、バンプ形状の電極パ
ッド1bを有する半導体チップ1の測定を行うに際して
は、ブロープ針21のコンタクト圧が過度にならないよ
うにする必要があり、測定ステージ1oの2方向停止位
置を管理する必要がある。
従来、ウエハブローバにおいては、測定ステージ10の
上昇停止位置を検出するためには、下記のような方法が
採用されていた。
■ 操作者がブローブカード2oの上方に設けられたマ
イクロスコープを覗きながら、測定ステージ上のウエハ
とブローブ針とのコンタクトを確認する。
■ 測定ステージ上方にて互いに接触しているエッジセ
ンサを配置し、半導体ウェハを上昇させることにより一
方のエッジセンサを機械的に上方に押し上げ、2つのエ
ッジセンサ間の導通がなくなることを利用して、測定ス
テージの上方停止位置を検出する。
■ ブローブ針とウエハチャック間にウェハを介して直
流を流し、ブローブ針がウェハの電極パッドに接触する
ことによる導通を検出する。
上記の3つの方法のうち、■.■の方法についてはきめ
の細かいコンータクト圧調整は不可能である。一方、■
の検出方法にあっては、半導体ウエハのパッド上に存在
する酸化膜を突破り、導電性の電極パッド自体に接触し
ない限り導通が取れないという問題がある。
本実施例装置では、■の構成を採用しながらも、第7図
に示すように、プローブ針21とチャック10a間に交
流をa電することで、上記の問題を解決している。すな
わち、ブロープ針21が接触する電極パッド1b面にた
とえ酸化膜が存在したとしても、両者間に交流を通電す
ることでキャパシタの原理によりその接触が確認でき、
この結果プローブ針21のソフトコンタクトが実現可能
となる。この際、パレット2を使用する場合には、パレ
ット2自体を導電材で形成する必要がある。
尚、本発明は上記実施例に限定されるものではなく、本
発明の要旨の範囲内で種々の変形実施が可能である。
上記実施例は、半導体チップ1の検査工程を、その後工
程である基板へのマウンティング工程とはオフラインに
て検査を行うものであったが、このマウティング工程と
オンラインにて、すなわち、マウンティング装置に上記
の半導体チップブローバを組込んだ構成について第8図
を参魚して説明する。
基板カセット30は、電気的特性検査にて良品と判断さ
れた半導体チップ1をマウンティングするための回路基
板32を多数枚搭載するものである。この基板カセット
30の配置位置に隣接して、接着剤ディスペンス部36
と、マウンティング38とがそれぞれ設けられている。
上記基板カセット30からは、第5図に示す取出し機構
を利用して1枚ずつ回路基板32を取り出し、この基板
32をまず前記接着剤ディスペンス部36に配置するよ
うにしている。この接着剤ディスペンス部36では良品
と判断された半導体チップ1を接着剤にて仮止めするた
めに、所定量の接着剤を回路基板32のチップ実装位置
にディスペンスするためのものである。前記マウンティ
ング部38は、接着剤がディスベンスされた回路基板3
2を載置し、良品と判別された半導体チツプ1を仮止め
した後に、熱圧着等によって回路基板32上のパターン
と半導体チップ1の前記電極パツド1bとを電気的に接
続する工程が実現可能となっている。
一方、パレットカセット40には、第2図(A)に示す
多数枚のパレット2が収納され、このパレット2内には
、1枚の回路基板32に実装すべき多品種の半導体チッ
プ1が所定の順序で収納されている。このパレットカセ
ット40からは、第5図に示す取出し機構を利用して1
枚ずつパレット2を取り出し可能としている。パレット
カセット40より取り出された1枚のパレット2に対し
てアクセス可能な第1の吸着アーム42が設けられ、こ
の第1の吸着アーム42は前記パレット2上の1つの半
導体チップ1を真空吸着によって吸着保持可能となって
いる。この第1の吸着アーム42は、第8図の図示A方
向に揺動可能であり、その揺動軌跡上の1箇所にはアラ
イメント兼測定ステージ44が設けられている。このス
テージ44の上方には、上記実施例と同様にブローブカ
ード20及びITVカメラ22が設けられ、前記プロー
ブカード20には半導体チツブ1の電極バツド1bに対
応して配列形威されたブローブ針21が支持されている
さらに、前記ステージ44はマウンテイング部38との
間に亘って図示B方向に揺動可能な第2の吸着アーム4
6が設けられている。この第2の吸着アーム46は、ス
テージ44上よりマウンティング部38に対して良品の
半導体チ・ソブ1を搬送供給するためのものである。尚
、この第2の吸着アーム46は、ステージ44上での良
品検査(その詳細は後述する)にて不良品と判断された
半導体チップ1を廃棄するためにも兼用され、廃棄用ト
レー48の上方位置にも揺動可能となっている。
このようなチップブローバを搭載したマウンティング装
置の作用について説明する。
半導体チップ1が実装されるための回路基板32は、基
板カセット30より1枚ずつ取出され、まず接着剤ディ
スペンス部3,6にて接着剤の塗布が行われた後にマウ
ンティング部38に移動されてここで待機することにな
る。一方、パレットカセット40より取出される1枚の
パレット2内には、前記回路基板32に実装すべき複数
品種の半導体チップ1が搭載されており、その半導体チ
ップ1は第1の吸着アーム42によって測定ステージ4
4に対して1つずつ搬送されることになる。
このステージ44上に配置された半導体チップ1に対し
て、まず、ITVカメラ22を用いたアライメントが実
施されることになる。このために、ステージ44は、I
TVカメラ22からの撮像情報に基づきX,Y方向及び
θ方向に移動可能となっている。このアライメント実施
後に、ステージ44が上方に移動し、ステージ44上の
半導体チップ1の各電極パッド1bに、ブローブ針21
がコンタクトすることになる。そして、図示しないテス
タより信号パターンを与え、その出力をテスタにてモニ
ターすることによって、この半導体チップ1の電気的特
性検査が実施されることになる。
この電気的特性検査の結果、良品と判断された半導体チ
ップ1は、第2の吸着アーム46によってマウンティン
グ部38まで搬送され、この半導体チップ1を実装すべ
き回路基板32上の位置に配置することで、予めディス
ペンスされた接着剤を利用しての仮止めが実施されるこ
とになる。一方、上記の測定検査の結果、不良と判断さ
れた半導体チップ1は、同様に第2の吸着アーム46に
よって吸着され、マウンティング部38の方向とは逆方
向に配置されている廃棄用トレー48の上方まで搬送さ
れ、その後このトレー48内に廃棄されることになる。
このような各工糧を《りかえし実施することによって、
マウティング部38に設定された回路基板32には、予
め良品と判別された半導体チップ1のみが搬送されてマ
ウティングされることになる。
以上説明したように、本発明の半導体チッププローバは
、その後工程であるマウンティング工程の実施前に行う
ものであれば、マウンティングエ程とはオフラインで実
施するもの、あるいはオンラインで実施するものいずれ
であってもよい。さらに第8図に示す一部の機構を利用
することによって、第1実施例のようにパレット2毎一
体的にロードして多数の半導体チップ1をステップ駆動
により測定するものの他、真空吸着アーム等によって半
導体チップ1を1つずつ測定ステージに搬送して検査す
る構成としてもよい。
尚、第1実施例のように半導体チップブローバ単体とし
て構成した場合には、不良と判別された半導体チップ1
に対して、ウエハプローバと同様にインクの塗布あるい
はスクラッチ方式等により、チップ1の表面にマーキン
グを行うこともでき、あるいは第6図に示すように吸着
アーム等によってパレット2より不良品を選別して廃棄
する構成等を採用できる。このような選別手段を採用す
ることで、良品,不良品の自動選別が可能となり、その
後のマウンティング工程を円滑に実施できる。
また、半導体チップブローバをマウンテイング装置に組
込む場合にあっては、第8図に示すように回路基板32
を用いるものに限らず、金属端子を表面に描いたテープ
、すなわち直接ICチップヲ装着するためのTABテー
プを使用するものであってもよい。
[発四の効果] 以上説明したように本発明によれば、バッケージングさ
れることなく直接にチップ実装部品に実装される半導体
チップを、少なくとも回路基板あるいはTABテープ等
に実装する以前にその電気的特性を検査することができ
ので、実装後に不良と判別された1つの半導体チップに
より、チップ実装部品上の全ての半導体チップを廃棄し
な?jればならないという無駄を大幅に低減することが
可能となる。
【図面の簡単な説明】
第1図は、本発明を適用した半導体チップブローバの概
略構成を示す説明図、 第2図(A),(B)は、それぞれ半導体チップを収容
するパレットの概略斜視図、 第3図は、半導体チップの外観形状を概略的に示す斜視
図、 第4図は、バンブ形状の電極パ・ソドを有する半導体チ
ップとブローブ針とのコンタクト状態を説明するための
概略説明図、 第5図(A),(B)は、半導体チップを収容したパレ
ットの取出し機構を説明するための概略斜視図、 第6図は、2台のカメラによるアライメント情報の収集
を説明するための概略説明図、第7図は、コンタクト圧
調整のための位置検出機構を説明するための概略説明図
、 第8図は、マウンテイング装置に半導体チ・ソププロー
バを搭載した変形例を説明するための概略説明図である
。 1・・・半導体チップ、1b・・・電極パッド、2・・
・パレット、4・・・ロータ部、10・・・測定ステー
ジ、 21・・・触針(プローブ針)、 44・・・測定ステージ。 第1図 第2図 (A) (B)

Claims (1)

    【特許請求の範囲】
  1. (1)パッケージングされない単体状態の半導体チップ
    の電気的特性を測定するための測定ステージと、 この測定ステージ上方に配設され、上記半導体チップの
    電極パッドにコンタクト可能な触針と、一つの上記半導
    体チップ毎に、又は複数の上記半導体チップを収容した
    パレット毎に、上記測定ステージに対して搬入するロー
    タ部とを有することを特徴とする半導体チッププローバ
JP16425489A 1989-06-26 1989-06-26 半導体チッププローバ Pending JPH0329335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16425489A JPH0329335A (ja) 1989-06-26 1989-06-26 半導体チッププローバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16425489A JPH0329335A (ja) 1989-06-26 1989-06-26 半導体チッププローバ

Publications (1)

Publication Number Publication Date
JPH0329335A true JPH0329335A (ja) 1991-02-07

Family

ID=15789604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16425489A Pending JPH0329335A (ja) 1989-06-26 1989-06-26 半導体チッププローバ

Country Status (1)

Country Link
JP (1) JPH0329335A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567655A (ja) * 1991-09-05 1993-03-19 Mitsubishi Denki Eng Kk 半導体素子用特性検査装置
JPH0595044U (ja) * 1992-05-26 1993-12-24 安藤電気株式会社 プッシャと電極間のtabテープの位置確認機構
JPH09181135A (ja) * 1995-12-25 1997-07-11 Nec Corp 半導体装置の試験装置及びその試験方法
US6445804B1 (en) 1997-11-25 2002-09-03 Nec Corporation Ultra-directional speaker system and speaker system drive method
JP2023033172A (ja) * 2021-08-26 2023-03-09 テックウイング インコーポレイテッド 電子部品テスター用ハンドラー及び電子部品テスト用ハンドラーにおける電子部品撮影方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389660A (en) * 1977-01-19 1978-08-07 Toshiba Corp Production apparatus of semiconductor device
JPS57147247A (en) * 1981-03-06 1982-09-11 Hitachi Ltd Automatic inspecting device for semiconductor chip
JPS61252642A (ja) * 1985-05-01 1986-11-10 Mitsubishi Electric Corp 半導体ic試験用チツプ支持台
JPS63128727A (ja) * 1986-11-19 1988-06-01 Sumitomo Electric Ind Ltd チツプ部品の実装方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5389660A (en) * 1977-01-19 1978-08-07 Toshiba Corp Production apparatus of semiconductor device
JPS57147247A (en) * 1981-03-06 1982-09-11 Hitachi Ltd Automatic inspecting device for semiconductor chip
JPS61252642A (ja) * 1985-05-01 1986-11-10 Mitsubishi Electric Corp 半導体ic試験用チツプ支持台
JPS63128727A (ja) * 1986-11-19 1988-06-01 Sumitomo Electric Ind Ltd チツプ部品の実装方式

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567655A (ja) * 1991-09-05 1993-03-19 Mitsubishi Denki Eng Kk 半導体素子用特性検査装置
JPH0595044U (ja) * 1992-05-26 1993-12-24 安藤電気株式会社 プッシャと電極間のtabテープの位置確認機構
JPH09181135A (ja) * 1995-12-25 1997-07-11 Nec Corp 半導体装置の試験装置及びその試験方法
US6445804B1 (en) 1997-11-25 2002-09-03 Nec Corporation Ultra-directional speaker system and speaker system drive method
JP2023033172A (ja) * 2021-08-26 2023-03-09 テックウイング インコーポレイテッド 電子部品テスター用ハンドラー及び電子部品テスト用ハンドラーにおける電子部品撮影方法

Similar Documents

Publication Publication Date Title
KR100187559B1 (ko) 전기적특성의 측정방법 및 그의 측정장치
US5834838A (en) Pin array set-up device
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
US5894217A (en) Test handler having turn table
US20080059095A1 (en) Electronic Device Handling Apparatus and Defective Terminal Determination Method
CN110178210A (zh) 元件处理器
JPH0498167A (ja) Ic検査装置
JPH0329335A (ja) 半導体チッププローバ
JP3099235B2 (ja) ウエハ検査装置
JPH04115544A (ja) 半導体試験装置とその試験方法
TWI387761B (zh) 用於檢測微型sd裝置的方法
JPH0737941A (ja) プローブ装置
KR20030064925A (ko) 와이어 테스트장치 및 방법
JPS62262438A (ja) ウエハ処理装置
JPH03141657A (ja) 検査装置
JP2652711B2 (ja) 半導体検査装置及び検査方法
JP2750448B2 (ja) 半導体検査装置
JPH0266474A (ja) 半導体素子の検査方法
JP2741043B2 (ja) 半導体素子の選別方法
JPH0727939B2 (ja) 半導体素子の検査方法
JPH02213777A (ja) 半導体チッププローバ
JPH02134580A (ja) 被測定体の選別方法
JPH02281157A (ja) 半導体検査装置
JPH02281158A (ja) 半導体検査装置
JPH02272374A (ja) 半導体検査装置