JPH02213777A - 半導体チッププローバ - Google Patents

半導体チッププローバ

Info

Publication number
JPH02213777A
JPH02213777A JP3551789A JP3551789A JPH02213777A JP H02213777 A JPH02213777 A JP H02213777A JP 3551789 A JP3551789 A JP 3551789A JP 3551789 A JP3551789 A JP 3551789A JP H02213777 A JPH02213777 A JP H02213777A
Authority
JP
Japan
Prior art keywords
tray
semiconductor chip
semiconductor chips
semiconductor
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3551789A
Other languages
English (en)
Inventor
Yuichi Abe
祐一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP3551789A priority Critical patent/JPH02213777A/ja
Publication of JPH02213777A publication Critical patent/JPH02213777A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半完成品の半導体チップの検査装置に係り、特
に半導体チッププローバに関する。
[従来の技術及び発明が解決しようとする課題]従来か
ら半導体集積回路素子を製造する場合、半導体ウェハに
精密写真転写技術等により多数の半導体チップを格子状
に形成し、個々の半導体チップに切断する。この後、半
導体チップをリードフレームのステム部にマウントし、
チップの電極とリードとをワイヤボンディング等によっ
て自動的に接続し、モールド等により半導体チップの保
護体を形成する組立工程を経て半導体集積回路素子など
半導体素子を完成する。この製造工程中において半導体
ウェハの状態やモールドされた完成品について製品の良
、不良をプローバやハンドラ等で検査を行っている。
ここで、半導体ウェハをプローバで検査後、半導体チッ
プに切断して次の工程である組立工程は別工場で行う場
合も多く、半導体ウェハの切断工程後の検査は行わずに
別工場に運搬されることも多かった。しかし、検査を行
うためには時間も要するため半導体ウェハ状態でのプロ
ーパによる検査後に生じた不良は完成後でなければ発見
されなかった。しかし半導体集積回路素子は高価なもの
であり、不良品を完成してしまうのは非常に不経済であ
って短時間で検査を実施できる生産性のよい検査装置が
要求されていた。
また、モールドせず半導体チップをパレット又はウェハ
から直接マウンタにより取り上げ回路基板に自動的に実
装する場合も非常に多くなり、半導体チップ状態での検
査を要望されている。
本発明は上記の欠点を解消するためなされたもので、半
導体チップ状態で簡単に短時間で検査が行える半導体チ
ッププローバを提供することを目的とする。
[課題を解決するための手段] 本発明の半導体チッププローバは、予め定められた状態
に複数個の半導体チップを位置決めして載置する容器を
複数収納する収納部と、該収納部から搬送された前記容
器の粗アライメントを行う手段と、前記容器内半導体チ
ップについて密アライメントを行う手段と、密アライメ
ントされた前記半導体チップの測定を順次行う測定部と
を備える。
[作用コ 本発明の半導体チッププローバは、半導体チップを複数
吸着等の手段により収納されたトレー等の容器を収納部
より搬出し、容器の粗アライメントを行った後、この容
器内置半導体チップ毎の密アライメントを行い、ブロー
バの測定部!(テスタ)に接続されたプローブ針および
半導体チップの電極を相対的に移動させて接触させ電気
的特性の測定を行う。測定後、不良品にはインカー等で
マーキングを行い、容器上の全半導体チップを順次測定
し、終了後アンローダ部に搬送する。半導体チップをト
レー等の容器に載置して検査測定を行うため、取扱いも
簡単で容器のまま、別工場へ出荷することも可能であり
作業性も向上する。
[実施例] 以下、本発明の半導体チッププローパの一実施例を図を
参照して説明する。
半導体チップの電気的特性を測定する半導体チッププロ
ーバの構成について第3図の概略構成図を参照して説明
する。
半導体チッププローバは多数個の半導体チップ2を載置
した容器であるトレー1を夫々所定の間隔で複数枚収納
したカセット7がセットされる載置台8−1を備えた収
納部9が設けられる。載置台8−1は上下駆動機構10
−1に接続され最下段に収納されたトレーを図示しない
ハンド等をカセット7内に挿入して載置して搬出すると
、所定の距離だけ載置台8−1が下動され1次のトレー
が搬出されるように準備するようになっている。
カセット7から搬出されたトレーをローダ部11に設け
られたステージ12に載置する図示しない搬送手段が設
けられる。ステージ12はx、y。
Z方向及び回転駆動機構13−1に接続され、ステージ
12上のトレー1の粗アライメントを行うためのパター
ン認識機構等によるアライメント機構14−1により正
しい位置に載置されるよう移動されるようになっている
。例えば、方形状トレーであれば角部を認識する。又、
円形状トレーであれば予め定められたパターンを記印し
、これらを基準信号としてアライメントする。粗アライ
メント後図示しない搬送機構により、トレー1は測定部
15に設けられた測定ステージ16上に搬送される。m
走部15には測定ステージ16上のトレー1に載置され
た半導体チップ2のアライメントを行うためのアライメ
ント機構14−2が設けられ、アライメント機構14−
2により測定ステージ16を移動させるx、y、z方向
及び回転駆動機構13−2が設けられると共に、測定ス
テージ16には半導体チップ2を吸着固定するための外
部に設けられた真空装置17の吸入口18が備えられる
。N室部15は半導体チップ2の電気的特性を測定する
テスタ19に接続されたテストヘッド20を備え、テス
トヘッド20には半導体チップ2の電極位置に対応した
位置にプローブ針21列を植設されたプローブカード2
2がセットされる。このプローブカードはウェハプロー
バで周知のものを用いればよい。また、測定ステージ1
6の上方にはプローブ針21と半導体チップ2の電極の
接触状態を調べることが可能な顕微鏡23が備えられて
いる。
このような半導体チッププローバの測定に用いられる半
導体チップを複数位置決めして載置する容器であるトレ
ーlを第1図の部分斜視図を参照して説明する。トレー
1は絶縁材料より成り、例えば縦45cm、横45c飢
高さ1cmの大きさで半導体ウェハ上に格子状に形成さ
れた半導体チップを切断して形成された半導体チップ2
の形状、サイズに対応して、半導体チップ2より若干大
きいサイズの凹状に規則的に複数の穴3が形成され、穴
3の側壁4は半導体チップ2の高さより低く形成される
。また穴3の半導体チップ2の底面に接する底には吸着
装置に接続される吸着孔5が設けられる。吸着孔5は第
2図の断面図に示すように、吸着装置に連結されるバキ
ューム口6に通じ、載置した半導体チップ2が吸着固定
されるようになっている。
以上のような構成の半導体チッププローバによる半導体
チップの電気的特性の検査方法について説明する。収納
部9の載置台8−1にセットされたカセット7にハンド
(図示せず)を挿入した後、上方に移動させてカセット
7の最下段に収納されたトレー1を載置した後、水平移
動させてカセット7より搬出し、その後搬送装置(図示
せず)によりローダ部11のステージ12上に載置する
パターン認識機構等のアライメント機構14−1により
ステージ12上のトレー1の設置位置を検知し、ステー
ジ12を駆動機構13−1例えばロボットハンドにより
移動してトレー1を正位置に移動させる。その後搬送機
構によりトレー1を測定部15に設けられた測定ステー
ジ16上に搬送する。測定ステージ16上にトレー1が
載置されると真空装置17が駆動され、吸入口18及び
トレー1の底面のバキューム口6及びトレー1に設けら
れた吸着孔5の真空装置17に連結された空気通路が形
成され各半導体チップ2はトレー1に吸着固定される。
そして、半導体チップのアライメントが行われる。半導
体チップのアライメントは第4図の半導体チップの正面
図に示すように例えば2隅25及び26の電極24のパ
ターン認識により半導体チップ2の位置を検知し、アラ
イメント機[14−2により測定ステージ16を移動さ
せトレーの位置を変更させて半導体チップ2の位置合せ
を行う、その後、テストヘッド20にセットされたプロ
ーブカード22のプローブ針21列を電極24に接触す
るよう測定ステージ16を上昇させ、さらに所定量上昇
させてプローブ針21の弾性によりプローブ針21の酸
化被膜を破り、電極24を導通させる。そして、半導体
チップ2の電気的特性を測定後、測定ステージ16を所
定距離下降させ、不良チップには図示しないインカー等
でマーキングし、次に測定を行う半導体チップがプロー
ブカード下の位置に来るよう水平移動し、上記の動作を
繰返し、トレー1上の全半導体チップの測定を行う。全
半導体チップの測定終了後測定ステージ16は下降し、
搬送手段(図示せず)によりアンロードされ、収納部9
に設けられた上下駆動機構10−2に接続された載置台
8−2にセットされたカセット7にロボットハンド等で
収納される。
以上の説明はトレー1上に半導体チップを予め載置した
状態で測定ステージ16上に搬送されて測定を行うもの
であるが、アライメントされたトレー1を測定ステージ
16上に載置してから半導体チップ2をトレー1にロボ
ットアーム等で載置してもよい。それにより正確な位置
に載置されるため、半導体チップの位置合せの工程を省
略することも可能となる。
検査が終了したカセット7はマウンタ位置に搬送し、回
路基板の予め定められた位置に自動的にマウントする。
このマウントはマーキングされてないチップを選択的に
実装する0選択手段はマーキングによらず、トレ一番号
に対応したメモリをマウンタに径部して実行してもよい
。トレ一番号にチップの品種ロット番号など記しておく
とさらによい。
以上の説明はローダ部及び収納部を備えた半導体チップ
プローバの一実施例の説明であって本発明は上記の実施
例に限定されるものではない。即ち従来の半導体ウェハ
のプローバに対応するプローバのものであってよく、例
えばプローブ針による検査でなく、レーザ光などによる
光ブロービングによる測定でもよい。半導体チップを収
納する容器もトレーに限定されるものではなく、公知の
ものであってもよい。
[発明の効果] 以上の説明から明らかなように本発明半導体チッププロ
ーバによれば、半導体チップ状態で検査をするためマウ
ンタによる実装において、不良チップを実装し、回路基
板の不良を作ることなく作業効率も向上させることがで
きる。
【図面の簡単な説明】
第1図は本発明の一実施例に使用される容器の部分斜視
図、第2図は第1図に示す容器の断面図、第3図は本発
明の半導体チッププローバの一実施例の概略構成図、第
4図は半導体チップの正面図である。 2・・・・・・トレー(容器) 2・・・・・・半導体チップ 9・・・・・・収納部 11・・・・ローダ部 15・・・・測定部 24・・・・電極 代理人 弁理士  守 谷 −雄

Claims (1)

    【特許請求の範囲】
  1. 予め定められた状態に複数個の半導体チップを位置決め
    して載置する容器を複数収納する収納部と、該収納部か
    ら搬送された前記容器の粗アライメントを行う手段と、
    前記容器内半導体チップについて密アライメントを行う
    手段と、密アライメントされた前記半導体チップの測定
    を順次行う測定部とを備えることを特徴とする半導体チ
    ッププローバ。
JP3551789A 1989-02-15 1989-02-15 半導体チッププローバ Pending JPH02213777A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3551789A JPH02213777A (ja) 1989-02-15 1989-02-15 半導体チッププローバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3551789A JPH02213777A (ja) 1989-02-15 1989-02-15 半導体チッププローバ

Publications (1)

Publication Number Publication Date
JPH02213777A true JPH02213777A (ja) 1990-08-24

Family

ID=12443947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3551789A Pending JPH02213777A (ja) 1989-02-15 1989-02-15 半導体チッププローバ

Country Status (1)

Country Link
JP (1) JPH02213777A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181314A (ja) * 2003-12-16 2005-07-07 Xerox Corp ダイを試験する方法
JP2015094693A (ja) * 2013-11-13 2015-05-18 三菱電機株式会社 半導体試験治具、測定装置、試験方法
JP2018066578A (ja) * 2016-10-17 2018-04-26 三菱電機株式会社 評価装置および半導体チップの評価方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252642A (ja) * 1985-05-01 1986-11-10 Mitsubishi Electric Corp 半導体ic試験用チツプ支持台
JPS63151037A (ja) * 1986-12-16 1988-06-23 Tokyo Electron Ltd 半導体素子の検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61252642A (ja) * 1985-05-01 1986-11-10 Mitsubishi Electric Corp 半導体ic試験用チツプ支持台
JPS63151037A (ja) * 1986-12-16 1988-06-23 Tokyo Electron Ltd 半導体素子の検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005181314A (ja) * 2003-12-16 2005-07-07 Xerox Corp ダイを試験する方法
JP2015094693A (ja) * 2013-11-13 2015-05-18 三菱電機株式会社 半導体試験治具、測定装置、試験方法
JP2018066578A (ja) * 2016-10-17 2018-04-26 三菱電機株式会社 評価装置および半導体チップの評価方法

Similar Documents

Publication Publication Date Title
US4940935A (en) Automatic SMD tester
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
KR100187559B1 (ko) 전기적특성의 측정방법 및 그의 측정장치
KR100810380B1 (ko) 집적회로 시험장치
JP4018254B2 (ja) 電子部品の試験方法
KR0138753B1 (ko) Ic 검사 장치
JP4222442B2 (ja) 電子部品試験装置用インサート
JPH02213777A (ja) 半導体チッププローバ
JP2940858B2 (ja) Ic試験装置
JPH04115544A (ja) 半導体試験装置とその試験方法
JPH0737941A (ja) プローブ装置
KR100714754B1 (ko) 전자부품 시험장치
JPH0329335A (ja) 半導体チッププローバ
JPS62262438A (ja) ウエハ処理装置
KR930002875B1 (ko) QFP(Quadratic Flat Package) IC 칩의 테스트 핸들러
JP2741043B2 (ja) 半導体素子の選別方法
JPH0266474A (ja) 半導体素子の検査方法
JP2575013B2 (ja) 液晶表示体検査装置
JPS63151037A (ja) 半導体素子の検査方法
JPH03141657A (ja) 検査装置
JP2529559B2 (ja) 基板処理装置
KR19990088452A (ko) 집적회로시험장치
KR0124552Y1 (ko) 웨이퍼링 검사장치
JPH0266475A (ja) 半導体素子の検査方法
JPH02216072A (ja) バーインテスト方法