JP2015094693A - 半導体試験治具、測定装置、試験方法 - Google Patents

Abstract

【課題】本発明は、放電を防止できる半導体試験治具、測定装置、及び試験方法を提供することを目的とする。
【解決手段】本願の発明に係る半導体試験治具は、導電性の材料で形成されたベース板１２と、該ベース板１２に固定され、絶縁性の材料で形成された複数の枠１４ａが格子状に設けられた枠体１４と、を備える。そして、該枠体１４には該ベース板１２を露出させる貫通孔１８ａ、１８ｂが形成されたことを特徴とする。
【選択図】図１

Description

本発明は、縦型半導体チップの試験などに用いられる半導体試験治具、その半導体試験治具を有する測定装置、及びその測定装置を用いた試験方法に関する。

特許文献１には、ＩＧＢＴデバイスの電気的特性を測定するプローバが開示されている。このプローバは、ステージの導電性部にＩＧＢＴデバイスの下面電極を接触させて、当該導電性部とＩＧＢＴデバイスの上面電極にプローブをあてることで測定を実施するものである。

特開２００７−４０９２６号公報 特開２００６−２９２７２７号公報 特開２００８−４７３９号公報 特開２０１０−２７６４７７号公報

特許文献１に開示の技術では、導電性部にあてたプローブとＩＧＢＴデバイスの間で放電が起こったり、導電性部にあてたプローブと上面電極にあてたプローブの間で放電が起こったりする問題があった。

本発明は、上述のような課題を解決するためになされたもので、放電を防止できる半導体試験治具、測定装置、及び試験方法を提供することを目的とする。

本願の発明に係る半導体試験治具は、導電性の材料で形成されたベース板と、該ベース板に固定され、絶縁性の材料で形成された複数の枠が格子状に設けられた枠体と、を備え、該枠体には該ベース板を露出させる貫通孔が形成されたことを特徴とする。

本願の発明に係る測定装置は、位置合わせ部として用いる切り欠き、穴、凹部、又は凸部を有する導電性の材料で形成されたベース板と、該ベース板に固定され、絶縁性の材料で形成された複数の枠が格子状に設けられた枠体と、を備え、該枠体には該ベース板を露出させる貫通孔が形成された半導体試験治具と、該位置合わせ部を利用して該半導体試験治具を予め定められた場所にのせるステージと、第１プローブと該第１プローブよりも短い第２プローブを有する測定器と、を備えたことを特徴とする。

本願の発明に係る試験方法は、導電性の材料で形成されたベース板と、該ベース板に固定され、絶縁性の材料で形成された複数の枠が格子状に設けられた枠体と、を備える半導体試験治具の該ベース板の該枠体によって区切られた部分に、上面電極と下面電極を有する縦型半導体チップの該下面電極を接触させる工程と、該半導体試験治具をステージにのせる工程と、該枠体に該ベース板を露出させるように形成された貫通孔に第１プローブをとおして該第１プローブを該ベース板にあてつつ、第２プローブを該上面電極にあてて、該縦型半導体チップの電気的特性を測定する工程と、を備えたことを特徴とする。

本発明によれば、絶縁性材料で形成された枠体の貫通孔にプローブをとおすので、放電を防止できる。

実施の形態１に係る半導体試験治具の平面図である。 図１のＩＩ−ＩＩ線における断面図である。 ステージの斜視図である。 測定器の正面図である。 試験方法について説明する断面図である。 試験方法について説明する断面図である。 電流の流れを矢印で示す平面図である。 実施の形態２に係る半導体試験治具の一部拡大図である。 電流の流れを矢印で示す平面図である。 実施の形態３に係る半導体試験治具の平面図である。 実施の形態３に係る試験方法を示す平面図である。 変形例に係る試験方法を示す平面図である。 実施の形態４に係る半導体試験治具の平面図である。 実施の形態５に係る測定装置と測定方法を示す断面図である。 貫通孔延長部の斜視図である。

本発明の実施の形態に係る半導体試験治具、測定装置、及び試験方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体試験治具１０の平面図である。半導体試験治具１０は、例えばアルミニウムなどの導電性の材料で形成されたベース板１２を備えている。ベース板１２の角には切り欠き部１２ａが形成されている。ベース板１２の外周部分には４つの穴１２ｂが形成されている。切り欠き部１２ａと穴１２ｂは例えばベース板１２に対する機械加工により作成する。切り欠き部１２ａと４つの穴１２ｂはまとめて位置合わせ部と称する。

ベース板１２には枠体１４が固定されている。ベース板１２と枠体１４はねじ止めされている。枠体１４は絶縁性の材料で形成された複数の枠１４ａが格子状に設けられたものである。枠体１４は、例えばＰＰＳ又はＰＥＥＫ材等の樹脂を材料とする射出成形により形成する。なお、例えば２００℃以上の高温環境下で半導体試験治具１０を用いる場合は、耐熱性を有するエンジニアリングプラスチックで枠体１４を作成することが望ましい。

枠体１４は１６個の枠１４ａを備えているので、ベース板１２は枠体１４によって１６個の設置部１６に区切られている。１つの設置部１６は１つの縦型半導体チップを収容できる大きさである。そして、枠体１４にはベース板１２を露出させる貫通孔１８ａ、１８ｂが形成されている。貫通孔１８ａ、１８ｂは、枠１４ａの左右に形成されている。つまり、１つの枠１４ａに対して２つの貫通孔１８ａ、１８ｂが形成されている。

図２は、図１のＩＩ−ＩＩ線における断面図である。枠体１４は、設置部１６に対向する部分に斜面１４ｂを有している。斜面１４ｂは設置部１６を囲むように形成されている。また、設置部１６には設置部１６の外周に沿って溝１２ｃが形成されている。

図３は、半導体試験治具１０をのせるステージ３０の斜視図である。ステージ３０は、平坦面３２の角部に形成された平面視で３角形の突起部３４と、平坦面３２の上に形成された平面視で円形の４つの突起部３６とを備えている。突起部３４は突起部３６よりもＺ方向に高く形成されている。

図４は、測定器４０の正面図である。測定器４０はプローブカード４２を備えている。プローブカード４２は、第１プローブ４２ａ、４２ｂと、第１プローブ４２ａ、４２ｂよりも短い第２プローブ４２ｃを備えている。プローブカード４２は取り付け部４４に固定されている。本発明の実施の形態１に係る測定装置は、上述の半導体試験治具１０、ステージ３０、及び測定器４０を備える。

続いて、本発明の実施の形態１に係る試験方法について説明する。まず、図５を参照して、試験対象とする縦型半導体チップ５０について説明する。縦型半導体チップ５０は半導体ウエハをダイシングなどで個片化して形成されたものである。縦型半導体チップ５０は、本体部５０ａと、本体部５０ａの上面側に形成された上面電極５０ｂと、本体部５０ａの下面側に形成された下面電極５０ｃを備えている。縦型半導体チップ５０は、上面電極５０ｂと下面電極５０ｃの間に縦方向に電流を流すものである。なお、設置部１６に接触する下面電極５０ｃにダメージを与えないように、ベース板１２の表面に洗浄又は研磨を施しバリ又は突起がないようにしておくことが望ましい。

そして、図５に示すように、半導体試験治具１０の枠体１４によって区切られた部分である設置部１６に、縦型半導体チップ５０の下面電極５０ｃを接触させる。この工程では、枠体１４の斜面１４ｂが縦型半導体チップ５０を設置部１６に導くガイドとして機能する。縦型半導体チップ５０が斜面１４ｂに沿って滑ると、例えば半導体ウエハを縦型半導体チップ５０に個片化するときに縦型半導体チップ５０の端部及びその近辺に生じた異物が、斜面１４ｂに当たって縦型半導体チップ５０から離脱し、溝１２ｃに収容される。これにより、縦型半導体チップ５０の下面電極５０ｃとベース板１２の間に異物が入ることを防止できる。なお、本発明の実施の形態１では、１６個の全ての設置部１６に１つずつ縦型半導体チップ５０をのせる。

次いで、縦型半導体チップ５０を搭載した半導体試験治具１０をステージ３０にのせる。このとき、半導体試験治具１０の位置合わせ部を利用して、ステージ３０の予め定められた場所に半導体試験治具１０をのせる。具体的には、まず、切り欠き部１２ａをステージ３０の突起部３４の側面にあてて半導体試験治具１０の方向を確定する。その後、半導体試験治具１０をステージ３０に近づけ、突起部３６を穴１２ｂに挿入する。このように、位置合わせ部を利用して半導体試験治具１０をステージ３０の予め定められた場所にのせる。

次いで、図６に示すように、第１プローブ４２ａ、４２ｂを、枠体１４の貫通孔１８ａ、１８ｂをとおしてベース板１２にあてつつ、第２プローブ４２ｃを上面電極５０ｂにあてる。そして第１プローブ４２ａ、４２ｂ、及び第２プローブ４２ｃに電流を印加して縦型半導体チップ５０の電気的特性を測定する。

図７は、縦型半導体チップ５０の電気的特性を測定する際の縦型半導体チップ５０における電流の流れを矢印で示す平面図である。電流は貫通孔１８ａの方向と貫通孔１８ｂの方向に分散される。なお、電流の流れは図７の矢印と逆方向でもよい。

本発明の実施の形態１に係る試験方法で、枠体１４の貫通孔１８ａ、１８ｂに第１プローブ４２ａ、４２ｂをとおすのは、第１プローブ４２ａ、４２ｂによる放電を防止するためである。つまり、第１プローブ４２ａ、４２ｂと縦型半導体チップ５０の端部の間に枠体１４があるのでこれらの間の放電を抑制できる。同様に、第１プローブ４２ａ、４２ｂと第２プローブ４２ｃの間に枠体１４があるのでこれらの間の放電を抑制できる。

また、貫通孔１８ａ、１８ｂの平面形状を円形とすることで、貫通孔１８ａ、１８ｂの内壁の特定部分に電荷が集中することを抑制できる。なお、放電抑制のためには枠体１４の最も高い部分に貫通孔を設けることが好ましいが、枠体１４の斜面１４ｂに貫通孔１８ａ、１８ｂを形成してもよい。その場合には放電が起こらないように注意すべきである。

本発明の実施の形態１の測定装置によれば、半導体試験治具１０の位置合わせ部（切り欠き部１２ａと穴１２ｂ）とステージ３０の突起部３４、３６を利用して半導体試験治具１０をステージ３０の予め定められた場所に正確にのせることができる。従って、半導体試験治具１０に搭載した全ての縦型半導体チップ５０に対して一括して位置合わせができるので、測定工程の複雑化を防止できる。

本発明の実施の形態１に係る測定装置は、縦型半導体チップ５０の下面電極５０ｃに対しベース板１２を経由した第１プローブ４２ａ、４２ｂでコンタクトをとるので、ステージ３０に電流を流すことは無い。従って、ステージから評価装置等への配線は不要である。しかも、下面電極５０ｃからベース板１２を介して第１プローブ４２ａ、４２ｂに至る電流経路は、下面電極からステージと配線を経由する電流経路と比較して、短縮しやすい。よって、測定装置のインダクタンスを低減して測定精度を高めることができる。

ベース板１２（設置部１６）に流れる電流は、図７の矢印で示すように、貫通孔１８ａ（第１プローブ４２ａ）の方向と貫通孔１８ｂ（第１プローブ４２ｂ）の方向に分散されているので、縦型半導体チップ５０の発熱及びそれに伴う弊害を抑制できる。ここで、このような電流分散効果を得る必要がなければ１つの第１プローブで足りるので、枠体の貫通孔は複数の枠のそれぞれに少なくとも1つ設ければよい。

また、貫通孔１８ａ、１８ｂは枠１４ａ毎に形成されているので、半導体試験治具１０に搭載された全ての縦型半導体チップ５０について、均一かつ短い電流経路長で測定ができる。

ベース板１２と枠体１４をネジ止めで固定したため、枠体１４を交換したり、枠体１４を取り外して洗浄したりすることができる。このような利益があるのでベース板１２と枠体１４は取り外し可能とすることが好ましい。ベース板１２と枠体１４を取り外し可能に固定する方法としては、ねじ止め以外にも、ベース板１２と枠体１４の一方に凹部を設け他方に凸部を設けこれらを嵌め合わせる方法がある。

本発明の実施の形態１に係る、半導体試験治具、測定装置、及び試験方法は様々な変形が可能である。例えば、位置合わせ部は切り欠き部１２ａと穴１２ｂに限定されず、例えば切り欠き、穴、凹部、又は凸部を適宜用いることができる。また、半導体試験治具１０は、縦型半導体チップ５０の電気的特性を測定するためだけでなく、縦型半導体チップ５０の搬送に用いることも可能である。

第１プローブ４２ａ、４２ｂを貫通孔１８ａ、１８ｂに挿入しやすくするために、枠体１４の貫通孔１８ａ、１８ｂを囲む部分に面取り加工を施してもよい。貫通孔１８ａ、１８ｂの開口径を大きくして、貫通孔１８ａ、１８ｂのそれぞれに積層プローブなどの複数のプローブをとおす構成としてもよい。なお、これらの変形は以下の実施の形態に係る半導体試験治具、測定装置、及び試験方法にも応用できる。

以下の実施の形態に係る半導体試験治具、測定装置、及び試験方法については、実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

実施の形態２．
図８は、本発明の実施の形態２に係る半導体試験治具の一部拡大図である。ベース板１２には枠体６０が固定されている。枠体６０の枠６０ａには、貫通孔６２ａ、６２ｂ、６２ｃ、６２ｄが形成されている。貫通孔６２ａ、６２ｂ、６２ｃ、６２ｄは枠６０ａの各辺に１つずつ形成されているので、設置部１６は貫通孔６２ａ、６２ｂ、６２ｃ、６２ｄに囲まれている。他の設置部についても同様である。

本発明の実施の形態２に係る試験方法では、貫通孔６２ａ、６２ｂ、６２ｃ、６２ｄの全てに第１プローブを挿入して、縦型半導体チップの電気的特性を測定する。図９は、縦型半導体チップ５０の電気的特性を測定する際の縦型半導体チップ５０における電流の流れを矢印で示す平面図である。電流は、貫通孔６２ａの方向と、貫通孔６２ｂの方向と、貫通孔６２ｃの方向と、貫通孔６２ｄの方向に分散される。このように４つの方向に均等に電流を分散させることで、縦型半導体チップ５０の電流分布を均一化できる。従って、縦型半導体チップ５０内の局所的な発熱を抑制できる。なお、電流の流れは図９の矢印と逆方向でもよい。

なお、枠体６０に形成する貫通孔の数及び配置は、縦型半導体チップの電流分布を均一化できる限り任意に設定できる。縦型半導体チップの電流を均一化するためには、貫通孔を、複数の枠のそれぞれを囲むように複数設ければよい。

実施の形態３．
図１０は、本発明の実施の形態３に係る半導体試験治具１００の平面図である。平面視での枠体１０２の中央に貫通孔１０４が形成されている。貫通孔１０４は枠体１０２に１箇所だけ形成されている。

図１１は、本発明の実施の形態３に係る試験方法を示す平面図である。まず、全ての設置部１６に１つずつ縦型半導体チップをのせる。図１１では上面電極５０ｂがあらわれている。次いで、位置合わせ部を駆使して半導体試験治具１００をステージの予め定められた部分にのせる。次いで、第１プローブ１０６を貫通孔１０４を通してベース板１２に当てるとともに、第２プローブ１０８を半導体チップの上面電極５０ｂに当てる。次いで、各半導体チップの電気的特性を測定する。

本発明の実施の形態３では、１本の第１プローブ１０６を、全ての半導体チップの下面電極に対するコンタクトとして用いる。そして、第１プローブ１０６から各縦型半導体チップの下面電極までの距離は概ね均一であるため、各縦型半導体チップに対しほぼ同一条件での測定が可能となる。しかも、枠体１０２に貫通孔を複数形成する必要が無いので、複数の貫通孔を形成する場合と比較して枠体１０２の製造コストを低下させることができる。

例えば複数の第１プローブを同時に貫通孔に通すためには、測定装置の各要素が精確に位置決めされていることを要するので、工程が複雑化する。しかし、図１１のように貫通孔１０４が１箇所だけ形成された場合には、容易に第１プローブ１０６を貫通孔１０４に通すことができるので、工程短縮が可能となる。なお、貫通孔１０４は枠体１０２に１箇所形成されれば上記の効果を得ることができるので、貫通孔は枠体の中央以外に形成してもよい。

図１２は、変形例に係る試験方法を示す平面図である。貫通孔１０４に隣接した４個の設置部１６には縦型半導体チップをのせず、貫通孔１０４から離れた１２個の設置部１６に縦型半導体チップをのせる。こうすると、全ての設置部１６に縦型半導体チップをのせた場合と比較して、第１プローブ１０６と第２プローブ１０８の距離を大きくすることができるので、放電抑制効果を高めることができる。

実施の形態４．
図１３は、本発明の実施の形態４に係る半導体試験治具１５０の平面図である。枠体１５２の角部に貫通孔１５４、１５６、１５８、１６０が形成されている。そして、Ａで示された４つの設置部１６にのせられた縦型半導体チップに対しては貫通孔１５４をとおしてベース板１２に当てられた第１プローブを用いる。Ｂで示された４つの設置部１６にのせられた縦型半導体チップに対しては貫通孔１５６をとおしてベース板１２に当てられた第１プローブを用いる。Ｃで示された４つの設置部１６にのせられた縦型半導体チップに対しては貫通孔１５８をとおしてベース板１２に当てられた第１プローブを用いる。Ｄで示された４つの設置部１６にのせられた縦型半導体チップに対しては貫通孔１６０をとおしてベース板１２に当てられた第１プローブを用いる。

このように半導体試験治具１５０を用いれば、４つの第１プローブを同時に用いて１度に４つの縦型半導体チップの測定が可能である。また、全ての縦型半導体チップについて、第１プローブから下面電極までの距離を概ね均一にすることができる。なお、例えばＡで示された４つの設置部１６のうち最も貫通孔１５４に近い場所には縦型半導体チップをのせず、他の３つの設置部１６に縦型半導体チップをのせることで、第１プローブと第２プローブの距離を広くしてもよい。

実施の形態５．
図１４は、本発明の実施の形態５に係る測定装置と測定方法を示す断面図である。この測定装置は、枠体の形状と、縦型半導体チップ及びベース板の吸着機構に特徴がある。まず、枠体の形状について説明する。枠体１４の上に枠体１４と同じ材料で形成された貫通孔延長部２００が固定されている。枠体１４と貫通孔延長部２００が枠体２０２を構成している。枠体２０２の貫通孔２０４は、枠体１４だけの貫通孔よりも長くなっている。

貫通孔延長部２００と、貫通孔延長部２００の直下の枠体１４を合わせて凸部という。凸部は、枠体２０２のうち貫通孔２０４を形成する部分であり、他の部分より高く形成されている。図１５は、貫通孔延長部２００の斜視図である。貫通孔延長部２００の側面は曲面で形成されている。枠体１４の側面は平面で形成されている。従って、凸部の側面は曲面又は平面で形成されている。

凸部を設けたことにより貫通孔２０４の長さは、実施の形態１〜４の貫通孔の長さより長くなっている。従って、貫通孔２０４に第１プローブをとおして縦型半導体チップの電気的特性を測定することで、第１プローブと縦型半導体チップとの間、及び第１プローブと第２プローブの間の放電を確実に抑制でできる。そして、凸部の側面を曲面又は平面で形成したので、凸部に電荷が集中することによる放電を防止できる。なお、枠体１４と貫通孔延長部２００は一体形成してもよい。

次いで、図１４を参照しつつ、縦型半導体チップ及びベース板の吸着機構について説明する。ベース板１２のうち枠体１４によって区切られた部分（設置部１６）に貫通穴２１０が形成されている。ステージ３０には、貫通穴２１０の直下、及びベース板１２の直下に吸気路２１２が形成されている。

例えば真空ポンプなどの吸気装置を吸気路２１２に接続することで、縦型半導体チップ５０をベース板１２に吸着固定し、ベース板１２をステージ３０に吸着固定することができる。従って、第１プローブをベース板１２に接触させ第２プローブを縦型半導体チップ５０に接触させるとき、及び測定時に、縦型半導体チップ５０とベース板１２の位置ずれを抑制できる。これにより当該位置ずれに起因した縦型半導体チップ５０の破損又は縦型半導体チップ５０とベース板１２の間に異物が侵入することを防止できる。なお、貫通穴２１０及び吸気路２１２は平面視で直線的に形成してもよい。

ここまでの各実施の形態に係る半導体試験治具、測定装置、及び試験方法の特徴は、適宜に組み合わせても良い。

１０ 半導体試験治具、 １２ ベース板、 １２ａ 切り欠き部、 １２ｂ 穴、 １２ｃ 溝、 １４ 枠体、 １４ａ 枠、 １４ｂ 斜面、 １６ 設置部、 １８ａ,１８ｂ 貫通孔、 ３０ ステージ、 ３２ 平坦面、 ３４,３６ 突起部、 ４０ 測定器、 ４２ プローブカード、 ４２ａ,４２ｂ 第１プローブ、 ４２ｃ 第２プローブ、 ５０ 縦型半導体チップ、 ５０ａ 本体部、 ５０ｂ 上面電極、 ５０ｃ 下面電極、 ６０ 枠体、 ６０ａ 枠、 ６２ａ,６２ｂ,６２ｃ,６２ｄ 貫通孔、 １００ 半導体試験治具、 １０２ 枠体、 １０４ 貫通孔、 １０６ 第１プローブ、 １０８ 第２プローブ、 １５０ 半導体試験治具、 １５２ 枠体、 １５４,１５６,１５８,１６０ 貫通孔、 ２００ 貫通孔延長部、 ２０２ 枠体、 ２０４ 貫通孔、 ２１０ 貫通穴、 ２１２ 吸気路

Claims (12)

1. 導電性の材料で形成されたベース板と、
   前記ベース板に固定され、絶縁性の材料で形成された複数の枠が格子状に設けられた枠体と、を備え、
   前記枠体には前記ベース板を露出させる貫通孔が形成されたことを特徴とする半導体試験治具。
2. 前記貫通孔は、前記複数の枠のそれぞれに少なくとも１つ設けられたことを特徴とする請求項１に記載の半導体試験治具。
3. 前記貫通孔は、前記複数の枠のそれぞれを囲むように複数設けられたことを特徴とする請求項１に記載の半導体試験治具。
4. 前記貫通孔は、前記枠体の中央に形成されたことを特徴とする請求項１に記載の半導体試験治具。
5. 前記貫通孔は、前記枠体の角部に形成されたことを特徴とする請求項１に記載の半導体試験治具。
6. 前記貫通孔は、前記枠体に１箇所形成されたことを特徴とする請求項１に記載の半導体試験治具。
7. 前記枠体のうち前記貫通孔を形成する部分は他の部分より高く形成された凸部となっていることを特徴とする請求項１〜６のいずれか１項に記載の半導体試験治具。
8. 前記凸部の側面は曲面又は平面で形成されたことを特徴とする請求項７に記載の半導体試験治具。
9. 前記ベース板のうち前記枠体によって区切られた部分に貫通穴が形成されたことを特徴とする請求項１〜８のいずれか1項に記載の半導体試験治具。
10. 前記枠体の側面は斜面であることを特徴とする請求項１〜９のいずれか１項に記載の半導体試験治具。
11. 位置合わせ部として用いる切り欠き、穴、凹部、又は凸部を有する導電性の材料で形成されたベース板と、前記ベース板に固定され、絶縁性の材料で形成された複数の枠が格子状に設けられた枠体と、を備え、前記枠体には前記ベース板を露出させる貫通孔が形成された半導体試験治具と、
    前記位置合わせ部を利用して前記半導体試験治具を予め定められた場所にのせるステージと、
    第１プローブと前記第１プローブよりも短い第２プローブを有する測定器と、を備えたことを特徴とする測定装置。
12. 導電性の材料で形成されたベース板と、前記ベース板に固定され、絶縁性の材料で形成された複数の枠が格子状に設けられた枠体と、を備える半導体試験治具の前記ベース板の前記枠体によって区切られた部分に、上面電極と下面電極を有する縦型半導体チップの前記下面電極を接触させる工程と、
    前記半導体試験治具をステージにのせる工程と、
    前記枠体に前記ベース板を露出させるように形成された貫通孔に第１プローブをとおして前記第１プローブを前記ベース板にあてつつ、第２プローブを前記上面電極にあてて、前記縦型半導体チップの電気的特性を測定する工程と、を備えたことを特徴とする試験方法。

Images