KR100861027B1 - 반도체 패키지의 흡착 테이블 - Google Patents

반도체 패키지의 흡착 테이블 Download PDF

Info

Publication number
KR100861027B1
KR100861027B1 KR1020070062614A KR20070062614A KR100861027B1 KR 100861027 B1 KR100861027 B1 KR 100861027B1 KR 1020070062614 A KR1020070062614 A KR 1020070062614A KR 20070062614 A KR20070062614 A KR 20070062614A KR 100861027 B1 KR100861027 B1 KR 100861027B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
pad
adsorption
suction
unit
Prior art date
Application number
KR1020070062614A
Other languages
English (en)
Inventor
문대원
신금수
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020070062614A priority Critical patent/KR100861027B1/ko
Application granted granted Critical
Publication of KR100861027B1 publication Critical patent/KR100861027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 패키지를 진공 흡착하여 이송시키는 반도체 패키지의 흡착 테이블은 흡착 패드, 가이드 플레이트 및 베이스 플레이트를 포함한다. 상기 흡착 패드는 수지 재질로 이루어지고, 상기 반도체 패키지를 흡착하기 위한 제1 진공 흡착홀을 갖는 적어도 2개의 단위 패드들과 상기 단위 패드들을 서로 연결하는 연결부를 갖는다. 상기 가이드 플레이트는 상기 흡착 패드가 삽입되는 제1 삽입홈을 구비하며, 상기 제1 삽입홈에는 상기 단위 패드들의 제1 진공 흡착홀들과 대응하여 연결되는 제2 진공 흡착홀들이 형성된다. 상기 베이스 플레이트는 상기 가이드 플레이트가 삽입되는 제2 삽입홈을 갖는다. 이 때, 상기 흡착 패드는 테프론과 같은 수지 재질을 정밀 기계 가공하여 형성되기 때문에, 가공 정밀도가 높은 단위 패드를 형성할 수 있다.

Description

반도체 패키지의 흡착 테이블{Suction table for sucking a semiconductor package}
도 1은 종래의 반도체 패키지의 흡착 테이블을 나타내는 사시도이다.
도 2는 도 1의 흡착 테이블의 흡착 패드와 흡착 패드에 탑재되는 반도체 패키지를 나타내는 평면도이다.
도 3은 본 발명의 일 실시예에 따른 흡착 테이블을 나타내는 사시도이다.
도 4는 도 3의 흡착 테이블의 흡착 패드와 가이드 플레이트를 나타내는 사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 100 : 흡착 테이블 20 : 베이스 플레이트
22 : 삽입홈 24 : 삽입홀
30 : 흡착 패드 32 : 탑재부
33 : 돌출부 34 : 결합부
35 : 진공 흡착홀 40 : 반도체 패키지
42 : 인쇄회로기판 200 : 흡착 패드
210: 단위 패드 212: 제1 진공 흡착홀
214 : 흡착부 216 : 돌출부
220 : 연결부 300 ; 가이드 플레이트
310 : 삽입홈 312 : 진공 흡착홀
400 : 베이스 플레이트 410 : 제2 삽입홈
412 : 제3 진공 흡착홀
본 발명은 반도체 패키지의 흡착 테이블에 관한 것으로, 보다 상세하게는 반도체 패키지를 진공 흡착하여 이송시키는 반도체 패키지의 흡착 테이블에 관한 것이다.
일반적으로 반도체 장치는 반도체 웨이퍼로 사용되는 실리콘웨이퍼 상에 도전성 구조물들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
상기 패키지 조립 공정에 있어서, 반도체 패키지는 인쇄회로기판과 같은 배선 기판에 다수 개가 일괄적으로 제조된다. 수지 성형이 완료된 배선 기판 상에 형성된 반도체 패키지들은 쏘잉(sawing) 및 소팅(sorting) 공정에 의하여 개별 반도체 패키지로 분리된다. 이 때, 반도체 패키지들을 흡착하여 이송하는 흡착 테이블이 사용된다.
도 1은 종래의 반도체 패키지의 흡착 테이블(10)을 나타내는 사시도이고, 도 2는 도 1의 흡착 테이블(10)의 흡착 패드(30)와 흡착 패드(30)에 탑재되는 반도체 패키지(40)를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 종래의 흡착 테이블(10)은 다수개의 삽입홈(22)들이 형성된 베이스 플레이트(20) 및 삽입홈(22)들 각각에 삽입되는 흡착 패드(30)들을 포함한다. 흡착 패드(30)는 개별 반도체 패키지(40)가 탑재되는 탑재부(32)와 탑재부(32)로부터 돌출되어 형성된 결합부(34)를 포함한다. 흡착 패드(30)의 결합부(34)는 베이스 플레이트(20)의 삽입홀(24)에 끼움 결합된다.
또한, 흡착 패드(30)에는 진공 흡착홀(35)이 형성된다. 진공 흡착홀(35)에는 진공 흡입 장치(도시되지 않음)에 의해 진공압이 형성되고, 상기 진공압에 의해 반도체 패키지(40)는 흡착 패드(30)의 탑재부(32)에 흡착 고정된다.
흡착 패드(30)에는 탑재부(32)의 가장자리를 따라 돌출된 돌출부(33)가 형성된다. 돌출부(33)는 탑재부(32)로부터 높은 단턱을 갖는다. 돌출부(33)는 탑재되는 반도체 패키지(40)의 주변부에 상대적으로 낮은 단차를 갖는 볼랜드 영역(A)이 접촉하는 부분이다.
예를 들면, 반도체 패키지(40)의 볼랜드 영역(A)은 인쇄회로기판(42) 상에서 솔더 볼(solder ball)과 같은 외부 접속 단자(44)가 배열되지 않는 가장자리 영역이다. 최근들어, 인쇄회로기판(42) 상의 상대적으로 낮은 단차를 갖는 볼랜드 영역(A)은 입출력 핀 수의 증가, 반도체 패키지의 소형화 및 박형화 등으로 인해 그 폭도 점점 작아지고 있다.
종래의 흡착 패드(30)는 고무 패드가 사용된다. 상기 고무 패드는 금형을 제작한 후 고무 원재료를 상기 금형에 삽입하여 고온에서 제작된다. 이로 인해, 상기 고무 패드는 치수 정밀도가 떨어지고, 오랜 시간 사용하면 진공 공간을 형성하는 고무가 쉽게 무너져 사용 수명이 짧은 문제점이 있었다.
또한, 상기 고무 패드는 금형을 사용하여 제조되고, 제조 공정 중에는 기름이 사용된다. 따라서, 상기 고무 패드 자체에서 흘러나온 기름은 반도체 패키지의 분류 공정 중에 사용되는 세정수와 반응하여 반도체 패키지(40)와의 흡착력을 떨어뜨리는 문제점이 있다.
본 발명의 목적은 우수한 가공 정밀도와 높은 흡착력을 갖는 반도체 패키지의 흡착 테이블을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 패키지의 흡착 테이블은 흡착 패드, 가이드 플레이트 및 베이스 플레이트를 포함한다. 상기 흡착 패드는 수지 재질로 이루어지고, 상기 반도체 패키지를 흡착하기 위한 제1 진공 흡착홀을 갖는 적어도 2개의 단위 패드들과 상기 단위 패드들을 서로 연결하는 연결부를 갖는다. 상기 가이드 플레이트는 상기 흡착 패드가 삽입되는 제1 삽입홈을 구비하며, 상기 제1 삽입홈에는 상기 단위 패드들의 제1 진공 흡착홀들과 대응하여 연결되는 제2 진공 흡착홀들이 형성된다. 상기 베이스 플레이트는 상기 가이드 플레이트가 삽입되는 제2 삽입홈을 갖는다.
본 발명의 일 실시예에 있어서, 상기 단위 패드는 상기 반도체 패키지가 흡착되는 흡착부 및 상기 흡착부의 가장자리를 따라 돌출되어 상기 반도체 패키지의 주변부가 흡착되는 돌출부를 포함할 수 있다. 이 경우에 있어서, 상기 반도체 패키지의 주변부는 상대적으로 낮은 단차를 갖는 볼랜드 영역일 수 있다.
본 발명의 일 실시예에 있어서, 상기 수지는 불소 수지를 포함할 수 있다.
또한, 상기 베이스 플레이트에는 다수개의 가이드 플레이트들이 삽입될 수 있다.
이와 같이 구성된 본 발명에 따른 반도체 패키지의 흡착 테이블은 상기 가이드 플레이트의 제1 삽입홈에 삽입되는 테프론과 같은 수지 재질의 흡착 패드를 포함한다. 또한, 상기 흡착 패드는 상기 반도체 패키지가 흡착되는 흡착부 및 상기 흡착부의 가장자리를 따라 돌출되어 상기 반도체 패키지의 주변부가 흡착되는 돌출부를 갖는 단위 패드를 포함한다. 상기 흡착 패드는 테프론을 정밀 기계 가공하여 형성되기 때문에, 가공 정밀도가 높은 단위 패드를 형성할 수 있다.
이에 따라, 상기 흡착 패드 상에는 볼랜드 영역이 작은 반도체 패키지가 삽입 흡착될 수 있다. 또한, 상기 테프론은 고무보다 강도가 높아 사용 수명이 길며, 매끄러운 표면을 갖기 때문에 진공 파괴 후 상기 반도체 패키지를 쉽게 이탈시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지의 흡착 테이블에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 3은 본 발명의 일 실시예에 따른 흡착 테이블(100)을 나타내는 사시도이고, 도 4는 도 3의 흡착 테이블(100)의 흡착 패드(200)와 가이드 플레이트(300)를 나타내는 사시도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 흡착 테이블(100)은 흡착 패드(200), 가이드 플레이트(300) 및 베이스 플레이트(400)를 포함한다.
흡착 패드(200)는 적어도 2개의 단위 패드(210)들과 단위 패드(210)들을 서로 연결하는 연결부(220)를 포함한다. 단위 패드(210) 상에는 개별 반도체 패키지(40, 도 2 참조)가 탑재된다. 또한, 단위 패드(210)에는 상기 반도체 패키지를 진공 흡착하기 위한 제1 진공 흡착홀(212)이 형성된다.
본 발명의 일 실시예에 따르면, 단위 패드(210)는 흡착부(214) 및 돌출부(216)를 포함할 수 있다. 흡착부(214)에는 상기 반도체 패키지가 흡착된다. 돌출부(216)는 흡착부(214)의 가장자리를 따라 돌출되어 형성되고, 상기 반도체 패키지의 주변부가 돌출부(216)에 흡착된다.
예를 들면, 상기 반도체 패키지의 주변부는 상대적으로 낮은 단차를 갖는 볼랜드 영역(A, 도 2 참조)일 수 있다. 상기 반도체 패키지의 볼랜드 영역(A)은 인쇄회로기판 상에서 솔더 볼과 같은 외부 접속 단자가 배열되지 않는 가장자리 영역이 다.
본 발명의 일 실시예에 따르면, 단위 패드(210)의 돌출부(216)의 폭은 약 0.1 내지 0.5 mm일 수 있다.
제1 진공 흡착홀(212)은 흡착부(214)를 관통하여 형성된다. 제1 진공 흡착홀(212)에는 진공 흡입 장치(도시되지 않음)에 의해 진공압이 형성되고, 상기 진공압에 의해 상기 반도체 패키지는 단위 패드(210)의 흡착부(214)에 흡착 고정된다.
본 발명의 일 실시예에 따르면, 단위 패드(210)들 각각은 사각형 단면 형상을 갖으며, 단위 패드(210)들은 격자 형태로 배열될 수 있다. 연결부(220)는 단위 패드(210)의 모서리에 형성되어 단위 패드(210)들을 서로 연결시킨다.
예를 들면, 단위 패드(210)는 수지 재질로 제조될 수 있다. 또한, 단위 패드(210)는 테프론(teflon)과 같은 불소 수지를 포함할 수 있다. 구체적으로, 단위 패드(210)는 테프론을 정밀 기계 가공을 통하여 형성될 수 있다. 또한, 단위 패드(210)들과 연결부(220)는 테프론을 정밀 기계 가공하여 일체로 형성될 수 있다.
가이드 플레이트(300)에는 격자 형태로 배열된 단위 패드(210)들을 포함하는 흡착 패드(200)가 삽입되는 제1 삽입홈(310)이 형성된다. 제1 삽입홈(310)에는 단위 패드(210)들의 제1 진공 흡착홀(212)들과 대응하여 연결되는 제2 진공 흡착홀(312)들이 형성된다.
본 발명의 일 실시예에 따르면, 일체로 형성된 흡착 패드(200)는 가이드 플레이트(300)의 제1 삽입홈(310)에 끼움 결합될 수 있다.
베이스 플레이트(400)에는 가이드 플레이트(300)가 삽입되는 제2 삽입 홈(410)이 형성된다. 예를 들면, 흡착 패드(200)가 삽입된 가이드 플레이트(300)는 베이스 플레이트(400)의 제2 삽입홈(410)에 끼움 결합될 수 있다.
본 발명의 일 실시예에 따르면, 다수개의 가이드 플레이트(300)들은 베이스 플레이트(400)의 제2 삽입홈(410)에 동시에 삽입될 수 있다. 또한, 베이스 플레이트(400)의 제2 삽입홈(410)에는 가이드 플레이트(300)의 제2 진공 흡착홀(312)들과 대응하여 연결되는 제3 진공 흡착홀(412)들이 형성될 수 있다.
이에 따라, 제3 진공 흡착홀(412)에 상기 진공 흡입 장치에 의해 진공압이 형성되면, 순차적으로 제3 진공 흡착홀(412)에 대응하여 연결되는 제2 및 제1 진공 흡착홀들(312, 212)에도 진공압이 순차적으로 형성된다. 상기 진공압에 의해 상기 반도체 패키지는 단위 패드(210)의 흡착부(214)에 흡착 고정되게 된다.
이와 달리, 베이스 플레이트(400)의 제2 삽입홈(410)에는 단턱이 형성될 수 있다. 이에 따라, 가이드 플레이트(300)는 베이스 플레이트(400)의 제2 삽입홈(410)의 하부면과 일정 간격 이격되어 삽입될 수 있다. 따라서, 가이드 플레이트(300)와 제2 삽입홈(410)의 하부면 사이에는 소정의 공간이 형성된다. 이 때, 제2 삽입홈(410)이 하부면에는 다수개의 제4 진공 흡착홀들(도시되지 않음)이 형성될 수 있다. 상기 제4 진공 흡착홀들은 제2 진공 흡착홀(312)들과 대응하여 형성될 필요는 없다.
이 경우에 있어서, 상기 제4 진공 흡착홀들에 진공압이 형성되면, 가이드 플레이트(300)와 제2 삽입홈(410)의 하부면 사이의 공간에도 진공압이 형성된다. 상기 진공압에 의해 상기 공간에 연결된 제2 진공 흡착홀(312)에도 진공압이 형성된 다. 이에 따라, 제2 진공 흡착홀(312)에 대응하여 연결된 제1 진공 흡착홀(212)에도 진공압이 형성된다. 상기 진공압에 의해 상기 반도체 패키지는 단위 패드(210)의 흡착부(214)에 흡착 고정되게 된다.
다시 도 4를 참조하면, 흡착 패드(200)의 단위 패드(210)들 각각은 사각형 단면 형상을 갖으며, 단위 패드(210)들은 격자 형태로 배열될 수 있다. 단위 패드(210)들은 단위 패드(210)의 모서리에 형성된 연결부(220)에 의해 서로 연결된다.
예를 들면, 단위 패드(210)의 모서리에 형성된 연결부(220)는 원형의 단면 형상을 가질 수 있다. 또한, 연결부(220) 상에는 단위 패드(210)의 돌출부(216)의 모서리가 배치될 수 있다.
이 때, 연결부(220) 상에는 단위 패드(210) 상에 탑재되어 흡착 고정되는 반도체 패키지의 모서리 부분이 배치될 수 있다. 이에 따라, 상기 반도체 패키지의 분류 공정 등에서 수행되는 비젼 검사 공정은 연결부(220) 상에 배치된 반도체 패키지의 모서리 부분을 검사함으로써 용이하게 수행될 수 있다.
본 발명의 일 실시예에 따르면, 흡착 패드(200)는 테프론과 같은 불소 수지를 정밀 기계 가공하여 일체로 형성될 수 있다. 따라서, 상기 테프론을 정밀 기계 가공하여 약 0.1 내지 0.5 mm의 폭을 갖는 단위 패드(210)의 돌출부(216)를 제조할 수 있다. 또한, 상기 테프론을 이용하여 더욱 높은 가공 정밀도를 갖는 흡착 패드(200)를 제조할 수 있다.
이에 따라, 흡착 패드(200) 상에는 상기 볼랜드 영역이 작은 반도체 패키지 가 높은 흡착력을 갖고 삽입 흡착될 수 있다. 또한, 상기 테프론은 고무보다 강도가 높아 사용 수명이 길며, 매끄러운 표면을 갖기 때문에 진공 파괴 후 상기 반도체 패키지를 쉽게 이탈시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 패키지의 흡착 테이블은 가이드 플레이트의 제1 삽입홈에 삽입되는 테프론과 같은 수지 재질의 흡착 패드를 포함한다. 또한, 상기 흡착 패드는 상기 반도체 패키지가 흡착되는 흡착부 및 상기 흡착부의 가장자리를 따라 돌출되어 상기 반도체 패키지의 주변부가 흡착되는 돌출부를 갖는 단위 패드를 포함한다. 상기 흡착 패드는 테프론을 정밀 기계 가공하여 형성되기 때문에, 가공 정밀도가 높은 단위 패드를 형성할 수 있다.
이에 따라, 상기 흡착 패드 상에는 볼랜드 영역이 작은 반도체 패키지가 삽입 흡착될 수 있다. 또한, 상기 테프론은 고무보다 강도가 높아 사용 수명이 길며, 매끄러운 표면을 갖기 때문에 진공 파괴 후 상기 반도체 패키지를 쉽게 이탈시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 반도체 패키지를 흡착하기 위한 제1 진공 흡착홀을 갖는 적어도 2개의 단위 패드들과 상기 단위 패드들을 서로 연결하는 연결부를 갖는 수지 재질의 흡착 패드;
    상기 흡착 패드가 삽입되는 제1 삽입홈을 구비하며, 상기 제1 삽입홈에는 상기 단위 패드들의 제1 진공 흡착홀들과 대응하여 연결되는 제2 진공 흡착홀들이 형성된 가이드 플레이트; 및
    상기 가이드 플레이트가 삽입되는 제2 삽입홈을 갖는 베이스 플레이트를 포함하는 반도체 패키지의 흡착 테이블.
  2. 제 1 항에 있어서, 상기 단위 패드는
    상기 반도체 패키지가 흡착되는 흡착부; 및
    상기 흡착부의 가장자리를 따라 돌출되어 상기 반도체 패키지의 주변부가 흡착되는 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지의 흡착 테이블.
  3. 제 2 항에 있어서, 상기 반도체 패키지의 주변부는 상대적으로 낮은 단차를 갖는 볼랜드 영역인 것을 특징으로 하는 반도체 패키지의 흡착 테이블.
  4. 제 1 항에 있어서, 상기 수지는 불소 수지를 포함하는 것을 특징으로 하는 반도체 패키지의 흡착 테이블.
  5. 제 1 항에 있어서, 상기 베이스 플레이트에는 다수개의 가이드 플레이트들이 삽입되는 것을 특징으로 하는 반도체 패키지의 흡착 테이블.
KR1020070062614A 2007-06-26 2007-06-26 반도체 패키지의 흡착 테이블 KR100861027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070062614A KR100861027B1 (ko) 2007-06-26 2007-06-26 반도체 패키지의 흡착 테이블

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070062614A KR100861027B1 (ko) 2007-06-26 2007-06-26 반도체 패키지의 흡착 테이블

Publications (1)

Publication Number Publication Date
KR100861027B1 true KR100861027B1 (ko) 2008-09-30

Family

ID=40023928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070062614A KR100861027B1 (ko) 2007-06-26 2007-06-26 반도체 패키지의 흡착 테이블

Country Status (1)

Country Link
KR (1) KR100861027B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102919A (ko) * 2018-02-27 2019-09-04 제너셈(주) 반도체 패키지 흡착 이송 장치
KR102193675B1 (ko) * 2019-07-10 2020-12-21 ㈜토니텍 반도체 패키지의 이송용 턴테이블

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021969A (ko) * 2002-09-06 2004-03-11 삼성전자주식회사 반도체 칩 패키지 제조용 척 테이블
KR100571512B1 (ko) 2005-02-04 2006-04-14 세크론 주식회사 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021969A (ko) * 2002-09-06 2004-03-11 삼성전자주식회사 반도체 칩 패키지 제조용 척 테이블
KR100571512B1 (ko) 2005-02-04 2006-04-14 세크론 주식회사 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102919A (ko) * 2018-02-27 2019-09-04 제너셈(주) 반도체 패키지 흡착 이송 장치
KR102019368B1 (ko) * 2018-02-27 2019-09-06 제너셈(주) 반도체 패키지 흡착 이송 장치
KR102193675B1 (ko) * 2019-07-10 2020-12-21 ㈜토니텍 반도체 패키지의 이송용 턴테이블

Similar Documents

Publication Publication Date Title
US8939784B2 (en) Test socket having a housing with clamping devices to connect the housing to a floating guide
KR101289991B1 (ko) 반도체 장치를 위한 테스트 구조물 및 테스트 방법
US20110068485A1 (en) Component and method for producing a component
JP2016095141A (ja) 半導体デバイスの検査ユニット
KR100614797B1 (ko) 반도체 제조공정용 척테이블
KR100861027B1 (ko) 반도체 패키지의 흡착 테이블
KR200480179Y1 (ko) 반도체 칩 이송 장치
KR100571512B1 (ko) 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템
KR100571515B1 (ko) 반도체 제조용 척 테이블 및 반도체 패키지 절단방법
KR101981521B1 (ko) 반도체 디바이스의 테스트 소켓과 소켓 가이드의 일체화 방법 및 소켓 가이드가 일체화된 반도체 디바이스의 테스트 소켓
TWI555101B (zh) 封裝結構及其製法
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
KR20100069133A (ko) 반도체소자 테스트 소켓용 스프링 컨택터
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR102029077B1 (ko) 패키지의 외부접속단자 형성 방법 및 이를 수행하기 위한 장치
US20090166833A1 (en) Semiconductor unit which includes multiple chip packages integrated together
JP2014154265A (ja) ソケット本体及びｉｃソケット
KR100797512B1 (ko) 언로딩테이블 및 이를 포함하는 반도체 패키지 언로딩장치
KR20120060299A (ko) 테스트 소켓
KR102533966B1 (ko) 반도체 소자 테스트 장치
KR20140002790U (ko) 반도체 소자 테스트용 인서트 조립체
KR20120071734A (ko) 반도체 패키지 및 이의 제조 방법
KR20050094519A (ko) 반도체 칩 패키지 제조용 절단 장치의 척 테이블 유닛
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR101809003B1 (ko) 스테이션 블록

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee