JP3192062U - 試験アセンブリ - Google Patents

Abstract

【課題】主回路板の体積が減少され、かつ主回路板の交換が容易な、半導体デバイス用試験アセンブリを提供する。【解決手段】試験アセンブリ２００は、主回路板２１０、中間誘電板２２０、中間回路板２３０、複数の中間導体素子２４０、および複数の試験プローブ２８０を含む。中間誘電板は、主回路板の表面上に取り外し可能に配置される。中間回路板は、中間誘電板上に配置される。中間導体素子は、貫通穴２２２内にそれぞれ配置される。中間導体素子のそれぞれは、主回路板のパッドのうちの１つと中間回路板の第１のパッド２３２のうちの１つとを、電気的に接続する。試験プローブは、中間回路板の第２の表面上２３８に配置されて、中間回路板の第２のパッドにそれぞれ電気的に接続される。試験プローブのそれぞれは、中間回路板と中間導体素子のうちの１つとを通じて、主回路板に電気的に接続される。【選択図】図２

Description

関連出願の相互参照
本出願は、参照により本明細書に援用されかつ本明細書において譲受人に譲渡される、２０１３年５月１５日に出願された台湾特許出願第１０２２０９０７８号に基づき、その優先権の利益を主張するものである。

本考案は、試験アセンブリに関し、具体的には、半導体デバイスを試験するために使用される試験アセンブリに関する。

図１は、従来の試験アセンブリの概略図である。図１を参照すると、従来の試験アセンブリ１００は、ウェーハ（図示せず）などの半導体デバイスを試験するように構成されている。試験アセンブリ１００は、主回路板１１０、プローブベース１２０、固定要素１３０、および複数のカンチレバー型プローブ１４０を備える。主回路板１１０は、表面１１２、および複数のパッド１１４を備える。パッド１１４は、表面１１２上に配置される。主回路板１１０は、外部の試験機（図示せず）に接続することができる。

プローブベース１２０は、主回路板１１０の表面１１２上に配置される。固定要素１３０は、接着剤で作られて、プローブベース１２０上に配置される。固定要素１３０は、カンチレバー型プローブ１４０を固定するために使用される。各カンチレバー型プローブ１４０の一方の端部は、ハンダ付けにより、主回路板１１０のパッド１１４のうちの１つに電気的に接続される。各カンチレバー型プローブ１４０のもう一方の端部は、半導体デバイスを試験するために、その半導体デバイスに電気的に接触するために使用される。具体的には、主回路板１１０は、試験機からの試験信号を受信する。試験信号は、半導体デバイス上で電気的試験が行われるように、カンチレバー型プローブ１４０を通じて送信される。

しかし、機能的な要求を満たすためには、主回路板１１０の回路設計はますます複雑なものになる。それに加えて、主回路板１１０だけが、試験機とカンチレバー型プローブ１４０との間の電気的接続の媒体として機能する。したがって、主回路板１１０は、ますます嵩張らざるをえない。その結果、従来の試験アセンブリ１００の主回路板１１０によって占められる必要スペースは、増大する。さらに、主回路板１１０の回路に欠陥があり、そのため主回路板１１０を交換しなければならない場合に、複雑な回路を有する主回路板１１０を交換するのに高い費用がかかる。さらに、各カンチレバー型プローブ１４０の一方の端部がハンダ付けにより主回路板１１０に電気的に接続されるので、回路に欠陥がある主回路板１１０を交換しなければならない場合には常に、カンチレバー型プローブ１４０を新しい主回路板に再びハンダ付けするために、追加の製造費用と時間とが費やされなければならなくなる。

本考案は、主回路板の体積が減少され、かつ主回路板の交換が容易な、試験アセンブリを提供する。

本考案は、半導体デバイスを試験するように構成された試験アセンブリを提供する。試験アセンブリは、主回路板、中間誘電板、中間回路板、複数の中間導体素子、および複数の試験プローブを含む。主回路板は、表面、およびこの表面上に配置された複数のパッドを含む。中間誘電板は、主回路板の表面上に取り外し可能に配置され、かつ、複数の貫通穴を含む。中間回路板は、中間誘電板上に配置され、かつ、複数の第１のパッド、複数の第２のパッド、第１の表面、および第１の表面に対向する第２の表面を含む。中間誘電板は、中間回路板と主回路板との間に配置される。第１のパッドは、第１の表面上に配置され、第２のパッドは、第２の表面上に配置され、第１の表面は、中間誘電板に面する。

中間導体素子は、貫通穴にそれぞれ配置される。中間導体素子のそれぞれは、主回路板のパッドのうちの１つと中間回路板の第１のパッドのうちの１つとを、電気的に接続する。試験プローブは、中間回路板の第２の表面上に配置されて、中間回路板の第２のパッドにそれぞれ電気的に接続される。試験プローブのそれぞれは、中間回路板と中間導体素子のうちの１つとを通じて、主回路板に電気的に接続される。

本考案の一実施形態では、中間回路板は、中間誘電板上に取り外し可能に配置される。

本考案の一実施形態では、各中間導体素子は、貫通穴にそれぞれ取り外し可能に配置される。

本考案の一実施形態では、試験アセンブリは、底部カバー、複数の第１の固定要素、および複数の第２の固定要素をさらに備える。底部カバーは、貫通開口部を備える。中間回路板および中間誘電板は、第１の固定要素により、底部カバーに取り外し可能に固定される。底部カバーは、第２の固定要素により、主回路板に取り外し可能に固定される。試験プローブは、貫通開口部に対応している。

本考案の一実施形態では、試験アセンブリは、中間回路板の第２の表面上に配置されかつ貫通開口部に対応するプローブベースをさらに備える。試験プローブは、プローブベースによって支持される。

本考案の一実施形態では、中間誘電板、中間導体素子、中間回路板、底部カバー、および試験プローブは、サブアセンブリを形成するために前もって組み合わせられる。サブアセンブリは、主回路板上に取り外し可能に配置される。

本考案の一実施形態では、中間導体素子のそれぞれは、ポゴピンである。

本考案の一実施形態では、試験プローブのそれぞれは、カンチレバー型プローブである。

本考案の一実施形態では、試験アセンブリは、先の表面に対向する主回路板のもう一方の表面上に配置された主補剛材をさらに備える。

本考案の実施形態の試験アセンブリは、主回路板および中間回路板を備え、また、中間導体素子および中間回路板は、主回路板と試験プローブとの間の電気的接続の媒体として機能することができるので、従来技術と比較すると、主回路板の回路設計は、主回路板の体積を減少させられるように簡易化することができる。したがって、本考案の実施形態の試験アセンブリの主回路板によって占められる必要スペースを減少させることができる。さらに、主回路板の回路に欠陥があり、そのため主回路板を交換しなければならない場合でも、単純な回路を有する主回路板を交換するのにかかる費用は、比較的安くなる。

それに加えて、中間導体素子のそれぞれをポゴピンとすることができ、また、中間誘電板、中間導体素子、中間回路板、底部カバー、および試験プローブから前もって形成されたサブアセンブリが主回路板上に取り外し可能に配置されるので、いつ回路に欠陥がある主回路板を交換しなければならなくなろうとも、主回路板からのサブアセンブリの取り外しが容易である。

以下の説明、添付の実用新案登録請求の範囲、および本考案の実施形態は、本考案の特徴および利点をさらに説明する。

従来の試験アセンブリの概略図である。 本考案の一実施形態による試験アセンブリの概略分解図である。 組み立て後の図２の試験アセンブリの概略上面図である。 組み立て後の図２の試験アセンブリの概略側面図である。 組み立て後の図２の試験アセンブリの概略底面図である。 図３Ｃの線ＡＡ’に沿った、組み立てられた試験アセンブリの部分的な要素の概略横断面図である。 図２の試験プローブの概略拡大斜視図である。

図２は、本考案の一実施形態による試験アセンブリの概略分解図である。図３Ａは、組み立て後の図２の試験アセンブリの概略上面図である。図３Ｂは、組み立て後の図２の試験アセンブリの概略側面図である。図３Ｃは、組み立て後の図２の試験アセンブリの概略底面図である。図３Ｄは、図３Ｃの線ＡＡ’に沿った、組み立てられた試験アセンブリの部分的な要素の概略横断面図である。説明のため、図３Ｄでは、底部カバーおよび主補剛材が省略されている。図２、および図３Ａから図３Ｄを参照すると、この実施形態では、試験アセンブリ２００が、ウェーハ（図示せず）などの半導体デバイスを試験するように構成されている。試験アセンブリ２００は、主回路板２１０、中間誘電板２２０、中間回路板２３０、複数の中間導体素子２４０、プローブベース２５０、底部カバー２６０、主補剛材２７０、および複数の試験プローブ２８０を備える。

主回路板２１０は、外部の試験機（図示せず）に接続することができる。主回路板２１０は、対向した２つの表面２１２、２１４、および複数のパッド２１６（図３Ｄに示されている）を備える。パッド２１６は、表面２１４上に配置される。主補剛材２７０は、主回路板２１０の表面２１２上に配置され、かつ、ボルトなどの複数の固定要素２８２により、主回路板２１０に固定される。

中間誘電板２２０は、複数の貫通穴２２２を備える。中間導体素子２４０は、中間誘電板２２０の貫通穴２２２にそれぞれ取り外し可能に配置される。この実施形態では、中間導体素子２４０のそれぞれは、例えばポゴピンであり、貫通穴２２２のうちの１つに締まり嵌めの形で配置される。

中間回路板２３０は、複数のパッド２３２、複数のパッド２３４、および対向した２つの表面２３６、２３８を備える。パッド２３２は、表面２３６上に配置される。パッド２３４は、表面２３８上に配置される。中間回路板２３０の表面２３６は、中間誘電板２２０に面する。中間回路板２３０の表面２３８は、底部カバー２６０に面する。この実施形態では、中間誘電板２２０および中間回路板２３０は、底部カバー２６０に取り外し可能に配置されるように、かつ、中間回路板２３０が中間誘電板２２０と底部カバー２６０との間に取り外し可能に配置されるように、ボルトなどの複数の固定要素２８４により底部カバー２６０に固定される。

底部カバー２６０は、ボルトなどの複数の固定要素２８６により、主回路板２１０の表面２１４に取り外し可能に固定される。したがって、中間誘電板２２０、中間回路板２３０、および底部カバー２６０は、主回路板２１０の表面２１４上に取り外し可能に配置され、かつ、中間誘電板２２０は、中間回路板２３０と主回路板２１０との間に配置される。さらに、前述の構成を考慮すれば、中間導体素子２４０のそれぞれは、主回路板２１０のパッド２１６のうちの１つと中間回路板２３０のパッド２３２のうちの１つとに電気的に接続される。

図４は、図２の試験プローブの概略拡大斜視図である。例えば図３Ｄおよび図４を参照すると、この実施形態では、試験プローブ２８０の数は６個である。試験プローブ２８０のそれぞれはカンチレバー型プローブとすることができるが、本考案はそれに限定されるものではない。試験プローブ２８０は、（樹脂などの）固定要素２５２によりプローブベース２５０に固定され、したがってプローブベース２５０によって保持される。試験プローブ２８０のそれぞれが垂直型試験プローブでありかつその構造強さが十分であるならば、プローブベース２５０を省略できることに留意されたい。

図２、図３Ｃ、および図３Ｄを参照すると、プローブベース２５０は、中間回路板２３０の表面２３８上に配置され、かつ、試験プローブ２８０が貫通開口部２６２の位置に対応するように、底部カバー２６０の貫通開口部２６２の位置に対応している。前述の構成を考慮すれば、試験プローブ２８０は、中間回路板２３０の表面２３８上に配置されて、中間回路板２３０のパッド２３４にそれぞれ電気的に接続される。この実施形態では、各試験プローブ２８０の一方の端部は、ハンダ付けにより、中間回路板２３０のパッド２３４のうちの１つに接続される。要約すれば、試験プローブ２８０のそれぞれは、中間回路板２３０と中間導体素子２４０のうちの１つとを通じて、主回路板２１０に電気的に接続される。さらに、各試験プローブ２８０のもう一方の端部は、半導体デバイスを試験するために、半導体デバイスに電気的に接触するように構成される。具体的には、主回路板２１０は、試験機からの試験信号を受信する。試験信号は、半導体デバイス上で電気的試験が行われるように、試験プローブ２８０を通じて送信される。

この実施形態では、試験アセンブリ２００は、主回路板２１０および中間回路板２３０を備え、また、中間導体素子２４０および中間回路板２３０は、主回路板２１０と試験プローブ２８０との間の電気的接続の媒体として機能することができるので、従来技術と比較すると、主回路板２１０の回路設計は、主回路板２１０の体積を減少させられるように簡易化することができる。したがって、この実施形態では、試験アセンブリ２００の主回路板２１０によって占められる必要スペースを減少させることができる。さらに、主回路板２１０の回路に欠陥があり、そのため主回路板２１０を交換しなければならない場合でも、単純な回路を有する主回路板２１０を交換するのにかかる費用は、比較的安くなる。

この実施形態では、中間誘電板２２０、中間導体素子２４０、中間回路板２３０、底部カバー２６０、プローブベース２５０、および試験プローブ２８０は、サブアセンブリを形成するために前もって組み合わせることができる。次いで、サブアセンブリおよび主補剛材２７０が、主回路板の対向した２つの表面２１４、２１２上にそれぞれ取り付けられて、この実施形態の試験アセンブリ２００を形成する。中間導体素子２４０のそれぞれをポゴピンとすることができ、また、中間誘電板２２０、中間導体素子２４０、中間回路板２３０、底部カバー２６０、プローブベース２５０、および試験プローブ２８０から前もって形成されたサブアセンブリが主回路板２１０上に取り外し可能に配置されるので、いつ回路に欠陥がある主回路板２１０を交換しなければならなくなろうとも、主回路板２１０からのサブアセンブリの取り外しが容易である。

本考案の前述の実施形態の試験アセンブリは、以下の利点のうちの１つ、または他の利点を有する。本考案の実施形態の試験アセンブリは、主回路板および中間回路板を備え、また、中間導体素子および中間回路板は、主回路板と試験プローブとの間の電気的接続の媒体として機能することができるので、従来技術と比較すると、主回路板の回路設計は、主回路板の体積を減少させられるように簡易化することができる。したがって、本考案の実施形態の試験アセンブリの主回路板によって占められる必要スペースを減少させることができる。さらに、主回路板の回路に欠陥があり、そのため主回路板を交換しなければならない場合でも、単純な回路を有する主回路板を交換するのにかかる費用は、比較的安くなる。

中間導体素子のそれぞれをポゴピンとすることができ、また、中間誘電板、中間導体素子、中間回路板、底部カバー、および試験プローブから前もって形成されたサブアセンブリが主回路板上に取り外し可能に配置されるので、いつ回路に欠陥がある主回路板を交換しなければならなくなろうとも、主回路板からのサブアセンブリの取り外しが容易である。

上記の各実施形態の詳細な説明は、本考案の特徴および精神をより明瞭に説明するために使用されるものである。各実施形態に対する上記の説明は、本考案の範囲を限定することを意図したものではない。上記の実施形態および均等な構成になされるあらゆる種類の修正が、本考案の保護範囲に含まれるべきである。したがって、本考案の範囲は、詳細な説明に関連して以下に記載される実用新案登録請求の範囲に従って、最も広範に説明されるべきでものあり、また、考えられる均等な変形形態および均等な構成のすべてを含むべきものである。

Claims (9)

1. 半導体デバイスを試験するように構成された試験アセンブリであって、
   表面、および前記表面上に配置された複数のパッドを具備する、主回路板と、
   前記主回路板の前記表面上に取り外し可能に配置され、かつ複数の貫通穴を具備する、中間誘電板と、
   前記中間誘電板上に配置され、かつ、複数の第１のパッド、複数の第２のパッド、第１の表面、および前記第１の表面に対向する第２の表面を具備する、中間回路板であって、前記中間誘電板が前記中間回路板と前記主回路板との間に配置され、前記第１のパッドが前記第１の表面上に配置され、前記第２のパッドが前記第２の表面上に配置され、前記第１の表面が前記中間誘電板に面する、中間回路板と、
   前記貫通穴にそれぞれ配置された複数の中間導体素子であって、そのそれぞれが前記主回路板の前記パッドのうちの１つと前記中間回路板の前記第１のパッドのうちの１つとを電気的に接続する、中間導体素子と、
   前記中間回路板の前記第２の表面上に配置され、かつ前記中間回路板の前記第２のパッドにそれぞれ電気的に接続された、複数の試験プローブであって、そのそれぞれが前記中間回路板と前記中間導体素子のうちの１つとを通じて前記主回路板に電気的に接続された、試験プローブと
   を備える、試験アセンブリ。
2. 前記中間回路板が、前記中間誘電板上に取り外し可能に配置される、請求項１に記載の試験アセンブリ。
3. 前記中間導体素子が、前記貫通穴にそれぞれ取り外し可能に配置される、請求項１または２に記載の試験アセンブリ。
4. 底部カバー、複数の第１の固定要素、および複数の第２の固定要素をさらに備え、前記底部カバーが貫通開口部を備え、前記中間回路板および前記中間誘電板が、前記第１の固定要素により前記底部カバーに取り外し可能に固定され、前記底部カバーが、前記第２の固定要素により前記主回路板に取り外し可能に固定され、前記試験プローブが前記貫通開口部に対応している、請求項１ないし３のいずれか一項に記載の試験アセンブリ。
5. 前記中間回路板の前記第２の表面上に配置されかつ前記貫通開口部に対応するプローブベースをさらに備え、前記試験プローブが前記プローブベースによって支持される、請求項４に記載の試験アセンブリ。
6. 前記中間誘電板、前記中間導体素子、前記中間回路板、前記底部カバー、および前記試験プローブが、サブアセンブリを形成するために前もって組み合わせられ、前記サブアセンブリが、前記主回路板上に取り外し可能に配置される、請求項４または５に記載の試験アセンブリ。
7. 前記中間導体素子のそれぞれが、ポゴピンである、請求項１ないし６のいずれか一項に記載の試験アセンブリ。
8. 前記試験プローブのそれぞれが、カンチレバー型プローブである、請求項１ないし７のいずれか一項に記載の試験アセンブリ。
9. 前記表面に対向する前記主回路板のもう一方の表面上に配置された主補剛材をさらに備える、請求項１ないし８のいずれか一項に記載の試験アセンブリ。

Images