CN114137384A - 测试装置 - Google Patents
测试装置 Download PDFInfo
- Publication number
- CN114137384A CN114137384A CN202010923721.5A CN202010923721A CN114137384A CN 114137384 A CN114137384 A CN 114137384A CN 202010923721 A CN202010923721 A CN 202010923721A CN 114137384 A CN114137384 A CN 114137384A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- hole
- stiffener
- bottom plate
- testing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 121
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 230000002787 reinforcement Effects 0.000 claims abstract description 3
- 239000003351 stiffener Substances 0.000 claims description 41
- 239000000523 sample Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明提供一种测试装置。该测试装置具有一底板、第一电路板、加强件、第二电路板以及测试卡。一第一电路板设置在该底板上;一加强件设置在该底板上,并位于该底板的中心部位,同时穿经该第一电路板设置;一第二电路板设置在该加强件的中心部位;一测试卡一部分位于该加强件下方,另一部分穿经该底板、该第一电路板、该加强件以及该第二电路板设置;其中该底板、该加强件、该第二电路板为一体成型,并以该底板承载该第一电路板。
Description
技术领域
本发明涉及一种测试装置。尤其涉及一种测试装置。
背景技术
一般而言,晶片上的半导体元件(例如,集成电路芯片)必须先行测试其电子特性,借以判定集成电路芯片的功能是否良好。良好的集成电路芯片将被选出以进行后续的封装工艺,而不良品将被舍弃以避免增加额外的封装成本。完成封装的集成电路芯片必须再进行另一次电性测试以筛选出封装不良品,进而提升最终成品良率。换言之,集成电路芯片在制造的过程中,必须进行数次的电性测试。
请参考图1,现有技术的测试系统10’,用于测试待测元件31’(例如半导体元件、集成电路芯片)。测试系统10’包含壳体11’(界定有测试室13’)、位于壳体11’内的支架17’、位于支架17’上且收纳待测元件31’的基座30’、位于壳体11’上的头板15’(具有开口19’)、位于头板15’上的测试卡40’。待测元件31’安置于具有加热器33’的基座30’上。
测试卡40’包含电路板41’、设置于电路板41’上的支撑物45’以及以环氧树脂47’固设于支撑物45’上的多根探针43’。电路板41’具有第一表面42A’及第二表面42B’,探针43’的前端可与面向第二表面42B’的待测元件31’形成电气连接。探针43’的尾端经由电路板41’内部的导电通道51’电气连接于电路板42’的第一表面42A’的导线53’。
在进行测试时,基座30’上升使得探针43’的前端与待测元件31’的接垫35’形成电气接触,因而测试卡40’与待测元件31’之间建立电气通路。在测试过程中,测试信号经由测试卡40’的探针43’传送至待测元件31’,而待测元件31’的反应信号则经由探针43’传送至测试卡40’外部进行分析,实现待测元件31’的电性测试。
然而,由于电路板41’与测试卡40’的探针43’直接连接,并以电路板41’当作承载使用,因此当在不同温度下时,电路板41’体积越大,则产生的变异量会越多,进而造成电路板41’与测试卡40’之间的连接容易受到温度变化的影响,导致测试结果的失真或错误;换言之,测试室13’的温度变化大,电路板41’变形量大,探针43’尖端位移大,导致偏离待测元件31’的接垫35’,导致测试结果的失真或错误。
上文的“现有技术”说明仅提供背景技术,并未承认上文的“现有技术”说明公开本发明的实施例,不构成本发明的现有技术,且上文的“现有技术”的任何说明均不应作为本发明的任一部分。
发明内容
本发明的目的在于提供一种测试装置,以解决上述至少一个问题。
本发明的一实施例提供一种测试装置。该测试装置包括一底板、第一电路板、加强件、第二电路板以及测试卡。一第一电路板设置在该底板上;一加强件设置在该底板上,并位于该底板的中心部位,同时穿经该第一电路板设置;一第二电路板设置在该加强件的中心部位;一测试卡一部分位于该加强件下方,另一部分穿经该底板、该第一电路板、该加强件以及该第二电路板设置。
在本发明的一些实施例中,该底板呈圆形,该底板的中心部位凹设有一第一凹接部,用以供该加强件容置,而该第一凹接部的中心处穿设有一第一通孔。
在本发明的一些实施例中,该第一电路板的中心处穿设有一第二通孔,该第二通孔对应该底板的该第一凹接部设置。
在本发明的一些实施例中,该加强件的中心处凹设有一第二凹接部,用以供该第二电路板容置,而该第二凹接部的中心处穿设有一第三通孔。
在本发明的一些实施例中,该第二电路板中心处穿设有一第四通孔,该第四通孔、该第三通孔、该第二通孔以及该第一通孔相互连通,以供该测试卡的该另一部分穿经设置。
在本发明的一些实施例中,该测试卡具有一本体部以及多个探针,该本体部位于该加强件下方,该多个探针穿经该底板、该第一电路板、该加强件以及该第二电路板设置。
在本发明的一些实施例中,该底板的该第一通孔呈具有圆边角的正方形。
在本发明的一些实施例中,该加强件的中心处朝下凸设有一凸接部,该凸接部对应穿经该底板的该第一通孔设置。
在本发明的一些实施例中,该凸接部具有一轮廓,与该底板的该第一通孔的轮廓对应。
在本发明的一些实施例中,该第一电路板的表面具有一第一电路图案,该第二电路板的表面具有一第二电路图案,该第一电路图案与该第二电路图案通过多个接合导线而相互电性连接。
在本发明的一些实施例中,该测试卡具有一本体部以及多个探针,该本体部位于该加强件下方,该多个探针穿经该底板的该第一通孔、该第一电路板的该第二通孔、该加强件的该第三通孔以及该第二电路板的该第四通孔设置,并与该第二电路板的该第二电路图案电性连接。
在本发明的一些实施例中,该底板的表面具有一第一定位标示,该加强件的表面具有一第三定位标示,当该加强件组装于底板上时,该加强件的该第三定位标示对准该底板的该第一定位标示设置。
在本发明的一些实施例中,该第二电路板具有一第二定位标示,当该第一电路板设置在该底板上时,该第一电路板的该第二定位标示对准该加强件的该第三定位标示设置。
在本发明的一些实施例中,该底板、该加强件以及该第二电路板为一体成型。
依据本发明的一些实施例中,提供一种测试装置。该测试装置具有一底板、一第一电路板、一加强件、一第二电路板以及一测试卡,其中该底板、该加强件、该第二电路板可为一体成型,并以该底板承载该第一电路板。此架构的结果,可通过而避免该第一电路板与该测试卡的多个探针直接连接,并可由该底板承载该第一电路板,因此当在不同温度下时,该底板、该加强件以及该第二电路板的材料的温度变化量与测试卡的温度变化量接近,且该测试卡的多个探针并不直接与该第一电路板连接,使该第一电路板与该测试卡的多个探针之间的变化量降低,进而避免测试结果的失真或错误,并可提升良率。
上文已相当广泛地概述本发明的技术特征及优点,使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求的其它技术特征及优点将描述于下文。本发明所属技术领域中技术人员应了解,可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本发明相同的目的。本发明所属技术领域中技术人员亦应了解,这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。
附图说明
参阅实施方式与权利要求合并考虑附图时,可得以更全面了解本发明的公开内容,附图中相同的元件符号指相同的元件。
图1为例示现有技术的一种测试系统。
图2为依据本发明一些实施例中一种测试装置的分解俯视示意图。
图3为依据本发明一些实施例中该测试装置的分解仰视示意图。
图4为依据本发明一些实施例中该测试装置的组合示意图。
图5为依据本发明一实施例中测试装置中的一半的剖视示意图。
图6为依据本发明一实施例中测试装置中的四分之三的剖视示意图。
附图标记如下:
1:底板
2:第一电路板
3:加强件
4:第二电路板
5:测试卡
10’:测试系统
11:第一凹接部
11’:壳体
12:第一通孔
13:第一定位标示
13’:测试室
15’:头板
17’:支架
19’:开口
21:第二通孔
22:第一电路图案
23:第二定位标示
30’:基座
31:第二凹接部
31’:待测元件
32:第三通孔
33:凸接部
33’:加热器
34:第三定位标示
40’:测试卡
41:第四通孔
41’:电路板
42:第二电路图案
42A’:第一表面
42B’:第二表面
43’:探针
45’:支撑物
47’:环氧树脂
51:本体部
51’:导电通道
52:探针
53’:导线
100:测试装置
具体实施方式
以下描述了组件和配置的具体范例,以简化本发明的实施例。当然,这些实施例仅用以例示,并非意图限制本发明的范围。举例而言,在叙述中第一部件形成于第二部件之上,可能包含形成第一和第二部件直接接触的实施例,也可能包含额外的部件形成于第一和第二部件之间,使得第一和第二部件不会直接接触的实施例。另外,本发明的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚,除非内文中特别说明,其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
再者,本发明可使用空间对应语词,例如“之下”、“低于”、“较低”、“高于”、“较高”等类似语词的简单说明,以描述附图中一元件或特征与另一元件或特征的关系。空间对应语词用以包含除了附图中描述的位向之外,装置于使用或操作中的不同位向。装置或可被定位(旋转90度或是其他位向),并且可相应解释本发明使用的空间对应描述。可理解当一特征形成于另一特征或基板时,可有其他特征存在于其间。再者,本发明可使用空间对应语词,例如“之下”、“低于”、“较低”、“高于”、“较高”等类似语词的简单说明,以描述附图中一元件或特征与另一元件或特征的关系。空间对应语词用以包含除了附图中描述的位向之外,装置于使用或操作中的不同位向。装置或可被定位(旋转90度或是其他位向),并且可相应解释本发明使用的空间对应描述。
本发明所公开的测试装置100,可应用在如图1所示的测试系统10’中;也就是本发明所公开的测试装置100可取代图1中的测试卡40’,以下即对本发明的测试装置100进行详细说明,必要时,可搭配图1的部分元件进行补充说明。
图2为依据本发明一些实施例中一种测试装置的分解俯视示意图。图3为依据本发明一些实施例中该测试装置的分解仰视示意图。图4为依据本发明一些实施例中该测试装置的组合示意图。图5为依据本发明一实施例中测试装置中的一半的剖视示意图。图6为依据本发明一实施例中测试装置中的四分之三的剖视示意图。
请参考图2至图6所示,本发明的测试装置100包括一底板1、一第一电路板2、一加强件3、一第二电路板4以及一测试卡5;其中,测试卡5的其一部分位于加强件3下方,测试卡5的另一部分穿经底板1、第一电路板2、加强件3以及第二电路板4设置。
请参考图2及图3,在本发明的一些实施例中,底板1大致呈圆形,且底板1的中心部位凹设有一第一凹接部11,用以供加强件3容置,而第一凹接部11的中心处穿设有一第一通孔12。
请参考图2至图6所示,第一电路板2设置在底板1上。在本发明的一些实施例中,第一电路板2的中心处穿设有一第二通孔21,第二通孔对应底板1的第一凹接部11设置。请参考图2所示,在本发明的一些实施例中,第一电路板2的表面具有一第一电路图案22。
请参考图2至图6所示,加强件3设置在底板1上,并位于底板1的中心部位,同时穿经第一电路板2设置。请参考图2与图3所示,在本发明的一些实施例中,加强件3的中心处凹设有一第二凹接部31,用以供第二电路板4容置,而第二凹接部31的中心处穿设有一第三通孔32。
请参考图2至图6所示,本发明的一些实施例中,加强件3的中心处朝下凸设有一凸接部33,凸接部33对应穿经底板1的第一通孔12设置。在本发明的一些实施例中,底板1的第一通孔12大致呈具有圆边角的正方形,而凸接部33具有一轮廓,与底板1的第一通孔12的轮廓对应。换言之,凸接部33的该轮廓呈圆边角的正方形。
请参考图2至图3所示,在本发明的一些实施例中,第二电路板4设置在加强件3的中心部位。在本发明的一些实施例中,第二电路板4中心处穿设有一第四通孔41,而第二电路板4的第四通孔41、加强件3的第三通孔32、第一电路板2的第二通孔21以及底板1的第一通孔12相互连通,以供测试卡5的该另一部分穿经设置。请再参考图2及图3所示,在本发明的一些实施例中,第二电路板4的表面具有一第二电路图案42。而第一电路板2的第一电路图案22与第二电路板4的第二电路图案42通过多个接合导线(bonding wires)(图未示)而相互电性连接。
请参考图2至图6所示,在本发明的一些实施例中,测试卡5具有一本体部51以及多个探针52,本体部51可具有一电路板(图未示),本体部51位于加强件3下方,而多个探针52穿经底板1的第一通孔12、第一电路板2的第二通孔21、加强件3的第三通孔32以及第二电路板4的第四通孔41设置,并与第二电路板4的第二电路图案42电性连接。
请再参考图2及图4所示,在本发明的一些实施例中,底板1的表面具有一第一定位标示13,例如图2所示的三角形箭头,而加强件3的表面具有一第三定位标示34,例如图2所示的三角形箭头。当加强件3组装于底板1上时,则加强件3的第三定位标示34对准底板1的第一定位标示13设置。在本发明的一些实施例中,第二电路板2具有一第二定位标示23,例如图2所示的三角形箭头。当第一电路板2设置在底板1上时,第一电路板2的第二定位标示23对准加强件3的第三定位标示34设置。
此外,请参考图4至图6所示,在本发明的一些实施例中,底板1、加强件3以及第二电路板4为一体成型。
结合上述的结构,请参考图1并结合本发明的图2至图6所示,在进行测试时,基座上升使得本发明的探针52的前端与待测元件的接垫形成电气接触,因而测试卡50与待测元件之间建立电气通路。在测试过程中,测试信号经由测试卡50的探针52传送至待测元件,而待测元件的反应信号则经由探针52传送至测试卡50外部进行分析,实现待测元件的电性测试。
通过上述的结构,本发明的测试装置100具有一底板1、一第一电路板2、一加强件3、一第二电路板4以及一测试卡5,其中底板1、加强件3、第二电路板4可为一体成型,并以底板1承载第一电路板2。此架构的结果,可通过避免在不同温度下时,第一电路板2的体积越大,则产生的变异量会越多,进而造成第一电路板2与测试卡5之间的连接容易受到温度变化的影响,导致测试结果的失真或错误;换言之,由于测试室的温度变化大,第一电路板2的变形量大,探针52的尖端的位移量大,通过底板1直接承载第一电路板2,使第一电路板2并不与测试卡5直接连接,可避免导致偏离待测元件31’的接垫35’,进而导致测试结果的失真或错误;因此当在不同温度下时,底板1、加强件3以及第二电路板4的材料的温度变化量与测试卡5的温度变化量接近,且测试卡5的多个探针52并不直接与第一电路板2连接,使第一电路板2与测试卡5的多个探针52之间的变化量降低,进而避免测试结果的失真或错误,并可提升良率。
再者,通过底板1的第一通孔12大致呈具有圆边角的正方形,而凸接部33具有一轮廓,与底板1的第一通孔12的轮廓对应,换言之,凸接部33的该轮廓呈圆边角的正方形;底板1的表面具有一第一定位标示13,例如图1所示的三角形箭头,而加强件3的表面具有一第三定位标示34,例如图1所示的三角形箭头,当加强件3组装于底板1上时,则第三定位标示34对准第一定位标示13设置;以及第二电路板2具有一第二定位标示23,例如图1所示的三角形箭头,当第一电路板2设置在底板1上时,第一电路板2的第二定位标示23对准加强件3的第三定位标示34设置由此,可避免组装的错误,达到防呆的功效。
本发明的一实施例提供一种测试装置。该测试装置包括一底板;一第一电路板,设置在该底板上;一加强件,设置在该底板上,并位于该底板的中心部位,同时穿经该第一电路板设置;一第二电路板,设置在该加强件的中心部位;以及一测试卡,其一部分位于该加强件下方,另一部分穿经该底板、该第一电路板、该加强件以及该第二电路板设置。
虽然已详述本发明及其优点,然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本发明的精神与范围。例如,可用不同的方法实施上述的许多工艺,并且以其他工艺或其组合替代上述的许多工艺。
再者,本发明的范围并不受限于说明书中所述之工艺、机械、制造、物质组成物、手段、方法与步骤特定实施例。本领域技术人员可自本发明的公开内容理解可根据本发明而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此,此等工艺、机械、制造、物质组成物、手段、方法、或步骤系包含于本发明的权利要求内。
Claims (14)
1.一种测试装置,包括:
一底板;
一第一电路板,设置在该底板上;
一加强件,设置在该底板上,并位于该底板的中心部位,同时穿经该第一电路板设置;
一第二电路板,设置在该加强件的中心部位;以及
一测试卡,其一部分位于该加强件下方,另一部分穿经该底板、该第一电路板、该加强件以及该第二电路板设置。
2.如权利要求1所述的测试装置,其中该底板呈圆形,该底板的中心部位凹设有一第一凹接部,用以供该加强件容置,而该第一凹接部的中心处穿设有一第一通孔。
3.如权利要求2所述的测试装置,其中该第一电路板的中心处穿设有一第二通孔,该第二通孔对应该底板的该第一凹接部设置。
4.如权利要求3所述的测试装置,其中该加强件的中心处凹设有一第二凹接部,用以供该第二电路板容置,而该第二凹接部的中心处穿设有一第三通孔。
5.如权利要求4所述的测试装置,其中该第二电路板中心处穿设有一第四通孔,该第四通孔、该第三通孔、该第二通孔以及该第一通孔相互连通,以供该测试卡的该另一部分穿经设置。
6.如权利要求1所述的测试装置,其中该测试卡具有一本体部以及多个探针,该本体部位于该加强件下方,该多个探针穿经该底板、该第一电路板、该加强件以及该第二电路板设置,并与该第二电路板电性连接。
7.如权利要求5所述的测试装置,其中该底板的该第一通孔呈具有圆边角的正方形。
8.如权利要求7所述的测试装置,其中该加强件的中心处朝下凸设有一凸接部,该凸接部对应穿经该底板的该第一通孔设置。
9.如权利要求8所述的测试装置,其中该凸接部具有一轮廓,与该底板的该第一通孔的轮廓对应。
10.如权利要求5所述的测试装置,其中该第一电路板的表面具有一第一电路图案,该第二电路板的表面具有一第二电路图案,该第一电路图案与该第二电路图案通过多个接合导线而相互电性连接。
11.如权利要求10所述的测试装置,其中该测试卡具有一本体部以及多个探针,该本体部位于该加强件下方,该多个探针穿经该底板的该第一通孔、该第一电路板的该第二通孔、该加强件的该第三通孔以及该第二电路板的该第四通孔设置,并通过与该第二电路板的该第二电路图案电性连接。
12.如权利要求5所述的测试装置,其中该底板的表面具有一第一定位标示,该加强件的表面具有一第三定位标示,当该加强件组装于底板上时,该加强件的该第三定位标示对准该底板的该第一定位标示设置。
13.如权利要求12所述的测试装置,其中该第二电路板具有一第二定位标示,当该第一电路板设置在该底板上时,该第一电路板的该第二定位标示对准该加强件的该第三定位标示设置。
14.如权利要求1所述的测试装置,其中该底板、该加强件以及该第二电路板为一体成型。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010923721.5A CN114137384A (zh) | 2020-09-04 | 2020-09-04 | 测试装置 |
US16/950,513 US11209462B1 (en) | 2020-09-04 | 2020-11-17 | Testing apparatus |
KR1020210055113A KR102591115B1 (ko) | 2020-09-04 | 2021-04-28 | 테스팅 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010923721.5A CN114137384A (zh) | 2020-09-04 | 2020-09-04 | 测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114137384A true CN114137384A (zh) | 2022-03-04 |
Family
ID=79168278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010923721.5A Pending CN114137384A (zh) | 2020-09-04 | 2020-09-04 | 测试装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11209462B1 (zh) |
KR (1) | KR102591115B1 (zh) |
CN (1) | CN114137384A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973504A (en) * | 1994-10-28 | 1999-10-26 | Kulicke & Soffa Industries, Inc. | Programmable high-density electronic device testing |
WO2000040975A1 (en) * | 1999-01-06 | 2000-07-13 | Vertest Systems Corporation | Text probe interface assembly and manufacture method |
JP2012093328A (ja) * | 2010-10-22 | 2012-05-17 | Isao Kimoto | プローブカード |
KR101384399B1 (ko) * | 2013-02-13 | 2014-04-10 | 이영희 | 프로브 카드 |
KR20170096485A (ko) * | 2016-02-16 | 2017-08-24 | (주) 루켄테크놀러지스 | 프로브 카드 |
CN212391574U (zh) * | 2020-09-04 | 2021-01-22 | 思达科技股份有限公司 | 测试装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6853205B1 (en) * | 2003-07-17 | 2005-02-08 | Chipmos Technologies (Bermuda) Ltd. | Probe card assembly |
TWI252925B (en) * | 2004-07-05 | 2006-04-11 | Yulim Hitech Inc | Probe card for testing a semiconductor device |
JP5629545B2 (ja) * | 2009-12-18 | 2014-11-19 | 株式会社日本マイクロニクス | プローブカード及び検査装置 |
KR101047537B1 (ko) * | 2010-12-08 | 2011-07-08 | 주식회사 에스디에이 | 프로브 카드 |
TWM463903U (zh) * | 2013-05-15 | 2013-10-21 | Star Techn Inc | 測試組件 |
KR101819569B1 (ko) * | 2016-04-01 | 2018-01-18 | 주식회사 에스디에이 | 프로브 카드 |
-
2020
- 2020-09-04 CN CN202010923721.5A patent/CN114137384A/zh active Pending
- 2020-11-17 US US16/950,513 patent/US11209462B1/en active Active
-
2021
- 2021-04-28 KR KR1020210055113A patent/KR102591115B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973504A (en) * | 1994-10-28 | 1999-10-26 | Kulicke & Soffa Industries, Inc. | Programmable high-density electronic device testing |
WO2000040975A1 (en) * | 1999-01-06 | 2000-07-13 | Vertest Systems Corporation | Text probe interface assembly and manufacture method |
US6137297A (en) * | 1999-01-06 | 2000-10-24 | Vertest Systemsn Corp. | Electronic test probe interface assembly and method of manufacture |
JP2012093328A (ja) * | 2010-10-22 | 2012-05-17 | Isao Kimoto | プローブカード |
KR101384399B1 (ko) * | 2013-02-13 | 2014-04-10 | 이영희 | 프로브 카드 |
KR20170096485A (ko) * | 2016-02-16 | 2017-08-24 | (주) 루켄테크놀러지스 | 프로브 카드 |
CN212391574U (zh) * | 2020-09-04 | 2021-01-22 | 思达科技股份有限公司 | 测试装置 |
Also Published As
Publication number | Publication date |
---|---|
KR102591115B1 (ko) | 2023-10-18 |
KR20220031486A (ko) | 2022-03-11 |
US11209462B1 (en) | 2021-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459007B2 (en) | Probe card | |
US7129730B2 (en) | Probe card assembly | |
TWI447408B (zh) | 具有主動電路元件之測試中介器及其方法 | |
US6456099B1 (en) | Special contact points for accessing internal circuitry of an integrated circuit | |
US8647976B2 (en) | Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same | |
TWI759851B (zh) | 測試裝置 | |
US10718809B1 (en) | History management pad of semiconductor test socket, manufacturing method thereof, and semiconductor test device including history management pad | |
CN212391574U (zh) | 测试装置 | |
JP2004138405A (ja) | 半導体装置測定用プローブ | |
CN109585317B (zh) | 测试设备及测试方法 | |
JPH1048298A (ja) | 半導体装置の高速試験方法 | |
KR200200534Y1 (ko) | 프로브 카드 | |
CN114137384A (zh) | 测试装置 | |
KR100478261B1 (ko) | 반도체 기판 시험장치 | |
KR101322265B1 (ko) | 검사 탐침 장치 | |
US6270357B1 (en) | Mounting for high frequency device packages | |
JPH11295342A (ja) | プローブカード及びその製造方法 | |
JP2004138391A (ja) | 半導体装置の製造方法 | |
KR101391794B1 (ko) | 프로브 유닛 및 프로브 카드 | |
US7061261B2 (en) | Semiconductor inspection device and method for manufacturing contact probe | |
US7285973B1 (en) | Methods for standardizing a test head assembly | |
TWM606792U (zh) | 測試裝置 | |
US20240255545A1 (en) | Probe card and test apparatus including probe card | |
US20070085554A1 (en) | Replaceable modular probe head | |
JP4408748B2 (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |