TWI759851B - 測試裝置 - Google Patents

測試裝置 Download PDF

Info

Publication number
TWI759851B
TWI759851B TW109130502A TW109130502A TWI759851B TW I759851 B TWI759851 B TW I759851B TW 109130502 A TW109130502 A TW 109130502A TW 109130502 A TW109130502 A TW 109130502A TW I759851 B TWI759851 B TW I759851B
Authority
TW
Taiwan
Prior art keywords
circuit board
hole
reinforcing member
bottom plate
center
Prior art date
Application number
TW109130502A
Other languages
English (en)
Other versions
TW202211337A (zh
Inventor
俊良 劉
曾筱婷
王禮民
涂家豪
彭俊瑋
Original Assignee
思達科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 思達科技股份有限公司 filed Critical 思達科技股份有限公司
Priority to TW109130502A priority Critical patent/TWI759851B/zh
Publication of TW202211337A publication Critical patent/TW202211337A/zh
Application granted granted Critical
Publication of TWI759851B publication Critical patent/TWI759851B/zh

Links

Images

Abstract

本揭露提供一種測試裝置。該測試裝置具有一底板;一第一電路板,設置在該底板上;一加強件,設置在該底板上,並位在該底板的中心部位,同時穿經該第一電路板設置;一第二電路板,設置在該加強件的中心部位;以及一測試卡,其一部分位在該加強件下方,另一部分穿經該底板、該第一電路板、該加強件以及該第二電路板設置;其中該底板、該加強件、該第二電路板為一體成型,並以該底板承載該第一電路板。

Description

測試裝置
本揭露係關於一種測試裝置。特別是有關於一種測試裝置。
一般而言,晶圓上的半導體元件(例如,積體電路晶片)必須先行測試其電子特性,藉以判定積體電路晶片的功能是否良好。良好的積體電路晶片將被選出以進行後續之封裝製程,而不良品將被捨棄以避免增加額外的封裝成本。完成封裝之積體電路晶片必須再進行另一次電性測試以篩選出封裝不良品,進而提升最終成品良率。換言之,積體電路晶片在製造的過程中,必須進行數次的電性測試。
請參考圖1,先前技術之測試系統10’,用於測試待測元件31’(例如半導體元件、積體電路晶片)。測試系統10’包含殼體11’(界定有測試室13’)、位於殼體11’內之支架17’、位於支架17’上且收納待測元件31’之基座30’、位於殼體11’上的頭板15’(具有開口19’)、位於頭板15’上的測試卡40’。待測元件31’係安置於具有加熱器33’之基座30’上。
測試卡40’包含電路板41’、設置於電路板41’上之支撐物45’以及以環氧樹脂47’固設於支撐物45’上之複數根探針43’。電路板41’具有第一表面42A’及第二表面42B’,探針43’之前端可與面向第二表面 42B’之待測元件31’形成電氣連接。探針43’之尾端經由電路板41’內部之導電通道51’電氣連接於電路板42’之第一表面42A’的導線53’。
在進行測試時,基座30’上升使得探針43’之前端與待測元件31’之接墊35’形成電氣接觸,因而測試卡40’與待測元件31’之間建立電氣通路。在測試過程中,測試訊號經由測試卡40’之探針43’傳送至待測元件31’,而待測元件31’的反應訊號則經由探針43’傳送至測試卡40’外部進行分析,實現待測元件31’之電性測試。
然而,由於電路板41’與測試卡40’的探針43’直接連接,並以電路板41’當作承載使用,因此當在不同溫度下時,電路板41’體積越大,則產生的變異量會越多,進而造成電路板41’與測試卡40’之間的連接容易受到溫度變化的影響,導致測試結果的失真或錯誤;換言之,測試室13’的溫度變化大,電路板41’變形量大,探針43’尖端位移大,導致偏離待測元件31’的接墊35’,導致測試結果的失真或錯誤。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種測試裝置。該測試裝置包括一底板;一第一電路板,設置在該底板上;一加強件,設置在該底板上,並位在該底板的中心部位,同時穿經該第一電路板設置;一第二電路板,設置在該加強件的中心部位;以及一測試卡,其一部分位在該加強件下方,另一部分穿經該底板、該第一電路板、該加強件以及該第二電路板設置。
在本揭露的一些實施例中,該底板大致呈圓形,該底板的 中心部位凹設有一第一凹接部,用以供該加強件容置,而該第一凹接部的中心處穿設有一第一通孔。
在本揭露的一些實施例中,該第一電路板的中心處穿設有一第二通孔,該第二通孔對應該底板的該第一凹接部設置。
在本揭露的一些實施例中,該加強件的中心處凹設有一第二凹接部,用以供該第二電路板容置,而該第二凹接部的中心處穿設有一第三通孔。
在本揭露的一些實施例中,該第二電路板中心處穿設有一第四通孔,該第四通孔、該第三通孔、該第二通孔以及該第一通孔相互連通,以供該測試卡的該另一部分穿經設置。
在本揭露的一些實施例中,該測試卡具有一本體部以及複數個探針,該本體部位在該加強件下方,該複數個探針穿經該底板、該第一電路板、該加強件以及該第二電路板設置。
在本揭露的一些實施例中,該底板的該第一通孔大致呈具有圓邊角的正方形。
在本揭露的一些實施例中,該加強件的中心處朝下凸設有一凸接部,該凸接部對應穿經該底板的該第一通孔設置。
在本揭露的一些實施例中,該凸接部具有一輪廓,與該底板的該第一通孔的輪廓對應。
在本揭露的一些實施例中,該第一電路板的表面具有一第一電路圖案,該第二電路板的表面具有一第二電路圖案,該第一電路圖案與該第二電路圖案透過多個接合導線而相互電性連接。
在本揭露的一些實施例中,該測試卡具有一本體部以及複 數個探針,該本體部位在該加強件下方,該複數個探針穿經該底板的該第一通孔、該第一電路板的該第二通孔、該加強件的該第三通孔以及該第二電路板的該第四通孔設置,並與該第二電路板的該第二電路圖案電性連接。
在本揭露的一些實施例中,該底板的表面具有一第一定位標示,該加強件的表面具有一第三定位標示,當該加強件組裝於底板上時,該加強件的該第三定位標示對準該底板的該第一定位標示設置。
在本揭露的一些實施例中,該第一電路板具有一第二定位標示,當該第一電路板設置在該底板上時,該第一電路板的該第二定位標示對準該加強件的該第三定位標示設置。
在本揭露的一些實施例中,該底板、該加強件以及該第二電路板為一體成型。
依據本揭露的一些實施例中,係提供一種測試裝置。該測試裝置具有一底板、一第一電路板、一加強件、一第二電路板以及一測試卡,其中該底板、該加強件、該第二電路板可為一體成型,並以該底板承載該第一電路板。此架構的結果,可藉由而避免該第一電路板與該測試卡的該等探針直接連接,並可由該底板承載該第一電路板,因此當在不同溫度下時,該底板、該加強件以及該第二電路板之材料的溫度變化量與測試卡的溫度變化量接近,且該測試卡的該等探針並不直接與該第一電路板連接,使該第一電路板與該測試卡的該等探針之間的變化量降低,進而避免測試結果的失真或錯誤,並可提升良率。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的 之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1:底板
2:第一電路板
3:加強件
4:第二電路板
5:測試卡
10’:測試系統
11:第一凹接部
11’:殼體
12:第一通孔
13:第一定位標示
13’:測試室
15’:頭板
17’:支架
19’:開口
21:第二通孔
22:第一電路圖案
23:第二定位標示
30’:基座
31:第二凹接部
31’:待測元件
32:第三通孔
33:凸接部
33’:加熱器
34:第三定位標示
40’:測試卡
41:第四通孔
41’:電路板
42:第二電路圖案
42A’:第一表面
42B’:第二表面
43’:探針
45’:支撐物
47’:環氧樹脂
51:本體部
51’:導電通道
52:探針
53’:導線
100:測試裝置
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。
圖1為例示先前技術之一種測試系統。
圖2為依據本揭露一些實施例中一種測試裝置的分解頂視示意圖。
圖3為依據本揭露一些實施例中該測試裝置的分解底視示意圖。
圖4為依據本揭露一些實施例中該測試裝置的組合示意圖。
圖5為依據本揭露一實施例中測試裝置中之一半的剖視示意圖。
圖6為依據本揭露一實施例中測試裝置中之四分之三的剖視示意圖。
以下描述了組件和配置的具體範例,以簡化本揭露之實施例。當然,這些實施例僅用以例示,並非意圖限制本揭露之範圍。舉例而言,在敘述中第一部件形成於第二部件之上,可能包含形成第一和第二部件直接接觸的實施例,也可能包含額外的部件形成於第一和第二部件之間,使得第一和第二部件不會直接接觸的實施例。另外,本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚,除非內文中特別說明,其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
再者,本申請案可使用空間對應語詞,例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明,以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包含除了圖式中描述的位向之外,裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向),並且可相應解釋本申請案使用的空間對應描述。可理解當一特徵係形成於另一特徵或基板時,可有其他特徵存在於其間。再者,本申請案可使用空間對應語詞,例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明,以描述圖式中一元件或特徵與另一元件或特徵的關係。空間對應語詞係用以包含除了圖式中描述的位向之外,裝置於使用或操作中之不同位向。裝置或可被定位(旋轉90度或是其他位向),並且可相應解釋本申請案使用的空間對應描述。
本揭露所揭示的測試裝置100,可應用在如圖1所示的測試系統10’中;意即,本揭露所揭示的測試裝置100可取代圖1中的測試卡40’,以下即對本揭露的測試裝置100進行詳細說明,必要時,可搭配圖1的部分元件進行補充說明。
圖2為依據本揭露一些實施例中一種測試裝置的分解頂視示意圖。圖3為依據本揭露一些實施例中該測試裝置的分解底視示意圖。圖4為依據本揭露一些實施例中該測試裝置的組合示意圖。圖5為依據本揭露一實施例中測試裝置中之一半的剖視示意圖。圖6為依據本揭露一實施例中測試裝置中之四分之三的剖視示意圖。
請參考圖2至圖6所示,本揭露的測試裝置100包括一底板1、一第一電路板2、一加強件3、一第二電路板4以及一測試卡5;其中,測試卡5的其一部分位在加強件3下方,測試卡5的另一部分穿經底板1、 第一電路板2、加強件3以及第二電路板4設置。
請參考圖2及圖3,在本揭露的一些實施例中,底板1大致呈圓形,且底板1的中心部位凹設有一第一凹接部11,用以供加強件3容置,而第一凹接部11的中心處穿設有一第一通孔12。
請參考圖2至圖6所示,第一電路板2設置在底板1上。在本揭露的一些實施例中,第一電路板2的中心處穿設有一第二通孔21,第二通孔對應底板1的第一凹接部11設置。請參考圖2所示,在本揭露的一些實施例中,第一電路板2的表面具有一第一電路圖案22。
請參考圖2至圖6所示,加強件3設置在底板1上,並位在底板1的中心部位,同時穿經第一電路板2設置。請參考圖2與圖3所示,在本揭露的一些實施例中,加強件3的中心處凹設有一第二凹接部31,用以供第二電路板4容置,而第二凹接部31的中心處穿設有一第三通孔32。
請參考圖2至圖6所示,本揭露的一些實施例中,加強件3的中心處朝下凸設有一凸接部33,凸接部33對應穿經底板1的第一通孔12設置。在本揭露的一些實施例中,底板1的第一通孔12大致呈具有圓邊角的正方形,而凸接部33具有一輪廓,與底板1的第一通孔12的輪廓對應。換言之,凸接部33的該輪廓呈圓邊角的正方形。
請參考圖2至圖3所示,在本揭露的一些實施例中,第二電路板4設置在加強件3的中心部位。在本揭露的一些實施例中,第二電路板4中心處穿設有一第四通孔41,而第二電路板4的第四通孔41、加強件3的第三通孔32、第一電路板2的第二通孔21以及底板1的第一通孔12相互連通,以供測試卡5的該另一部分穿經設置。請再參考圖2及圖3所示,在本揭露的一些實施例中,第二電路板4的表面具有一第二電路圖案42。而第 一電路板2的第一電路圖案22與第二電路板4的第二電路圖案42透過多個接合導線(bonding wires)(圖未示)而相互電性連接。
請參考圖2至圖6所示,在本揭露的一些實施例中,測試卡5具有一本體部51以及複數個探針52,本體部51可具有一電路板(圖未示),本體部51位在加強件3下方,而複數個探針52穿經底板1的第一通孔12、第一電路板2的第二通孔21、加強件3的第三通孔32以及第二電路板4的第四通孔41設置,並與第二電路板4的第二電路圖案42電性連接。
請再參考圖2及圖4所示,在本揭露的一些實施例中,底板1的表面具有一第一定位標示13,例如圖2所示的三角形箭頭,而加強件3的表面具有一第三定位標示34,例如圖2所示的三角形箭頭。當加強件3組裝於底板1上時,則加強件3的第三定位標示34對準底板1的第一定位標示13設置。在本揭露的一些實施例中,第一電路板2具有一第二定位標示23,例如圖2所示的三角形箭頭。當第一電路板2設置在底板1上時,第一電路板2的第二定位標示23對準加強件3的第三定位標示34設置。
此外,請參考圖4至圖6所示,在本揭露的一些實施例中,底板1、加強件3以及第二電路板4為一體成型。
結合上述的結構,請參考圖1並結合本揭露的圖2至圖6所示,在進行測試時,基座上升使得本揭露之探針52之前端與待測元件之接墊形成電氣接觸,因而測試卡50與待測元件之間建立電氣通路。在測試過程中,測試訊號經由測試卡50之探針52傳送至待測元件,而待測元件的反應訊號則經由探針52傳送至測試卡50外部進行分析,實現待測元件之電性測試。
藉由上述的結構,本揭露之測試裝置100具有一底板1、一 第一電路板2、一加強件3、一第二電路板4以及一測試卡5,其中底板1、加強件3、第二電路板4可為一體成型,並以底板1承載第一電路板2。此架構的結果,可藉由避免在不同溫度下時,第一電路板2的體積越大,則產生的變異量會越多,進而造成第一電路板2與測試卡5之間的連接容易受到溫度變化的影響,導致測試結果的失真或錯誤;換言之,由於測試室的溫度變化大,第一電路板2的變形量大,探針52之尖端的位移量大,藉由底板1直接承載第一電路板2,使第一電路板2並不與測試卡5直接連接,可避免導致偏離待測元件31’的接墊35’,進而導致測試結果的失真或錯誤;因此當在不同溫度下時,底板1、加強件3以及第二電路板4之材料的溫度變化量與測試卡5的溫度變化量接近,且測試卡5的該等探針52並不直接與第一電路板2連接,使第一電路板2與測試卡5的該等探針52之間的變化量降低,進而避免測試結果的失真或錯誤,並可提升良率。
再者,藉由底板1的第一通孔12大致呈具有圓邊角的正方形,而凸接部33具有一輪廓,與底板1的第一通孔12的輪廓對應,換言之,凸接部33的該輪廓呈圓邊角的正方形;底板1的表面具有一第一定位標示13,例如圖1所示的三角形箭頭,而加強件3的表面具有一第三定位標示34,例如圖1所示的三角形箭頭,當加強件3組裝於底板1上時,則第三定位標示34對準第一定位標示13設置;以及第一電路板2具有一第二定位標示23,例如圖1所示的三角形箭頭,當第一電路板2設置在底板1上時,第一電路板2的第二定位標示23對準加強件3的第三定位標示34設置藉此,可避免組裝的錯誤,達到防呆的功效。
本揭露之一實施例提供一種測試裝置。該測試裝置包括一底板;一第一電路板,設置在該底板上;一加強件,設置在該底板上,並 位在該底板的中心部位,同時穿經該第一電路板設置;一第二電路板,設置在該加強件的中心部位;以及一測試卡,其一部分位在該加強件下方,另一部分穿經該底板、該第一電路板、該加強件以及該第二電路板設置。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1:底板 2:第一電路板 3:加強件 4:第二電路板 5:測試卡 11:第一凹接部 12:第一通孔 13:第一定位標示 21:第二通孔 22:第一電路圖案 31:第二凹接部 32:第三通孔 34:第三定位標示 41:第四通孔 42:第二電路圖案 51:本體部 52:探針 100:測試裝置

Claims (14)

  1. 一種測試裝置,包括:一底板;一第一電路板,設置在該底板上;一加強件,設置在該底板上,並位在該底板的中心部位,同時穿經該第一電路板設置;一第二電路板,設置在該加強件的中心部位;以及一測試卡,其一部分位在該加強件下方,另一部分穿經該底板、該第一電路板、該加強件以及該第二電路板設置。
  2. 如請求項1所述之測試裝置,其中該底板大致呈圓形,該底板的中心部位凹設有一第一凹接部,用以供該加強件容置,而該第一凹接部的中心處穿設有一第一通孔。
  3. 如請求項2所述之測試裝置,其中該第一電路板的中心處穿設有一第二通孔,該第二通孔對應該底板的該第一凹接部設置。
  4. 如請求項3所述之測試裝置,其中該加強件的中心處凹設有一第二凹接部,用以供該第二電路板容置,而該第二凹接部的中心處穿設有一第三通孔。
  5. 如請求項4所述之測試裝置,其中該第二電路板中心處穿設有一第四 通孔,該第四通孔、該第三通孔、該第二通孔以及該第一通孔相互連通,以供該測試卡的該另一部分穿經設置。
  6. 如請求項1所述之測試裝置,其中該測試卡具有一本體部以及複數個探針,該本體部位在該加強件下方,該複數個探針穿經該底板、該第一電路板、該加強件以及該第二電路板設置,並與該第二電路板電性連接。
  7. 如請求項5所述之測試裝置,其中該底板的該第一通孔大致呈具有圓邊角的正方形。
  8. 如請求項7所述之測試裝置,其中該加強件的中心處朝下凸設有一凸接部,該凸接部對應穿經該底板的該第一通孔設置。
  9. 如請求項8所述之測試裝置,其中該凸接部具有一輪廓,與該底板的該第一通孔的輪廓對應。
  10. 如請求項5所述之測試裝置,其中該第一電路板的表面具有一第一電路圖案,該第二電路板的表面具有一第二電路圖案,該第一電路圖案與該第二電路圖案透過多個接合導線而相互電性連接。
  11. 如請求項10所述之測試裝置,其中該測試卡具有一本體部以及複數個探針,該本體部位在該加強件下方,該複數個探針穿經該底板的該第一通孔、該第一電路板的該第二通孔、該加強件的該第三通孔以及該第二電 路板的該第四通孔設置,並透過與該第二電路板的該第二電路圖案電性連接。
  12. 如請求項5所述之測試裝置,其中該底板的表面具有一第一定位標示,該加強件的表面具有一第三定位標示,當該加強件組裝於底板上時,該加強件的該第三定位標示對準該底板的該第一定位標示設置。
  13. 如請求項12所述之測試裝置,其中該第一電路板具有一第二定位標示,當該第一電路板設置在該底板上時,該第一電路板的該第二定位標示對準該加強件的該第三定位標示設置。
  14. 如請求項1所述之測試裝置,其中該底板、該加強件以及該第二電路板為一體成型。
TW109130502A 2020-09-04 2020-09-04 測試裝置 TWI759851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109130502A TWI759851B (zh) 2020-09-04 2020-09-04 測試裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109130502A TWI759851B (zh) 2020-09-04 2020-09-04 測試裝置

Publications (2)

Publication Number Publication Date
TW202211337A TW202211337A (zh) 2022-03-16
TWI759851B true TWI759851B (zh) 2022-04-01

Family

ID=81747043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130502A TWI759851B (zh) 2020-09-04 2020-09-04 測試裝置

Country Status (1)

Country Link
TW (1) TWI759851B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11802910B1 (en) 2022-05-12 2023-10-31 Nanya Technology Corporation Probe apparatus for testing semiconductor devices
TWI817599B (zh) * 2022-05-12 2023-10-01 南亞科技股份有限公司 測試裝置以及半導體元件的測試方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000040975A1 (en) * 1999-01-06 2000-07-13 Vertest Systems Corporation Text probe interface assembly and manufacture method
US20030080763A1 (en) * 2001-06-20 2003-05-01 David Yu Probe contact system having planarity adjustment mechanism
TW200801528A (en) * 2006-06-22 2008-01-01 Mjc Probe Inc Probe card device with low leakage current
TWM579279U (zh) * 2019-01-22 2019-06-11 新加坡商美亞國際電子有限公司 承載結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000040975A1 (en) * 1999-01-06 2000-07-13 Vertest Systems Corporation Text probe interface assembly and manufacture method
US20030080763A1 (en) * 2001-06-20 2003-05-01 David Yu Probe contact system having planarity adjustment mechanism
TW200801528A (en) * 2006-06-22 2008-01-01 Mjc Probe Inc Probe card device with low leakage current
TWM579279U (zh) * 2019-01-22 2019-06-11 新加坡商美亞國際電子有限公司 承載結構

Also Published As

Publication number Publication date
TW202211337A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US10184956B2 (en) Probe card
US7129730B2 (en) Probe card assembly
US6564986B1 (en) Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
TWI759851B (zh) 測試裝置
US20120105089A1 (en) Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
JP4343256B1 (ja) 半導体装置の製造方法
JPH11148949A (ja) 半導体装置をテストするためのプローブカード
WO2005083773A1 (ja) プローブカード及びその製造方法
CN212391574U (zh) 测试装置
US20080206907A1 (en) Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device
KR200200534Y1 (ko) 프로브 카드
JP2009002865A (ja) プローブカード及び電子部品試験装置
TWM606792U (zh) 測試裝置
JPH11160396A (ja) 電気的検査装置
TWM553422U (zh) 用於晶圓量測之垂直式探針卡與探針頭
US11209462B1 (en) Testing apparatus
JPH11295342A (ja) プローブカード及びその製造方法
TWI526693B (zh) The improved structure of the test probe card
WO2018068627A1 (zh) 用于芯片测试和编程的装置及其制造方法
JP2000227443A (ja) プローブカード
JP3313031B2 (ja) プローブカード
US20230358784A1 (en) Method and apparatus for testing a semiconductor device
KR100644077B1 (ko) 반도체 검사용 프로브 카드의 구조
TW201913101A (zh) 用於晶圓量測之垂直式探針卡與探針頭
JP4408748B2 (ja) 半導体素子の製造方法