TWI447408B - 具有主動電路元件之測試中介器及其方法 - Google Patents

具有主動電路元件之測試中介器及其方法 Download PDF

Info

Publication number
TWI447408B
TWI447408B TW098112515A TW98112515A TWI447408B TW I447408 B TWI447408 B TW I447408B TW 098112515 A TW098112515 A TW 098112515A TW 98112515 A TW98112515 A TW 98112515A TW I447408 B TWI447408 B TW I447408B
Authority
TW
Taiwan
Prior art keywords
contact
array
test
die
contacts
Prior art date
Application number
TW098112515A
Other languages
English (en)
Other versions
TW201000924A (en
Inventor
Marc A Mangrum
Kenneth R Burch
David T Patten
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW201000924A publication Critical patent/TW201000924A/zh
Application granted granted Critical
Publication of TWI447408B publication Critical patent/TWI447408B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Description

具有主動電路元件之測試中介器及其方法
本發明係關於積體電路測試,且更特定言之係關於測試中介器。
本申請案已在美國於2008年6月26日申請為專利申請案第12/146,552號。
積體電路的操作頻率及輸入/輸出(I/O)信號的數量是持續增加的,同時該I/O信號接觸件的實體尺寸是持續減小的。實施測試硬體(諸如效能板(performance board)(亦稱作裝載板))的成本隨著I/O信號接觸件的數量及密度上升而增加。目前可用的自該裝載板導引信號至該受測試裝置(DUT)的技術,難以支援現代積體電路的小接觸件節距尺寸。此外,測試硬體互連(特定言之與該裝載板關聯的此等互連)之過多長度減損信號完整性並可限制可測試該積體電路的頻率。因此,用於測試具有相對小接觸件節距的積體電路裝置之一改良的技術將為有利。
本發明可為較好瞭解,且其許多功能與優點由熟習此項技術者藉由參考附圖而獲深一層之瞭解,其中相同參考數字表明相似或相同項目。
圖1至圖9繪示用於經由一測試中介器測試一受測試裝置(DUT)的實例系統及技術。該測試中介器包含:在一第一表面的一第一組接觸件,以介接於一裝載板的接觸件或一自動測試設備(ATE)的其他介面;及在一相對第二表面的一第二組接觸件,以介接於該DUT的接觸件。在一實施例中,該第二組接觸件有小於該第一組接觸件的接觸件節距之一接觸件節距,以促進連接至該DUT的該等接觸件之該較小節距。該測試中介器進一步包含一個或多個主動電路元件或被動電路元件以促進該DUT的測試。該測試中介器可實施為囊封該等電路元件的一積體電路(IC)封裝。在一實施例中,可根據一稱作重新分配晶片封裝(RCP)處理程序之處理程序製作該測試中介器。
圖1繪示根據本發明之至少一項實施例的用於測試積體電路裝置的一積體電路測試系統100。在描繪的實例中,積體電路測試系統100包含一自動測試設備(ATE)110、一裝載板120(亦稱作一效能板或一個性板(personality board))、一測試中介器130及一受測試裝置(DUT)140。
ATE 110提供功能確認(functional verification)、製造驗證(manufacturing validation)、裝置特徵化(device characterization)及關於DUT 140的其他電子測試功能。ATE 110可為自含式(self-contained),或更通常經由一介面連接至一電腦系統或其他周邊電子硬體。諸如ATE 110之測試設備在一寬範圍的效能中可用且可支援數位裝置與類比裝置兩者的測試。由ATE提供的屬性通常包含可經測試的裝置接針的數量及可經執行的測試的速度。ATE 110可執行軟體常式(通常稱作測試程式),以確認DUT 140符合特定邏輯功能性、電參數及產品規格。當ATE 110執行該測試程式時,稱作型様或測試向量的循序電信號被施加至DUT 140的連接接針(經由裝載板120及測試中介器130),且接收DUT 140的電回應(經由裝載板120及測試中介器130)並且與亦是完整測試程式之一部分的預期值相比較。接著基於根據該裝置規格的每個比較,決定DUT 140為功能的或非功能的,且符合或未能符合特定容限。ATE 110亦可執行DUT 140的參數確認,其中測量裝置屬性(諸如源電流、信號時序及電壓容限)並與裝置規格相比較,以決定該裝置是否遵守多種電要求。一市售ATE 110的一實例是由安捷倫科技有限公司(Agilent Technologies,Inc)生產的Verigy 93000系統。
DUT 140可包含可被測試的多種積體電路裝置任一者。DUT 140可包含一封裝的積體電路或以未經封裝晶圓形式或晶粒形式的一積體電路。在某些實例中,因為機械或電原因,DUT 140不能直接地互連至ATE 110。因此,ATE 110通常將有一泛用介面至介面裝載板120。裝載板120通常為一印刷電路板(PCB)且可經由信號纜線直接地附接至ATE 110或連接至ATE 110。裝載板120提供用於在ATE 110與DUT 140之間導引信號的電接觸件。裝載板120通常可包含電元件,諸如可支援參數電確認且亦提供信號調節的電阻器及電容器。裝載板120大致上係經設計特別用於一單積體電路裝置類型或相似裝置類型之家族。在繪示的實施例中,裝載板120的泛用實施可經設計用於測試多種全異的裝置類型。此為可能,因為裝載板120經組態以介接於一特定DUT 140之電路可被包含在測試中介器130內,如本文詳細描述。
在許多實例中,DUT 140的該等接觸件為實體小、緊密地間隔,且可具有大數量及高密度。在此等實例中,如果無法將DUT 140的該等接觸件直接連接至裝載板120的該等接觸件,則其係困難的。因此,在至少一實施例中,測試中介器130用作在裝載板120與DUT 140之間的介面。在一實施例中,測試中介器130是一積體電路封裝,該積體電路封裝提供介於裝載板120與DUT 140之間的一個或多個測試路徑。測試中介器130包含一電接觸件陣列,該電接觸件陣列在一表面上提供與DUT 140的該等接觸件的電連接,並在相對表面上包含另一電接觸件陣列,以用裝載板120的接觸件導引信號。該等接觸件的數量、類型及節距在測試中介器130的表面之間可不同。為繪示說明,在面向DUT 140之表面上的該電接觸件陣列,可比面向裝載板120之表面上的該電接觸件陣列為更近間隔,或反之亦然。
在一實施例中,測試中介器130包含一個或多個被動電路元件及主動電路元件,以促進該DUT的測試。此外,測試中介器130包括實施該等電路元件的複數個晶粒,以及一個或多個內部信號路由層,該等內部信號路由層互連每個表面上的該等接觸件,並且互連位於該等晶粒中的該等電元件。在此等實例中,可基於重新分配晶片封裝(RCP)處理程序製作測試中介器130。另一選擇為,可基於多種IC封裝架構之任一者製作該測試中介器130,該等封裝架構包含(但不限於)一四方形扁平無引腳封裝(QFN)架構、一球柵陣列(BGA)架構、一平面柵格陣列(LGA)架構、一晶片級封裝(CSP)架構、一四方形扁平封裝(QFP)架構、一小型積體電路(SOIC)架構、一J形引腳小型(SOJ)封裝架構等等。
操作中,裝載板120係連接至ATE 110,且測試中介器130係連接至裝載板120的該等接觸件,此等連接為臨時地(例如經由螺絲釘或夾箝機構)或者永久地(例如經由將測試中介器130之一表面之該等接觸件焊接至裝載板120之該等對應接觸件)。DUT 140經選擇用於測試,且一壓縮機械夾箝或自動封裝處理器(未顯示)將DUT 140與測試中介器130對準,以便建立介於DUT 140之該等接觸件與測試中介器130之該等對應接觸件之間的實體及電連接。下文參考圖2詳細地描述ATE 110、裝載板120、測試中介器130及DUT 140之此連接的實例截面圖190。一旦以此方法連接,ATE 110經由在ATE 110與DUT 140之間,經由裝載板120與測試中介器130導引的信號而導引DUT 140的一個或多個測試。中介器130的小型實體尺寸在減少電雜訊(干擾)中可係有利的,因此實現此等裝置的精確及更快的測試。
如先前描述的,測試中介器130可包含主動電路元件及被動電路元件之一者或兩者,以促進DUT 140的測試。為繪示,在一實施例中,測試中介器130可包含信號濾波或信號放大電路,以改良經由測試中介器130傳輸至DUT 140的信號或自DUT 140傳輸的信號的保真度。作為另一實例,測試中介器130可包含暫存器或暫存器堆疊,以緩衝提供至DUT 140的資料或緩衝由DUT 140提供的資料。中介器130可包含高速比較器以決定對提供至DUT 140的刺激的回應是否匹配該預期值。主動電路元件可實施多種功能,諸如信號放大、信號濾波、信號重新取樣與抖動消除(dejittering)、資料儲存、時脈產生、相位對準、時基或頻率參考、或支援任一此等參數的測量。嵌入式記憶體元件可提供功能的及/或參數的查詢表。嵌入式可抹除唯讀可程式化記憶體(EPROMS)或電可抹除唯讀記憶體(EEPROMS)可用於提供/鑑認密碼編譯密鑰,以使實現DUT 140的安全測試。可包含參考IC以實現跨一廣頻率範圍的類比裝置及射頻(RF)裝置的精確測試。
圖2繪示根據本發明之至少一實施例的圖1的積體電路測試系統的該等元件的一實例截面圖190。在描繪的實例中,ATE 110係經由電連接(未顯示)而連接至裝載板120。繼而,裝載板120包含一電接觸件222陣列,該電接觸件222陣列連接至在測試中介器130的底面(表面131)的一對應電接觸件232陣列。在測試中介器130頂面(表面132)的另一電接觸件234陣列係連接至DUT 140的一對應電接觸件242陣列(「底部」及「頂部」僅相對於圖式的特定視圖)。在測試中介器130的表面131上的一個或多個電接觸件232係經由內部信號路由結構(例如通孔、迹線等)、被動或主動電路元件或由測試中介器130提供的其等之一組合,連接至在測試中介器130的相對表面132上的一個或多個電接觸件234,以便促進在裝載板120的電接觸件222與DUT 140的電接觸件242之間信號的傳輸。下文參考圖3至圖7描述測試中介器130的實例實施方案。
圖3繪示測試中介器130的一實例實施方案的一截面圖390(對應於圖1之截面圖190)。在描繪的實例中,測試中介器130實施為一積體電路(IC)封裝301,該積體電路(IC)封裝301包括安置於該底面(表面131)的一電接觸件332陣列及安置於該頂面(表面132)的一電接觸件334陣列。在圖3的實例中,電接觸件332及334繪示為金屬球。下文關於圖4至圖7描述該等電接觸件的替代實施方案。
測試中介器130進一步包含複數個晶粒(例如晶粒340及342),每個晶粒實施一個或多個主動或被動電路元件,及一個或多個信號路由層,以將複數個晶粒連接至對應接觸件332及334。該複數個晶粒及該一個或多個信號路由層為由一囊封劑材料360(諸如一矽填充的環氧模塑膠)予以囊封。
在繪示的實施例中,測試中介器130是使用一重新分配晶片封裝(RCP)處理程序製作,該測試中介器130支援單個或多晶片封裝或模組的構造,並利用藉由絕緣層隔離的電鍍技術之銅鍍金屬的沈積,該等絕緣層係由一旋轉塗佈或膜光可成像介電質(film photoimageable dielectric)所組成,並使用整批次處理微影予以圖案化。可提供多層金屬化層及介電層以達成設計所需的所要信號路由及互連。為繪示,圖3描繪使用一雙側面板RCP處理程序製作測試中介器130。在此處理程序中,晶粒340及342被囊封在囊封劑材料360中以形成一面板。一個或多個介電層及金屬化層可形成在該面板的一側(例如,底側131),且其後可在該面板的一側上形成的頂層外表面上形成一組接觸件。在該層形成處理程序期間,形成內部信號路由部件(例如,迹線371與372及通孔373與374)以將晶粒340及342的晶粒襯墊(例如晶粒襯墊341與343)連接至在底側131的該等接觸件332的某一些。可對於該面板的其他側(例如,頂側130)重複相同處理程序。在繪示的實例中,晶粒340與342的該等晶粒襯墊經定向而朝向底側131,並且因此使用一個或多個通孔(例如通孔381與382),在頂部132的接觸件334可連接至該等晶粒340與342的某些晶粒襯墊,以及連接至底側131的某些接觸件332。
可針對每個設計訂製此設計處理程序,以符合任何數量的要求。再者,互連節距可視需要而改變。例如,內部組建處理程序可支援100微米×100微米般大(但不限於此)至10微米×10微米般小(但不限於此)的信號路由及迹線要求。互連通孔亦可自200微米般大(但不限於此)改變至10微米般小(但不限於此)。因此,提供互連而無需一引線框及線接合。應瞭解,儘管描述使用RCP技術,但可利用其他封裝技術以實施本文揭示的測試中介器130。
在描繪的實例中,在底面(表面131)上的該電接觸件332陣列有一中心對中心接觸件節距,該接觸件節距藉由(但不限於)尺寸336表示,且該電接觸件334陣列有一中心對中心接觸件節距,該接觸件節距藉由(但不限於)尺寸338表示。尺寸336可大於、小於或等於尺寸338。如上文論述,DUT 140的該等接觸件可為緊密地間隔且大數量,歸因於裝載板120的處理程序及製造限制,使得裝載板120難以直接地連接至DUT 140。然而,如上文注釋,測試中介器130可實施為一IC電路封裝,其可允許實施比經由裝載板120達成的用於面向DUT 140之該電接觸件334陣列之一更細接觸件節距。因此,在一實施例中,製作測試中介器130,使得在該頂面(表面132)的該電接觸件334陣列具有相容於DUT 140的較小接觸件節距的一較小接觸節距件(尺寸338),同時在該底面(表面131)的該電接觸件332陣列具有相容於裝載板120的較大接觸件節距的一較大接觸件節距(尺寸336)(例如尺寸338<尺寸336)。以此方式,測試中介器130可作為在裝載板120的該較大接觸件節距與DUT 140的該較小接觸件節距之間的一「平移器(translator)」。在另一實施例中,該接觸件332陣列的該接觸件節距可等於或小於該接觸件334陣列的該接觸件節距(例如尺寸336<=尺寸338)。
在晶粒340及342上實施的電路元件可包含被動元件,諸如電阻器及電容器,或者任一多種主動元件,諸如電晶體、微處理器、先進先出(FIFO)緩衝器、記憶體、信號處理器、類比裝置、混合信號裝置、電壓調節器、類比至數位(A/D)轉換器、特定應用積體電路(ASIC)、場可程式化邏輯陣列(FPGA)等等。測試中介器130中此等電路元件的實施可提供資料縮減及預處理、信號調節、參數分析及先前移交給ATE 110的其他功能。藉由自ATE 110卸載此等功能,ATE 110及裝載板120的費用及複雜性可被減少,同時改良DUT 140上測試操作的效能。
圖4、圖5、圖6及圖7繪示根據本發明的多種實施例的用於將信號自測試中介器130導引至DUT 140的電接觸件類型的實例。特定接觸件設計可根據DUT 140的實體形式(諸如晶圓形式、晶粒形式或任一多數封裝形式)提供優勢。為聚焦於多種接觸件設計,圖4至圖7是該中介器130的簡單化繪示,而不詳細提及晶粒實施電路元件、內部信號路由結構或囊封劑。
如藉由圖4的截面圖490所繪示,面向DUT 140之測試中介器130的頂面(表面132)上的該等電接觸件可實施為金屬凸塊434(例如藉由焊接料沈積及回焊、導電性聚合物接觸件、下落的焊接球等等形成)。該等電接觸件可包含用任一多種導電性材料(諸如鎳金、鈀、鉑等)鍍敷的接觸件。此等電接觸件可經由測試中介器130的內部信號路由結構而連接至測試中介器130的該等電路元件及面向裝載板120之該底面(表面131)上的電接觸件222(圖2)。
如藉由圖5的截面圖590所繪示,面向DUT 140之測試中介器130的該頂面(表面132)上的該等電接觸件可實施為金屬填充的行534,該等金屬填充的行534經由測試中介器130的內部信號路由結構而連接至測試中介器130的該等電路元件及面向裝載板120之該底面(表面131)上的電接觸件222(圖2)。
如藉由圖6的截面圖690所繪示,面向DUT 140之測試中介器130的該頂面(表面132)上的該等電接觸件可實施為微電子機械系統(MEMS)探針636,該等微電子機械系統(MEMS)探針636經由測試中介器130的內部信號路由結構而連接至測試中介器130的該等電路元件及面向裝載板120之該底面(表面131)上的電接觸件222(圖2)。在描繪的實例中,開孔634可形成在囊封劑360中,以便自該頂面(表面132)近接對應內部信號路由結構,且MEMS探針636可插入於此等開孔634中,而且MEMS探針636之尖端延伸於頂面上方且MEMS探針636之基底電接觸於對應內部信號路由結構。MEMS探針636可包含固有彈簧以提供順應性,以促進介於測試中介器130與在DUT 140上的一對應電接觸件之間的實體及電接觸。美國公開專利申請案第2005/0184748號(美國專利申請案第11/029,180號)描述可有利地用於測試中介器130的MEMS探針636的非限制實例,該案之全文以引用的方式併入本文中。
如藉由圖7的截面圖790所繪示,面向DUT 140之測試中介器130的該頂面(表面132)上的該等電接觸件可實施為凹口開孔734,每個開孔包含一電接觸件。可藉由蝕刻穿過囊封劑材料以曝露該等內部信號路由層而形成此等接觸件。可用充分耐用以支援在預期功能中重複性使用的傳導性材料而鍍敷該曝露之信號路由層材料。如同其他實例實施例的該等接觸件,可以一與DUT 140的該等對應接觸件一致之柵格式樣來形成或圖案化由凹口開孔734表示的接觸件,或可以一可調適式樣來形成由凹口開孔734表示的接觸件,以使用一通用中介器設計,實現待測試的通用接觸件節距的DUT的多重組態。
介接於裝載板120的該等對應電接觸件222(圖2)之測試中介器130的該底面(表面131)上的該等接觸件232可以類似於與DUT 140的該等電接觸件連接之測試中介器130的該頂面(表面132)的該等接觸件之一方式而被實施為金屬球、接針、金屬填充的行、MEMS接針等等。
圖8分別繪示根據本發明之至少一實施例的測試中介器130的表面131及132的一仰視圖801及一俯視圖802。如藉由仰視圖801所繪示,面向裝載板120(圖1)之測試中介器130的該表面131包含用於在測試中介器130與裝載板120之間導引信號的一電接觸件832陣列(電接觸件832對應於電接觸件232(圖2)及接觸件332(圖3))。在相鄰接觸件之間的中心對中心接觸件節距係由一尺寸836(對應於圖3之尺寸336)繪示。如藉由俯視圖802所繪示,面向DUT 140(圖1)之測試中介器130的該表面132包含用於在測試中介器130與DUT 140之間導引信號的一電接觸件834陣列(電接觸件834對應於電接觸件234、334、434、534及634)。在相鄰接觸件834之間的中心對中心接觸件節距係由一尺寸838(對應於圖3之尺寸338)繪示。
在一非限制實例中,尺寸836可為0.5毫米,且尺寸838可為125微米。可製作一中介器以最大化相對於一給定中介器本體大小及期望之接觸件節距之接觸件的數量。為繪示說明,假設一17毫米×17毫米中介器本體大小,一個(1)毫米接觸件節距可容納大約256個個別接觸件,然而一0.4毫米接觸件節距可容納大約1680個個別接觸件。
在圖3至圖8繪示的該等電接觸件提供用於在測試中介器130與裝載板120之間及在測試中介器130與DUT 140之間之非固定導引信號的多種技術。與習知的接針配置比較,該等電接觸件可為很密集的間隔。儘管在圖2至圖8中繪示的該接觸件陣列為同質陣列,但在其他實施例中,該接觸件陣列可包含多個接觸件類型(例如金屬球接觸件、金屬凸塊接觸件及MEMS探針之一組合)。此外,雖然多數電接觸件被繪示在測試中介器130的任一表面上,但應瞭解可提供任何數量的接觸件。該接觸件832陣列可經幾何配置,以對應於裝載板120之接觸件222的配置,以允許接觸件832用在裝載板120之該對應接觸件222陣列導引信號。再者,該接觸件834陣列可經幾何配置,以對應於DUT 140之接觸件242的配置,以允許接觸件834連同在DUT 140之該對應接觸件242陣列導引信號。該接觸件陣列可以一不同於一完全填入的接觸件矩形的方法配置。此外,接觸件834的數量可大於、等於或小於接觸件832的數量。圖9是繪示一方法900之一流程圖,藉此測試中介器130,用以促進測試根據本發明之至少一實施例的DUT 140。在方塊920處,如上文參考圖1及2描述(及利用圖2至圖8的任一多種接觸件實施方案或相似接觸件實施方案,或其組合)提供及連接裝載板120、測試中介器130及DUT 140。方法900進入方塊930,藉此在裝載板120與DUT 140之間,經由測試中介器130導引的信號來測試DUT 140。如上文描述,測試中介器130可實施為一IC封裝,且因此可促進與DUT 140的接觸件之連接,該DUT 140具有一小於自裝載板120直接地可達成之接觸件節距的接觸件節距。
進一步,在測試中介器130上的主動及被動電路元件的合併,可促進卸載先前由ATE 110與裝載板120支援在測試中介器130上的一些測試系統功能性。藉由將一些測試系統功能性重新分配至測試中介器130,可實現許多優點。可減少ATE 110所需的唯一資料通道的數量,可減少ATE 110所需的操作頻率,並可縮短導引該測試的時間,所有其等可減少總測試費用。標準化或泛用裝載板可支援多數不同裝置類型的測試,因為測試中介器130可提供測試每個唯一裝置類型所需的訂製功能性及實體接針轉換。實現的另一潛在優點是在ATE 110與DUT 140之間的互連長度的最小值,其改良信號完整性、限制時序不對稱並允許在較高操作頻率下測試。
儘管為便於討論在圖中繪示一單一測試中介器,但是可堆疊一第二測試中介器或甚至多個測試中介器,以進一步在不脫離本發明的範疇下分配測試系統功能性。另一選擇為,可藉由將多個已有的功能一起整合為一壓縮封裝(類似於現有單晶片上系統(SOC))設計技術而設計一單一測試中介器。附加的開孔可提供在測試中介器130的任一表面上,其可允許接近用於介接於多種指示器及周邊電子裝置的內互連層。
雖然先前詳細描述中已呈現至少一例示性實施例,但應瞭解存在一大量變動。亦應瞭解該例示性實施例或該等例示性實施例僅是實例,並不企圖以任何方式限制本發明的範疇、適用性或組態。確切言之,先前的詳細描述將為熟悉此項技術者提供用於實施該例示性實施例或該等例示性實施例的一方便的線路圖。應瞭解在不脫離如在附屬申請專利範圍及其合法等效物中闡明的本發明之範疇下,可對元件的功能及配置做出多種變化。
100...積體電路測試系統
110...自動測試設備
120...裝載板
130...測試中介器
131...表面
132...相對表面
140...受測試裝置
190...截面圖
222...電接觸件
232...電接觸件
234...電接觸件
242...電接觸件
301...積體電路封裝
332...電接觸件
334...電接觸件
336...尺寸
338...尺寸
340...晶粒
341...晶粒襯墊
342...晶粒
343...晶粒襯墊
360...囊封劑
371...迹線
372...迹線
373...通孔
374...通孔
381...通孔
382...通孔
390...截面圖
434...金屬凸塊
490...截面圖
534...金屬填充的行
590...截面圖
634...開孔
636...微電子機械系統探針
690...截面圖
734...凹口開孔
790...截面圖
801...仰視圖
802...俯視圖
832...電接觸件
834...電接觸件
836...尺寸
838...尺寸
900...方法
圖1繪示根據本發明之至少一實施例的具有一測試中介器的一積體電路測試系統之元件;圖2繪示根據本發明之至少一實施例的圖1的該積體電路測試系統的一截面圖;圖3繪示根據本發明之至少一實施例的一實例測試中介器的一截面圖;圖4繪示根據本發明之至少一實施例的另一實例測試中介器的一截面圖;圖5繪示根據本發明之至少一實施例的另一實例測試中介器的一截面圖;圖6繪示根據本發明之至少一實施例的另一實例測試中介器的一截面圖;圖7繪示根據本發明之至少一實施例的另一實例測試中介器的一截面圖;圖8繪示根據本發明之至少一實施例的一實例測試中介器的一俯視圖及一仰視圖;及圖9繪示根據本發明之至少一實施例的用於經由一測試中介器測試一受測試裝置之一方法。
110...積體電路測試系統
120...裝載板
130...測試中介器
131...表面
132...相對表面
140...受測試裝置
222...電接觸件
232...電接觸件
234...電接觸件
242...電接觸件

Claims (5)

  1. 一種電子裝置測試系統,其包括:一測試中介器,其包括:一積體電路封裝,其包括:一第一表面及一第二表面;一第一接觸件陣列,其安置於該第一表面處,該第一接觸件陣列的每個接觸件經組態以電連接至一裝載板之一第二接觸件陣列之一對應接觸件,該裝載板耦合至一測試設備;一第三接觸件陣列,其安置於該第二表面處,該第三接觸件陣列的每個接觸件經組態以電連接至一受測試裝置(DUT)之一第四陣列接觸件之一對應接觸件;一第一晶粒;一第二晶粒,其與該第一晶粒分離;一主動電路元件,其安置於該第一晶粒處,該主動電路元件耦合至該第一接觸件陣列之一第一接觸件及該第三接觸件陣列之一第二接觸件;及一囊封劑,其覆蓋該第一晶粒、該第二晶粒與該主動電路元件。
  2. 如請求項1之系統,其中該主動電路元件包括一個選自由下列組成之群:一記憶體元件;一微處理器元件;一數位信號處理器元件;一類比至數位(A/D)轉換器;一特定應用積體電路(ASIC);及一場可程式化邏輯陣列 (FPGA)。
  3. 如請求項1之系統,其中:該第一接觸件陣列經配置以具有一第一接觸件節距;及該第三接觸件陣列經配置以具有一第二接觸件節距,該第二接觸件節距小於該第一接觸件節距。
  4. 如請求項1之系統,其中該第三接觸件陣列包括一個選自由下列組成之群:一金屬凸塊陣列;一金屬球陣列;一金屬行陣列;一凹口接觸件陣列;一微電子機械系統(MEMS)探針陣列;及一金屬填充的行陣列。
  5. 一種電子裝置測試系統,其包括:一裝載板,其包括一第一接觸件陣列;一受測試裝置(DUT),其包括一第二接觸件陣列;及一測試中介器,其包括:一積體電路封裝,其包括:一第一表面及一第二表面,該第一表面面向該第一接觸件陣列,且該第二表面面向該第二接觸件陣列;一第三接觸件陣列,其安置於該第一表面處,該第三接觸件陣列的每個接觸件電耦合至該第一接觸件陣列的一對應接觸件;一第四接觸件陣列,其安置於該第二表面處,該第四接觸件陣列的每個接觸件電耦合至該第二接觸件陣列的一對應接觸件;一第一晶粒; 一第二晶粒,其與該第一晶粒分離;一主動電路元件,其安置於該第一晶粒處,並耦合至該第三接觸件陣列的一第一接觸件及耦合至該第四接觸件陣列的一第二接觸件;及一囊封劑,其覆蓋該第一晶粒、該第二晶粒與該主動電路元件。
TW098112515A 2008-06-26 2009-04-15 具有主動電路元件之測試中介器及其方法 TWI447408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/146,552 US7808258B2 (en) 2008-06-26 2008-06-26 Test interposer having active circuit component and method therefor

Publications (2)

Publication Number Publication Date
TW201000924A TW201000924A (en) 2010-01-01
TWI447408B true TWI447408B (zh) 2014-08-01

Family

ID=41444859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112515A TWI447408B (zh) 2008-06-26 2009-04-15 具有主動電路元件之測試中介器及其方法

Country Status (3)

Country Link
US (1) US7808258B2 (zh)
TW (1) TWI447408B (zh)
WO (1) WO2009158057A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4594419B2 (ja) * 2008-11-27 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の接続確認方法
US20110014746A1 (en) * 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
JP2011196934A (ja) * 2010-03-23 2011-10-06 Hitachi Ltd 試験方法およびそれに用いられるインターポーザ
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
US8519542B2 (en) * 2010-08-03 2013-08-27 Xilinx, Inc. Air through-silicon via structure
US8880968B2 (en) 2011-04-26 2014-11-04 Texas Instruments Incorporated Interposer having functional leads, TAP, trigger unit, and monitor circuitry
CN103917880B (zh) * 2011-11-09 2016-06-08 爱德万测试公司 用于提取在被测器件与自动测试设备之间进行交换的信号的概念
TWI463633B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 晶片封裝結構
US9040986B2 (en) 2012-01-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit having a resistance measurement structure and method of use
US9153507B2 (en) * 2012-01-31 2015-10-06 Broadcom Corporation Semiconductor package with improved testability
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
TWI471577B (zh) * 2012-04-20 2015-02-01 Material Analysis Technology Inc Bga晶片的測試治具
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
EP2790027B1 (en) 2013-04-08 2017-10-18 Imec Two-step interconnect testing of semiconductor dies
US20150153524A1 (en) * 2013-12-03 2015-06-04 Forelux Inc. Integrated optoelectronic module
JP6392010B2 (ja) * 2014-07-03 2018-09-19 株式会社アドバンテスト 試験用キャリア
US9831899B1 (en) * 2015-01-13 2017-11-28 Physical Optics Corporation Integrative software radio
KR20160123890A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 검증용 인터포저
US9673173B1 (en) * 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9893042B2 (en) * 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11320480B1 (en) * 2016-01-22 2022-05-03 Albert Gaoiran Scalable tester for testing multiple devices under test
KR102508531B1 (ko) * 2017-11-02 2023-03-09 삼성전자주식회사 인터포저, 인터포저의 제조 방법, 및 반도체 패키지의 제조 방법
US10962571B2 (en) * 2017-12-30 2021-03-30 Texas Instruments Incorporated Interposers having cuts through an insulating substrate
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11573264B2 (en) * 2019-04-10 2023-02-07 Mediatek Inc. Device for testing chip or die with better system IR drop
KR20230002716A (ko) * 2020-07-21 2023-01-05 주식회사 아도반테스토 디바이스 특정 데이터를 사용하는 자동화된 테스트 장비 및 방법
US20230068075A1 (en) * 2021-09-01 2023-03-02 Circuit Check, Inc. Circuit tester having an interposer transfer board
TWI803103B (zh) * 2021-12-16 2023-05-21 南亞科技股份有限公司 測試方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267393A (ja) * 1992-03-19 1993-10-15 Nec Corp 半導体装置及びその製造方法
JP2000040572A (ja) * 1998-07-23 2000-02-08 Nec Eng Ltd Lsiパッケージ用ソケット
TW557526B (en) * 2001-03-16 2003-10-11 Formfactor Inc Wafer level interposer
US20050133935A1 (en) * 2003-12-22 2005-06-23 Ronnie Vasishta Embedded redistribution interposer for footprint compatible chip package conversion
US6978538B2 (en) * 1996-12-13 2005-12-27 Tessera, Inc. Method for making a microelectronic interposer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US20020094683A1 (en) * 2001-01-17 2002-07-18 Walsin Advanced Electronics Ltd Method for manufacturing chip size package and its structure
US20050184748A1 (en) * 2003-02-04 2005-08-25 Microfabrica Inc. Pin-type probes for contacting electronic circuits and methods for making such probes
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
US20070075717A1 (en) * 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267393A (ja) * 1992-03-19 1993-10-15 Nec Corp 半導体装置及びその製造方法
US6978538B2 (en) * 1996-12-13 2005-12-27 Tessera, Inc. Method for making a microelectronic interposer
JP2000040572A (ja) * 1998-07-23 2000-02-08 Nec Eng Ltd Lsiパッケージ用ソケット
TW557526B (en) * 2001-03-16 2003-10-11 Formfactor Inc Wafer level interposer
US20050133935A1 (en) * 2003-12-22 2005-06-23 Ronnie Vasishta Embedded redistribution interposer for footprint compatible chip package conversion

Also Published As

Publication number Publication date
TW201000924A (en) 2010-01-01
US20090322364A1 (en) 2009-12-31
WO2009158057A1 (en) 2009-12-30
US7808258B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
TWI447408B (zh) 具有主動電路元件之測試中介器及其方法
US10459007B2 (en) Probe card
US8384411B2 (en) Method and device for measuring inter-chip signals
US5754410A (en) Multi-chip module with accessible test pads
JP5486866B2 (ja) 半導体装置の製造方法
JP5165404B2 (ja) 半導体装置と半導体装置の製造方法及びテスト方法
US7129730B2 (en) Probe card assembly
JP2004138405A (ja) 半導体装置測定用プローブ
KR20070034971A (ko) 트레이스 풀 테스트 방법 및 시스템
US20130330846A1 (en) Test vehicles for encapsulated semiconductor device packages
EP2183603B1 (en) Multi-site probe
JPH1048298A (ja) 半導体装置の高速試験方法
US7036058B1 (en) Semiconductor device having integrally sealed integrated circuit chips arranged for improved testing
JP5885332B2 (ja) 半導体装置の製造方法
JP2004138391A (ja) 半導体装置の製造方法
US7498180B2 (en) Method for manufacturing semiconductor device
KR20080000879A (ko) 비지에이 반도체 칩 패키지 및 이의 검사 방법
TW201728909A (zh) 半導體裝置及其製造方法
JP4022698B2 (ja) 検査回路基板
JP3566157B2 (ja) 半導体装置およびその製造方法
JP4408748B2 (ja) 半導体素子の製造方法
CN114137384A (zh) 测试装置
JP2006222109A (ja) マルチチップモジュール
JPH11251706A (ja) 電子部品接続用基板