JP2008542709A - 集積回路を試験及び分析する装置、システム及び方法 - Google Patents
集積回路を試験及び分析する装置、システム及び方法 Download PDFInfo
- Publication number
- JP2008542709A JP2008542709A JP2008512978A JP2008512978A JP2008542709A JP 2008542709 A JP2008542709 A JP 2008542709A JP 2008512978 A JP2008512978 A JP 2008512978A JP 2008512978 A JP2008512978 A JP 2008512978A JP 2008542709 A JP2008542709 A JP 2008542709A
- Authority
- JP
- Japan
- Prior art keywords
- contacts
- integrated circuit
- signal
- contact
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
この発明は第一面及び第二面上で集積回路を試験及び分析する半導体装置に関する。この半導体装置は第一面及び第二面を有し、両面は接点の組を有する。この接点の組は第一仮想対称面及び第二仮想対称面に対して対称的な位置に位置する。この半導体装置は少なくと第一利用位置及び第二利用位置を有し、ここで第二利用位置は第一利用位置における半導体装置を仮想軸周りに180度回転することで得られる。この軸は第一仮想対称面及び第二仮想対称面の交差線によって規定される。このように得られる半導体装置は、集積回路の両面上での試験及び分析に対し柔軟で汎用的な解法を提供する。
【選択図】図1
【選択図】図1
Description
この発明は集積回路の第一面及び第二面上で集積回路を試験及び分析する装置に関する。
この発明はまた集積回路の第一面及び第二面上で集積回路を試験及び分析するシステムであって、このような装置を含むシステムに関する。
この発明はさらに集積回路の第一面及び第二面上で、集積回路を試験及び分析する方法であって、この発明による装置を使用する方法に関する。
この種類の装置は特許文献1により公知である。この文献は、頂面、底面及び外周面を有し、頂面中央に位置し底面まで延びる方形空洞部を備える絶縁回路基板を含む、半導体試験キャリアを記載している。導電接地トレースは頂面上の空洞部周囲に形成され、接地トレースの各角に隣接して導電性の角電源トレースが形成され、導線接着パッドの規定パターンが角電源トレースを囲んでいる。導線接合パッドは、電源トレースを囲む各4つの辺上に、直線配列で形成される。第一の格子状ボールパッド配列は導線接合パッドを囲み、底面の第二の格子状ボールパッド配列と導通する導電ビアを介して底面とつながる。ガラス板が絶縁回路基板の底面に取り付けられ、方形空洞部中に底部支持面を形成する。半導体装置は空洞部に設置され、その背面はガラス板に接着接合される。装置の適切な入力/出力端子は、金属的に結合された導線によって、基板頂面の適切な導線接合パッド及びトレースに接続される。露出した導線の先端は、シーリングポリマーによって被覆される。
米国特許第6、127、833号明細書
公知装置の問題は、公知装置が集積回路の試作品の試験及び分析のみにしか適していないことである。この装置は、製品での利用には適していない、集積回路用のシングルユースパッケージとして形成される。このため、集積回路がこのようにパッケージ化されると、集積回路を製品においてもはや利用することができず、つまり、この集積回路は試験及び分析の後に廃棄され得るということを意味する。
この発明の目的は、背景技術の項で規定した種類の装置を提供することであり、これによって、通常のパッケージでも前面及び背面両方において分析及び試験が可能になる。
この発明では、この目的は以下の手段によって達成される。つまり、
第一面及び第二面を有し、装置の前記第一面に垂直な第一仮想対称面を備える装置であって、
前記装置はさらに、
一組の信号導体と、前記装置の両面上に一組の信号接点とを備え、
前記装置の前記第二面上の前記信号接点の組は、前記装置の前記第一面上の前記信号接点の組に対して鏡映位置に位置し、
前記装置の両面上の前記信号接点の組は、前記第一仮想対称面に対して対称に位置することを特徴とする装置である。
第一面及び第二面を有し、装置の前記第一面に垂直な第一仮想対称面を備える装置であって、
前記装置はさらに、
一組の信号導体と、前記装置の両面上に一組の信号接点とを備え、
前記装置の前記第二面上の前記信号接点の組は、前記装置の前記第一面上の前記信号接点の組に対して鏡映位置に位置し、
前記装置の両面上の前記信号接点の組は、前記第一仮想対称面に対して対称に位置することを特徴とする装置である。
前記対策により、集積回路を従来型パッケージに実装することが可能になる。信号接点の位置に関する装置の対称性、及び装置両面からのアクセス性は、さらに、2つの使用姿勢で試験システム内に装置を設置することを可能にする。このため、装置を第二使用姿勢で設置する場合には、信号接点は、第一使用姿勢における信号接点の位置と一致する位置となる。このように、一方の使用姿勢において、集積回路の第一面を試験及び分析することが可能になり、他方の使用姿勢において、集積回路の第二面を試験及び分析することが可能になる。このため、集積回路を試験及び分析するために試験パッケージを作成する必要はない。
この発明による装置の追加的な利点は、回路に問題があって顧客から返却された集積回路の試験及び分析にもまた適していることである。
さらに、汎用的レイアウトを備えるこの発明によって、集積回路の、第一面(例えば前面)、第二面(例えば背面)、又は両面上への物理的アクセスを必要とする、広範な試験及び分析が可能になることに注目されたい。
以下に、可能性のある試験及び分析の、非限定的なまとめを示す。
以下に、可能性のある試験及び分析の、非限定的なまとめを示す。
ATE(Automatic Test Equipment、自動試験機器、例えばアジレント93000システム)による機能試験及びデバッグ試験
顕微鏡による光学撮像
レーザーによる分析技術、例えば、
レーザー電圧プロービング(LVP:Laser Voltage Probing);
ソフト検知位置検出(SDL:Soft Defect Localization);
抵抗相互接続位置検出(RIL:Resistive Interconnect Localization);
動的レーザースキャニング(DLS:Dynamic Laser Scanning);
光子放出による分析技術、例えば、
静的フォトン放出:(SPE:Static Photon Emission);
時間分解発光測定(Time-Resolved-Emission measurements (例えばEMIスコープを補助にしたもの));
ピコ秒画像回路分析(PICA (Picosecond Imaging Circuit Analysis)
Eビームプロービング(E-beam probing)
等
顕微鏡による光学撮像
レーザーによる分析技術、例えば、
レーザー電圧プロービング(LVP:Laser Voltage Probing);
ソフト検知位置検出(SDL:Soft Defect Localization);
抵抗相互接続位置検出(RIL:Resistive Interconnect Localization);
動的レーザースキャニング(DLS:Dynamic Laser Scanning);
光子放出による分析技術、例えば、
静的フォトン放出:(SPE:Static Photon Emission);
時間分解発光測定(Time-Resolved-Emission measurements (例えばEMIスコープを補助にしたもの));
ピコ秒画像回路分析(PICA (Picosecond Imaging Circuit Analysis)
Eビームプロービング(E-beam probing)
等
この発明による装置を改良した実施形態では、この装置は、
前記装置が一組の電源接点を有し、
前記装置の前記第二面上の前記電源接点の組は、前記装置の前記第一面上の前記電源接点の組に対し鏡映位置に位置し、
また前記装置の両面上の前記電源接点の組は前記第一仮想対称面に対して対称に位置することを特徴とする。
この実施形態の利点は、装置の2つの面上での集積回路の設置により適していることである。このため、装置を第二使用姿勢で設置する場合には、電源接点はまた、第一使用姿勢における電源接点の位置と一致する位置となる。
前記装置が一組の電源接点を有し、
前記装置の前記第二面上の前記電源接点の組は、前記装置の前記第一面上の前記電源接点の組に対し鏡映位置に位置し、
また前記装置の両面上の前記電源接点の組は前記第一仮想対称面に対して対称に位置することを特徴とする。
この実施形態の利点は、装置の2つの面上での集積回路の設置により適していることである。このため、装置を第二使用姿勢で設置する場合には、電源接点はまた、第一使用姿勢における電源接点の位置と一致する位置となる。
この発明による装置は、好適には、
前記装置が一組の接地接点を有し、
前記装置の前記第二面上の前記接地接点の組は、前記装置の前記第一面上の前記接地接点の組に対し鏡映位置に位置し、
また前記装置の両面上の前記接地接点の組は前記第一仮想対称面に対して対称に位置することを特徴とする。
この実施形態の利点は、全ての接点は対称位置に位置しているため、第二使用姿勢における接点を接続するための付加的な対策が全く必要ない点である。
前記装置が一組の接地接点を有し、
前記装置の前記第二面上の前記接地接点の組は、前記装置の前記第一面上の前記接地接点の組に対し鏡映位置に位置し、
また前記装置の両面上の前記接地接点の組は前記第一仮想対称面に対して対称に位置することを特徴とする。
この実施形態の利点は、全ての接点は対称位置に位置しているため、第二使用姿勢における接点を接続するための付加的な対策が全く必要ない点である。
この発明による装置の前記実施形態の第一変形例では、前記装置は、
前記装置の前記第二面上の前記信号接点の組の位置と、前記装置の前記第一面上の前記信号接点の組の位置とが、第二仮想対称面に対して互いに鏡映像であり、
前記第二の仮想対称面は、前記装置の中央に位置し、前記装置の前記第一面と平行に延びることを特徴とする。
この第一変形例では、第一利用姿勢における接点の位置と、第二利用姿勢における接点の位置とが一致する。信号接点は常に信号接点の位置となる。
電源接点は常に元の電源接点の位置となり、接地接点は常に元の接地接点の位置となる。つまり、この変形例の優れた利点は、例えば集積回路テスタから装置の接点への全ての接続を、第一及び第二の両使用姿勢において、不変のままとどめることが出来ることである。
前記装置の前記第二面上の前記信号接点の組の位置と、前記装置の前記第一面上の前記信号接点の組の位置とが、第二仮想対称面に対して互いに鏡映像であり、
前記第二の仮想対称面は、前記装置の中央に位置し、前記装置の前記第一面と平行に延びることを特徴とする。
この第一変形例では、第一利用姿勢における接点の位置と、第二利用姿勢における接点の位置とが一致する。信号接点は常に信号接点の位置となる。
電源接点は常に元の電源接点の位置となり、接地接点は常に元の接地接点の位置となる。つまり、この変形例の優れた利点は、例えば集積回路テスタから装置の接点への全ての接続を、第一及び第二の両使用姿勢において、不変のままとどめることが出来ることである。
この発明による装置の前記実施形態の第二変形例では、前記装置は、
前記装置の前記第二面上の前記信号接点の組の位置と、前記装置の前記第一面上の前記信号接点の組の位置とが、
仮想軸線に対して互いに鏡映像であり、
前記仮想軸線は、前記第一仮想対称面と、
前記装置の中央に位置し、前記装置の前記第一面と平行に延びる仮想面との
交差線によって画定されることを特徴とする。
この対策により、この装置は、装置の両使用姿勢において、正確に、各接点の同一位置を保持するという特性を有する。この理由により、この変形例は第一変形例の利点に加え、第二の優れた利点を有する。装置へと提供される全ての刺激(stimuli)は、同一の接点へと提供を続けることができる。第一変形例においては、異なるチャネル上の刺激についてのソフトウェアを交換することによって、刺激を交換することが必要にもなり得る。この追加的な対策は、第二変形例においては完全に冗長となる。このため、第二使用姿勢において何かを変化させる必要は全くない。
前記装置の前記第二面上の前記信号接点の組の位置と、前記装置の前記第一面上の前記信号接点の組の位置とが、
仮想軸線に対して互いに鏡映像であり、
前記仮想軸線は、前記第一仮想対称面と、
前記装置の中央に位置し、前記装置の前記第一面と平行に延びる仮想面との
交差線によって画定されることを特徴とする。
この対策により、この装置は、装置の両使用姿勢において、正確に、各接点の同一位置を保持するという特性を有する。この理由により、この変形例は第一変形例の利点に加え、第二の優れた利点を有する。装置へと提供される全ての刺激(stimuli)は、同一の接点へと提供を続けることができる。第一変形例においては、異なるチャネル上の刺激についてのソフトウェアを交換することによって、刺激を交換することが必要にもなり得る。この追加的な対策は、第二変形例においては完全に冗長となる。このため、第二使用姿勢において何かを変化させる必要は全くない。
前述した実施形態への更なる改良例は、前記信号接点の組のうちの1つの信号接点から最も近い4つの接点のうち少なくとも1つは電源接点である場合に得られる。これらの同一実施形態の改良例は、同様に、前記信号接点の組のうちの1つの信号接点から最も近い4つの接点のうち少なくとも1つは接地接点である場合に得られる。両前記対策により、各信号接点を、必要であれば接地電位又は電源電位へと、直接の電気的接続を介して接続することが可能になる。この対策はハードワイヤリングとも呼ばれる。
前記実施形態のさらなる改良例では、
信号接点の第一組からの信号接点及び信号接点の第二組からの信号接点に属する信号導体は、他の信号導体に電気的に接続され、
前記他の信号導体は、前記装置の一方の面上に位置する他の信号接点に電気的に接続され、
前記他の信号接点から最も近い4つの接点の少なくとも1つは電源接点又は接地接点である。
この実施形態は、信号接点と、電源接点又は接地接点との間の直接の配線を、より空きがある装置の領域へと移動可能な点で有利である。このような電気的接続のための物理的な空きがない場合もある。他の場合では、このような直接の電気的接続は、装置の設置に関し、2つの使用位置の妨げになることもある。両状況において、ここに規定される発明された実施形態は、解決策を提供する。
信号接点の第一組からの信号接点及び信号接点の第二組からの信号接点に属する信号導体は、他の信号導体に電気的に接続され、
前記他の信号導体は、前記装置の一方の面上に位置する他の信号接点に電気的に接続され、
前記他の信号接点から最も近い4つの接点の少なくとも1つは電源接点又は接地接点である。
この実施形態は、信号接点と、電源接点又は接地接点との間の直接の配線を、より空きがある装置の領域へと移動可能な点で有利である。このような電気的接続のための物理的な空きがない場合もある。他の場合では、このような直接の電気的接続は、装置の設置に関し、2つの使用位置の妨げになることもある。両状況において、ここに規定される発明された実施形態は、解決策を提供する。
この発明はまた、
第一面及び第二面上で集積回路を試験及び分析するシステムであって、
前記システムは、
汎用部と、
集積回路の種別に固有な部分とを形成し、
前記固有部は前述の請求項のいずれか1つに記載の装置を備えることを特徴とするシステムに関する。
このシステムは、必要な固有部を1つのみとしながらも、第一面及び第二面上で集積回路を試験及び分析するのに適しているという点で、有利である。
第一面及び第二面上で集積回路を試験及び分析するシステムであって、
前記システムは、
汎用部と、
集積回路の種別に固有な部分とを形成し、
前記固有部は前述の請求項のいずれか1つに記載の装置を備えることを特徴とするシステムに関する。
このシステムは、必要な固有部を1つのみとしながらも、第一面及び第二面上で集積回路を試験及び分析するのに適しているという点で、有利である。
上記実施形態の発展例は、
前記システムは、集積回路の第一面上で集積回路を受けるための電気的接点を有する接続手段を備え、前記接続手段は前記装置の第一面に設置され、前記接続手段の前記電気的接点は前記装置の前記接点と相互接続されることを特徴とする。
これは、試験及び分析されるべき集積回路に合った接続手段を選択することが出来るという点で有利である。この対策により装置を特定の集積回路に対し適合することができる。このため、集積回路は、接点の数及び接点の位置において、異なっても良い。さらに、集積回路のパッケージングはアプリケーションにより決まる。
前記システムは、集積回路の第一面上で集積回路を受けるための電気的接点を有する接続手段を備え、前記接続手段は前記装置の第一面に設置され、前記接続手段の前記電気的接点は前記装置の前記接点と相互接続されることを特徴とする。
これは、試験及び分析されるべき集積回路に合った接続手段を選択することが出来るという点で有利である。この対策により装置を特定の集積回路に対し適合することができる。このため、集積回路は、接点の数及び接点の位置において、異なっても良い。さらに、集積回路のパッケージングはアプリケーションにより決まる。
この発明によるシステムは好適には、前記システムが、装置の第二面から集積回路の第一面をアクセス可能にするために、装置及び接続手段双方を通って延びる開口部を有することを特徴とする。この両面的なアクセス性は、様々な試験及び分析に大いに重要である。
この発明はさらに、集積回路の第一及び第二面上で集積回路を試験及び分析する方法に関する。
この方法はこの発明による装置を活用し、
前記装置上に集積回路を導入するステップと、
前記装置を第一使用姿勢で設置するステップと、
前記集積回路の第一試験又は分析を実行するステップと、
前記装置を第二使用姿勢で設置するステップと、
前記集積回路の第二試験又は分析を実行するステップとを備え、
前記第二使用姿勢は、前記第一使用姿勢から前記装置を仮想鏡軸の周りに180度回転することにより得られ、
前記仮想鏡軸は、
第一仮想対称面と、
前記装置の中央に位置し、前記装置の前記第一面と平行に延びる他の仮想面との交線によって画定されることを特徴とする。
この方法はこの発明による装置を活用し、
前記装置上に集積回路を導入するステップと、
前記装置を第一使用姿勢で設置するステップと、
前記集積回路の第一試験又は分析を実行するステップと、
前記装置を第二使用姿勢で設置するステップと、
前記集積回路の第二試験又は分析を実行するステップとを備え、
前記第二使用姿勢は、前記第一使用姿勢から前記装置を仮想鏡軸の周りに180度回転することにより得られ、
前記仮想鏡軸は、
第一仮想対称面と、
前記装置の中央に位置し、前記装置の前記第一面と平行に延びる他の仮想面との交線によって画定されることを特徴とする。
この発明による方法は、2つの面上での集積回路の試験及び分析に対し、柔軟かつ汎用な解法を提供する。これは1つの固有部のみを必要とし、このことは簡易な方法であるだけでなく、よりコスト効率の良い方法をもたらす。さらに、この方法は、汎用的な構造であるため、現行の集積回路測定方法より高速に動作するという付加的な利点を有し、そしてこれは製品化に要する時間について有利である。
この方法は好適には、前記第一使用姿勢及び前記第二使用姿勢双方で、前記装置が汎用部上に設置されることを特徴とする。汎用部を使用する利点は、これが市場において適度に標準化されており、結果として、テスタに簡易な方法で接続することが可能になる点である。
本発明による装置、システム及び方法の、上記及び他の形態を、図面を参照してさらに説明する。
図1a及び図1bでは、この発明による装置の平面視の略図を参照して、この発明の基礎原理を説明する。装置1はキャリア5を備え、このキャリア5の2つの面A1、A2上には、接点P1a、P1b、P2、P1a’、P1b’、P2’が備えられる。キャリア5は、例えばプリント回路基板(PCB)でも良い。この例では、キャリア5は、8インチの直径と約3ミリの厚みを有する円形状(必須ではない)を有する。
接点とは、試験システム(図示していない)が、あるインターフェースを介して、又介さずに接続することができる端子として理解されたい。試験システムはまた例えばアジレント93000のようなテスタも備えることが出来る。これらの接点は表面から凹状又は凸状、若しくは2つの組合せとすることが出来る。接点P1a、P1b、P2、P1a’、P1b’、P2’は信号接点とすることが出来るが、しかし例えば電源接点又は接地接点とすることも出来る。この記載の詳細例では、キャリア5は常に円形状を有するが、これは必須ではない。反対に、キャリア5にとっては、接点P1a、P1b、P2、P1a’、P1b’、P2’の位置に関して第一仮想対称面(図1a及び図1bでは、この面は破線S1で画定される)を有するということが、真に重要である。装置1が接点P1a、P1b、P2、P1a’、P1b’、P2’を介して2つの使用姿勢で設置できる限り、キャリア5の形状は、対称面S1に対して対称である必要はない。接点P1a及びP1bは対称面S1に対して等距離d1にある。接点P2は対称面S1中にあり、従って自身の鏡像と等しくなるという特別な性質を有する。少なくとも、装置1の第一面A1上での試験又は分析に用いる接点P1a、P1b、P2は、好適には、装置1の第二面A2上に関連する接点P1a’、P1b’、P2’を有し、これらの接点へと、信号導体C1a、C1b、C2を介して接続される。装置1の第二面A2上の接点P1a’、P1b’、P2’の位置は、装置1の第一面A1上の接点P1a、P1b、P2に対して鏡映位置に位置すべきである。図1bにおける例では、前記接点は、2つの面A1、A2と平行にキャリア中央を延びる第二仮想対称面S2に対して、両面上で鏡映となる。後の記載において明らかになるが、他の選択肢もまた存在する。図1bは方向D1から見た装置1を示す。装置1は2つの使用姿勢を有する。装置1の第二使用姿勢は、第一使用姿勢を仮想軸Mに対して180度回転させることによって得られる。このことについては、後の記載において、より詳細に議論する。この例では、接点P1b’は接点P1aの元の位置で止まり、接点P1a’は接点P1bの元の位置で止まる。明らかに、両接点P1a及び接点P1bは同一種類、例えば信号接点であることが不可欠であり、よって、試験又は分析を進めるためには、例えば接点P1a及びP1b上の信号だけを交換する必要がある。装置1への接続が不変のままとどまることも起こりうる。テスタを使用する場合には、調整はソフトウェアの調整だけ(従って微小な調整)となる。両接点P1a及びP1bが例えば電源接点又は接地接点である場合には、試験又は分析を進めるために何かを行う必要はない。
装置は、第一仮想対称面S1に対して対称に配列されていない接点の組もまた備え得ることにさらに留意されたい。接点の組は、装置1の第二面A2に対応する複数の接点を有せずに、装置1の第一面A1にもまた位置することが出来る。
さらに、接点の位置に関して、様々な対称面、例えば図1中に面S3が存在できることも、この発明思想に沿う。図1は、これに関して、接点P1a及びP1b用の説明図である。接点P1a及びP1b”は対称面S3から等距離d2にあり、同様に接点P1b及びP1b”は対称面S3から等距離d2にある。このような二重の対称性の結果、装置はより多くの姿勢を取ることができ、これは多くの場合有利となる。
図2a及び図2bはこの発明による、2つの基礎的な発明の実施形態をより詳細に示す。図2a及び図2bは、試験及び分析される集積回路に接点P3a、P4a、P5a、P3b、P4b、P5bを接続する信号導体を明確に示していない。
図2aの第一の基礎的実施形態において、装置1の2つの面A1、A2のいずれか1つの上の接点の組は、表面A1及びA2と平行に走る、第二仮想対称面S2に対して鏡映位置となる。装置1は第二使用姿勢で設置され、装置1の第二使用姿勢は、仮想軸Mに対して、装置1を180度回転して得られるものとする。ここで軸Mは、第一仮想対称面S1と、装置1の中央に位置し装置1の第一面A1に平行に走る第二仮想対称面S2との交差線によって画定される。そして、接点P3a、P4a、P5a、P5b、P4b、P3bは、例えば、第二使用姿勢における接点P3a、P4a、P5aの端子(図示していない)が、他の信号導体C3b、C4b、C5bに物理的に接続されることがわかる。接点の組、例えばP3aと、第一仮想対称面S1に対して鏡映となる、例えばP3bとは同じ種類、例えば信号接点であり、装置の第二使用姿勢における試験配列(図示していない)においてハードウェアに関する変更は必要ない。せいぜい、2つの信号接点P3a、P3bに提供される信号を交換する必要がありうる程度である。これはテスタの試験プログラム(ソフトウェア)中に簡易な方法で実装できる。
図2bの第二の基礎的実施形態において、接点の組は、装置2の2つの面A1、A2のいずれか1つの上の、仮想軸Mに対して鏡映位置となる。この実施形態は非常に有利である。なぜなら第二使用姿勢において、第二使用姿勢における接点P3a、P4a、P5a、P3b、P4b、P5bの端子(図示していない)は、同じ信号導体C3a、C4a、C5a、C3b、C4b、C5bに物理的に接続しているからである。これは、キャリア5中で、信号導体は軸Mに対して鏡映となる接点に接続されているためである。これは、装置2の第二使用姿勢において、ハードウェア及びソフトウェア双方に関し、試験配列(test array)(図示していない)において何も変化する必要がないことを意味する。
図2aの第一の基礎的な実施形態において、信号導体C3a、C4a、C5a、C3b、C4b、C5bは中実導体として図示される。当然、これらの導体を中空にして、接続接点(図示していない)は完全に装置1を貫通することが出来る、又は導線と接点は1つになり、完全に装置表面を通って伸び、そして接点として動作する突起部を形成することも出来る。最終的に、2つの基礎的な実施形態を組み合わせることもまた可能であることに留意されたい。
図3aは、また、キャリア5上の様々な種類の接点(信号接点、電源接点及び接地接点)の位置の観点から、この発明による装置1の実施形態のより詳細な概略図を示す。この実施形態では、信号接点は、この例では接地接点が提供される接地接点領域30において装置と交差する、仮想対称面に対して鏡写し的に位置する、信号接点領域40に位置する。さらに、電源接点は、また、仮想対称面に対して鏡写し的に位置する電源接点20内に提供される。キャリア1はさらに、キャリア5を通って延びる、開口部10を有する。この開口部10は、半導体装置(図示していない)を、装置1に面する面上で、試験及び分析のためにアクセス可能にするために必要である。結合媒体(図示していない)を開口部10の周囲に備えることができ、そしてこの結合媒体上に半導体装置を収容することが出来る。そして、この半導体装置はまた、キャリア5の開口部10の位置に、開口部を有するべきである。
図3bは装置1のsca40のZの拡大図である。この例では、sca4は2つのサブ領域R1及びR2を有する。サブ領域R1には、テストシステム(図示していない)への接続(インタフェース)を作成するように意図された、信号接点45がある。内側では、信号接点45は、信号導体(図示していない)を介して、装置1のもう一方の面上の信号接点(図示していない)に接続される。サブ領域R2は、他の信号コンダクタを介して、信号接点45に関する信号導体につながる、他の信号接点45’を収容する。電源接点25’及び接地接点35’は、キャリア5上の、他の信号接点45’に近いサブ領域R2内に配置される。この対策により、他の信号接点45’(及び、ここで本来の信号接点45)を、例えば直接接地電位又は電源電位に接続することが可能になる。これはまた当業者からハードワイヤリングと呼ばれる。議論中の例では、サブ領域R2には、サブ領域R1に比べ、接地接点35’、電源接点25’に利用する、及び他の信号接点45’と接地接点35’と電源接点25’との間の直接接続を作成する余地がより多くある。このことはこの実施形態を魅力的にする。さらに、サブ領域R1における両面上の信号接点45へのアクセス性のため、サブ領域R1の外側に位置するサブ領域R2内に直接接続を作成することは有利である。結果として、信号接点45はこのサブ領域R1において、継続して物理的によりアクセスしやすくなる。
図4a及び図4bはこの発明による装置1の、それぞれ第一面及び第二面を示す。図4aは開口部10周辺に付加された接続手段50を示す。この接続手段50は、専門家によってICソケットとも呼ばれ、集積回路を受けることを意図している。この例では、接続手段50の厚みは7mmから12mmである。図4aはさらに、サブ領域R2における直接のハードワイヤ60を示す。この電力接点25及び接地接点35は、接地接点35を通る仮想線と装置に対して垂直に交差する、仮想対称面に対して対称的に位置している。集積回路が接続手段50上に、従来の集積回路向けパッケージで配置された場合、集積回路の上面はパッケージの頂面を取り除くことで容易にアクセスすることができる。図4bは装置1の第二面を示す。集積回路が接続手段50上に配置された場合、集積回路の下面は開口部10を通じてアクセス可能である。集積回路の上面は、ここで、トランジスタ及びコネクションが配置される面として理解されたい。いくつかの種類のパッケージングでは、集積回路は、この面がパッケージの外部接続(例えばボールグリッドアレイのフリップフロップ結合の種類のパッケージング)の方向に向いてパックされ、他の場合には、集積回路は、単にもう一方の面(通常は基板面)がパッケージングの外部接続に向けられる(例えば従来のワイヤ結合の種類のパッケージング)。
図5a及び図5bは、第一使用姿勢で、装置1が汎用構成部品100上に設置されている、この発明による装置1の平面図及び正面図をそれぞれ示す。図6a及び図6bは、第二使用姿勢で、装置1が汎用構成部品100上に設置されている、この発明による装置1の平面図及び正面図をそれぞれ示す。この汎用部品100は、よって、テスタ(図示していない)に接続することが出来る。これらの写真中の汎用部品100は、テスタへの直接接続、またダイレクトドッキングとも呼ばれる接続のために構成される。いくつかの計測及び分析ではこの装置が望ましい。
図7a及び図7bは他の配列、つまり、第一及び第二使用姿勢それぞれで、装置1が分析装置150のインターフェース上に設置されている構成である。このインターフェース150はケーブル175を通じて汎用部品200につながり、そして、テスタに接続することが可能である。
この記載の全ての図面は単に概略であり、さらに、正確な縮尺ではない。これらは、この発明の実施形態及び意図される技術的背景を明らかにするために使用される。写真の境界面は、実際は、この図に表される以外の他の形状を有しても良い。明らかに、当業者であればこの発明の新規な実施形態を設計することが出来る。しかしながら、それらはこの請求項の範囲に収まる。
この記載中で与えられた例から生じうる変形例は、前記種類の接点に関する。電源接点及び接地接点に加え、例えば集積回路上に供給電圧又は逆バイアス電圧を供給する、他の実質的にアナログな接点も存在する。信号接点という用語は、また、クロック信号、トリガ信号、ハンドシェイク信号などを運ぶ接点を意味すると理解されたい。これらの変形例は、いずれにせよ発明概念を損なうことはなく、従って請求の範囲に収まる。
Claims (12)
- 第一面及び第二面を有する集積回路を試験及び分析し、前記装置の前記第一面に垂直な第一仮想対称面を備える装置であって、
前記装置はさらに、
一組の信号導体と、前記装置の両面上に一組の信号接点とを備え、
前記装置の前記第二面上の前記信号接点の組は、前記装置の前記第一面上の前記信号接点の組に対して鏡映位置に位置し、
前記装置の両面上の前記信号接点の組は、前記第一仮想対称面に対して対称に位置することを特徴とする装置。 - 前記装置が一組の電源接点を有し、
前記装置の前記第二面上の前記電源接点の組は、前記装置の前記第一面上の前記電源接点の組に対し鏡映位置に位置し、
また前記装置の両面上の前記電源接点の組は前記第一仮想対称面に対して対称に位置する、請求項1に記載の装置。 - 前記装置が一組の接地接点を有し、
前記装置の前記第二面上の前記接地接点の組は、前記装置の前記第一面上の前記接地接点の組に対し鏡映位置に位置し、
また前記装置の両面上の前記接地接点の組は前記第一仮想対称面に対して対称に位置する、請求項1又は2に記載の装置。 - 前記装置の前記第二面上の前記信号接点の組の位置と、前記装置の前記第一面上の前記信号接点の組の位置とが、第二仮想対称面に対して互いに鏡映像であり、
前記第二の仮想対称面は、前記装置の中央に位置し、前記装置の前記第一面と平行に延びる、請求項1から3のいずれか1つに記載の装置。 - 前記装置の前記第二面上の前記信号接点の組の位置と、前記装置の前記第一面上の前記信号接点の組の位置とが、仮想軸線に対して互いに鏡映像であり、
前記仮想軸線は、
前記第一仮想対称面と、
前記装置の中央に位置し、前記装置の前記第一面と平行に延びる仮想面との
交差線によって画定される、請求項1から3のいずれか1つに記載の装置。 - 前記信号接点の組のうちの1つの信号接点から最も近い4つの接点のうち少なくとも1つは電源接点である、請求項1から5のいずれか1つに記載の装置。
- 前記信号接点の組の信号接点から最も近い4つの接点のうち少なくとも1つはグランド接点である、
前記信号接点の組のうちの1つの信号接点から最も近い4つの接点のうち少なくとも1つは接地接点である、請求項1から6のいずれか1つに記載の装置。 - 第一面及び第二面上で集積回路を試験及び分析するシステムであって、
前記システムは、
汎用部と、
集積回路の種別に固有な部分とを形成し、
前記固有部は請求項1から7のいずれか1つに記載の装置を備えることを特徴とするシステム。 - 前記システムは、
前記集積回路の前記第一面上で集積回路を受けるための電気的接点を有する接続手段を備え、
前記接続手段は前記装置の第一面に設置され、
前記接続手段の前記電気的接点は前記装置の前記接点と電気的に相互接続される、請求項8に記載のシステム。 - 前記システムは、
前記装置の前記第二面から前記集積回路の前記第一面をアクセス可能にするために、
前記装置及び前記接続手段を通って延びる開口部を備える、請求項8記載のシステム。 - 集積回路を試験及び分析し、請求項1から6のいずれか1つに記載の装置を活用する方法であって、
前記装置上に集積回路を導入するステップと、
前記装置を第一使用姿勢で設置するステップと、
前記集積回路の第一試験又は分析を実行するステップと、
前記装置を第二使用姿勢で設置するステップと、
前記集積回路の第二試験又は分析を実行するステップとを備え、
前記第二使用姿勢は、前記第一使用姿勢から前記装置を仮想鏡軸の周りに180度回転することにより得られ、
前記仮想鏡軸は、
第一仮想対称面と、
前記装置の中央に位置し、前記装置の前記第一面と平行に延びる他の仮想面との交線によって画定されることを特徴とする方法。 - 前記第一使用姿勢及び前記第二使用姿勢双方で、前記装置が汎用部上に設置される、請求項11記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05104556 | 2005-05-27 | ||
PCT/IB2006/051493 WO2006126130A2 (en) | 2005-05-27 | 2006-05-12 | Device, system and method for testing and analysing integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008542709A true JP2008542709A (ja) | 2008-11-27 |
Family
ID=37052852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008512978A Withdrawn JP2008542709A (ja) | 2005-05-27 | 2006-05-12 | 集積回路を試験及び分析する装置、システム及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8203356B2 (ja) |
EP (1) | EP1889083B1 (ja) |
JP (1) | JP2008542709A (ja) |
CN (1) | CN101248362A (ja) |
AT (1) | ATE448486T1 (ja) |
DE (1) | DE602006010371D1 (ja) |
TW (1) | TW200702687A (ja) |
WO (1) | WO2006126130A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11500019B2 (en) | 2020-05-14 | 2022-11-15 | Apple Inc. | Area-aware test pattern coverage optimization |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489852A (en) | 1992-11-06 | 1996-02-06 | Advanced Micro Devices, Inc. | System for interfacing wafer sort prober apparatus and packaged IC handler apparatus to a common test computer |
US6118286A (en) | 1995-10-10 | 2000-09-12 | Xilinx, Inc. | Semiconductor device tester-to-handler Interface board with large test area |
US5656943A (en) | 1995-10-30 | 1997-08-12 | Motorola, Inc. | Apparatus for forming a test stack for semiconductor wafer probing and method for using the same |
US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
US6127833A (en) | 1999-01-04 | 2000-10-03 | Taiwan Semiconductor Manufacturing Co. | Test carrier for attaching a semiconductor device |
US6462570B1 (en) * | 2001-06-06 | 2002-10-08 | Sun Microsystems, Inc. | Breakout board using blind vias to eliminate stubs |
US6747447B2 (en) * | 2002-09-25 | 2004-06-08 | Advantest Corporation | Locking apparatus and loadboard assembly |
US7088118B2 (en) * | 2004-12-15 | 2006-08-08 | Chipmos Technologies (Bermuda) Ltd. | Modularized probe card for high frequency probing |
JP2006292727A (ja) * | 2005-03-18 | 2006-10-26 | Alps Electric Co Ltd | 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法 |
-
2006
- 2006-05-12 AT AT06744921T patent/ATE448486T1/de not_active IP Right Cessation
- 2006-05-12 JP JP2008512978A patent/JP2008542709A/ja not_active Withdrawn
- 2006-05-12 DE DE602006010371T patent/DE602006010371D1/de active Active
- 2006-05-12 WO PCT/IB2006/051493 patent/WO2006126130A2/en active Application Filing
- 2006-05-12 CN CNA2006800186413A patent/CN101248362A/zh active Pending
- 2006-05-12 EP EP06744921A patent/EP1889083B1/en not_active Not-in-force
- 2006-05-12 US US11/914,658 patent/US8203356B2/en not_active Expired - Fee Related
- 2006-05-24 TW TW095118460A patent/TW200702687A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
DE602006010371D1 (de) | 2009-12-24 |
US8203356B2 (en) | 2012-06-19 |
US20090212796A1 (en) | 2009-08-27 |
CN101248362A (zh) | 2008-08-20 |
TW200702687A (en) | 2007-01-16 |
WO2006126130A3 (en) | 2007-03-08 |
ATE448486T1 (de) | 2009-11-15 |
EP1889083A2 (en) | 2008-02-20 |
WO2006126130A2 (en) | 2006-11-30 |
EP1889083B1 (en) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
US20020050832A1 (en) | Probe contact system having planarity adjustment mechanism | |
KR100500452B1 (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
US20110089966A1 (en) | Apparatus and systems for processing signals between a tester and a plurality of devices under test | |
JP2020153861A (ja) | インタポーザ、ソケット、ソケット組立体、及び、配線板組立体 | |
JP2014219406A (ja) | ポゴピン接続に機械的安定を提供する試験ソケット | |
TW201100811A (en) | Probe card | |
JPH10153644A (ja) | Bgaデバイス・テスト用アダプタ・モジュール | |
KR102047665B1 (ko) | 프로브 카드 및 이를 포함하는 테스트 장치 | |
JP3730340B2 (ja) | 半導体試験装置 | |
JP2008542709A (ja) | 集積回路を試験及び分析する装置、システム及び方法 | |
JP2737774B2 (ja) | ウェハテスタ | |
JPH07321168A (ja) | プローブカード | |
JP2768310B2 (ja) | 半導体ウェハ測定治具 | |
JPH1144709A (ja) | プローブカード | |
KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
JPH0758168A (ja) | プローブ装置 | |
KR20030068629A (ko) | 테스트 보드 어셈블리 | |
JPH10307165A (ja) | Lsi用テスタ | |
TWM641395U (zh) | 校準系統及其校準載板 | |
JPH07318587A (ja) | プローブカード | |
KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
US20060158212A1 (en) | System for testing semiconductor devices | |
TW202405463A (zh) | 自動試驗裝置及其介面裝置 | |
KR100253278B1 (ko) | 집적회로 테스트용 소켓 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090831 |