JP2005181314A - ダイを試験する方法 - Google Patents

ダイを試験する方法 Download PDF

Info

Publication number
JP2005181314A
JP2005181314A JP2004361722A JP2004361722A JP2005181314A JP 2005181314 A JP2005181314 A JP 2005181314A JP 2004361722 A JP2004361722 A JP 2004361722A JP 2004361722 A JP2004361722 A JP 2004361722A JP 2005181314 A JP2005181314 A JP 2005181314A
Authority
JP
Japan
Prior art keywords
die
pocket
test
holding tray
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004361722A
Other languages
English (en)
Other versions
JP4596560B2 (ja
Inventor
Gary D Redding
ディー レディング ギャリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2005181314A publication Critical patent/JP2005181314A/ja
Application granted granted Critical
Publication of JP4596560B2 publication Critical patent/JP4596560B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

【課題】十分に安定した状態で個別ダイを配置および保持し、それによって保持状態でのダイの試験を可能にする。
【解決手段】減圧チャネル26を有する機械加工溝付き保持トレイを用いたダイ試験方法である。その方法では、ダイが保持トレイ内に保持された状態で、ダイに減圧吸引をかける。さらに、自動ビジョンシステムを用いて、保持トレイのポケット27内のダイの位置をマッピングする。個別ダイと試験プローブとを接触させて試験を実施するために、各個別ダイを試験プローブに相対させるよう、得られたマップを用いて保持トレイを操作する。
【選択図】図4

Description

本発明は、保持トレイを用いたダイの試験に関する。
スキャン、イメージ生成、および印刷の用途において、隣接または接触配置させた複数の半導体チップから成る全幅アレイ(Full-width arrays)を使用することが、近年さらに一般的になってきている。それらの全幅アレイは、インクジェット印刷におけるプリントヘッドや、単色用またはカラー用スキャナバーとして用いられ、さらに場合によっては、デジタル撮像の用途にも利用される。
典型的な全幅アレイは、互いに接触配置または他の方法で隣接配置させた一群の個別チップから成り、それによって「全幅(幅全体)」に及ぶ適切な長さに構成されている。標準的な8.5×11インチ(215.9×279.4mm;A4に類似)の紙における印刷またはスキャンを可能にするために、多くの印刷用途において「全幅」とは、11インチ以上である。チップの端を互いに接触させて配置すると、所望の長さのイメージ生成バーが形成される。そのようなバーは、適切な電気的接点と、全幅アセンブリ全体を設置すべき装置本体に対して電気的接続および設置を可能にする適切な特徴とを有するバー固定具によって、固定的に取り付けられる。単色イメージ生成バーでは、感知素子は1列のみ必要とされるが、カラーイメージ生成バーでは、少なくとも3つ(たとえば赤、緑、および青)の異なるカラーフィルタが、3列またはそれ以上の密接配置された光センサ素子(フォトサイト)に重ねて設けられ、スキャンされる文書イメージの色に相当する電気出力信号が得られるようになっている。
全幅アレイの典型的な製造方法を、図1〜3を参照しながら説明する。まず図1は、個別チップが形成されたシリコンウェハ10を示す。例として、いくつかの個別チップを符号11で表したが、図1に図示するとおり、数百個のチップが1つのシリコンウェハ上に形成される。黒で示した端部領域は、既知の端部欠陥により破棄しなければならないチップを表す。ウェハおよびチップの形成は、周知の半導体技術に従って実施される。フルカラー用のスキャナ、色彩計、および他のイメージ生成用途においては、ウェハ上に位置した状態のままで、各チップ部分を様々なフィルタでコーティングして、それらのチップ部分を様々な波長に反応させるように加工できる。ウェハはいずれのサイズでもよく、5インチ(12.7cm)以上のウェハサイズが、当産業界では現在標準的になっている。
図2は、個別チップ11の拡大図を示す。このチップは、スキャナアレイのためのものであるが、当業者であれば、本明細書内で説明する実施形態が、特に全幅アレイを形成するためのものなどの幅広い種類のチップに適用可能であると、認識する。図2の直交立面図では、4列のセンサ画素が、領域12内に示されている。列13は、上面に光フィルタが設けられておらず、単色(白黒)の感知に適している。他の3列は、ウェハ上に位置したままでフィルタをコーティングした状態である。符号14を付したそれら3列の各列はそれぞれ、フィルタによって赤、緑、および青(あるいは、他の色空間であればシアン、イエロー、およびマゼンタ)に適するようになっている。そのようなフィルタを用いればチップ11は、単色スキャナとしても、多色スキャナとしても機能できる。チップ11には内部回路(図示せず)が含まれ、チップ11とのインタフェースは、領域15に示す数々の接点またはパッドを通じて実施される。それらの数々のパッドを介した入力および出力によって、タイミング構成、必要電力、ならびに、チップによるスキャンデータの取得および伝送に必要なデータ入力/出力を制御する。図示の全幅アレイチップ11の実施形態では、各パッドのサイズは、約0.004インチ×0.007インチ(約0.1016mm×0.1778mm)である。
再度図1を参照する。当業界では、ウェハ上の位置のままで各個別チップ11を試験することが可能であり、そうすることが標準的である。その試験のためには、ウェハの温度を約50〜60℃に上昇させる。温度上昇後に、試験対象チップの領域15の各パッドに対して、位置確認して、同時に接点を取らなければならない。各チップ当たり15個またはそれ以上(図2では18個)のパッドのそれぞれに対して、位置確認をして、試験プローブを同時に配置するためにはかなりの精度が必要であり、そのためには、効率的な製造を可能にする自動ビジョンシステムが必要である。
コグネックス社(Cognex Corporation)などの企業は、適切なマシンビジョンシステムを製造している。図1に示すようにダイ(半導体小片)がウェハ上で等間隔に配置されている場合は、マシンビジョンシステムは、ウェハ上の位置決め用印の正確な位置を検出することによって作動可能である。それらの印を検出すれば、ウェハ上の各ダイと、ダイ上の各パッドとの位置がわかる。ビジョンシステムによってパッドの位置がX−Yグリッド中にマッピングされた後、そのマップを、エレクトログラス社(Electroglas, Inc.)製などの試験プローブシステムに伝送する。試験プローブシステムは、X−Yマップを用いて、適切なパッドを見つけて試験する。一般的には、プローブ自体は静止したままに維持され、ステージ上に設置されたウェハが、ウェハ上の全ての利用可能なダイの試験が終了するまで、ステップアンドリピート方式で上下動される。
上記試験手順における1つの問題点は、酸化物が少量であってもパッド上に存在すると、良好な電気的接点が得られないことである。パッドとプローブの間の電気的接点不良によって不当なマイナスの試験結果が出てしまうことを防止するために、プローブは、パッド上をこするまたは拭うように移動するよう設計されている。それにより、パッドから酸化物がこすり落とされ、電気的接点が改善される。目的とするところは、チップがウェハ内に位置した状態のままで、各チップ11を確実に試験することである。欠陥チップの位置は記録され、ウェハからチップを切り出した後、仕分け工程において欠陥チップは破棄される。
本発明は、ウェハから切り出される幅広い種類のダイに適用できるが、以下の説明は特に、全幅イメージ生成アレイの製造のためのダイまたはチップに関連して為される。個別チップ11から全幅アレイを製造する際には、必要数のチップを選択し、それらのチップを固定具内に正確に配列し(通常は線状に)、固定具内で互いに接触または隣接するチップを永久的に固着させる。その後、領域15内のパッドから、全幅アレイの適切な入力/出力ポートまで、適切な配線を設け、得られたアセンブリを、作動上必要な他の機械的または電気的構成品に取り付けることによって、全幅アレイは完成する。図2に示すような長さ約16mm×幅約1.0mmのイメージ生成関連のチップの場合、1アレイ当たり約20個のチップを用いて、全幅アレイを組み上げる。
簡略して説明した上記製造方法が、当業界では一般的である。ウェハからチップを切り出して最終的なアレイ状態に配置する工程をより詳細に見ると、ウェハの裁断工程と、ウェハから切り出された後の個別チップの取扱いおよび仕分け工程とにわたって、チップにおいてかなりの数の欠陥が発生していることがわかる。
図3は、従来技術による、「ワッフルパック」とも呼ばれる個別ダイ保持トレイを示す。このワッフルパック16は、シリコンウェハ10から切り出した後のチップ11などのチップを、保持、保管、および輸送する際に使用される。ワッフルパック16は通常、PVC、ABS、スチレン、またはいずれかの類似の剛性の非導電性材料などの、剛性の成形プラスチックから成る。個別チップ11は、裁断および仕分け後、各ワッフルパックに設けられた数百個のポケット17内に配置される。各ポケットの長さおよび幅の寸法はそれぞれ、チップ11の寸法に対応している。このようなダイ保持トレイは、インテグリス社(Entegris, Inc.)を含むの数々の製造者によって製造されている。インテグリス社は、このようなトレイをフルオロウェア(Fluoroware)(登録商標)の商品名で販売している。図3に示すワッフルパックは、ワッフルパックトレイフルオロウェアH44シリーズのうちの1つに類似している。
従来技術のワッフルパックの利点としては、低コストおよび耐久性が挙げられる。チップの保持、保管、および輸送という意図された目的においては、従来技術のワッフルパックはとても適切である。しかし、ワッフルパック内に配置した状態で個別ダイチップを試験できると、ワッフルパック内への配置前の裁断および仕分け工程中に欠陥品となったチップを識別できるので、望ましい。現在、各ダイチップ11がウェハから切り出される時点から完成品の全幅アレイに組み上げられた状態になるまでの間に、各ダイチップ11を試験する効果的な手段は存在しない。その結果、組上げ済みの全幅アレイのうちのかなりの数が、最初に1つ以上の欠陥チップを含んだ状態で組み上げられてしまう。それらは最低限、欠陥チップを取り除き正常チップを挿入するために、高コストをかけて補修しなければならない。さらに悪いケースでは、全幅アレイのいくつかは補修不可能であり、それらのアレイは全体的に破棄されなければならない。
米国特許第5808297号明細書 米国特許第5543838号明細書 米国特許第5604362号明細書 米国特許第5519514号明細書 米国特許第6069624号明細書 米国特許第5687297号明細書
十分に安定した状態で個別ダイを配置および保持し、それによって保持状態でのダイの試験を可能にする、ダイ収容トレイまたはワッフルパックを設計および製造することが望ましい。また、そのようなワッフルパック内でのダイの試験を可能にする試験手順を提供することが望ましい。
本発明の一実施形態は、ダイ試験方法であって、ダイ保持トレイ内に複数のダイを配置するステップと、撮像および試験装置の据付ステージに保持トレイを設置するステップと、ダイ保持トレイ内のダイポケットの底部と減圧源との間を連通させるチャネルを通じて減圧を行うステップと、保持トレイ内に保持されたダイの位置を自動ビジョンシステムを用いてマッピングするステップと、得られたマップを用いて据付ステージを試験プローブに対して移動させて前記ダイ保持トレイ内の個別ダイに相当する位置に配置させるステップと、据付ステージを試験プローブに対して傾けてプローブをダイのパッドに整列させるステップと、試験プローブでパッドに接触するステップと、電気信号を送受信することによって試験プローブでダイを試験するステップと、を有する。
本発明の他の実施形態は、ダイ試験方法であって、ダイ保持トレイ内に複数のダイを配置するステップと、撮像および試験装置の据付ステージに保持トレイを設置するステップと、ダイ保持トレイ内のダイポケットの底部と減圧源との間に連通するチャネルを通じて減圧を行うステップと、保持トレイ内に保持されたダイの位置を自動ビジョンシステムを用いてマッピングするステップと、得られたマップを用いて据付ステージを試験プローブに対して移動させてプローブをダイのパッドに整列させるステップと、試験プローブでパッドに接触するステップと、電気信号を送受信することによって試験プローブでダイを試験するステップと、を有する。
図4に、本発明によるダイ保持トレイワッフルパック20の一実施形態を示す。本実施形態においてワッフルパック20の寸法は、従来技術のワッフルパック16の寸法と同等である。どちらのワッフルパックも、個別チップを配置するためのポケット(図4では符号27が付されている)を有する。しかし、4つの相違点が存在する。まず、ワッフルパック20は、従来のプラスチック製のワッフルパックとは異なり、アルミニウム、あるいは、平坦面を形成および保持できるいずれかの他の金属または材料から成る。本実施形態では、ベース板21および隆起板22の両者が、1つの不変形部材から成り、一体として形成されている。
2つめの相違点は、横方向溝23および縦方向溝24の両方が、成形ではなく機械加工によって形成されている点である。機械加工によって、精密に平坦であり、かつポケット27の側壁および端壁に対して垂直な底部が形成される。このことは、従来のワッフルパックでは成型工程において、ポケットに平らでない底部およびコーナ半径が形成されてしまい、それらによって、個別ダイがワッフルパック内でプロービングおよび試験されると動いてしまうという点と対照的である。
3つめの相違点は、縦方向溝24に、ワッフルパック本体(ベース板21および隆起板22から成る)とは別個のストリップ(細片)25が嵌められていることである。縦方向溝24に嵌める別個のストリップが必要である理由は主に、横方向溝23を機械加工するからである。機械加工で各ポケットに垂直な壁および直角のコーナを形成するには、隆起板の一端から他端まで横方向溝23を切削することになる。縦方向溝24は、隣接するポケット27の間にストリップ25による縦方向の仕切りをはめ込み可能にするために、切削される。ストリップ25の材料は、垂直な側面に成形または機械加工できるうえ、取扱いおよび縦方向溝24への挿入に適さないほど堅く砕けやすいことのない材料であれば、いずれであってもよい。帯電防止性の高品質ネオプレンゴムは、適切な弾性材料であることが判明している。製造方法の一実施形態では、各ポケット27の直角コーナの妨げになるバリの発生を抑制するために、横方向溝23を、縦方向溝24より後に切削する。
ワッフルパック20と、ワッフルパック16などの従来技術のダイ保持トレイ10とのあいだの4つめの相違点は、ベース板21および隆起板22を貫通して各ポケット27の底部内に至る減圧チャネル(vacuum channels)26を穿孔することである。そのような孔を設ける目的は、各ポケット27から減圧チャネル26を通じて減圧吸引できるようにするためである。その減圧吸引を実施するために、ワッフルパック20の裏部に取り付けられる減圧固定具を用いて、隆起板22の領域にわたって空洞部を設けつつワッフルパック20の縁部を密封する。その空洞部において減圧吸引すると、減圧が各チャネル26を通じて各ポケット27に伝わる。一実施形態ではそのような孔は、バリを最小限に抑えて減圧吸引を最大限に実施可能にするために、2段階の工程によって形成される。まず、比較的大きな直径の端ぐり穴を、ベース板21の少なくとも途中まであける。つづいて、隆起板22側から各端ぐり穴内へ貫通孔をあける。
ワッフルパック20内のダイに対する減圧吸引の有効性は、数々の要因に依存する。第一に、各ポケット底部の平坦度が、ダイと減圧源とを密着させるのに重要である。第二に、ポケット27内へ開口する減圧チャネル26部分が、ポケット内でダイによって完全に覆われる範囲内で、可能な限り大きいことが望ましい。すなわち、各ポケット27の底部に開口する孔のサイズは、試験されるダイの幅と、ポケット内で幅方向にダイが移動可能な量とによって決定される。ポケットの寸法が、ダイの寸法(特に幅寸法)により精密に対応していれば、ダイ11の幅寸法に対してチャネル孔26をより大きくすることができる。約1.0mmの幅を有するダイ11を、幅約1.3mmのポケットを有するワッフルパック20に配置する場合は、貫通孔を約0.46mmにすることが予想される。減圧吸引の有効性に影響するさらなる要因は、減圧固定具とワッフルパック20縁部との間の密封度である。ワッフルパック20が、たとえば研磨されたアルミニウムなどの平坦、剛性、かつ滑らかな材料で構成される場合は、弾性のシール部材を含む減圧固定具を用いれば、良好な減圧シールが得られる可能性が高い。
ワッフルパック16などの従来技術のダイ保持トレイと比較すると、ワッフルパック20は、プロービング、こすり動作、および試験のあいだにダイを安定的に保持する性能が大幅に改善されている。この改善の一部分は、隆起板22の機械加工および取扱時に変形しない平坦なベース板21によって、平坦表面が設けられていることに基づく。その平坦底部が、従来技術のポケットの平らでない底部に起因していたぐらつきを防止する。また、平坦底部と共に、半径を含まずに底縁に沿ってくっきりと形成された底部コーナが、試験プローブのこすり動作中にダイが予測位置から移動してしまう可能性を低減する。さらに平坦底部が設けられることによって、減圧吸引時にダイが対応の減圧チャネルを密閉しやすくなり、対応のポケット内に保持された各ダイがさらに安定する。
一般的な幅のチップ(またはダイ)であれば、図4に示すワッフルパックの実施形態は、プロービング、こすり動作、および試験のあいだに各ダイ11を対応のポケット27内に確実に保持するよう十分機能する。ポケットの幅および長さ寸法がチップ寸法に妥当な範囲内で適合することを条件に、幅が3mm以上のチップであれば、減圧およびポケット底部の平坦性によって十分に保持される。そのようなチップ幅と、ポケット底部の平坦性とを組み合わせると、減圧吸引時に適切な安定性が得られる。幅寸法3mm未満のさらに細いチップである場合、特に約1mm以下に近い幅寸法のチップである場合には、図4に示すワッフルパック構造は十分でないことが考えられる。そのように細いチップは、様々なイメージ生成関連のアレイに頻繁に使用されており、図2に示すダイ11のようなスキャン用ダイは、幅約0.7〜1.5mmで長さ約14〜20mmである場合がある。このような細い幅は、パッド15などの接点パッドが長手方向の中心線からずれて配置されているダイ11などのダイにおいて、特に問題となる。プローブでパッドをこするまたは拭う動作の際に、パッドにオフセンタの圧力が印加されることで、ダイと溝23の壁との間に空間が残っている場合に、ダイが特に動かされやすくなる。
幅寸法が3mm未満の細いダイまたはチップに対しては、図5に示すワッフルパックの実施形態が、より適切であると考えられる。この実施形態のワッフルパック30は、図4に示すワッフルパック20と似ているが、隆起板32が、横方向溝33および縦方向溝34を機械加工するのに適した弾性材料で構成されている点で異なる。そのような材料の一つは、硬度60Aの帯電防止性の高品質ネオプレンゴムである。この材料は、エルマースプロボンド(Elmers Probond)コントラクタープレミアムポリマー(Contractor Premium Polymer)接着剤などのプロボンド接着剤を用いるなどのいずれかの適切な接着方法によって、ベース板31に取付可能である。硬化させて隆起板32をベース板31にしっかりと取り付けた後に、溝33および34を、図4に示すワッフルパック20に関して説明したとおりに機械加工する。隆起板32の弾性材料は、それ自体は変形可能であるが、金属製または同様に剛性の平坦板31に接着することによって、各ポケット37に均一かつ平坦な底部が設けられる。その後、図4に示すワッフルパック20に関して説明したのと同様に、減圧チャネル孔36を切削する。つづいて、研磨工程によって隆起板32の溝33をデバリングし、機械加工時に残ったバリを確実に除去する。そして、縦方向溝34にストリップ35を嵌めることで、ワッフルパック30の製造が完了する。ストリップ35は、ワッフルパック20に使用するものと同じ材料で構成されていてもよい。これらのストリップは、加工された溝34より長く挿入後に適切な長さに切り取られることが好ましい。アルミニウムなどの剛性金属も、ストリップの材料として適切であると考えられる。結果として、図4に示すワッフルパック20と同等の平坦底部および垂直壁を有し、ポケットが弾性材料で構成されているワッフルパックが得られる。
機械加工された弾性材料の隆起板32を含むワッフルパックの利点は、各ダイが対応のポケット内で、より高い密封性によってさらにしっかりと保持されることである。剛性の滑らかな金属表面でも十分に機能する場合もあるが、ネオプレンなどの弾性材料を用いると、ダイ11と減圧チャネル36との間にさらに良好な減圧シールが形成されることが、試験で明らかになっている。また、ネオプレンなどの多くの弾性材料は、高い摩擦係数を有する。たとえば、ガラス上で計測されるネオプレンの摩擦係数は1.4であり、この値は、アルミニウム上のガラスにおける摩擦係数の3倍以上である。アルミニウム上のガラスにおける摩擦係数の約2倍の値であれば、十分であると考えられる。このような大きな摩擦力は、ポケット挿入後にダイを安定させることにかなり貢献する。チャネル36を介した減圧吸引を組み合わせると、細いダイチップであってもしっかりと固定でき、ワッフルパック内に保持した状態で好適に試験できる。このように、ダイならびにチップを、裁断および仕分け後であって且つ最終的なパッケージングに組み上げられる前の時点で、プロービングおよび試験することを可能にする、改良されたワッフルパックが提供される。
図6に、ワッフルパック40として表した、本発明による別のワッフルパック保持トレイの断面図を示す。ワッフルパック40は、隆起板42部分以外は、図4に示すワッフルパック30と同じである。図6における隆起板42は、通常はベース支持板41と同材料で一体的に形成される、アルミニウムまたは他の剛性材料の内側ステージ(段部)48を含む。内側ステージ48は、図4に関して説明したようなネオプレンなどの弾性材料から成る上板49がかぶせられて(または覆われて)いる。上板49は、図4に関して説明したものと同様の方法および寸法で溝44および43(溝43は図示せず)を機械加工できるだけの十分な厚さを有する。溝44には、上述と同様にストリップ45がはめられる。
ワッフルパック30とワッフルパック40との相違点は、ワッフルパック40では弾性層がさらに薄いことである。その結果、ワッフルパック40内のポケットは、ワッフルパック30内のポケットに比べて、安定性が増している。また、ネオプレンまたは他の弾性材料は、ポケット47の底部と内側ステージ48の上面との間の厚さが、たった約0.10〜0.20mmあればよい。このような極めて薄い層の場合、各ポケット底部を通じて熱が迅速に放散される。したがって、前述のとおりプロービングおよび試験中に温度を50〜60℃に上昇させた際に、その高温は、熱伝導性のベース41および内側ステージ48へ迅速に伝導されて逃がされる。それにより、取扱いが簡単になり、シリコンが高温に維持される期間が短縮される。
ワッフルパック20、30、または40を使用した結果として、効率が向上でき、コストを削減できる。高コストを伴う最終的なパッケージングを実施する前に欠陥ダイを除去することによって、高効率性および低コストが実現される。すなわち、全幅アレイの場合、ダイの縁同士を突き合わせて完成品の全幅アレイを組み上げる前に、欠陥ダイを除去できるということである。それにより、補修または破棄しなければならない組み上げ済のアレイの数が、大幅に低減される。さらに、ワッフルパック保持トレイ内におけるダイの効果的な試験が可能になったことによって、ウェハ状態のままでのダイの試験を削除できる場合がある。ウェハ裁断前のこの試験工程を削除することは、ウェハ上では比較的歩留まりが高く欠陥ダイが少ないダイ製造作業において、特に効率的であると考えられる。
ワッフルパック20または類似の保持トレイ内に保持されたダイに対してプロービング、こすり動作、および試験を実施するには、改良されたビジョンシステムがプローブおよび試験装置において必要である。図1のダイ11などのダイを裁断前にウェハ中で試験する場合は、各ダイが近隣のダイに対して既知の近接した位置関係に配置されているので、各ダイの領域15の各パッドに同時接触できるようプローブを案内する撮像システムの役割は単純である。それに対して、たとえば図5の37や図4の27などのポケット内のダイの位置は、ある程度既知であるものの、ダイがウェハ中のままである場合に比べると、精度は必然的に劣る。実際に、各ダイが対応のポケット内で若干異なる角度(または傾き)で配置される可能性は高い。また、図5の溝33および34などの溝によってダイの間隔が広げられるので、正確な撮像がより困難になる。プローブおよびそれの撮像システムが移動する距離が長くなるほど、移動方向に関してより多くのエラーが含まれることになる。撮像システムは、これらのより多くの変動事項を許容し、それらに合わせて調整できるよう、十分な強健性を有しなければならない。
したがって本発明は一実施形態において、上述の改良型保持トレイを用いてダイを試験するためのより優れた工程を提供する。詳細には、ウェハ上のままでダイをプロービングおよび試験するための類似のシステムに比べて、自動ビジョンシステムと、それによるマッピングと、試験プローブ機器のプログラミングとが向上している。単に、数個の位置決め用印の位置検出に基づいて全てのダイおよびパッドの正確な位置を外挿するのではなく(ウェハ上のままでダイであればそれが可能)、本発明においては撮像システムは、各ダイの対応ポケット内での位置および傾きを特定してマッピングしなければならない。エレクトログラス社(Electroglas, Inc.)製の関連装置ではまず、ダイを収容したワッフルパックが、試験装置のステージ上に設置される。このステップを、図7においてステップ101として示す。固定後、ステップ102に示すように、ワッフルパックおよび収容されたダイは、撮像、分析、およびマッピングされる。ステップ103では、得られたマップが、試験およびプロービング装置内にプログラミングされる。ステップ104では、ステージが、静止プローブの下方で操作され、試験対象として選択されたダイに対応したX−Yグリッドに整列する。ステップ105では、対応ポケット内のダイの傾きに応じてステージが傾斜される。ステップ106では、ステージを上昇させることで、対象のダイ上のパッドをプローブに接触させる。ステップ107では、従来の手法に従って、プローブがこすりまたは拭い動作を実施する。ステップ108では、試験手順において、ダイとプローブとの間で電気信号が伝達される。ステップ109では、試験装置内のソフトウェアが、ダイが正常に動作したのか、それとも欠陥品である可能性が高いのかを判定する。ステップ110では、ステージがステップアンドリピート方式で操作されて次の試験対象ダイに移動し、上記工程が繰り返される。ステップ111では、最後のダイの試験が完了し、欠陥品および良品ダイを表すワッフルパックマップが完成するので、ワッフルパック保持トレイは撤去できる。ステップ112ではダイが、欠陥品と良品とに仕分けされる。重要な点は、前述のとおり、上記改良された工程によって、ウェハ状態のままのダイをプロービングおよび試験するステップを削除できることである。ウェハ状態でのプロービングおよび試験ステップを削除することによって、本発明によって達成される効率性およびコスト削減がさらに増大する。
総括すると、本発明によるダイ保持トレイおよび工程は、従来技術と比較すると、裁断後(オプションで、ウェハ状態で初期試験およびプロービングを実施した後)であって且つダイが高コストの最終的なパッケージングに組み上げられる前の時点において、ダイの品質を確実にする新たな試験手順を可能にする。本発明の実施形態は、イメージ生成の用途などに多く使用されている全幅アレイなどの細長いダイを扱う場合に、特に適している。本発明による改良型ワッフルパック保持トレイの実施形態を用いることによって、さらに効率的な試験手順が実施可能になる。
多数の個別ダイチップを含む従来技術による未裁断ウェハを示す、直交立面図である。 全幅スキャナアレイの製造に適した1つのダイを示す、直交立面図である。 従来技術のダイ保持ワッフルパックトレイを示す、立面斜視図である。 本発明によるダイ保持ワッフルパックトレイの一実施形態を示す、立面斜視図である。 本発明によるダイ保持ワッフルパックトレイの別の実施形態を示す、立面斜視図である。 本発明によるダイ保持ワッフルパックトレイのさらなる実施形態を示す、断面図である。 本発明による工程の一実施形態を示すフローチャートである。
符号の説明
20 ワッフルパック、21 ベース板、22 隆起板、23 横方向溝、24 縦方向溝、25 ストリップ、26 減圧チャネル、27 ポケット。

Claims (8)

  1. ダイを試験する方法であって、
    ダイ保持トレイ内に複数のダイを配置するステップと、
    前記ダイ保持トレイを、撮像および試験装置の据付ステージに設置するステップと、
    前記ダイ保持トレイ内のダイポケットの底部と減圧源との間を連通させるチャネルを通じて減圧を行うステップと、
    前記ダイ保持トレイ内に保持されたダイの位置を、自動ビジョンシステムを用いてマッピングするステップと、
    得られたマップを用いて前記据付ステージを試験プローブに対して移動させて、前記ダイ保持トレイ内の個別のダイに相当する位置に配置させるステップと、
    前記据付ステージを前記試験プローブに対して傾けて、前記プローブを前記ダイのパッドに整列させるステップと、
    前記パッドと前記試験プローブを接触させるステップと、
    電気信号を送受信することによって、前記試験プローブで前記ダイを試験するステップと、を有する方法。
  2. 請求項1に記載の試験方法において、
    試験プローブによる前記試験は、ダイを含む完成品の製造工程において初めて実施される個別ダイに対する試験プローブによる試験である、
    ことを特徴とする方法。
  3. 請求項1に記載の試験方法において、前記ダイ保持トレイは、
    剛性のベース支持部材と、
    前記ベース支持部材によって支持される実質的に平坦な上面であって、機械加工された横方向溝群と機械加工された縦方向溝群とを含み、前記各溝が前記トレイ内に保持されるダイの寸法にほぼ対応した間隔で設けられる、上面と、
    一方の溝群を充填するサイズに形成され、前記一方の溝群内に配置されることで、ダイを収容するポケットを形成する複数のストリップであって、前記ポケットが、充填されていない機械加工溝部分によって構成される底部および側壁と、前記ストリップの側面部分によって構成される端壁とから成る、複数のストリップと、
    前記ポケットの前記底部に連通し、前記トレイの保持性能を高めるよう前記ポケット内のダイを減圧吸引できるようにする、減圧チャネルと、
    を有する方法。
  4. 請求項3に記載の試験方法において、
    前記上面が弾性材料から成る、
    ことを特徴とする方法。
  5. 請求項1に記載の試験方法において、
    前記ポケット底部内へ開口する部分における前記減圧チャネルのサイズは、ダイが前記ポケットのいずれかの側壁に接触して配置された時に各ダイが対応のポケットのチャネルを確実に覆う範囲内で、実質的に可能な限り大きいサイズである、
    ことを特徴とする方法。
  6. 請求項1に記載の試験方法において、
    前記試験するステップは、全幅アレイに適したダイを試験することを含む、
    ことを特徴とする方法。
  7. 請求項1に記載の試験方法において、
    前記保持トレイ内に配置された欠陥品ダイの位置をマッピングするステップ、
    をさらに有する方法。
  8. ダイを試験する方法であって、
    ダイ保持トレイ内に複数のダイを配置するステップと、
    前記ダイ保持トレイを、撮像および試験装置の据付ステージに設置するステップと、
    前記ダイ保持トレイ内のダイポケットの底部と減圧源との間を連通させるチャネルを通じて減圧を行うステップと、
    前記ダイ保持トレイ内に保持されたダイの位置を、自動ビジョンシステムを用いてマッピングするステップと、
    得られたマップを用いて前記据付ステージを試験プローブに対して移動させて、前記プローブを前記ダイのパッドに整列させるステップと、
    前記パッドと前記試験プローブを接触させるステップと、
    電気信号を送受信することによって、前記試験プローブで前記ダイを試験するステップと、を有する方法。
JP2004361722A 2003-12-16 2004-12-14 ダイを試験する方法 Expired - Fee Related JP4596560B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/737,517 US7014527B2 (en) 2003-12-16 2003-12-16 Die level testing using machine grooved storage tray with vacuum channels

Publications (2)

Publication Number Publication Date
JP2005181314A true JP2005181314A (ja) 2005-07-07
JP4596560B2 JP4596560B2 (ja) 2010-12-08

Family

ID=34523149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004361722A Expired - Fee Related JP4596560B2 (ja) 2003-12-16 2004-12-14 ダイを試験する方法

Country Status (6)

Country Link
US (1) US7014527B2 (ja)
EP (1) EP1544624A1 (ja)
JP (1) JP4596560B2 (ja)
CN (1) CN100452338C (ja)
BR (1) BRPI0405680A (ja)
CA (1) CA2489706C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7207442B2 (en) * 2003-12-16 2007-04-24 Xerox Corporation Die storage tray having machined grooves and vacuum channels
CN101740108B (zh) * 2008-11-14 2013-11-13 英属开曼群岛商康帝国际科技股份有限公司 可预录内容于存储卡的办公室自动化机器及其处理方法
CN103018647B (zh) * 2011-09-27 2015-07-22 致茂电子(苏州)有限公司 多芯片的测试方法及其点测机
CN113976204B (zh) * 2020-03-25 2022-09-20 青岛大学附属医院 一种检验完成后试管自动化分类存放方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279284U (ja) * 1988-11-28 1990-06-19
JPH02213777A (ja) * 1989-02-15 1990-08-24 Tokyo Electron Ltd 半導体チッププローバ
JPH0341767A (ja) * 1989-07-10 1991-02-22 Mitsubishi Electric Corp 固体撮像装置及びその組立方法
JPH04115544A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd 半導体試験装置とその試験方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949295A (en) * 1974-03-20 1976-04-06 Western Electric Company, Inc. Apparatus for retaining articles in an array for testing
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
US5305879A (en) * 1991-12-03 1994-04-26 Burndy Corporation Package for card edge connectors
JPH0624481A (ja) * 1992-06-29 1994-02-01 Sony Corp 電子部品収納用トレイ
US5543838A (en) * 1993-08-31 1996-08-06 Xerox Corporation Signal multiplexing system for an image sensor array
US5604362A (en) * 1995-04-24 1997-02-18 Xerox Corporation Filter architecture for a photosensitive chip
US5519514A (en) * 1995-05-22 1996-05-21 Xerox Corporation Color sensor array with independently controllable integration times for each color
US5687297A (en) * 1995-06-29 1997-11-11 Xerox Corporation Multifunctional apparatus for appearance tuning and resolution reconstruction of digital images
US5907246A (en) * 1995-11-29 1999-05-25 Lucent Technologies, Inc. Testing of semiconductor chips
JP3357237B2 (ja) * 1996-02-17 2002-12-16 株式会社リコー テスティングマシン
US5808297A (en) * 1996-07-22 1998-09-15 Xerox Corporation Reflective test patches for translucent color filters in photosensitive semiconductor chips
US6069624A (en) * 1998-03-02 2000-05-30 Xerox Corporation Message management system for a user interface of a multifunctional printing system
US6109445A (en) * 1998-06-24 2000-08-29 Tek Pak, Inc. Modular tray system
JP2000162275A (ja) * 1998-12-01 2000-06-16 Fujitsu Ltd 半導体試験方法及び半導体試験装置
US6320372B1 (en) * 1999-07-09 2001-11-20 Electroglas, Inc. Apparatus and method for testing a substrate having a plurality of terminals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279284U (ja) * 1988-11-28 1990-06-19
JPH02213777A (ja) * 1989-02-15 1990-08-24 Tokyo Electron Ltd 半導体チッププローバ
JPH0341767A (ja) * 1989-07-10 1991-02-22 Mitsubishi Electric Corp 固体撮像装置及びその組立方法
JPH04115544A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd 半導体試験装置とその試験方法

Also Published As

Publication number Publication date
CA2489706C (en) 2010-06-29
CN100452338C (zh) 2009-01-14
JP4596560B2 (ja) 2010-12-08
BRPI0405680A (pt) 2005-08-02
US20050127930A1 (en) 2005-06-16
CA2489706A1 (en) 2005-06-16
EP1544624A1 (en) 2005-06-22
CN1638080A (zh) 2005-07-13
US7014527B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
KR101335146B1 (ko) 프로브 카드 검출 장치, 웨이퍼의 위치 정렬 장치 및 웨이퍼의 위치 정렬 방법
US9080851B2 (en) Size inspection device
JP5696624B2 (ja) 半導体試験治具
JP4624092B2 (ja) ダイ保持トレイ及びその製造方法
JP4596560B2 (ja) ダイを試験する方法
KR102189285B1 (ko) 다이들의 위치 정보를 획득하는 방법
KR102430478B1 (ko) 웨이퍼 검사 방법
KR20070059722A (ko) 기판 이송 장치 및 이를 포함하는 반도체 소자 제조용 장비
CN102082073A (zh) 制造装置、测试装置、制造方法及集成电路封装件
JP2004288761A (ja) 半導体素子のテスト方法
US8920097B2 (en) Wafer handling system for a loadlock
TW201330131A (zh) 用於檢測多數晶圓的檢測系統及方法
US6332275B1 (en) Margin inspector for IC wafers
JPH0774229A (ja) 半導体基板位置検知装置
JPH10125766A (ja) ローダ及びアンローダインデクサの位置設定装置
KR20200065660A (ko) 프로브 카드의 탐침 세정 방법
US20100245825A1 (en) Substrate including alignment marks, methods of aligning wafers and fabricating semiconductors
JPS63153880A (ja) 半導体レ−ザ装置の検査方法
JP6842355B2 (ja) 電子部品試験装置用のキャリア
KR102341037B1 (ko) 전자 부품 시험 장치용 캐리어
CN111855663B (zh) 一种检测晶圆缺陷的设备和方法
US20090195870A1 (en) Sample stage for optical inspection
CN113959378A (zh) 孔内径测量装置
KR100812169B1 (ko) 웨이퍼 프로버의 니들 크린 장치
KR20230103110A (ko) 칩 레벨 테스트용 웨이퍼 및 이를 이용하여 테스트하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees